JP2011515748A - ポートマルチプライヤを拡張する方法、装置およびシステム - Google Patents
ポートマルチプライヤを拡張する方法、装置およびシステム Download PDFInfo
- Publication number
- JP2011515748A JP2011515748A JP2010550878A JP2010550878A JP2011515748A JP 2011515748 A JP2011515748 A JP 2011515748A JP 2010550878 A JP2010550878 A JP 2010550878A JP 2010550878 A JP2010550878 A JP 2010550878A JP 2011515748 A JP2011515748 A JP 2011515748A
- Authority
- JP
- Japan
- Prior art keywords
- port
- port multiplier
- multiplier
- multipliers
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Networks & Wireless Communication (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Multi Processors (AREA)
Abstract
Description
Claims (15)
- ネットワークホストを複数のポートマルチプライヤに連結するように構成された1つのポートマルチプライヤであって、前記1つのポートマルチプライヤは、前記複数のポートマルチプライヤの各々との通信を確立、維持して、前記ネットワークホストと通信する最上位ポートマルチプライヤを備え、前記複数のポートマルチプライヤは1つまたは複数の中間ポートマルチプライヤおよび最下位ポートマルチプライヤを有する1つのポートマルチプライヤと、
前記複数のポートマルチプライヤと通信し、さらに前記1つのポートマルチプライヤおよび前記ネットワークホストと通信する複数のネットワークデバイスと、
を備える装置。 - 前記最上位ポートマルチプライヤは、前記ネットワークホストと、標準的Serial Advanced Technology Attachment(SATA)信号を通じて通信できるように構成される請求項1に記載の装置。
- 前記最上位ポートマルチプライヤは、前記中間および最下位ポートマルチプライヤと、拡張SATA信号を介して通信するように構成される請求項1に記載の装置。
- 前記最上部、中間および最下位ポートマルチプライヤの各々は、データのルーティングを管理するためのレジスタを備え、各レジスタには前記データのルートマップが含まれる請求項1に記載の装置。
- 前記ネットワークホストは、前記レジスタがセトルされると、前記ネットワークホストから前記最上位、中間および最下位ポートマルチプライヤに、Frame Information Structure(FIS)を送信するように構成される請求項1に記載の装置。
- 各ポートマルチプライヤは2つのポートを有するSATAポートマルチプライヤである請求項1に記載の装置。
- ネットワークホストを複数のネットワークデバイスに連結するように構成されたポート数拡張ネットワークを含み、前記ポート数拡張ネットワークは、
前記ネットワークホストを複数のポートマルチプライヤに連結するように構成された1つのポートマルチプライヤであって、前記1つのポートマルチプライヤは、前記複数のポートマルチプライヤの各々との通信を確立、維持して、前記ネットワークホストと通信する最上位ポートマルチプライヤを含み、前記複数のポートマルチプライヤは1つまたは複数の中間ポートマルチプライヤおよび最下位ポートマルチプライヤを有する1つのポートマルチプライヤと、
前記複数のポートマルチプライヤと通信し、さらに前記1つのポートマルチプライヤおよび前記ネットワークホストと通信する前記複数のネットワークデバイスと、
を備えるシステム。 - 前記最上位ポートマルチプライヤは、前記ネットワークホストと、標準的なSerial Advanced Technology Attachment(SATA)信号を通じて通信するように構成される請求項7に記載のシステム。
- 前記最上位ポートマルチプライヤは、前記中間および前記最下位ポートマルチプライヤと、拡張SATA信号を通じて通信するように構成される請求項7に記載のシステム。
- 前記最上位、中間および最下位ポートマルチプライヤの各々は、データのルーティングを管理するためのレジスタを備え、各レジスタには前記データのルートマップが含まれる請求項7に記載のシステム。
- 前記ネットワークホストは、前記ネットワークホストから前記最上位、中間および最下位ポートマルチプライヤにFrame Information Structure(FIS)を送信するように構成される請求項7に記載のシステム。
- 各ポートマルチプライヤは2つのポートを有するSATAポートマルチプライヤを含む請求項7に記載のシステム。
- ネットワークホストを複数のポートマルチプライヤに、1つのポートマルチプライヤを介して連結するステップであって、前記1つのポートマルチプライヤは、前記複数のポートマルチプライヤの各々との通信を確立、維持して、前記ネットワークホストと通信する最上位ポートマルチプライヤを含み、前記複数のポートマルチプライヤは、1つまたは複数の中間ポートマルチプライヤと最下位ポートマルチプライヤを有するステップと、
複数のネットワークデバイスと前記複数のポートマルチプライヤ、前記1つのポートマルチプライヤおよび前記ネットワークホストとの通信を確立するステップと、
を含む方法。 - 前記最上位ポートマルチプライヤと前記ネットワークホストとの間の、標準的Serial Advanced Technology Attachment(SATA)信号を通じた通信を確立するステップをさらに含む請求項13に記載の方法。
- 前記最上位ポートマルチプライヤと前記中間および最下位ポートマルチプライヤとの間の、拡張SATA信号を通じた通信を確立するステップをさらに含む請求項13に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/075,954 US7979589B2 (en) | 2008-03-14 | 2008-03-14 | Method, apparatus, and system for port multiplier enhancement |
US12/075,954 | 2008-03-14 | ||
PCT/US2009/037031 WO2009154825A2 (en) | 2008-03-14 | 2009-03-12 | Method, apparatus, and system for port multiplier enhancement |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011515748A true JP2011515748A (ja) | 2011-05-19 |
JP5581469B2 JP5581469B2 (ja) | 2014-09-03 |
Family
ID=41064236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010550878A Expired - Fee Related JP5581469B2 (ja) | 2008-03-14 | 2009-03-12 | ポートマルチプライヤを拡張する方法、装置およびシステム |
Country Status (7)
Country | Link |
---|---|
US (1) | US7979589B2 (ja) |
EP (1) | EP2266045A2 (ja) |
JP (1) | JP5581469B2 (ja) |
KR (1) | KR101580214B1 (ja) |
CN (1) | CN101971156B (ja) |
TW (1) | TWI453591B (ja) |
WO (1) | WO2009154825A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017134475A (ja) * | 2016-01-25 | 2017-08-03 | 株式会社東芝 | コンピュータシステム、及びソフトウェアの初期インストール方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8122298B2 (en) * | 2008-06-12 | 2012-02-21 | Lsi Corporation | Methods and systems for capturing error information in a SATA communication system |
US9063655B2 (en) | 2010-05-12 | 2015-06-23 | Silicon Image, Inc. | Multi-level port expansion for port multipliers |
CN102567252A (zh) * | 2010-12-09 | 2012-07-11 | 北京华虹集成电路设计有限责任公司 | 一种硬盘和主机之间数据传输方法和系统 |
CN102521196B (zh) * | 2011-11-30 | 2015-01-07 | 台达电子企业管理(上海)有限公司 | Modbus数据采集器 |
US9626318B2 (en) | 2012-01-26 | 2017-04-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for storage protocol compliance testing |
US9582453B2 (en) | 2013-08-15 | 2017-02-28 | Western Digital Technologies, Inc. | I/O card architecture based on a common controller |
TWI631464B (zh) | 2016-08-03 | 2018-08-01 | 祥碩科技股份有限公司 | 埠倍增系統及操作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007014740A2 (en) * | 2005-07-29 | 2007-02-08 | Institut Pasteur | Polynucleotides encoding mhc class i-restricted htert epitopes, analogues thereof or polyepitopes |
JP2007179549A (ja) * | 2005-12-20 | 2007-07-12 | Silicon Image Inc | 記憶装置システムのための、プロトコル定義されたリンクにおいて補足メッセージを伝達するための隠しチャネル |
JP2008041050A (ja) * | 2006-08-10 | 2008-02-21 | Hitachi Ltd | ストレージ装置およびこれを用いたデータの管理方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7296094B2 (en) * | 2004-08-20 | 2007-11-13 | Lsi Corporation | Circuit and method to provide configuration of serial ATA queue depth versus number of devices |
US7604265B2 (en) * | 2004-11-04 | 2009-10-20 | Imperial Usa, Ltd. | Latch assembly for sliding doors |
US7805543B2 (en) * | 2005-06-30 | 2010-09-28 | Intel Corporation | Hardware oriented host-side native command queuing tag management |
US20070022228A1 (en) | 2005-07-22 | 2007-01-25 | Hicks Allison W | Method to create expandable storage using serial ATA HDD |
JP5155861B2 (ja) * | 2005-08-25 | 2013-03-06 | シリコン イメージ,インコーポレイテッド | スマートスケーラブル記憶スイッチアーキテクチャ |
WO2007135695A1 (en) | 2006-05-18 | 2007-11-29 | Roberto Ragazzi | A control device for domotic applications |
-
2008
- 2008-03-14 US US12/075,954 patent/US7979589B2/en not_active Expired - Fee Related
-
2009
- 2009-03-12 EP EP09767138A patent/EP2266045A2/en not_active Withdrawn
- 2009-03-12 WO PCT/US2009/037031 patent/WO2009154825A2/en active Application Filing
- 2009-03-12 CN CN200980109861.0A patent/CN101971156B/zh not_active Expired - Fee Related
- 2009-03-12 JP JP2010550878A patent/JP5581469B2/ja not_active Expired - Fee Related
- 2009-03-12 KR KR1020107022842A patent/KR101580214B1/ko active IP Right Grant
- 2009-03-13 TW TW098108323A patent/TWI453591B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007014740A2 (en) * | 2005-07-29 | 2007-02-08 | Institut Pasteur | Polynucleotides encoding mhc class i-restricted htert epitopes, analogues thereof or polyepitopes |
JP2007179549A (ja) * | 2005-12-20 | 2007-07-12 | Silicon Image Inc | 記憶装置システムのための、プロトコル定義されたリンクにおいて補足メッセージを伝達するための隠しチャネル |
JP2008041050A (ja) * | 2006-08-10 | 2008-02-21 | Hitachi Ltd | ストレージ装置およびこれを用いたデータの管理方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017134475A (ja) * | 2016-01-25 | 2017-08-03 | 株式会社東芝 | コンピュータシステム、及びソフトウェアの初期インストール方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2009154825A2 (en) | 2009-12-23 |
TWI453591B (zh) | 2014-09-21 |
US7979589B2 (en) | 2011-07-12 |
KR20100126500A (ko) | 2010-12-01 |
EP2266045A2 (en) | 2010-12-29 |
TW200939028A (en) | 2009-09-16 |
CN101971156B (zh) | 2013-09-11 |
US20090234994A1 (en) | 2009-09-17 |
WO2009154825A3 (en) | 2010-05-06 |
KR101580214B1 (ko) | 2015-12-24 |
CN101971156A (zh) | 2011-02-09 |
JP5581469B2 (ja) | 2014-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5576804B2 (ja) | 拡張ポートマルチプライヤを利用する方法、装置およびシステム | |
JP5581469B2 (ja) | ポートマルチプライヤを拡張する方法、装置およびシステム | |
US7412544B2 (en) | Reconfigurable USB I/O device persona | |
US7334075B2 (en) | Managing transmissions between devices | |
US8756345B2 (en) | Methods and structure for managing protection information with a serial attached SCSI expander | |
JP2021530813A (ja) | 専用低レイテンシリンクを使用した複数のハードウェアアクセラレータのための統合されたアドレス空間 | |
US9734106B2 (en) | Systems and methods for providing connections to an information handling system | |
US6973516B1 (en) | Method and apparatus for a controller capable of supporting multiple protocols | |
US8140724B1 (en) | SATA pass through port | |
US20040088455A1 (en) | Methods and structure for SCSI/IDE translation for non-SCSI enclosures in a storage subsystem | |
JPWO2009001454A1 (ja) | メモリ共有システムおよびメモリ共有装置 | |
US7596652B2 (en) | Integrated circuit having processor and bridging capabilities | |
US8086795B2 (en) | Onboard computer data storage, access, and caching system | |
WO2007077514A2 (en) | Transparent intellectual network storage device | |
KR102518287B1 (ko) | PCIe 인터페이스 장치 및 그 동작 방법 | |
JP2013041606A (ja) | 記憶制御装置用にメタ・ディスク集合モデルを実装するシステム及び方法 | |
JP2010191583A (ja) | ストレージシステム,ストレージ制御装置,受信制御装置および制御方法 | |
TWI474190B (zh) | 伺服器系統之虛擬媒體裝置和其資料存取方法 | |
JP2008517369A (ja) | 単一のusb−ideアダプタを用いて複数のide装置をusb装置に接続する方法及びシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130110 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130403 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140305 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5581469 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |