JP2007173830A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2007173830A
JP2007173830A JP2006344292A JP2006344292A JP2007173830A JP 2007173830 A JP2007173830 A JP 2007173830A JP 2006344292 A JP2006344292 A JP 2006344292A JP 2006344292 A JP2006344292 A JP 2006344292A JP 2007173830 A JP2007173830 A JP 2007173830A
Authority
JP
Japan
Prior art keywords
light emitting
emitting device
correction
light
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006344292A
Other languages
English (en)
Other versions
JP4995559B2 (ja
Inventor
Meitoku Rin
林 明徳
Hsi-Hsuan Yen
璽軒 顔
Meiyo Rin
林 明耀
Wen-Yung Yeh
文勇 葉
Chia-Chang Kuo
家彰 郭
Sheng-Pan Huang
勝邦 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of JP2007173830A publication Critical patent/JP2007173830A/ja
Application granted granted Critical
Publication of JP4995559B2 publication Critical patent/JP4995559B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】温度補償、電圧補正及びサージ吸収のうち少なくとも1つの効果を有する発光装置を提供する。
【解決手段】電源に接続するための2つの導電体(100,101)が設けられたランド(10)と、前記ランドに設置され前記2つの導電体と電気的に接続する発光素子(11)と、及び発光素子と電気的に接続する少なくとも1つの補正素子(12)と、を含む発光装置(1)において、前記発光素子は前記2つの導電体が電源に接続した後に光源を提供するためのものであり、少なくとも1つの補正素子により、前記発光素子に温度補償、電圧補正及びサージ吸収のうちに少なくとも1つの効果を持たせる。
【選択図】図2

Description

本発明は、発光装置に関し、特に、温度補償、電圧補正及びサージ吸収の効果を有する発光装置に関するものである。
照明器具は現代人の生活における必需品であり、世界全体で照明にかかる電力が総電量の約40%を占めることから、人間の照明に対する需要の程度は明らかである。近年、光半導体技術により製造された白色発光ダイオード(LED)を用いた照明装置は、小型軽量、低消費電力及び長寿命という長所を有するために、21世紀にはタングステン電球や水銀ランプに取って代わり、省エネと同時に環境保護の効果が得られる照明光源となることが期待されている。過去20年間にわたる発光ダイオードの開発により、台湾の発光ダイオード生産量は日本に次ぐ世界2位となっており、発光ダイオードはオプトエレクトロニクス業界において極めて重要な地位を占めている。
現在開発されている交流型発光ダイオード(AC LED)は、複数の発光マイクロチップ(約30〜100個)から成り、電源が印加された点灯過程においては、出射された光源光のため熱エネルギーが生じ、温度が上昇することによって、交流型発光ダイオード本来の電圧・電流(V-I)特性曲線に偏移現象が生じるようになる。図1に示すように、L1は温度がT1の場合の電圧・電流特性曲線であり、温度がT2に上昇すると、電圧・電流特性曲線はL2の位置に偏移し、このように、電圧が低下し、定電圧で操作する場合、操作電力の上昇を招き、ひいては操作電力が二倍にまで上昇することとなる。また、交流型発光ダイオードのチップ製造工程の歩留まりが比較的低いため、各交流型発光ダイオードを応用して製造された電源の多くに差異が生じ、定電圧での使用時に、発光光源が不均一となる問題が生じる。さらに、瞬間的に電源が印加されると、パルスが生じ、交流型発光ダイオードを焼損しやすい問題もあった。
したがって、温度補償、電圧補正及びサージ吸収の効果を有する発光ダイオードの構造をいかにして提供できるようにするかがオプトエレクトロニクス産業において解決が待たれる極めて重要な技術的課題となっている。
そこで、以上のとおりの事情に鑑み、本発明は、温度補償、電圧補正及びサージ吸収のうち少なくとも1つの効果を有する発光装置を提供することを課題とする。
上記の課題を解決するために、本発明に係る発光装置は、電源に接続するための2つの導電体が設けられたランドと、このランドに設置され且つ前記2つの導電体と電気的に接続される発光素子と、前記発光素子と電気的に接続される少なくとも1つの補正素子と、を含むことを特徴としている。
従来の技術に比べて、本発明に係る発光装置は、少なくとも1つの補正素子が有する温度補償、電圧補正及びサージ吸収のうち少なくとも1つの効果により、上記の課題を解決するものである。
以下、特定の具体的な実施例により本発明の実施形態を説明するが、本発明の属する技術分野において通常の知識を有する者は、本明細書に記載の内容によって本発明の利点と効果を容易に理解することができる。本発明は、他の具体的な実施例により実行または応用することが可能であり、本明細書中の各項目も異なる観点と応用に基づいて、本発明の要旨を逸脱しない範囲において、種々の修飾と変更が可能である。
図2、図3Aと3B、図3Cと3D、図3Eと3F、図4、図5Aと5B、図6、図7Aから7C、図8、図9Aと9B、及び図10Aと10Bは、本発明に係る発光装置の関連図面であり、これらの図面を用いて、本発明に係る発光装置の最良の形態を詳細に説明する。ここで、これらの図面は簡略化された模式図であり、本発明の実施例の構造を模式的に説明するものにすぎない。したがって、これらの図面には本発明に係る構成要件のみが示され、且つ、示された構成要件は実際に実施する際の数、形状、及び寸法などに基づいて描かれたものではなく、実際に実施する際の数、形状、及び寸法は自由に設計することが可能であり、当該構成要件のレイアウト形態がより複雑になる可能性があることは言うまでもない。
まず、図2は、本発明に係る発光装置1の第1の実施例の構造を示す模式図であり、ランド10、発光素子11、及び少なくとも1つの補正素子12を含む。以下、本発明に係る発光装置1における前記各素子についてそれぞれ詳細に説明する。
ランド10には2つの導電体100及び101が設けられ、この2つの導電体100及び101は電源に接続するためのものであり、ランド10は搭載部材であることが好ましい。2つの導電体100及び101はリードフレーム(Lead Frame)により形成される。
発光素子11は、ランド10に設置され、且つ2つの導電体100及び101に電気的に接続され、更にこの2つの導電体100及び101が電源に接続された後に光源を提供するためのものである。また、発光素子11は複数の交流型発光ダイオード(AC LED)のチップまたは複数の直流型発光ダイオード(DC LED)のチップとして実施され、図3Aは、単向直流型発光ダイオードのチップ110を例として示すものである。このチップ110は本実施例において単層の発光素子構造となるが、二層の発光素子構造となってもよい。また、発光素子11は単一の波長または少なくとも2つの波長を有する。即ち、この発光素子の発光色が単色や多色であってもよい。更に、電源に接続された後に発光素子11が提供する光源は、可視光や不可視光(例えば、紫外線、又は、赤外線)により実施されてもよい。
少なくとも1つの補正素子12は、発光素子11と電気的に接続され、発光素子11が電源に接続された後、発光素子11に対し温度補償、電圧補正及びサージ吸収のうち少なくとも1つの効果を供給する。図2から明らかなように、少なくとも1つの補正素子12は、特定の方法により発光素子11と電気的に接続され、特定の方法とは、補正素子12が、ランド10に設置された導電体100に設置され、ワイヤボンディングにより発光素子11と補正素子12が電流ループにおいて直列状態(図3Bの相当する回路を参照)に形成されることであり、それにより、電源が投入されると、補正素子12に温度補償、電圧補正及びサージ吸収のうち少なくとも1つの効果を生じさせる。補正素子12は、温度補償素子か電圧補正素子或いはサージ吸収素子であること、または温度補償、電圧補正及びサージ吸収のうち少なくとも2つの効果を有する素子であることが好ましい。
又、図3Cと3Dは、交流型発光ダイオードのチップを例として示した相当する回路図である。そこで、補正素子12が単一の温度補償素子である場合、発光素子11に温度補償の効果を提供することができ、温度補償素子の温度係数の極性は補償を要する実際の状況によって決められ、例えば、定電圧の電源で発光素子11が温度上昇時において、電圧電流特性曲線の左に向いた偏移により電流の上昇(図1に示したようにI1からI2まで上昇すること)を引き起こす場合は、負の温度係数を有する抵抗補償素子として働き、温度の上昇に抵抗し、電圧電流特性曲線の左に向いた偏移を補正することが可能であり、発光素子11が温度下降時において、電圧電流特性曲線の右に向いた偏移により電流の低下を引き起こす場合は、負の温度係数を有する抵抗補償素子として働き、温度の下降に抵抗し、電圧電流特性曲線の右に向いた偏移を補正することが可能である。
補正素子12が単一の電圧補正素子である場合、発光素子11に電圧補正の効果を提供することができ、その電圧補正の効果により、発光素子11のチップ製造工程の歩留まりが比較的低いために製造された応用電源の多くに差異が生じ(発光素子11の駆動バイアス)、定電圧での使用時に同じバッチで製造された素子の間で発生した異なる電流により発光光源が不均一となる問題が生じることを回避できる。電圧補正素子は、抵抗、コンデンサー、コイルまたは電圧ドロップを吸収できるその他の素子により実施することが可能である。
補正素子12が単一のサージ吸収素子である場合、発光素子11にサージ吸収の効果を提供することができ、そのサージ吸収の効果により、電源が瞬間的に投入された場合、その際生じたパルスによって発光素子11が焼損することを回避できる。この場合は、発光素子11と補正素子12が電流ループにおいて並列状態に形成され、その相当する回路図は図3Eに示されている。サージ吸収素子は、バリスタ、コンデンサー、ツェナーダイオード(Zener)またはバリスタ材料(例えば、ZnO)からなる素子により実施することが可能である。
補正素子12が温度補償、電圧補正及びサージ吸収の機能のうち少なくとも2つを有する素子である場合、それによって生じる効果は上述した内容と同様であり、且つ発光素子11との接続は図3Fに示しているように、直列状態が並列状態と共に含まれることができるため、ここで説明を省く。
また、図4及び図5Aは、本発明に係る発光装置の第2の実施例の構造を説明する模式図であり、第2の実施例は第1の実施例と同様、ランド10、発光素子11及び少なくとも1つの補正素子12を含み、且つ、それらの素子の作用と実施形態は第1の実施例において説明したものと同様であるため、ここでは説明を省略する。図5Aに示すように、第2の実施例と第1の実施例との相異点は、電気的に接続する方法の違いのみであり(第1の実施例における特定の方法)、第2の実施例における少なくとも1つの補正素子12は、まずエピタキシー(epitaxy)法により発光素子11に設置され、その後ワイヤボンディングが行われ、図4に示すように、更に一体的に実装されている(TOP CHIPパッケージ方式)。その相当する回路は、図5Bに示されている。
図6は、本発明に係る発光装置の第3の実施例の構造を説明する模式図であり、第3の実施例は、第1の実施例及び第2の実施例と同様、ランド10、発光素子11及び少なくとも1つの補正素子12を含み、且つ、それらの素子の作用と実施形態は第1の実施例及び第2の実施例において説明したものと同様であるため、ここでは説明を省略する。図示の如く、第3の実施例と、第1の実施例及び第2の実施例との相異点は、第3の実施例では更に基板13を含む点であり、基板13は発光素子11を載置するためのものであり(フリップチップパッケージ方式)、第3の実施例における少なくとも1つの補正素子12の電気的接続方法(上述の特定の方法)は、それぞれ図7A及び7Bに示すように実施することが可能である。
図7Aに示すように、少なくとも1つの補正素子12に係る電気的接続方法は、まず、その少なくとも1つの補正素子12が基板13に接合され、次に、図6に示すように、発光素子11と一体的に実装されている(図示において、基板13には、複数の導電線路14が形成されている)。図7Bに示すように、少なくとも1つの補正素子12に係る電気的接続方法は、まず、少なくとも1つの補正素子12が基板13に製作され、次に、図4に示すように、発光素子11と一体的に実装されている。その相当する回路は図7Cに示されている。
図8は、本発明に係る発光装置の第4の実施例の構造を説明する模式図であり、第4の実施例は第1、第2及び第3の実施例と同様、ランド10、発光素子11及び少なくとも1つの補正素子12を含み、且つ、それらの素子の作用と実施形態は第1、第2及び第3の実施例において説明したものと同様であるため、ここでは説明を省略する。図示の如く、第4の実施例と、第1、第2及び第3の実施例との相異点は、第4の実施例では更に、発光素子11を載置する(フリップチップパッケージ方式による)ための基板13を含む他に、少なくとも1つの補正素子12に係る電気的接続方法(上述の特定の方法)も異なる点である(図9A及び図10Aに示す)。
また、図9Aに示すように、少なくとも1つの補正素子12に係る電気的接続方法は、まず、少なくとも1つの補正素子12が基板13の導電線路(図において符号14で示したもの)に形成され、次に図8に示すように、発光素子11と一体的に実装されている。図9Aの相当する回路は、図9Bに示されている。図10Aに示すように、少なくとも1つの補正素子12に係る電気的接続方法は、まず、少なくとも1つの補正素子12がエピタキシー法により発光素子11に載置され、次に、基板13に載置されて図4に示すように発光素子11と一体的に実装されている。図10Aの相当する回路は、図10Bに示されている。上述した全てのパッケージにおいて使用する封止材料としては、金属または非金属、例えば、セラミックス、ガラス、樹脂または透明プラスチック等、前記素子を一体的に実装できる材料を用いることが可能である。
上述の説明及び図面から理解できるとおり、本発明の技術的特徴及びその実施形態は、主として、本発明の発光装置に電源が印加された後、発光素子に電気的に接続された少なくとも1つの補正素子を介して、発光素子に対して温度補償、電圧補正及びサージ吸収のうち少なくとも1つの効果が提供されるものであり、三つの効果を同時に有する場合、温度変化による電流電圧偏移に伴い電流及び消費電力が上昇する問題を回避できる(消費電力を一定の安全範囲に抑える)だけでなく、発光素子のチップ製造工程の歩留まりが比較的低いために定電圧での使用時に発光光源が不均一となる問題をも回避できる。一方、メーカーにとっては、バイアスの異なるチップ修正曲線により、同じペースで出荷できることにより、出荷歩留まりを高めることが可能となる。また更に、瞬間的に電源が投入される場合、電源により生成されたパルスを吸収する(電源サージに対して抵抗する)ことにより、本発明に係る発光装置が焼損する懸念もない。
上記実施例は本発明の原理及び効果を例示的に説明するものにすぎず、本発明を何ら限定するものではない。この技術に熟知した者であれば、本発明の要旨を逸脱しない範囲において、上述の実施例に対し種々の修飾と変更を加えることが可能である。
従来の高圧型発光ダイオードの電圧電流(V-I)特性曲線の偏移現象を示す模式図である。 本発明に係る発光装置の第1の実施例の構成態様を示す模式図である。 本発明に係る発光装置の第1の実施例の発光素子の構成態様を示す模式図である。 図3Aに示している発光素子の相当する回路を示す図である。 交流型発光ダイオードを図3Aに示している発光素子の例として補正素子と直列に接続してなる第一の相当する回路を示す図である。 交流型発光ダイオードを図3Aに示している発光素子の例として補正素子と直列に接続してなる第二の相当する回路を示す図である。 図3Aに示している発光素子が補正素子と並列に接続してなる相当する回路を示す図である。 図3Aに示している発光素子が補正素子と直列、且つ並列に接続してなる相当する回路を示す図である。 本発明に係る発光装置の第2の実施例の構成態様を示す模式図である。 本発明に係る発光装置の第2の実施例における発光素子と補正素子とを電気的に接続した構成態様を示す模式図である。 図5Aに示している発光素子と補正素子とを電気的に接続してなる相当する回路を示す図である。 本発明に係る発光装置の第3の実施例の構成態様を示す模式図である。 本発明に係る発光装置の第3の実施例における発光素子が、補正素子と基板と電気的に接続する方法を示す模式図である。 本発明に係る発光装置の第3の実施例における発光素子が、補正素子と基板と電気的に接続する方法を示す模式図である。 前記の電気的に接続する方法の相当する回路を示す図である。 本発明に係る発光装置の第4の実施例の構成態様を示す模式図である。 本発明に係る発光装置の第4の実施例における発光素子が、補正素子と基板と電気的に接続する方法を示す模式図である。 前記の電気的に接続する方法の相当する回路を示す図である。 本発明に係る発光装置の第4の実施例における発光素子が、補正素子と基板と電気的に接続する他の方法を示す模式図である。 前記の電気的に接続する他の方法の相当する回路を示す図である。
符号の説明
1 発光装置
10 ランド
11 発光素子
12 補正素子
13 基板
14 導電線路
100、101 導電体
110 交流型発光ダイオードのチップ

Claims (25)

  1. 発光装置であって、
    電源に接続されるための2つの導電体が設けられたランドと、
    前記ランドに載置され、前記2つの導電体と電気的に接続され、且つ、この2つの導電体が電源に接続された後に光源を提供するための発光素子と、
    前記発光素子と電気的に接続され、前記発光素子が電源に接続された後に、前記発光素子に温度補償、電圧補正及びサージ吸収のうち少なくとも1つの効果を提供するための少なくとも一つの補正素子と、を含むことを特徴とする発光装置。
  2. 前記ランドは、搭載部材からなることを特徴とする請求項1に記載の発光装置。
  3. 前記2つの導電体は、リードフレームにより形成されることを特徴とする請求項1に記載の発光装置。
  4. 前記発光素子は、複数の交流型発光ダイオード(AC LED)のチップからなることを特徴とする請求項1に記載の発光装置。
  5. 前記発光素子は、複数の直流型発光ダイオード(DC LED)のチップからなることを特徴とする請求項1に記載の発光装置。
  6. 前記発光素子は、単一の波長を有することを特徴とする請求項1に記載の発光装置。
  7. 前記発光素子は、少なくとも2つの波長を有することを特徴とする請求項1に記載の発光装置。
  8. 前記発光素子が電源が投入された後に提供する光源は、可視光であることを特徴とする請求項1に記載の発光装置。
  9. 前記発光素子が電源が投入された後に提供する光源は、不可視光であることを特徴とする請求項1に記載の発光装置。
  10. 前記補正素子は、前記発光素子と電気的に直列に接続されることを特徴とする請求項1に記載の発光装置。
  11. 前記補正素子は、前記発光素子と電気的に並列に接続されることを特徴とする請求項1に記載の発光装置。
  12. 前記補正素子は、温度補償素子からなることを特徴とする請求項1に記載の発光装置。
  13. 前記温度補償素子は、正の温度係数を有する抵抗補償素子からなることを特徴とする請求項12に記載の発光装置。
  14. 前記温度補償素子は、負の温度係数を有する抵抗補償素子からなることを特徴とする請求項12に記載の発光装置。
  15. 前記補正素子は、電圧補正素子からなることを特徴とする請求項1に記載の発光装置。
  16. 前記電圧補正素子は、電圧ドロップを吸収することが可能な素子からなることを特徴とする請求項15に記載の発光装置。
  17. 前記補正素子は、サージ吸収素子からなることを特徴とする請求項1に記載の発光装置。
  18. 前記補正素子は、温度補償、電圧補正及びサージ吸収のうち少なくともいずれか2つの機能を有する素子からなることを特徴とする請求項1に記載の発光装置。
  19. 前記温度補償機能は、正温度係数の補償機能であることを特徴とする請求項18に記載の発光装置。
  20. 前記温度補償機能は、負温度係数の補償機能であることを特徴とする請求項18に記載の発光装置。
  21. 前記少なくとも1つの補正素子は、特定の方法により前記発光素子と電気的に接続され、前記特定の方法はまず、前記少なくとも1つの補正素子が基板に接合され、次に前記発光素子と一体的に実装されることを特徴とする請求項1に記載の発光装置。
  22. 前記少なくとも1つの補正素子は、特定の方法により前記発光素子と電気的に接続され、前記特定の方法はまず、前記少なくとも1つの補正素子が基板に製作され、次に前記発光素子と一体的に実装されることを特徴とする請求項1に記載の発光装置。
  23. 前記少なくとも1つの補正素子は、特定の方法により前記発光素子と電気的に接続され、前記特定の方法はまず、前記少なくとも1つの補正素子が基板の導電線路上に形成され、次に前記発光素子と一体的に実装されることを特徴とする請求項1に記載の発光装置。
  24. 前記少なくとも1つの補正素子は、特定の方法により前記発光素子と電気的に接続され、前記特定の方法はまず、少なくとも1つの補正素子がエピタキシー法により前記発光素子の上に設置され、次に一体的に実装されることを特徴とする請求項1に記載の発光装置。
  25. 前記少なくとも1つの補正素子は、特定の方法により前記発光素子と電気的に接続され、前記特定の方法はまず、前記少なくとも1つの補正素子がエピタキシー法により前記発光素子に載置され、次に基板に載置されて一体的に実装されることを特徴とする請求項1に記載の発光装置。
JP2006344292A 2005-12-23 2006-12-21 発光装置 Active JP4995559B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200510135136 2005-12-23
CN200510135136.4 2005-12-23

Publications (2)

Publication Number Publication Date
JP2007173830A true JP2007173830A (ja) 2007-07-05
JP4995559B2 JP4995559B2 (ja) 2012-08-08

Family

ID=38219865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006344292A Active JP4995559B2 (ja) 2005-12-23 2006-12-21 発光装置

Country Status (3)

Country Link
JP (1) JP4995559B2 (ja)
KR (2) KR20070066999A (ja)
DE (1) DE102006061168A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101522999B1 (ko) * 2008-03-27 2015-05-27 서울반도체 주식회사 릴레이형 발광장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM374153U (en) 2009-03-19 2010-02-11 Intematix Technology Ct Corp Light emitting device applied to AC drive
KR101689396B1 (ko) * 2010-07-07 2016-12-23 서울반도체 주식회사 발광 소자
DE102011114253A1 (de) * 2011-09-26 2013-03-28 e:lumix OptoSemi Industries Verwaltungs GmbH Leuchtvorrichtung

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62299092A (ja) * 1986-06-18 1987-12-26 Fujitsu Ltd 発光ダイオ−ド
JPH09148625A (ja) * 1995-11-21 1997-06-06 Toyoda Gosei Co Ltd 3族窒化物半導体発光素子
JPH10321915A (ja) * 1997-05-15 1998-12-04 Rohm Co Ltd 半導体発光素子
JP2002009343A (ja) * 2000-06-26 2002-01-11 Sanken Electric Co Ltd 半導体発光装置及び保護装置
JP2002064224A (ja) * 2000-08-18 2002-02-28 Agilent Technologies Japan Ltd 発光ダイオード及びその製造方法
JP2002335012A (ja) * 1999-02-25 2002-11-22 Nichia Chem Ind Ltd 発光ダイオード及びそれを用いたドットマトリックスディスプレイ
JP2003008075A (ja) * 2001-06-27 2003-01-10 Toyoda Gosei Co Ltd Ledランプ
JP2003258315A (ja) * 2002-03-04 2003-09-12 Kokuren Koden Kagi Kofun Yugenkoshi 静電気防止ダイオードを具える発光ダイオード実装構造

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62299092A (ja) * 1986-06-18 1987-12-26 Fujitsu Ltd 発光ダイオ−ド
JPH09148625A (ja) * 1995-11-21 1997-06-06 Toyoda Gosei Co Ltd 3族窒化物半導体発光素子
JPH10321915A (ja) * 1997-05-15 1998-12-04 Rohm Co Ltd 半導体発光素子
JP2002335012A (ja) * 1999-02-25 2002-11-22 Nichia Chem Ind Ltd 発光ダイオード及びそれを用いたドットマトリックスディスプレイ
JP2002009343A (ja) * 2000-06-26 2002-01-11 Sanken Electric Co Ltd 半導体発光装置及び保護装置
JP2002064224A (ja) * 2000-08-18 2002-02-28 Agilent Technologies Japan Ltd 発光ダイオード及びその製造方法
JP2003008075A (ja) * 2001-06-27 2003-01-10 Toyoda Gosei Co Ltd Ledランプ
JP2003258315A (ja) * 2002-03-04 2003-09-12 Kokuren Koden Kagi Kofun Yugenkoshi 静電気防止ダイオードを具える発光ダイオード実装構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101522999B1 (ko) * 2008-03-27 2015-05-27 서울반도체 주식회사 릴레이형 발광장치

Also Published As

Publication number Publication date
KR20070066999A (ko) 2007-06-27
DE102006061168A1 (de) 2007-07-26
JP4995559B2 (ja) 2012-08-08
KR20090127397A (ko) 2009-12-11

Similar Documents

Publication Publication Date Title
US20180190627A1 (en) Light emitting device
US8547023B2 (en) LED light source module
US20140209931A1 (en) Led board structure and method of manufacturing same
WO2016047132A1 (ja) 発光モジュール
TW525278B (en) Package structure of high-efficiency electro-optical device and the forming method thereof
JP6913460B2 (ja) 発光モジュール
JP4995559B2 (ja) 発光装置
KR20160106431A (ko) 정전류 칩을 내장한 발광 다이오드 패키지 모듈
TW200826320A (en) Light-emitting device
TWI511267B (zh) 發光二極體封裝結構及其製造方法
US8766304B2 (en) Package structure of semiconductor light emitting element
JP2007294838A (ja) 発光ダイオードのパッケージ構造
US20080149951A1 (en) Light emitting device
JP2009176923A (ja) 光電子素子
US9257620B1 (en) Package structure of light-emitting diode module and method for manufacturing the same
KR101237389B1 (ko) 통합형 led 패키지
KR20180035727A (ko) 정전류 칩을 내장한 자동차용 발광 다이오드 패키지 모듈
TW201316565A (zh) 具膠牆的發光二極體封裝方法
US20120273809A1 (en) Light emitting diode device
TWI566439B (zh) 封裝結構及其製法
CN101026152B (zh) 发光装置
KR101309759B1 (ko) 채널레터용 발광소자 패키지
CN210073844U (zh) 一种led封装结构
KR101065455B1 (ko) 엘이디 패키지 및 엘이디 패키지 제조방법
JP2007042835A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100510

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100810

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110329

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110422

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120510

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4995559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250