JP2007165469A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2007165469A
JP2007165469A JP2005357906A JP2005357906A JP2007165469A JP 2007165469 A JP2007165469 A JP 2007165469A JP 2005357906 A JP2005357906 A JP 2005357906A JP 2005357906 A JP2005357906 A JP 2005357906A JP 2007165469 A JP2007165469 A JP 2007165469A
Authority
JP
Japan
Prior art keywords
circuit board
corner
connection terminals
electronic component
bga package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005357906A
Other languages
English (en)
Inventor
Hiroyuki Takahashi
浩之 高橋
Takahiro Omori
隆広 大森
Tetsuya Kugimiya
哲也 釘宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005357906A priority Critical patent/JP2007165469A/ja
Publication of JP2007165469A publication Critical patent/JP2007165469A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】エリアアレイ型電子部品が実装された回路基板に対し上記電子部品が実装されている一面と交差する方向に衝撃が加わっても、回路基板において上記一面に対応した他面に何らかの電子部品が実装されている場合でも、エリアアレイ型電子部品の接続端子と回路基板との間に分離を発生させず、製造コストも上昇させない、エリアアレイ型電子部品が実装されている簡易な構成の回路基板を提供することである。
【解決手段】この発明の回路基板は、エリアアレイ型電子部品10が実装される回路基板12において、前記電子部品の隅部10aに沿い回路基板に形成された貫通部12aを備え、前記貫通部は細長く、前記貫通部の端は、前記回路基板に対する前記電子部品の複数の接続端子中の前記隅部における隅端の接続端子を含む前記複数の接続端子の配列の延長線上又はそれよりも前記回路基板の縁に沿った内方に位置している、ことを特徴とする。
【選択図】 図1

Description

この発明は回路基板に関係しており、より詳細にはエリアアレイ型電子部品が実装される回路基板に関係している。
回路基板に対する複数の接続端子を一面に有するエリアアレイ型電子部品としては、例えばBGA(Ball Grid Array)パッケージが広く知られている。
BGAパッケージが実装された回路基板は、例えばノートブック型パーソナルコンピュータの如き携帯型電子機器において使用されている。ノートブック型パーソナルコンピュータの如き携帯型電子機器において使用されているBGAパッケージには、CPU(中央演算装置)やメモリやシステム制御用チップセットが一体に搭載されている。携帯型電子機器では、使用者が携帯中に落下させる事故が生じる。この時、回路基板にその表面と交差する方向に衝撃が加わると回路基板とBGAパッケージとの間の曲げ剛性の違いから、BGAパッケージに比べ回路基板のほうがより大きく撓む。そして、回路基板と回路基板に対するBGAパッケージの複数の接続端子との間にこれらを分離させようとする力が作用する。この力は、BGAパッケージの隅部に位置する接続端子と回路基板との間に、前記隅部以外の接続端子と回路基板との間よりも大きく作用する。
前記力は回路基板やBGAパッケージの平面寸法が大きくなるほど大きくなり、従ってBGAパッケージの隅部に位置する接続端子と回路基板との間に分離、即ち電気的断線、が生じ易くなる。
そして最近の例えばパーソナルコンピュータにおいて使用されている回路基板では、BGAパッケージの大型化が進み、その平面外形寸法が35mm×35mmにもなって、上述した電気的断線が生じる可能性がより大きくなっている。
この問題を解決する為に、回路基板に対するエリアアレイ型電子部品の複数の接続端子の電気的な接続が終了した後に、エリアアレイ型電子部品において複数の接続端子が設けられている一面と回路基板においてエリアアレイ型電子部品が実装されている部分との間にアンダーフィル剤と呼ばれる樹脂を注入し硬化させることにより、回路基板にその表面と交差する方向に衝撃が加わった場合における前記部分の撓みを小さくすることが行なわれている。
また、前記問題を解決する為に、回路基板においてエリアアレイ型電子部品が実装されている一面の部分に対応した他面の部分を両面テープを使用して前記回路基板を使用している携帯型電子機器のハウジングに固定することによって回路基板にその表面と交差する方向に衝撃が加わった場合における前記部分の撓みを小さくする提案が日本国特許第3202620号公報において為されている。
日本国特許第3202620号公報
しかしながら、アンダーフィル剤の使用は、アンダーフィル剤そのもの,アンダーフィル剤を充填させ硬化させる為の装置,そしてアンダーフィル剤を充填させ硬化させる作業が、エリアアレイ型電子部品を実装した回路基板の製造コストを上昇させている。さらに、アンダーフィル剤を使用してエリアアレイ型電子部品を回路基板に実装した場合には、アンダーフィル剤の充填硬化後の検査においてエリアアレイ型電子部品及び/又は回路基板に例えば電気的不良が発見された時、回路基板からのエリアアレイ型電子部品の分離を困難にしている。この為、電気的不良のあるエリアアレイ型電子部品又は回路基板のみを廃棄し電気的不良のないエリアアレイ型電子部品又は回路基板を再利用することが出来ず、エリアアレイ型電子部品が実装された回路基板の全体を廃棄せざるを得ない。このことが、エリアアレイ型電子部品が実装された回路基板の製造コストをさらに上昇させている。
両面テープを使用して、回路基板にその表面と交差する方向に衝撃が加わった場合における回路基板の撓みを小さくしようとする前述の従来技術は、回路基板においてエリアアレイ型電子部品が実装されている一面の部分に対応した他面の部分に何らかの電子部品が実装されている場合には、利用することができない。
この発明は上記事情の下でなされ、この発明の目的は、エリアアレイ型電子部品が実装された回路基板に対し、エリアアレイ型電子部品が実装されている一面と交差する方向に衝撃が加わったとしても、回路基板においてエリアアレイ型電子部品が実装されている一面の部分に対応した他面の部分に何らかの電子部品が実装されている場合でも、エリアアレイ型電子部品の接続端子と回路基板との間に分離を発生させることがなく、しかも前述した従来のように製造コストを上昇させることもない、エリアアレイ型電子部品が実装されている簡易な構成の回路基板を提供することである。
この発明の目的を達成する為に、この発明に従った回路基板は、エリアアレイ型電子部品が実装される回路基板において、前記電子部品の隅部に沿い回路基板に形成された貫通部を備え、前記貫通部は細長く、前記貫通部の端は、前記回路基板に対する前記電子部品の複数の接続端子中の前記電子部品の前記隅部における隅端の接続端子を含む前記複数の接続端子の配列の延長線上又はそれよりも前記回路基板の縁に沿った内方に位置している、ことを特徴としている。
このような構成であると、エリアアレイ型電子部品が実装された回路基板に対し、エリアアレイ型電子部品が実装されている一面と交差する方向に衝撃が加わったとしても、回路基板においてエリアアレイ型電子部品が実装されている一面の部分に対応した他面の部分に何らかの電子部品が実装されている場合でも、エリアアレイ型電子部品の接続端子と回路基板との間に分離を発生させるような回路基板の大きな撓みはエリアアレイ型電子部品の隅部に対応した回路基板の部分を含むエリアアレイ型電子部品の全体に対応した回路基板の部分に生じることがない。しかも前述の貫通部は、前述した従来のアンダーフィル剤の適用のように製造コストを上昇させることがなく、またエリアアレイ型電子部品が実装されている回路基板の構成を複雑化させることなく簡易である。
最初に、添付図面中の図1及び図2を参照しながら、エリアアレイ型電子部品の一種であるBGA(Ball Grid Array)パッケージ10が実装されたこの発明の実施の形態に従った回路基板12の構成を説明する。
なお図1には、エリアアレイ型電子部品の一種であるBGA(Ball Grid Array)パッケージ10が実装されたこの発明の実施の形態に従った回路基板12の一部の斜視図が概略的に示されており;そして、図2には、図1のBGAパッケージ10及び回路基板12の一部の平面図が概略的に示されている。
エリアアレイ型電子部品の一種であるこの実施の形態に従ったBGAパッケージ10は略4角形状の平面形状を有しており、その一面には、所定の数の複数の接続端子10a,10a´が前記一面の4辺に沿い所定の間隔で配列されている。複数の接続端子10a,10a´の夫々は半球形状の導電性溶融接続材料、例えば半田、により構成されている。
この発明の実施の形態に従った回路基板12の一面の所定の部分には、BGAパッケージ10の一面の複数の接続端子10a,10a´の配列に対応した配列の複数の図示しない接続端子が設けられている。そして、BGAパッケージ10は、その一面の複数の接続端子10a,10a´を回路基板12の一面の所定の部分の複数の図示しない接続端子に対応させて回路基板12の一面の前記所定の部分に載置された後に、複数の接続端子10a,10a´の夫々を構成している半球形状の導電性溶融接続材料、例えば半田、が溶融されることにより、複数の接続端子10a,10a´が回路基板12の一面の所定の部分の前記複数の図示しない接続端子に電気的に接続されるとともに機械的に固定される。
なお、BGAパッケージ10において複数の接続端子10a,10a´は回路基板12と対面した一面に設けられているが、図2では説明を容易にするために、複数の接続端子10a,10a´の配列がBGAパッケージ10において回路基板12と反対側の他面に示されている。
回路基板12には、BGAパッケージ10の4つの隅部10bに沿い4つの貫通部12aが形成されている。これら4つの貫通部12aは、回路基板12に前記一面と交差する方向に外力が負荷された場合に回路基板12に生じる撓みをBGAパッケージ10の4つの隅部10bに対応した部分において緩和させるよう機能する。
この結果として、上述したように回路基板12に撓みが生じたとしても、BGAパッケージ10の一面において4つの隅部10bに配置されている接続端子10a,10a´から回路基板12の一面においてBGAパッケージ10の一面の4つの隅部10bに対応した部分に配置されている対応する図示しない接続端子が分離しようとする大きな力が生じることなく、上記分離、即ち電気的な接続の断線、を生じさせない。
この実施の形態において回路基板12の4つ貫通部12aの夫々は、BGAパッケージ10の4つの隅部10bの対応する夫々の縁に沿い細長い。より詳細には、4つ貫通部12aの夫々は、略90度の角度に折れ曲がったいわゆる鉤の手形状をしている。各貫通部12aの両端は、回路基板12に対するBGAパッケージ10の複数の接続端子10a,10a´中のBGAパッケージ10の対応する隅部10bの隅端の接続端子10a´(いわゆるコーナー端子)を含む複数の接続端子10aの配列の延長線EL上又はそれよりも回路基板12の縁に沿った内方(即ち、上記縁の中心に向かう方向)に位置している。
そして、延長線EL上における各貫通部12aと前記隅端の接続端子10a´との間の距離Lは、延長線ELが延びている配列中の複数の接続端子10aの両端の接続端子10a´間の距離Wの1/5よりも短い。
本願の発明者等は、BGAパッケージ10の4つの隅部10bの夫々に対応して回路基板12に形成される貫通部12aについて、前述した延長線EL上における各貫通部12aと前記隅端の接続端子10a´との間の距離Lや前述した延長線ELに対する対応する貫通部12aの両端の位置を種々に変えた場合に、貫通部12aの所望の技術的効果がどの程度得ることが出来るかを有限要素法により解析した。
より詳細には、BGAパッケージ10は近年にCPU(中央演算装置)として使用されているものであり、その一縁の寸法Dは35mmであり、上記一縁の両端部に位置する2つの隅端の接続端子10a´の間の寸法Wは31.75mmであり、そして相互に隣接した2つの接続端子間のピッチは1.27mmであり、以下の表1のように、前述した延長線EL上における各貫通部12aと前記隅端の接続端子10a´との間の距離Lを3つに変えるとともに、さらに前述した延長線ELに対する対応する貫通部12aの両端の位置の夫々を2つに変えた第1乃至第4の解析モデル(a)〜(d)を準備し、第1乃至第4の解析モデル(a)〜(d)の夫々の回路基板12に対し100Gの加速度をBGAパッケージ10が実装されている一面に対し直交する方向に負荷した時の、BGAパッケージ10の4つの隅部10bの夫々の近傍に位置する複数の接続端子10a,10a´の半田に作用する前記直交する方向の力を有限要素法により解析した。
Figure 2007165469
図3の(A)にはBGAパッケージ10を4つの隅部10bの夫々を含むよう4分割した有限要素法のための第1の解析モデル(a)の全体が示されていて、図3の(B)には図3の(A)の拡大図であってBGAパッケージ10は隅部10bにおける複数の接続端子10a,10a´の配列のみが示されている。第1の解析モデル(a)では、表1に示されているように隅部10bに対応して回路基板12に形成されている貫通部12aの両端が、隅部10bに位置している隅端の接続端子10a´を含み上記隅部10bの2つの縁に沿って延出する複数の接続端子10aの2つの列の延長線上に位置しているとともに、上記2つの列の夫々の延長線上における隅端の接続端子10a´と貫通部12aとの間の距離L(図2参照)を4.125mmに設定し上記2つの列の夫々に含まれる2つの隅端の接続端子10a´間の距離W(図2参照):31.75mmに対する比率が0.13に設定されている。
図4の(A)にはBGAパッケージ10を4つの隅部10bの夫々を含むよう4分割した有限要素法のための第2の解析モデル(b)の全体が示されていて、図4の(B)には図4の(A)の拡大図であってBGAパッケージ10は隅部10bにおける複数の接続端子10a,10a´の配列のみが示されている。第2の解析モデル(b)では、表1に示されているように隅部10bに対応して回路基板12に形成されている貫通部12aの両端が、隅部10bに位置している隅端の接続端子10a´を含み上記隅部10bの2つの縁に沿って延出する複数の接続端子10aの2つの列の中の隅端の接続端子10a´を1番としたときの3番目の接続端子10a−3を含み夫々の3番目の接続端子10a−3に隣接した上記2つの縁のいずれかと直交する線上に位置しているとともに、上記2つの列の夫々の延長線上における隅端の接続端子10a´と貫通部12aとの間の距離L(図2参照)を4.125mmに設定し上記2つの列の夫々に含まれる2つの隅端の接続端子10a´間の距離W(図2参照):31.75mmに対する比率が0.13に設定されている。
図5の(A)にはBGAパッケージ10を4つの隅部10bの夫々を含むよう4分割した有限要素法のための第3の解析モデル(c)の全体が示されていて、図5の(B)には図5の(A)の拡大図であってBGAパッケージ10は隅部10bにおける複数の接続端子10a,10a´の配列のみが示されている。第3の解析モデル(c)では、表1に示されているように隅部10bに対応して回路基板12に形成されている貫通部12aの両端が、隅部10bに位置している隅端の接続端子10a´を含み上記隅部10bの2つの縁に沿って延出する複数の接続端子10aの2つの列の延長線上に位置しているとともに、上記2つの列の夫々の延長線上における隅端の接続端子10a´と貫通部12aとの間の距離L(図2参照)を1.625mmに設定し上記2つの列の夫々に含まれる2つの隅端の接続端子10a´間の距離W(図2参照):31.75mmに対する比率が0.05に設定されている。
図6の(A)にはBGAパッケージ10を4つの隅部10bの夫々を含むよう4分割した有限要素法のための第4の解析モデル(d)の全体が示されていて、図6の(B)には図6の(A)の拡大図であってBGAパッケージ10は隅部10bにおける複数の接続端子10a,10a´の配列のみが示されている。第4の解析モデル(d)では、表1に示されているように隅部10bに対応して回路基板12に形成されている貫通部12aの両端が、隅部10bに位置している隅端の接続端子10a´を含み上記隅部10bの2つの縁に沿って延出する複数の接続端子10aの2つの列の延長線上に位置しているとともに、上記2つの列の夫々の延長線上における隅端の接続端子10a´と貫通部12aとの間の距離L(図2参照)を7.25mmに設定し上記2つの列の夫々に含まれる2つの隅端の接続端子10a´間の距離W(図2参照):31.75mmに対する比率が0.23に設定されている。
そして図7には、貫通部12aを形成しなかった場合と、第1の解析モデル(a)及び第2の解析モデル(b)の夫々における、隅端の接続端子10a´を含む最外周の接続端子列中の隅端の接続端子10a´を1番として13番目までの接続端子10aの半田に作用する鉛直方向の力(N)が示されている。この図からは、貫通部12aを形成しなかった場合に比べ貫通部12aを形成した場合のほうが、1番の隅端の接続端子10a´において半田に作用する鉛直方向の力(N)が顕著に小さくなることが分かり、2番目から13番目までの接続端子10aの半田に作用する鉛直方向の力(N)は顕著に小さくならないことが分かる。さらに貫通部12aを形成した場合でもL/Wの比率が同じであれば貫通部12aの延出方向の両端の夫々が隅端の接続端子10a´を含む最外周の接続端子列中で隅端の接続端子10a´に対応する位置からより内方の接続端子10a(具体的には3番目の接続端子10a)に対応する位置まで延出していた方が1番の隅端の接続端子10a´において半田に作用する鉛直方向の力(N)が顕著に小さくなることが分かり、2番目から13番目までの接続端子10aの半田に作用する鉛直方向の力(N)は目だって顕著に小さくならないことが分かる。
具体的には、この図からは、貫通部12aの延出方向の両端の夫々が隅端の接続端子10a´を含む最外周の接続端子列中で隅端の接続端子10a´に対応する位置にある第1の解析モデル(a)では、貫通部12aが形成されていない場合に比べ、隅端の隅端の接続端子10a´において半田に作用する鉛直方向の力(N)が約25%低減されることが分かる。また、貫通部12aの延出方向の両端の夫々が隅端の接続端子10a´を含む最外周の接続端子列中で隅端の接続端子10a´に対応する位置からより3番目の接続端子10aに対応する位置まで延出している第2の解析モデル(b)では、貫通部12aが形成されていない場合に比べ、隅端の接続端子10a´において半田に作用する鉛直方向の力(N)が約1/3にまで低減されることが分かる。
従って、隅端の接続端子10a´を含む最外周の接続端子列中の複数の接続端子10aに対する対応する貫通部12aの延出方向の両端の夫々の位置は、少なくとも、図3中に示されている第1の解析モデル(a)のように、隅端の接続端子10a´を含む最外周の接続端子列中で隅端の接続端子10a´に対応する位置にあり、好ましくは図4中に示されている第2の解析モデル(b)のように、隅端の接続端子10a´を含む最外周の接続端子列中で隅端の接続端子10a´に対応する位置よりも上記接続端子列に沿ったより内方に位置していることが、貫通部12aによる隅端の接続端子10a´の半田の耐衝撃性を向上させる条件となることが分かる。
図8には、貫通部12aを形成しなかった場合と、第1の解析モデル(a),第3の解析モデル(c),そして第4の解析モデル(d)の夫々における、隅端の接続端子10a´を含む最外周の接続端子列中の隅端の接続端子10a´を1番として13番目までの接続端子10aの半田に作用する鉛直方向の力(N)が示されている。この図からは、貫通部12aを形成しなかった場合に比べ貫通部12aを形成した場合のほうが、1番の隅端の接続端子10a´において半田に作用する鉛直方向の力(N)がより小さくなることが分かり、2番目から13番目までの接続端子10aの半田に作用する鉛直方向の力(N)は顕著に小さくならないことが分かる。さらに貫通部12aを形成した場合でも貫通部12aの延出方向の両端の夫々が隅端の接続端子10a´を含む最外周の接続端子列中で隅端の接続端子10a´に対応した位置に同様に配置されているのであれば、L/Wの比率が小さいほど、即ち隅端の接続端子10a´から対応する貫通部12aまでの距離Lが小さい方が1番の隅端の接続端子10a´において半田に作用する鉛直方向の力(N)が顕著に小さくなることが分かり、2番目から13番目までの接続端子10aの半田に作用する鉛直方向の力(N)は目だって顕著に小さくならないことが分かる。
図9は、貫通部12aを形成しなかった場合の隅端の接続端子10a´において半田に作用する鉛直方向の力(N)を1とした場合の、貫通部12aを形成した場合のL/Wの比率の大きさにより隅端の接続端子10a´において半田に作用する鉛直方向の力(N)が緩和される程度を示している。
この図からは、L/Wが1/5(=0.2)よりも小さい場合に隅端の接続端子10a´の半田に作用する力が、貫通部12aを形成しなかった場合の隅端の接続端子10a´において半田に作用する鉛直方向の力(N)を1とした場合の、15%以下になることが分かる。そして、この図からは、L/Wが1/5(=0.2)よりも大きい場合であっても、L/Wが0.23程度であれば隅端の接続端子10a´の半田に作用する力が、貫通部12aを形成しなかった場合の隅端の接続端子10a´において半田に作用する鉛直方向の力(N)を1とした場合の、10%程度にはなり、隅端の接続端子10a´の半田の耐衝撃性が向上する。
なお、上述した解析結果は、第1乃至第4の解析モデル(a)〜(d)の夫々に使用されているBGAパッケージ10は近年にCPU(中央演算装置)として使用されているものであって、その平面の外形寸法は35mm×35mmであったが、BGAパッケージ10の平面の外形寸法がこれ以上大きくなれば、BGAパッケージ10が実装された回路基板12の一面に対し交差する方向に衝撃力が負荷された場合に、その隅端の接続端子の10a´の半田に対し対応する回路基板12の部分から作用する鉛直方向の力(N)はさらに大きくなるので、本願の発明の貫通部12aを回路基板12にBGAパッケージ10の4つの隅部10bに沿い形成することによる達成される前述した耐衝撃力効果、即ち隅端の接続端子の10a´の半田に対し対応する回路基板12の部分から作用する鉛直方向の力(N)を低減させて隅端の接続端子の10a´の半田が対応する回路基板12の部分から分離し電気的な接続を断つのを防止する効果、はさらに大きくなることが期待できる。
図10には、この発明の回路基板における貫通部の形状や配置に関する種々の変形例が概略的に示されている。
回路基板12においてBGAパッケージ10の4つの隅部10bの中で、回路基板12を図示しない回路基板使用装置の図示しない回路基板固定位置に固定するために使用される回路基板固定孔12bの近傍に位置しているものあれば、回路基板12が図示しない回路基板使用装置の図示しない回路基板固定位置に回路基板固定孔12bに挿通された例えば固定ねじの如き公知の固定手段を使用して固定されている間には、回路基板12に対しその一面と交差する方向に衝撃が負荷されたとしても、回路基板固定孔12bの近傍の回路基板12の部分には回路基板12のこの部分に位置しているBGAパッケージ10の隅部10bの隅端の接続端子を含む複数の接続端子の半田から離れるような撓みは生じない。従って、図10中に示されている如く、回路基板12においてBGAパッケージ10の4つの隅部10bの中で、回路基板12を図示しない回路基板使用装置の図示しない回路基板固定位置に固定するために使用される回路基板固定孔12bの近傍に位置しているものに沿い貫通部12aを備える必要はない。
回路基板12に対しその一面と交差する方向に衝撃が負荷された時に、BGAパッケージ10の4つの隅部10bの中でそれに対応している回路基板12の部分が撓みにより分離する恐れがある場合には、図1及び図2中に示されている如く対応する回路基板12の上記部分が分離する恐れのある隅部10bに沿い回路基板12に貫通部12aを形成するが、貫通部12aの形状は図1及び図2中に示されている如く対応する隅部10bの相互に直交する2縁に平行に沿った2つの延出部を有した鉤の手形状であることが出来るし、その2つの延出部の夫々の末端は図10中の左上隅の隅部10bに対応して示されている貫通部12aの如く丸められていることが出来る。さらに、貫通部12aは図10中の右上隅の隅部10bに対応して示されている貫通部12aの如く2つの延出部の交差部分が鉤の手のように直交しているのではなく湾曲されていることが出来る。また、貫通部12aは図10中の右下隅の隅部10bに対応して示されている貫通部12aの如く貫通部12aの全体が湾曲していてその内湾部を対応する隅部10bに向けて回路基板12に形成されていることが出来る。
図11には、この発明の回路基板における貫通部の形状や配置に関する更なる変形例が概略的に示されている。
この変形例では、回路基板12においてBGAパッケージ10がその一縁を回路基板12の一縁に接近させて実装されている。このような場合には、回路基板12の上記一縁に隣接したBGAパッケージ10の上記一縁の両端に位置する隅端部10bの夫々に対し、上記両端に位置する隅端部10bの夫々において回路基板12の上記一縁に対し交差する方向に延出している縁に沿い回路基板12に回路基板12の上記一縁から切り込まれた細長い切り込みにより構成されている貫通部12aが備えられている。そして、このような切り込みにより構成されている貫通部12aの内端は、応力集中による破損の恐れを無くすために丸められているが、応力集中による破損の恐れが無ければ、切り込みの延出方向と交差する方向に直線状に整形されていることも出来る。
エリアアレイ型電子部品の一種であるBGAパッケージが実装されている、この発明の一実施の形態に従った回路基板の斜視図である。 回路基板に実装されているBGAパッケージの一面に配置されている複数の接続端子列を見やすさのためにBGAパッケージの他面に示した図1の回路基板の拡大平面図である。 (A)は、この発明の回路基板における貫通部の種々の寸法を変化させた場合の貫通部の衝撃緩和効果を有限要素法により解析する為にBGAパッケージを4つの隅部の夫々を含むよう4分割した第1の解析モデル(a)の全体図であり;そして、(B)は、BGAパッケージは隅部における複数の接続端子の配列のみを示す図3の(A)の拡大図である。 (A)は、この発明の回路基板における貫通部の種々の寸法を変化させた場合の貫通部の衝撃緩和効果を有限要素法により解析する為にBGAパッケージを4つの隅部の夫々を含むよう4分割した第2の解析モデル(b)の全体図であり;そして、(B)は、BGAパッケージは隅部における複数の接続端子の配列のみを示す図4の(A)の拡大図である。 (A)は、この発明の回路基板における貫通部の種々の寸法を変化させた場合の貫通部の衝撃緩和効果を有限要素法により解析する為にBGAパッケージを4つの隅部の夫々を含むよう4分割した第3の解析モデル(c)の全体図であり;そして、(B)は、BGAパッケージは隅部における複数の接続端子の配列のみを示す図5の(A)の拡大図である。 (A)は、この発明の回路基板における貫通部の種々の寸法を変化させた場合の貫通部の衝撃緩和効果を有限要素法により解析する為にBGAパッケージを4つの隅部の夫々を含むよう4分割した第4の解析モデル(d)の全体図であり;そして、(B)は、BGAパッケージは隅部における複数の接続端子の配列のみを示す図6の(A)の拡大図である。 貫通部を形成しなかった場合と、図3に示されている第1の解析モデル(a)と、そして図4に示されている第2の解析モデル(b)と、における隅端(1番)の接続端子を含む接続端子列中の隅端(1番)の接続端子から13番の接続端子までの夫々の半田に作用する鉛直方向の力を示す図である。 貫通部を形成しなかった場合と、図3に示されている第1の解析モデル(a)と、図5に示されている第3の解析モデル(c)と、そして図6に示されている第4の解析モデル(d)と、における隅端(1番)の接続端子を含む接続端子列中の隅端(1番)の接続端子から13番の接続端子までの夫々の半田に作用する鉛直方向の力を示す図である。 同じ接続端子列の2つの隅端の接続端子間の距離Wに対する隅端の接続端子と対応する貫通部との間の距離Lの比(L/W)の違いによる隅端の接続端子の半田に作用する力を、貫通部が無い場合に隅端の接続端子の半田に作用する力を1とした場合と比べ、第1の解析モデル(a),第3の解析モデル(c),そして第4の解析モデル(d)について示す図である。 この発明の回路基板における貫通部の形状や配置に関する種々の変形例を示す概略的な平面図である。 この発明の回路基板における貫通部の形状や配置に関するさらなる変形例を示す概略的な平面図である。
符号の説明
10…BGAパッケージ、10a…接続端子、10a´…隅端の接続端子、10b…隅部、12…回路基板、12a…貫通部、EL…延長線。

Claims (3)

  1. エリアアレイ型電子部品が実装される回路基板において、前記電子部品の隅部に沿い回路基板に形成された貫通部を備え、前記貫通部は細長く、前記貫通部の端は、前記回路基板に対する前記電子部品の複数の接続端子中の前記電子部品の前記隅部における隅端の接続端子を含む前記複数の接続端子の配列の延長線上又はそれよりも前記回路基板の縁に沿った内方に位置している、ことを特徴とする回路基板。
  2. 前記延長線上における前記貫通部と前記隅端の接続端子との間の距離は、前記延長線が延びている前記配列中の前記複数の接続端子の両端の接続端子間の距離の1/5よりも短い、ことを特徴とする請求項1に記載の回路基板。
  3. 前記エリアアレイ型電子部品の平面外形寸法は、35mm×35mm以上である、ことを特徴とする請求項1又は2に記載の回路基板。
JP2005357906A 2005-12-12 2005-12-12 回路基板 Pending JP2007165469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005357906A JP2007165469A (ja) 2005-12-12 2005-12-12 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005357906A JP2007165469A (ja) 2005-12-12 2005-12-12 回路基板

Publications (1)

Publication Number Publication Date
JP2007165469A true JP2007165469A (ja) 2007-06-28

Family

ID=38248062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005357906A Pending JP2007165469A (ja) 2005-12-12 2005-12-12 回路基板

Country Status (1)

Country Link
JP (1) JP2007165469A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039033A (ja) * 2010-08-11 2012-02-23 Clarion Co Ltd 電子回路基板、ナビゲーション装置
JP2014107325A (ja) * 2012-11-26 2014-06-09 Honda Motor Co Ltd 端子列又は端子配列を有する電子部品が実装される回路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039033A (ja) * 2010-08-11 2012-02-23 Clarion Co Ltd 電子回路基板、ナビゲーション装置
JP2014107325A (ja) * 2012-11-26 2014-06-09 Honda Motor Co Ltd 端子列又は端子配列を有する電子部品が実装される回路基板

Similar Documents

Publication Publication Date Title
US10396481B2 (en) Mezzanine electrical connector
US8406009B2 (en) Printed circuit board (PCB) flexibly connected to a device chassis
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
JP6344072B2 (ja) 半導体部品用ソケット、プリント基板ユニット、及び情報処理装置
JP2008227183A (ja) プリント基板ユニットおよびプリント配線板
JP4703748B2 (ja) 電子機器
JP6078089B2 (ja) プリント基板および当該基板を用いたプリント基板連結構造
JP2007165469A (ja) 回路基板
US7477521B2 (en) Isolating stress on a printed circuit board
CN201349364Y (zh) 电路板组合
TWI474567B (zh) 用於高速板上印刷電路板測試、確認及驗證之積體電路組合
JP5587471B2 (ja) ジャンパー装置
JP2006054090A (ja) Icソケットおよびicソケット組立体
TW202002413A (zh) 連接器
US20100018759A1 (en) Electronic device and circuit board
JP5983228B2 (ja) 回路基板装置、および、電子機器
US8282406B2 (en) Connector with electrostatic discharge protection
TW201236275A (en) Electrical connector for an electronic module
JP5017991B2 (ja) プリント配線板、電子装置
JP2006215734A (ja) メモリーカード
US10362669B2 (en) Circuit board module, electronic device, and method for manufacturing circuit board module
US7492044B2 (en) System and method for decreasing stress on solder holding BGA module to computer motherboard
JP2011187411A (ja) 電気接続部材、半導体パッケージ接続用のソケット
TW201328033A (zh) 電連接裝置
JP5783706B2 (ja) プリント回路板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090302

A131 Notification of reasons for refusal

Effective date: 20090310

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20090630

Free format text: JAPANESE INTERMEDIATE CODE: A02