JP2007164194A - 表示装置とその製造方法 - Google Patents

表示装置とその製造方法 Download PDF

Info

Publication number
JP2007164194A
JP2007164194A JP2006336628A JP2006336628A JP2007164194A JP 2007164194 A JP2007164194 A JP 2007164194A JP 2006336628 A JP2006336628 A JP 2006336628A JP 2006336628 A JP2006336628 A JP 2006336628A JP 2007164194 A JP2007164194 A JP 2007164194A
Authority
JP
Japan
Prior art keywords
substrate
display device
plastic
manufacturing
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006336628A
Other languages
English (en)
Inventor
Woo Jae Lee
宇 宰 李
Sung-Hoon Yang
成 勳 梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007164194A publication Critical patent/JP2007164194A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133305Flexible substrates, e.g. plastics, organic film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133388Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】製造工程中に受けるストレスに起因する、プラスチック絶縁基板の端部での無機膜のリフティングを確実に予防することにより、生産性や信頼性を向上させ得る表示装置の製造方法を提供する。
【解決手段】本発明による表示装置の製造方法では、まず、プラスチックマザー基板のサブ基板領域に薄膜トランジスタ基板の積層構造を形成する。特にゲート絶縁膜の形成時にはプラスチックマザー基板をシャドウマスクで覆い、シャドウマスクの各開口部から各サブ基板領域の表示領域のみを露出させる。それにより、無機膜を、プラスチックマザー基板全体の面積より十分に小さい面積ずつ分離する。次に、プラスチックマザー基板を切断し、各サブ基板領域から表示装置を一つずつ分離する。それにより、製造工程中にストレスを受けるプラスチック絶縁基板の端部をプラスチックマザー基板の端部に限る。
【選択図】図3

Description

本発明は、表示装置とその製造方法とに関し、より詳しくは、プラスチック絶縁基板を用いた表示装置とその製造方法とに関する。
近年、ブラウン管の代わりに、液晶表示装置や有機EL表示装置(OLED)のような平板表示装置が多く用いられている。平板表示装置は一般に、薄膜トランジスタ基板を含む。従来の薄膜トランジスタ基板ではガラス絶縁基板が用いられている。しかし、近年、表示装置の更成る軽量化/薄形化を目的として、従来のガラス絶縁基板の代わりにプラスチック絶縁基板を利用することが活発に研究されている。
図1は、プラスチック絶縁基板を含む薄膜トランジスタ基板の従来の製造方法を示す。プラスチックマザー基板10は熱で変形しやすく、取り扱いが難しい。従って、最初の工程では、図1の(a)に示されているプラスチックマザー基板10を、図1の(b)に示されているように、ダミーガラス基板20に接着して補強する。次の工程では、プラスチックマザー基板10を切断し、図1の(c)に示すように、複数のサブ基板11に分割する。その後、各サブ基板11に薄膜トランジスタ基板の積層構造を形成する。
薄膜トランジスタ基板の製造工程では一般に無機膜がプラスチック絶縁基板に蒸着される。ここで、プラスチック絶縁基板と無機膜との間では接着力が比較的弱いので、無機膜はプラスチック絶縁基板から剥がれやすい。一方、プラスチックと無機膜との間では熱膨脹率の差が比較的大きいので、プラスチック絶縁基板から無機膜に対して加えられるストレスが一般に強い。しかし、従来の製造方法では上記の通り、薄膜トランジスタ基板の積層構造を形成する前にプラスチックマザー基板10をサブ基板11に分割する。それにより、個々の無機膜の面積が比較的小さいので、製造工程中に各無機膜の受けるストレスが抑えられている。こうして、無機膜のリフティングが予防されている。
韓国特許出願公開第10−2005−0061954号明細書
従来の薄膜トランジスタ基板の製造方法においては、薄膜トランジスタ基板の積層構造が形成される前にプラスチックマザー基板10がサブ基板11に分割されるので、製造工程中にストレスを受けるプラスチック絶縁基板の端部が多い。プラスチック絶縁基板の端部では無機膜がリフティングに対して特に脆弱であるので、従来の製造方法では無機膜のリフティングを更に確実に予防することが困難である。また、サブ基板11の端部ごとに、以降の工程(特に積層構造の形成工程)に対するマージンを十分に大きく(好ましくは5mm〜10mm)確保しなければならないので、各サブ基板11の全面積に対する表示領域の面積の割合を更に高めることが困難である。その上、切断によって各サブ基板11とダミーガラス基板20との間の接着力が弱まるので、製造工程中、サブ基板11の位置を更に正確に維持することが困難である。その結果、薄膜トランジスタ基板の信頼性を更に向上させることが困難であり、その製造工程の更成る簡単化により生産性を更に向上させることも困難である。
本発明の目的は、製造工程中に受けるストレスに起因する、プラスチック絶縁基板の端部での無機膜のリフティングを更に確実に予防することにより、生産性や信頼性を更に向上させ得る表示装置、及びその製造方法を提供することにある。
本発明による表示装置は、表示領域と非表示領域とを含むプラスチック絶縁基板;そのプラスチック絶縁基板の上に形成されているゲート配線;表示領域でそのゲート配線の上に形成されているゲート絶縁膜;そのゲート絶縁膜の上に形成されているデータ線と、非表示領域にゲート絶縁膜とは重ならない範囲で形成されているデータパッドと、を含むデータ配線;及び、そのデータ配線の上に形成されている保護膜;を有する。ゲート絶縁膜は好ましくは表示領域にのみ形成されている。保護膜は好ましくは表示領域と非表示領域との両方に形成されている。その他に、保護膜が表示領域にのみ形成されていても良い。ゲート配線は好ましくは、表示領域に形成されているゲート線、及び非表示領域に形成されているゲートパッドを含む。その場合、ゲートパッドは好ましくは、保護膜と接触している。本発明による表示装置が、プラスチック絶縁基板と対向する対向基板を更に有する場合、好ましくは、シーラントがゲート絶縁膜とは重ならない範囲でプラスチック絶縁基板と対向基板との間を接合している。
本発明による表示装置の製造方法は、複数のサブ基板領域を含むプラスチックマザー基板の上にゲート配線を形成する段階;複数の開口部を含むシャドウマスクをプラスチックマザー基板の上に配置し、各開口部を各サブ基板領域に対向させる段階;各開口部を通して露出したゲート配線の上に無機膜を形成する段階;及び、プラスチックマザー基板を切断して各サブ基板領域からサブ基板を得る段階;を有する。好ましくは、各サブ基板領域を表示領域と非表示領域とに分け、シャドウマスクの開口部を表示領域に対向させる。無機膜としては好ましくは、ゲート絶縁膜、非晶質シリコン層、及びオーミックコンタクト層を順番に形成する。好ましくは、無機膜の形成後にシャドウマスクを除去し、その後、無機膜の上にデータ配線を形成する。更に好ましくは、そのデータ配線の上に保護膜を形成する。好ましくは、シャドウマスクをプラスチックマザー基板の上に配置した状態で保護膜を形成し、その保護膜の形成後にシャドウマスクを除去し、その保護膜の上に絶縁膜を形成する。好ましくは、プラスチックマザー基板をダミーガラス基板に接着した後、無機膜を形成する。
本発明による表示装置の製造方法では、まず、プラスチックマザー基板のサブ基板領域に薄膜トランジスタ等の積層構造を形成する。特に、無機膜(好ましくはゲート絶縁膜)の形成時にはプラスチックマザー基板をシャドウマスクで覆い、シャドウマスクの各開口部から、各サブ基板領域に含まれる表示領域のみを露出させる。それにより、無機膜が各表示領域にのみ形成される。積層構造の形成後、プラスチックマザー基板を切断し、各サブ基板領域からサブ基板、すなわち個々の表示装置を分離する。こうして、本発明による製造方法では、製造工程中にストレスを受ける各無機膜の面積が、プラスチックマザー基板全体の面積より十分に小さい。従って、無機膜の受けるストレスは、従来の製造方法でのストレスと同程度に小さい。更に、製造工程中にストレスを受けるプラスチック絶縁基板の端部がプラスチックマザー基板の端部に限られる。それらの結果、本発明の製造方法で得られる表示装置では、プラスチック絶縁基板の端部における無機膜のリフティングが減少する。それ故、本発明による表示装置及びその製造方法は、生産性と信頼性とがいずれも高い。
以下、添付された図面を参照しながら本発明についてさらに詳細に説明する。尚、それらの図面では同様な構成要素に対して同一の参照番号を付す。また、第2実施形態以降では、第1実施形態の構成要素と同様な構成要素についての説明として、第1実施形態の構成要素に関する説明を援用する。
本発明の実施形態による表示装置は好ましくは液晶表示装置である。その他に、本発明は、有機EL表示装置(OLED)や電気泳動表示装置(EPD)にも適用可能である。
[第1実施形態]
まず、図2〜図4を参照しながら、本発明の第1実施形態による液晶表示装置について説明する。図2はその表示装置の斜視図であり、図3は、図2に示されている直線III−IIIに沿った断面図であり、図4は、図2に示されている直線IV−IVに沿った断面図である。
表示装置1は、第1基板100、第2基板200、シーラント300、及び液晶層400を有する。第1基板100と第2基板200とは矩形状であり、第1基板100が第2基板200より一回り大きい。第1基板100には薄膜トランジスタTが形成されている。第2基板200は所定の距離を隔てて第1基板100に対向している。第2基板200には共通電極251が形成されている。シーラント300は第2基板200の周縁部に沿って第1基板100と第2基板200との間を接着している。液晶層400は、シーラント300で囲まれた第1基板100と第2基板200との間の空間に充填されている。第1基板100及び第2基板200は表示領域Aと非表示領域Bとに分けられている。表示領域Aはいわゆる画面であり、薄膜トランジスタTを含む。非表示領域Bは第1基板100及び第2基板200の周縁領域であり、表示領域Aを囲んでいる。シーラント300は非表示領域Bに含まれる。第2基板200の外側にはみ出ている第1基板100の非表示領域Bには更に、ゲートパッド123とデータパッド144とが形成されている。
第1基板100は第1プラスチック基板110を含む。第1プラスチック基板110は好ましくは、ポリカーボン、ポリイミド、ポリエーテルスルホン(PES)、ポリアリレート(PAR)、ポリエチレンナフタレート(PEN)、ポリエチレンテレフタレート(PET)から成る。
第1プラスチック基板110の上にゲート配線121、122、123が形成されている。ゲート配線はゲート線121、薄膜トランジスタTのゲート電極122、及びゲートパッド123を含む。ゲート線121は第1プラスチック基板110の横方向(図1では長辺方向)に延びている。薄膜トランジスタTのゲート電極122はゲート線121に接続されている。ゲートパッド123はゲート線121の端部に接続されている。ゲートパッド123は外部回路への接続の便宜上、ゲート線121より幅が広い。
第1プラスチック基板110とゲート配線121、122、123との上には、好ましくは窒化シリコン(SiNx)でゲート絶縁膜131が形成されている。好ましくは、ゲート絶縁膜131の大部分が表示領域Aに形成されている。非表示領域Bではゲート絶縁膜131が、表示領域Aに隣接した一部にだけ形成されている。非表示領域Bでは特にゲート絶縁膜131がゲートパッド123から離れて重なっていない。
ゲート電極122を覆うゲート絶縁膜131の部分の上には、非晶質シリコンで半導体層132が形成されている。半導体層132の上にはオーミックコンタクト層133が形成されている。オーミックコンタクト層133は好ましくは、シリサイド、または、(n型不純物が高濃度にドーピングされている)n+水素化非晶質シリコンから成る。半導体層132はゲート電極122の上に島状に形成されている。オーミックコンタクト層133はゲート電極122を中心として二つの部分に分かれている。
オーミックコンタクト層133及びゲート絶縁膜131の上にはデータ配線141、142、143、144が形成されている。データ配線は、データ線141、ソース電極142、ドレイン電極143、及び、データパッド144を含む。データ線141は第1プラスチック基板110の縦方向(図1では短辺方向)に延び、表示領域Aでゲート線121と交差している。ゲート線121とデータ線141とで区切られた各小領域が画素として利用される。上記の薄膜トランジスタTは各画素に少なくとも一つずつ含まれている。ソース電極142はデータ線141の分岐であり、各画素のオーミックコンタクト層133の上に延びている。ドレイン電極143はソース電極142から分離され、各画素で、ゲート電極122に対してソース電極142とは反対側に形成されている。データパッド144はデータ線141の端部に接続されている。データパッド144は外部回路への接続の便宜上、データ線141より幅が広い。データパッド144は特に、第1プラスチック絶縁基板110に直に接触し、ゲート絶縁膜131とは重なっていない。
データ配線141、142、143、144、及びそれらでは覆われていない半導体層132の露出部分の上には保護膜151が形成されている。保護膜151は好ましくは、窒化シリコン、a−Si:C:O、またはa−Si:O:Fから成る。ここで、a−Si:C:Oとa−Si:O:Fとは好ましくはPECVDによって蒸着される。保護膜151には接触孔171、172、173が形成されている。第1接触孔171からはドレイン電極143が露出している。第2接触孔172からはゲートパッド123が露出している。第3接触孔173からはデータパッド144が露出している。第1接触孔171ではゲート絶縁膜131も除去されている。保護膜151はゲートパッド123と直に接触し、ゲートパッド123の一部分と重なっている。
保護膜151の上には透明伝導層161、162、163が形成されている。透明伝導層161、162、163は透明な導電体(好ましくはITO(Indium Tin Oxide)またはIZO(Indium Zinc Oxide))から成る。透明伝導層は、画素電極161、第1接触部材162、及び第2接触部材163を含む。画素電極161は各画素に形成され、第1接触孔171を通して薄膜トランジスタTに接続されている。第1接触部材161は第2接触孔172の上に形成されている。第2接触部材163は第3接触孔173の上に形成されている。
第2基板200は第2プラスチック基板210を含む。第2プラスチック基板210は好ましくは、第1プラスチック基板110と同様な素材から成る。
第2プラスチック絶縁基板210の上にはブラックマトリックス220が形成されている。ブラックマトリックス220は格子状であり、表示領域Aに形成されている内部ブラックマトリックス220aと、非表示領域Bに形成されている外部ブラックマトリックス220bとを含む。内部ブラックマトリックス220aは、ゲート線121、データ線141、及び薄膜トランジスタTと対向し、特に薄膜トランジスタTのチャネル領域を外部光から保護する。外部ブラックマトリックス220bは内部ブラックマトリックス220aより幅が広い。ブラックマトリックス220は好ましくは、クロム酸化物や黒色顔料を含む有機物から成る。
ブラックマトリックス220の間にはカラーフィルタ230が形成されている。カラーフィルタ230は特に、互いに色の異なる3つの部分230a、230b、230cで構成されている。
カラーフィルタ230の上にはオーバーコート層241が形成されている。オーバーコート層241は第2基板200の表面を平坦化させる。
オーバーコート層241の上には共通電極251が形成されている。共通電極251は透明な導電体(好ましくはITOまたはIZO)から成る。
図示していないが、画素電極161と共通電極251との上には配向膜が形成されている。配向膜は好ましくはポリイミドから成り、液晶層400に含まれる液晶分子を一定の方向に配列させるようにラビングされている。
シーラント300は好ましくは紫外線硬化樹脂(更に好ましくはアクリル樹脂)を含む。その他に、熱硬化性樹脂(好ましくはエポキシ樹脂)、アミン系硬化剤、アルミニウムパウダー等の充填材、及びスペーサをさらに含んでも良い。シーラント300は好ましくは、ゲート絶縁膜131で覆われた領域以外の領域に位置し、ゲート絶縁膜131には重なっていない。
各画素に含まれる液晶層400の部分では、画素電極161と共通電極251との間の電圧差に応じて液晶分子の配列が変化する。
次に、本発明の実施形態による液晶表示装置の製造方法について、図5〜図12Bを参照しながら工程順に説明する。
第1工程では、図5に示すように、プラスチックマザー基板111をダミーガラス基板500に接着する。好ましくは、感温性接着剤を用いてプラスチックマザー基板111とダミーガラス基板500との間を接着する。ダミーガラス基板500はプラスチックマザー基板111より、面積と厚さとがいずれも大きい。ダミーガラス基板500でプラスチックマザー基板111を支持することにより、薄くて柔らかいプラスチックマザー基板111の取り扱いを容易にする。
以降の工程では、プラスチックマザー基板111のうち、複数(図5では6つ)のサブ基板領域112のそれぞれに第1基板100(薄膜トランジスタ基板)の積層構造を1つずつ形成する。隣接する2つのサブ基板領域112の間は所定のマージンだけ離されている。各サブ基板領域112に第1基板100の積層構造が形成された後、図5に示した各サブ基板領域112の境界を示す破線(切断線)113に沿ってプラスチックマザー基板111を切断する。それにより、図5に示したプラスチックマザー基板111からは6つのサブ基板が形成される。
第2工程では、図6A及び図6Bに示すように、プラスチックマザー基板111の上にゲート配線121、122、123を形成する。好ましくは、プラスチックマザー基板111の全体をゲート金属層で覆い、そのゲート金属層をパターニングしてゲート配線121、122、123を形成する。
第3工程では、図7に示すように、ゲート配線121、122、123が形成されたプラスチックマザー基板111(図6A、6B参照)の上にシャドウマスク600を配置する。シャドウマスク600には複数(図7では6つ)の開口部602が形成されている。各開口部602はほぼ矩形状であり、その大きさがサブ基板領域112の表示領域の大きさに等しい。すなわち、各開口部602の内周は、図5に示されている切断線113の周よりわずかに小さい。シャドウマスク600の各開口部602は、各サブ基板領域112の表示領域に対向するように配置される。それにより、各サブ基板領域112の表示領域が各開口部602を通して露出する。一方、各サブ基板領域112の非表示領域、及び隣接する2つのサブ基板領域112の間の領域はシャドウマスク600によって覆われる。
第4工程では、図8A及び図8Bに示すように、プラスチックマザー基板111の上にシャドウマスク600を配置した状態で、ゲート絶縁膜131、半導体層132、及びオーミックコンタクト層133を連続して積層し、三層膜を形成する。この三層膜131、132、133は好ましくは、100℃〜150℃の環境温度の下で化学気相蒸着(CVD)法によって形成される。その場合、三層膜の各層131、132、133の前駆体ガスG1、G2はシャドウマスク600の開口部602を通じてプラスチックマザー基板111の上に供給される。開口部602が表示領域Aに対向しているので、前駆体ガスの大部分G1は表示領域Aに衝突する。従って、三層膜131、132、133は主に表示領域Aに形成される。更に、前駆体ガスの一部G2が、表示領域Aの直ぐ外側の非表示領域Bに拡散されるので、三層膜131、132、133の端部は、表示領域Aにごく近い非表示領域Bに形成される。但し、非表示領域Bの大部分には前駆体ガスG1、G2が届かないので、特にゲート絶縁膜131が、非表示領域Bに位置するゲートパッド23の上には形成されない。
第1基板100の製造工程の中でも第4工程(特に三層膜131、132、133の形成時)では、プラスチックマザー基板111の温度が最も高い。従って、薄膜のリフティングが最も誘発されやすい。しかし、第1実施形態では上記の通り、三層膜131、132、133が、プラスチックマザー基板111の全体ではなく、各サブ基板領域112の表示領域Aにだけ形成される。つまり、三層膜131、132、133はプラスチックマザー基板111の上に、島状に分離されて形成される。それにより、各三層膜131、132、133では、プラスチックマザー基板111から受けるストレスが軽減される。その結果、三層膜131、132、133(特にゲート絶縁膜131)にはリフティングが生じにくい。
第5工程では、プラスチックマザー基板111の上からシャドウマスク600を除去した後、半導体層132とオーミックコンタクト層133とをフォトエッチングでパターニングする。それにより、図9A及び図9Bに示すように、ゲート電極122を覆うゲート絶縁膜131の部分の上に、島状の半導体層132とオーミックコンタクト層133とを残す。一方、非表示領域Bからは半導体層132とオーミックコンタクト層133とがいずれも除去される。但し、非表示領域Bに形成されたゲート絶縁膜131の部分はそのまま残す。
第6工程では、図10A及び図10Bに示すように、データ線141、ソース電極142、ドレイン電極143、及びデータパッド144を形成する。好ましくは、図9A、9Bに示されているプラスチックマザー基板111の全面にデータ金属層を形成し、フォトエッチング工程によってそのデータ金属層をパターニングすることによりデータ配線141、142、143、144を形成する。更に、データ配線141、142、143、144では覆われていないオーミックコンタクト層133の部分をエッチングし、ゲート電極122を境に2つに分離する。それにより、2つに分離されたオーミックコンタクト層133の間から半導体層132が露出する。好ましくは、半導体層132のその露出部分に酸素プラズマを照射し、その露出部分の表面を安定化させる。ここで、データパッド144が形成されるべき領域はゲート絶縁膜131では覆われていないので、データパッド144はプラスチックマザー基板111に直に接触している(図10B参照)。
第7工程では、図10A、10Bに示されているプラスチックマザー基板111の上に、窒化シリコン、a−Si:C:O、またはa−Si:O:Fを化学気相蒸着(CVD)法によって蒸着する。その蒸着膜をパターニングすることにより、図11A及び図11Bに示すように、保護膜151を形成する。保護膜151の蒸着では、第4工程とは異なり、プラスチックマザー基板111の上にシャドウマスク600(図8A、8B参照)が設置されないので、保護膜151はプラスチックマザー基板111の全面を一旦覆う。保護膜51は特に、ゲートパッド123及びデータパッド144を一旦覆う。その後、パターニングにより、保護膜151には接触孔171、172、173が形成され、データ電極143、ゲートパッド123、及びデータパッド144が露出する。
第8工程では、図11A、11Bに示されているプラスチックマザー基板111の上に透明伝導層を形成し、その透明伝導層をパターニングすることにより、図12A及び図12Bに示すように、画素電極161、第1接触部材162、及び第2接触部材163を形成する。こうして、プラスチックマザー基板111の上には、図2〜図4に示す第1基板100の積層構造が6つ完成する。好ましくは、透明伝導層はプラスチックマザー基板111の全面を一旦覆った後にパターニングされる。
一方、第2基板200は公知の方法によって製造する。好ましくは、第2基板200の積層構造が第1基板100の積層構造と同様に、一枚のプラスチックマザー基板から複数形成される。
第9工程では、第1基板100と第2基板200との各積層構造が形成されたプラスチックマザー基板のうち、少なくともいずれか一つで、各非表示領域Bにシーラント300を伸ばす。その後、それらのプラスチックマザー基板を重ねて接合させる。更に、接合されたプラスチックマザー基板の間で、各サブ基板領域112(図5参照)に面した空間に液晶層400を注入する。
第10工程では、接合されたプラスチックマザー基板をレーザーで切断し、各サブ基板領域112(図5参照)からサブ基板を分離する。好ましくは、ダミーガラス基板500は切断工程の後に第1基板100から分離される。こうして、各サブ基板から、図2〜図4に示す表示装置1が得られる。
以上で説明した通り、第1実施形態は、まず、プラスチックマザー基板111の上に第1基板100(薄膜トランジスタ基板)の積層構造を複数形成し、その後に、プラスチックマザー基板111を切断して複数の第1基板100(薄膜トランジスタ基板)に分離する。従って、積層構造の形成過程では、プラスチック絶縁基板の端部がプラスチックマザー基板111の端部に限られている。また、三層膜131、132、133が、プラスチックマザー基板111の全体を覆うのではなく、部分的に(島状に)覆う。それにより、各三層膜131、132、133の面積が小さいので、プラスチックマザー基板111と三層膜131、132、133との間のストレスが小さい。それらの結果、各サブ基板領域112では、特に非表示領域Bに形成されたゲート絶縁膜131の部分にリフティングが生じにくい。更に、第1基板100の積層構造の形成工程に対するマージンはプラスチックマザー基板111の端部にのみ設定されれば良く、各サブ基板領域112の端部には設定される必要がない。それ故、各サブ基板領域112では表示領域Aの占める面積の割合を十分に高くできる。
[第2実施形態]
図13及び図14は本発明の第2実施形態による表示装置の断面図である。ここで、図13は図2に示されている直線III−IIIに沿った断面図であり、図14は図2に示されている直線IV−IVに沿った断面図である。
第2実施形態による表示装置では、保護膜151がゲート絶縁膜131と同様に、主に表示領域Aに形成され、非表示領域Bでは表示領域Aに隣接した部分にだけ形成されている。
更に、保護膜151の上に、有機物から成る絶縁膜155が形成されている。ゲートパッド123とデータパッド144とは保護膜151には重ならず、絶縁膜155には接触している。シーラント300は、保護膜151で覆われた領域ではなく、絶縁膜155でのみ覆われた領域に形成されている。
次に、図15A及び図15Bを参照しながら、本発明の第2実施形態による表示装置の製造方法を説明する。
第2実施形態による製造方法では第1実施形態による製造方法とは第7工程が異なる(他の工程は同様である)。すなわち、図15A及び図15Bに示されているように、保護膜151が、第4工程と同様に、プラスチックマザー基板111の上にシャドウマスク600を配置した状態でCVD法により形成される。シャドウマスク600の各開口部602は各サブ基板領域112の表示領域に対向しているので、保護膜151の前駆体ガスの大部分G3は表示領域Aに衝突する。従って、保護膜151は三層膜131、132、133と同様に、主に表示領域Aに形成される。更に、前駆体ガスの一部G4が、表示領域Aの直ぐ外側の非表示領域Bに拡散されるので、保護膜151の端部は、表示領域Aにごく近い非表示領域Bに形成される。
保護膜151はCVD法によって形成されるので、その過程ではプラスチックマザー基板111の温度が高い。しかし、第2実施形態では、保護膜151がプラスチックマザー基板111のサブ基板領域112ごとに島状に分離されているので、各保護膜151の面積が小さい。従って、プラスチックマザー基板111から保護膜151の受けるストレスが小さいので、保護膜151にはリフティングが生じにくい。
絶縁膜155は有機物であり、好ましくは、BCB(ベンゾシクロブテン:benzocyclobutene)系、オレフィン系、アクリル樹脂系、ポリイミド系、テフロン(登録商標)系、サイトップ(CYTOP:登録商標)、またはPFCB(ペルフルオロシクロブタン:perfluorocyclobutane)のいずれか一つから成る。絶縁膜155は好ましくは、スリットコーティング、ノズルコーティング、またはスピンコーティングによってプラスチックマザー基板111の全体に形成された後、パターニングされる。尚、それらのコーティング過程ではプラスチックマザー基板111の温度があまり上昇しないので、各薄膜にはリフティングが生じない。
[第3実施形態]
図16及び図17は本発明の第3実施形態による表示装置の断面図である。ここで、図16は図2に示されている直線III−IIIに沿った断面図であり、図17は図2に示されている直線IV−IVに沿った断面図である。
第3実施形態による表示装置では、ゲート絶縁膜131が非表示領域Bの全体を覆っている。ゲート絶縁膜131は特に、ゲートパッド123には接触し、データパッド144の下地に含まれている。シーラント300はゲート絶縁膜131で覆われた領域に形成されている。
次に、図18A及び図18Bを参照しながら、本発明の第3実施形態による表示装置の製造方法を説明する。
第3実施形態による製造方法では第1実施形態による製造方法とは第4工程が異なる(他の工程は同様である)。具体的には、図18A及び図18Bに示されているように、シャドウマスク600の開口部602が大きく、その周が各サブ基板領域112の切断線113の周と一致する。従って、各開口部602からは切断線113の内側の全体が露出する。すなわち、各サブ基板領域112の表示領域Aだけでなく非表示領域Bも露出する。それにより、三層膜の各層131、132、133の前駆体ガスの大部分G1は表示領域Aだけでなく、非表示領域Bの全体に衝突する。それ故、三層膜131、132、133は表示領域A及び非表示領域Bの全体に形成される。更に、前駆体ガスの一部G2が、切断線113の直ぐ外側に拡散されるので、三層膜131、132、133の端部が切断線113の直ぐ外に形成される。その結果、三層膜131、132、133は第1実施形態のそれらに比べて面積が広い。しかし、三層膜131、132、133はプラスチックマザー基板111の上に島状に分離されているので、第1実施形態のそれらと同様に、プラスチックマザー基板111から受けるストレスは小さい。従って、三層膜131、132、133にはリフティングが生じにくい。
尚、保護膜151は、第2実施形態と同様にシャドウマスク600を配置した状態で形成されても、第1実施形態と同様にシャドウマスク600を除去した後に形成されても良い。
以上の実施形態は更に多様に変更可能である。特に、シャドウマスク600を利用して形成される各薄膜層の形状/大きさは多様に変更可能である。例えば、シャドウマスク600の各開口部602が切断線113で囲まれた領域(サブ基板領域112)より大きくても良い。更に、形成対象の薄膜層ごとにシャドウマスク600の各開口部602の大きさが変更されても良い。
以上、本発明の好ましい実施形態を説明した。しかし、当業者であれば、本発明の原理や理念から逸脱することなく、上記の実施形態を変更可能であろう。従って、本発明の技術的範囲は、添付された請求項とその均等物とによって決められなければならない。
従来の表示装置の製造方法を示す図面 本発明の実施形態による表示装置の斜視図 図2に示されている直線III−IIIに沿った、本発明の第1実施形態による表示装置の断面図 図2に示されている直線IV−IVに沿った、本発明の第1実施形態による表示装置の断面図 本発明の第1実施形態による表示装置の製造方法の第1工程で得られるプラスチックマザー基板とダミーガラス基板とを示す斜視図 本発明の第1実施形態による表示装置の製造方法の第2工程で得られるプラスチックマザー基板の、図5に示されている直線a−aに沿った断面図 本発明の第1実施形態による表示装置の製造方法の第2工程で得られるプラスチックマザー基板の、図5に示されている直線b−bに沿った断面図 本発明の第1実施形態による表示装置の製造方法の第3工程でプラスチックマザー基板の上に配置されたシャドウマスクを示す斜視図 本発明の第1実施形態による表示装置の製造方法の第4工程でのシャドウマスクとプラスチックマザー基板との、図5に示されている直線a−aに沿った断面図。 本発明の第1実施形態による表示装置の製造方法の第4工程でのシャドウマスクとプラスチックマザー基板との、図5に示されている直線b−bに沿った断面図。 本発明の第1実施形態による表示装置の製造方法の第5工程で得られるプラスチックマザー基板の、図5に示されている直線a−aに沿った断面図 本発明の第1実施形態による表示装置の製造方法の第5工程で得られるプラスチックマザー基板の、図5に示されている直線b−bに沿った断面図 本発明の第1実施形態による表示装置の製造方法の第6工程で得られるプラスチックマザー基板の、図5に示されている直線a−aに沿った断面図 本発明の第1実施形態による表示装置の製造方法の第6工程で得られるプラスチックマザー基板の、図5に示されている直線b−bに沿った断面図 本発明の第1実施形態による表示装置の製造方法の第7工程で得られるプラスチックマザー基板の、図5に示されている直線a−aに沿った断面図 本発明の第1実施形態による表示装置の製造方法の第7工程で得られるプラスチックマザー基板の、図5に示されている直線b−bに沿った断面図 本発明の第1実施形態による表示装置の製造方法の第8工程で得られるプラスチックマザー基板の、図5に示されている直線a−aに沿った断面図 本発明の第1実施形態による表示装置の製造方法の第8工程で得られるプラスチックマザー基板の、図5に示されている直線b−bに沿った断面図 図2に示されている直線III−IIIに沿った、本発明の第2実施形態による表示装置の断面図 図2に示されている直線IV−IVに沿った、本発明の第2実施形態による表示装置の断面図 本発明の第2実施形態による表示装置の製造方法の第7工程で得られるプラスチックマザー基板の、図5に示されている直線a−aに沿った断面図 本発明の第2実施形態による表示装置の製造方法の第7工程で得られるプラスチックマザー基板の、図5に示されている直線b−bに沿った断面図 図2に示されている直線III−IIIに沿った、本発明の第3実施形態による表示装置の断面図 図2に示されている直線IV−IVに沿った、本発明の第3実施形態による表示装置の断面図 本発明の第3実施形態による表示装置の製造方法の第4工程で得られるプラスチックマザー基板の、図5に示されている直線a−aに沿った断面図 本発明の第3実施形態による表示装置の製造方法の第4工程で得られるプラスチックマザー基板の、図5に示されている直線b−bに沿った断面図
符号の説明
100 第1基板
110 プラスチック絶縁基板
121 ゲート線
122 ゲート電極
123 ゲートパッド
131 ゲート絶縁膜
132 半導体層
133 オーミックコンタクト層
141 データ線
142 ソース電極
143 ドレイン電極
144 データパッド
151 保護膜
200 第2基板
300 シーラント
400 液晶層
500 ダミーガラス基板
600 シャドウマスク

Claims (19)

  1. 表示領域と非表示領域とを含むプラスチック絶縁基板;
    前記プラスチック絶縁基板の上に形成されているゲート配線;
    前記表示領域で前記ゲート配線の上に形成されているゲート絶縁膜;
    前記ゲート絶縁膜の上に形成されているデータ線と、前記非表示領域に前記ゲート絶縁膜とは重ならない範囲で形成されているデータパッドと、を含むデータ配線;及び、
    前記データ配線の上に形成されている保護膜;
    を有する表示装置。
  2. 前記ゲート絶縁膜が前記表示領域にのみ形成されている、請求項1に記載の表示装置。
  3. 前記表示領域で前記ゲート絶縁膜の上に位置する半導体層とオーミックコンタクト層、をさらに有する、請求項1に記載の表示装置。
  4. 前記保護膜が前記表示領域と前記非表示領域との両方に形成されている、請求項1に記載の表示装置。
  5. 前記ゲート配線が、
    前記表示領域に形成されているゲート線、及び、
    前記非表示領域に形成され、前記保護膜と接触しているゲートパッド、
    を含む、請求項1に記載の表示装置。
  6. 前記プラスチック絶縁基板と対向する対向基板、及び、
    前記ゲート絶縁膜とは重ならない領域で前記プラスチック絶縁基板と前記対向基板との間を接合しているシーラント、
    をさらに有する、請求項1に記載の表示装置。
  7. 前記プラスチック絶縁基板と前記対向基板との間に位置する液晶層、をさらに有する、請求項6に記載の表示装置。
  8. 前記保護膜が前記表示領域にのみ形成されている、請求項1に記載の表示装置。
  9. 複数のサブ基板領域を含むプラスチックマザー基板、の上にゲート配線を形成する段階;
    複数の開口部を含むシャドウマスク、を前記プラスチックマザー基板の上に配置し、前記開口部のそれぞれを前記サブ基板領域のそれぞれに対向させる段階;
    前記開口部を通して露出した前記ゲート配線の部分の上に無機膜を形成する段階;及び、
    前記プラスチックマザー基板を切断して前記サブ基板領域のそれぞれからサブ基板を分離する段階;
    を有する、表示装置の製造方法。
  10. 前記サブ基板領域のそれぞれを表示領域と非表示領域とに分け、前記開口部を前記表示領域に対向させる、請求項9に記載の表示装置の製造方法。
  11. 前記ゲート配線に含まれるゲートパッドを前記非表示領域に形成する、請求項10に記載の表示装置の製造方法。
  12. 前記無機膜の形成後に前記シャドウマスクを除去する段階;及び、
    前記無機膜の上にデータ配線を形成する段階;
    をさらに有する、請求項10に記載の表示装置の製造方法。
  13. 前記データ配線に含まれるデータパッドを前記非表示領域に形成する、請求項12に記載の表示装置の製造方法。
  14. 前記無機膜として、ゲート絶縁膜、非晶質シリコン層、及びオーミックコンタクト層を順番に形成する、請求項9に記載の表示装置の製造方法。
  15. 前記データ配線の上に保護膜を形成する段階、をさらに有する、請求項12に記載の表示装置の製造方法。
  16. 前記シャドウマスクを前記プラスチックマザー基板の上に配置した状態で前記保護膜を形成し、
    前記保護膜の形成後に前記シャドウマスクを除去し、前記保護膜の上に絶縁膜を形成する、
    請求項15に記載の表示装置の製造方法。
  17. 前記ゲート絶縁膜、前記非晶質シリコン層、及び前記オーミックコンタクト層を化学気相蒸着法によって連続して形成する、請求項14に記載の表示装置の製造方法。
  18. 前記ゲート絶縁膜、前記非晶質シリコン層、及び前記オーミックコンタクト層を100℃〜150℃の環境温度で形成する、請求項17に記載の表示装置の製造方法。
  19. 前記プラスチックマザー基板をダミーガラス基板に接着した後、前記無機膜を形成する、請求項9に記載の表示装置の製造方法。
JP2006336628A 2005-12-14 2006-12-14 表示装置とその製造方法 Abandoned JP2007164194A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123419A KR20070063314A (ko) 2005-12-14 2005-12-14 표시장치와 그 제조방법

Publications (1)

Publication Number Publication Date
JP2007164194A true JP2007164194A (ja) 2007-06-28

Family

ID=38165991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006336628A Abandoned JP2007164194A (ja) 2005-12-14 2006-12-14 表示装置とその製造方法

Country Status (5)

Country Link
US (1) US20070158656A1 (ja)
JP (1) JP2007164194A (ja)
KR (1) KR20070063314A (ja)
CN (1) CN1983607A (ja)
TW (1) TW200725910A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018179168A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、成膜装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090035228A (ko) * 2007-10-05 2009-04-09 주식회사 동진쎄미켐 전계 구동 표시 장치
US9215301B2 (en) * 2007-12-13 2015-12-15 Creator Technology B.V. Electronic device with a flexible panel and method for manufacturing a flexible panel
CN101826488B (zh) * 2009-03-04 2012-05-30 北京京东方光电科技有限公司 阵列基板及制造方法和液晶面板及制造方法
JP2010224422A (ja) * 2009-03-25 2010-10-07 Hitachi Displays Ltd 表示装置およびその製造方法
KR101127585B1 (ko) 2010-02-23 2012-03-22 삼성모바일디스플레이주식회사 평판 디스플레이 장치
KR101888447B1 (ko) * 2012-05-22 2018-08-16 엘지디스플레이 주식회사 유기 전계 발광 표시 패널의 제조 방법
TWI603140B (zh) * 2012-07-06 2017-10-21 友達光電股份有限公司 電泳式顯示面板
KR102132697B1 (ko) * 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
CN108400261B (zh) * 2018-05-02 2020-11-24 京东方科技集团股份有限公司 一种柔性显示器件及其制作方法
TWI681554B (zh) * 2018-05-10 2020-01-01 友達光電股份有限公司 畫素陣列基板及其驅動方法
KR102554461B1 (ko) * 2018-07-26 2023-07-10 엘지디스플레이 주식회사 스트레쳐블 표시 장치
CN109980123A (zh) * 2019-03-19 2019-07-05 武汉华星光电半导体显示技术有限公司 刚性oled显示面板的制备方法及显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018179168A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、成膜装置
JPWO2018179168A1 (ja) * 2017-03-29 2020-01-09 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、成膜装置
US10636996B2 (en) 2017-03-29 2020-04-28 Sharp Kabushiki Kaisha Display device, production method of display device, production device of display device, and film formation device

Also Published As

Publication number Publication date
CN1983607A (zh) 2007-06-20
KR20070063314A (ko) 2007-06-19
US20070158656A1 (en) 2007-07-12
TW200725910A (en) 2007-07-01

Similar Documents

Publication Publication Date Title
JP2007164194A (ja) 表示装置とその製造方法
US10211416B2 (en) Flexible display panel, fabrication method, and flexible display apparatus
US10707429B2 (en) Flexible display panel and flexible display apparatus
KR102400022B1 (ko) 측부 구부림 구조를 갖는 플렉서블 유기발광 다이오드 표시장치
EP3488478B1 (en) Method of fabricating display panel
US20170288007A1 (en) Display device and manufacturing method thereof that may minimize an occurrence of a defect in the display device
JP5528475B2 (ja) アクティブマトリクス基板及びその製造方法
US8610871B2 (en) Method for forming multilayer structure, method for manufacturing display panel, and display panel
US9632635B2 (en) Touch panel and touch panel-equipped display device
US20170005293A1 (en) Organic light emitting display device
JP2006330739A (ja) 可撓性表示装置の製造方法
US20070031642A1 (en) Adhesive tape for a flexible display device and method of manufacturing a flexible display device using the same
US20060172470A1 (en) Method of manufacturing thin film element
KR20180116118A (ko) 플렉시블 디스플레이 패널, 이를 갖는 플렉시블 디스플레이 장치, 및 그 제조 방법
US20090227074A1 (en) Method of manufacturing display device
US20070085939A1 (en) Thin film transistor substrate with improved inter-layer adhesion
KR20120039947A (ko) 표시 장치 및 그 제조 방법
JP5275517B2 (ja) 基板及びその製造方法、表示装置
JP2021108281A (ja) 有機発光表示装置及びその製造方法
US20200303490A1 (en) Display device
JP2008070874A (ja) 可撓性表示装置の製造装置及び製造方法
US20200321356A1 (en) Array substrate and display device
WO2011161875A1 (ja) 表示装置用基板及びその製造方法、表示装置
JP5424544B2 (ja) 薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル
US9075273B2 (en) Thin film transistor array panel and manufacturing method thereof

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090223