JP2007157485A - Plasma display panel and manufacturing method of the same - Google Patents

Plasma display panel and manufacturing method of the same Download PDF

Info

Publication number
JP2007157485A
JP2007157485A JP2005350472A JP2005350472A JP2007157485A JP 2007157485 A JP2007157485 A JP 2007157485A JP 2005350472 A JP2005350472 A JP 2005350472A JP 2005350472 A JP2005350472 A JP 2005350472A JP 2007157485 A JP2007157485 A JP 2007157485A
Authority
JP
Japan
Prior art keywords
layer
discharge
mgo
panel
front panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005350472A
Other languages
Japanese (ja)
Inventor
Masaharu Terauchi
正治 寺内
Mikihiko Nishitani
幹彦 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005350472A priority Critical patent/JP2007157485A/en
Publication of JP2007157485A publication Critical patent/JP2007157485A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a PDP capable of exerting excellent discharging efficiency and image layer displaying property by an improvement of a protection layer. <P>SOLUTION: The protection layer 15 having a lamination structure of a lower layer of MgO 15b and an upper layer of MgO 15a is formed on a surface of a front panel 10. Secondary electron emission coefficient of the upper layer MgO 15a is made smaller than that of the lower layer MgO 15b. It is constructed so that areas 26 of the upper layer MgO 15a where the display electrodes 12, 13 crossover address electrodes 18 with discharging spaces 24 interposed, on a view in a direction perpendicular to the panel, are removed. The removal of the crossover areas 26 is performed simultaneously with an aging process in the manufacturing process. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、プラズマディスプレイパネルとその製造方法に関し、特に保護層及びその形成方法に関する。   The present invention relates to a plasma display panel and a method for manufacturing the same, and more particularly to a protective layer and a method for forming the same.

プラズマディスプレイパネル(以下PDPという)は、ガス放電で発生した紫外線によって蛍光体を励起発光させ、画像表示する表示装置である。その放電の形成手法からPDPは、交流(AC)型と直流(DC)型に分類することが出来るが、AC型は輝度、発光効率、寿命の点でDC型より優れているため、このタイプが最も一般的である。
AC型PDPは、例えば特許文献1に開示されているように、複数の電極(表示電極またはアドレス電極)とこれを覆うように誘電体層を配した2枚の薄いパネルガラスの表面を、複数の隔壁を介して対向させ、当該複数の隔壁の間に蛍光体層を配し、マトリクス状に放電セルを形成した状態で、両パネルガラスの間に放電ガスを封入した構成を持つ。表示電極を覆う誘電体層の表面には保護層(膜)が形成される。
A plasma display panel (hereinafter referred to as PDP) is a display device that displays an image by exciting and emitting phosphors with ultraviolet rays generated by gas discharge. PDP can be classified into alternating current (AC) type and direct current (DC) type based on the discharge formation method, but AC type is superior to DC type in terms of brightness, luminous efficiency, and life, so this type. Is the most common.
For example, as disclosed in Patent Document 1, an AC type PDP has a plurality of thin panel glass surfaces each having a plurality of electrodes (display electrodes or address electrodes) and a dielectric layer disposed so as to cover the electrodes. In the state where the phosphor layers are arranged between the plurality of partition walls and the discharge cells are formed in a matrix, a discharge gas is sealed between the two panel glasses. A protective layer (film) is formed on the surface of the dielectric layer covering the display electrodes.

PDPでは、駆動時にはいわゆるフィールド内時分割階調表示方式に基づき、複数のサブフィールド(初期化期間、アドレス期間、維持期間等を含む)において、前記複数の電極に適宜給電し、放電ガス中で放電を得ることにより発生する紫外線で蛍光発光させる。
ここで前面側のパネルガラスの保護層の材料には、放電時のイオン衝撃から誘電体層を保護しながら、低い放電開始電圧で放電を発生させる機能が要求される。この目的でPDPの保護層としては特許文献2に開示されているように、優れたスパッタ耐性を持ち、2次電子放出係数の大きな酸化マグネシウム(MgO)を主成分とする材料が広く用いられている。
In PDP, based on a so-called time-division gray scale display method during driving, power is appropriately supplied to the plurality of electrodes in a plurality of subfields (including an initialization period, an address period, a sustain period, etc.), Fluorescence is emitted by ultraviolet rays generated by obtaining a discharge.
Here, the material of the protective layer of the front panel glass is required to have a function of generating discharge at a low discharge start voltage while protecting the dielectric layer from ion bombardment during discharge. For this purpose, as a protective layer of PDP, as disclosed in Patent Document 2, a material mainly composed of magnesium oxide (MgO) having excellent sputter resistance and a large secondary electron emission coefficient is widely used. Yes.

ここで従来のPDPでは、CRTディスプレイに比した場合の発光効率の向上等、画像表示性能上の課題がある。この対策としては放電ガス中のXe濃度を上昇させて輝度を向上させる方法が知られている。しかし一方で、放電ガス中のXe濃度を上げると駆動電圧の上昇も招くため消費電力の問題が生じるほか、放電規模が不要な程度まで拡大し、隔壁と放電との不要な相互作用が生じやすく、理想的な放電効率が得られにくい。また不要な放電規模の拡大が生じると、隣接セル同士の干渉が大きくなり、非点灯セルが誤って点灯するといった画質低下原因にもなりうる。   Here, the conventional PDP has problems in image display performance, such as improvement in light emission efficiency when compared with a CRT display. As a countermeasure against this, there is known a method for improving the luminance by increasing the Xe concentration in the discharge gas. On the other hand, however, increasing the Xe concentration in the discharge gas also causes an increase in drive voltage, which causes power consumption problems, and the discharge scale is increased to an unnecessary level, causing unnecessary interaction between the barrier ribs and the discharge. It is difficult to obtain ideal discharge efficiency. Further, when an unnecessary increase in the discharge scale occurs, the interference between adjacent cells increases, which may cause a deterioration in image quality such that a non-lighted cell is turned on accidentally.

そこで例えば特許文献2では、放電特性の異なる材料を2層構造とし、これにより保護層を形成して上記問題の解消を図ることが開示されている。
特開2002−150953号公報 特開2001−229836号公報
Thus, for example, Patent Document 2 discloses that a material having different discharge characteristics has a two-layer structure, thereby forming a protective layer to solve the above problem.
JP 2002-150953 A Japanese Patent Laid-Open No. 2001-229836

しかしながら特許文献2の技術では、2層構造の保護層はMgOからなる下層に対し、MgO以外の材料(SiO2、Al2O3等)からなる上層を積層して形成されている。このため材料特性上、駆動中にMgO以外の材料成分がMgOの層に混入し、MgOの放電特性が経時変化するという課題があった。
また、特許文献2の技術で上記構成を得るためには、パネル面に沿って一旦全面的に材料をコートさせた後、上層となる層領域を所望のパターンに形成するべくパターニングすることが要求される。これによって工程が増加し、パネル作製工程が複雑になるという課題が生じるほか、コスト的な課題を生じる。
However, in the technique of Patent Document 2, the protective layer having a two-layer structure is formed by laminating an upper layer made of a material other than MgO (SiO 2 , Al 2 O 3, etc.) on a lower layer made of MgO. For this reason, there has been a problem that material components other than MgO are mixed in the MgO layer during driving due to material characteristics, and the discharge characteristics of MgO change with time.
In addition, in order to obtain the above configuration with the technique of Patent Document 2, it is necessary to coat the material once entirely over the panel surface and then pattern the upper layer region to form a desired pattern. Is done. As a result, the number of processes increases and the panel manufacturing process becomes complicated, as well as a cost problem.

以上のようにPDPの技術分野では、未だ解決すべき余地が存在する。
本発明は、上記課題に鑑みてなされたものであって、その目的は比較的低コストでありながら、優れた放電効率と画像表示性能を発揮することの可能なPDPとその製造方法を提供することにある。
As described above, there is still room to be solved in the technical field of PDP.
The present invention has been made in view of the above problems, and provides a PDP capable of exhibiting excellent discharge efficiency and image display performance while having a relatively low cost, and a method for manufacturing the PDP. There is.

上記課題を解決するため、本発明は、基板表面に複数対の表示電極が形成されたフロントパネルと、基板表面に複数のアドレス電極が形成されたバックパネルとが放電空間を挟んで対向配置され、前記放電空間に臨むフロントパネル表面には保護層が形成されたPDPであって、前記保護層は、MgOを主成分として含む第一層と、当該第一層よりも2次電子放出係数の低いMgOを主成分として含む第二層とが順次積層されてなり、且つ、前記第二層は、当該パネルの垂直方向から見た場合に、表示電極対及び前記アドレス電極とが放電空間をおいてクロスオーバーする領域を除く領域に形成されているものとした。   In order to solve the above-described problems, the present invention is configured such that a front panel having a plurality of pairs of display electrodes formed on a substrate surface and a back panel having a plurality of address electrodes formed on the substrate surface are opposed to each other across a discharge space. A PDP having a protective layer formed on the front panel surface facing the discharge space, the protective layer comprising a first layer containing MgO as a main component and a secondary electron emission coefficient higher than that of the first layer. A second layer containing low MgO as a main component is sequentially laminated, and when viewed from the vertical direction of the panel, the second layer includes a display electrode pair and the address electrode over a discharge space. And formed in the region excluding the crossover region.

また、本発明は基板表面に複数対の表示電極が形成されたフロントパネルと、基板表面に複数のアドレス電極が形成されたバックパネルとを放電空間を挟んで対向配置させ、前記放電空間に臨むフロントパネル表面に保護層が形成するPDPの製造方法であって、前記フロントパネルの保護層形成工程では、前記フロントパネル基板上に、MgOを主成分として含む第一層材料と、当該第一層よりも2次電子放出係数の低いMgOを主成分として含む第二層材料とを順次積層する積層工程と、当該パネルの垂直方向から見た場合に、前記表示電極対及び前記アドレス電極とが放電空間をおいてクロスオーバーする領域を除く領域に前記第二層材料が積層されるよう,前記第二層材料をパターニングする第二層パターニング工程とを経ることで保護層を形成するものとした。   In the present invention, a front panel in which a plurality of pairs of display electrodes are formed on a substrate surface and a back panel in which a plurality of address electrodes are formed on the substrate surface are arranged opposite to each other across the discharge space so as to face the discharge space. A method of manufacturing a PDP in which a protective layer is formed on a front panel surface, wherein in the protective layer forming step of the front panel, a first layer material containing MgO as a main component on the front panel substrate, and the first layer A stacking step of sequentially stacking a second layer material containing MgO as a main component having a lower secondary electron emission coefficient than the display electrode pair and the address electrode when viewed from the vertical direction of the panel. A protective layer is formed through a second layer patterning step of patterning the second layer material so that the second layer material is laminated in a region excluding the crossover region with a space. It was supposed to be.

ここで、前記第二層パターニング工程にはエージング工程が含まれ、前記積層工程では、前記第一層の上に一様に前記第二層材料を積層した後、前記第二層パターニング工程において、前記クロスオーバーする領域における第二層材料の部分を前記エージング工程により削除するものとすることができる。
さらに、前記エージング工程は、PDPに導入される放電ガスよりもMgOのエッチング速度が高いエッチングガスを用いて行い、エージング工程終了後にエッチングガスを前記放電ガスに入れ替えるようにすることもできる。
Here, the second layer patterning step includes an aging step, and in the stacking step, the second layer material is uniformly stacked on the first layer, and then in the second layer patterning step, The portion of the second layer material in the crossover region may be deleted by the aging process.
Further, the aging process may be performed using an etching gas having a higher MgO etching rate than the discharge gas introduced into the PDP, and the etching gas may be replaced with the discharge gas after the aging process is completed.

以上の構成を持つ本発明のPDPでは、特許文献2のように異種材料を用いて保護層を形成するのではなく、MgO材料を用いながら2次電子放出係数の異なる層を積層構造とする。このように保護層の積層構造材料がともにMgOを主体とするため、特許文献2のように異種材料の混合による性能劣化という問題が生じない。
また、パネルに垂直な方向から見た場合に、表示電極とアドレス電極とが放電空間を挟んでクロスオーバーする領域を避けて第二層が設けられるため、当該クロスオーバーする領域では放電が集中して生じやすくなり、維持放電時における放電において隔壁と不要な相互作用がなくなる。
In the PDP of the present invention having the above configuration, a protective layer is not formed using a different material as in Patent Document 2, but a layer having a different secondary electron emission coefficient is formed in a laminated structure using an MgO material. As described above, since the laminated structure materials of the protective layer are mainly composed of MgO, there is no problem of performance deterioration due to mixing of different materials as in Patent Document 2.
Also, when viewed from the direction perpendicular to the panel, the second layer is provided to avoid the region where the display electrode and the address electrode cross over the discharge space, so that the discharge concentrates in the crossover region. And unnecessary interaction with the barrier ribs is eliminated in the discharge during the sustain discharge.

すなわち、第二層を設けていない領域では二次電子放出係数が高い第一層が露出しており、この領域に放電が集中しやすい構成となるため、放電セル内において隔壁付近で生じる不要な沿面放電等が制限される。この結果として、放電ガス中のXe分圧を高めて高効率化が達成でき、画質も良好に保持できることとなる。
また、本発明の製造方法を利用すれば、上層のパターニングはエージング工程とともに行えるため、別途特別な工程を用意しなくても実施できる。このため、比較的低コストで且つ効率よくPDPを製造することができる。
That is, the first layer having a high secondary electron emission coefficient is exposed in the region where the second layer is not provided, and the discharge tends to concentrate in this region. Creeping discharge is restricted. As a result, the Xe partial pressure in the discharge gas can be increased to achieve high efficiency, and the image quality can be maintained well.
Moreover, if the manufacturing method of this invention is utilized, since patterning of an upper layer can be performed with an aging process, it can implement, without preparing a special process separately. For this reason, PDP can be manufactured efficiently at relatively low cost.

以下、本発明の実施の形態について、図面を参照しながら説明する。
<実施の形態1>
1−1.PDPの構成
図1は、本発明の実施の形態1に係るAC型PDP1の主要構成を示す部分的な断面斜視図である。図中、z方向がPDP1の厚み方向、xy平面がPDP1のパネル面に平行な平面に相当する。PDP1は、ここでは一例として42インチクラスのNTSC仕様に合わせた仕様にしているが、本発明はもちろんXGAやSXGA等、この他の仕様・サイズに適用してもよい。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<Embodiment 1>
1-1. Configuration of PDP FIG. 1 is a partial cross-sectional perspective view showing the main configuration of AC type PDP 1 according to Embodiment 1 of the present invention. In the figure, the z direction corresponds to the thickness direction of the PDP 1, and the xy plane corresponds to a plane parallel to the panel surface of the PDP 1. The PDP 1 has a specification that conforms to the 42-inch class NTSC specification as an example here, but the present invention may be applied to other specifications and sizes such as XGA and SXGA.

図1に示すように、PDP1の構成は、互いに主面を対向させて配設されたフロントパネル10およびバックパネル16に大別される。
フロントパネル10の基板となるフロントパネルガラス11には、その一方の主面に複数対の表示電極12、13(スキャン電極12、サステイン電極13)が形成されている。各表示電極12、13は、ITOまたはSnO2等の透明導電性材料からなる帯状の透明電極120、130(厚さ0.1μm、幅150μm)に対して、Ag厚膜(厚み2μm〜10μm)、アルミニウム(Al)薄膜(厚み0.1μm〜1μm)またはCr/Cu/Cr積層薄膜(厚み0.1μm〜1μm)等からなるバスライン121、131(厚さ7μm、幅95μm)が積層されてなる。このバスライン121、131によって透明電極120、130のシート抵抗が下げられる。
As shown in FIG. 1, the configuration of the PDP 1 is roughly divided into a front panel 10 and a back panel 16 that are disposed with their main surfaces facing each other.
A front panel glass 11 serving as a substrate of the front panel 10 has a plurality of pairs of display electrodes 12 and 13 (scan electrodes 12 and sustain electrodes 13) formed on one main surface thereof. Each of the display electrodes 12 and 13 is made of an Ag thick film (thickness 2 μm to 10 μm) with respect to the strip-shaped transparent electrodes 120 and 130 (thickness 0.1 μm, width 150 μm) made of a transparent conductive material such as ITO or SnO 2 , Bus lines 121 and 131 (thickness 7 μm, width 95 μm) made of aluminum (Al) thin film (thickness 0.1 μm to 1 μm) or Cr / Cu / Cr laminated thin film (thickness 0.1 μm to 1 μm) are laminated. The bus lines 121 and 131 reduce the sheet resistance of the transparent electrodes 120 and 130.

表示電極12、13を配設したフロントパネルガラス11には、当該ガラス11の主面全体にわたって、酸化鉛(PBO)または酸化ビスマス(Bi2O3)または酸化燐(PO4)を主成分とする低融点ガラス(厚み20μm〜50μm)の誘電体層14が、スクリーン印刷法等によって形成されている。誘電体層14は、AC型PDP特有の電流制限機能を有しており、DC型PDPに比べて長寿命化を実現する要素になっている。誘電体層14の表面には、厚さ約1.0μmの保護層15がコートされている。 The front panel glass 11 on which the display electrodes 12 and 13 are disposed has lead oxide (PBO), bismuth oxide (Bi 2 O 3 ), or phosphorus oxide (PO 4 ) as a main component over the entire main surface of the glass 11. A dielectric layer 14 of low melting glass (thickness 20 μm to 50 μm) is formed by a screen printing method or the like. The dielectric layer 14 has a current limiting function peculiar to the AC type PDP, and is an element that realizes a longer life than the DC type PDP. The surface of the dielectric layer 14 is coated with a protective layer 15 having a thickness of about 1.0 μm.

ここで、本実施の形態1の特徴は保護層15の構成にあるが、これについては詳細を後述する。
バックパネル16の基板となるバックパネルガラス17には、その一方の主面にAg厚膜(厚み2μm〜10μm)、アルミニウム(Al)薄膜(厚み0.1μm〜1μm)またはCr/Cu/Cr積層薄膜(厚み0.1μm〜1μm)等からなる幅60μmの複数のアドレス電極18が、x方向を長手方向としてy方向に一定間隔毎(360μm)でストライプ状に並設され、このアドレス電極18を内包するようにバックパネルガラス17の全面にわたって厚さ30μmの誘電体膜19がコートされている。
Here, the feature of the first embodiment is the configuration of the protective layer 15, which will be described in detail later.
The back panel glass 17 serving as the substrate of the back panel 16 has an Ag thick film (thickness 2 μm to 10 μm), an aluminum (Al) thin film (thickness 0.1 μm to 1 μm) or a Cr / Cu / Cr laminated thin film on one main surface. A plurality of address electrodes 18 having a width of 60 μm (thickness of 0.1 μm to 1 μm) are arranged in stripes at regular intervals (360 μm) in the y direction with the x direction as a longitudinal direction, and the address electrodes 18 are included. Thus, the dielectric film 19 having a thickness of 30 μm is coated over the entire surface of the back panel glass 17.

誘電体膜19の上には、さらに隣接するアドレス電極18の間隙に合わせて隔壁20(高さ約150μm、幅40μm)が配設され、隣接する隔壁20によってセルSUが区画され、x方向での誤放電や光学的クロストークの発生を防ぐ役割をしている。そして隣接する2つの隔壁20の側面とその間の誘電体膜19の面上には、カラー表示のための赤色(R)、緑色(G)、青色(B)のそれぞれに対応する蛍光体層21〜23が形成されている。   On the dielectric film 19, a partition wall 20 (height of about 150 μm and width of 40 μm) is arranged in accordance with the gap between the adjacent address electrodes 18, and the cell SU is partitioned by the adjacent partition wall 20, and in the x direction. It serves to prevent the occurrence of erroneous discharge and optical crosstalk. The phosphor layers 21 corresponding to red (R), green (G), and blue (B) for color display are disposed on the side surfaces of two adjacent barrier ribs 20 and the surface of the dielectric film 19 therebetween. ~ 23 are formed.

なお、誘電体膜19を用いずにアドレス電極18を直接蛍光体層21〜23で内包するようにしてもよい。
フロントパネル10とバックパネル16は、アドレス電極18と表示電極12、13の互いの長手方向が直交するように対向させながら配置され、両パネル10、16の外周縁部をガラスフリットで封着されている。この両パネル10、16間にはHe、Xe、Ne等の不活性ガス成分からなる放電ガス(封入ガス)が所定の圧力(通常53.2kPa〜79.8kPa程度)で封入されている。
The address electrode 18 may be directly included in the phosphor layers 21 to 23 without using the dielectric film 19.
The front panel 10 and the back panel 16 are arranged so that the longitudinal directions of the address electrode 18 and the display electrodes 12 and 13 are orthogonal to each other, and the outer peripheral edge portions of both the panels 10 and 16 are sealed with glass frit. ing. A discharge gas (filled gas) made of an inert gas component such as He, Xe, or Ne is sealed between the panels 10 and 16 at a predetermined pressure (usually about 53.2 kPa to 79.8 kPa).

隣接する隔壁20間は放電空間24であり、隣り合う一対の表示電極12、13と1本のアドレス電極18が放電空間24を挟んで交叉する領域が、画像表示にかかるセル(「サブピクセル」とも言う)SUに対応する。セルピッチはx方向が1080μm、y方向が360μmである。隣り合うRGB3つのセルSUで1画素(1080μm×1080μm)が構成される。
1−2.PDPの駆動方法
上記構成のPDP1は、不図示の駆動部によって、一対の表示電極12、13の間隙には数十kHz〜数百kHzのAC電圧が印加されることにより、セルSU内で放電を発生させ、励起されたXe原子からの紫外線によって蛍光体層21〜23を励起し可視光発光するように駆動される。
A space between adjacent barrier ribs 20 is a discharge space 24, and a region where a pair of adjacent display electrodes 12, 13 and one address electrode 18 intersect with each other across the discharge space 24 is a cell (“subpixel”) for image display. Also known as SU). The cell pitch is 1080 μm in the x direction and 360 μm in the y direction. One pixel (1080 μm × 1080 μm) is composed of three adjacent RGB cell SUs.
1-2. PDP Driving Method The PDP 1 having the above configuration is configured such that an AC voltage of several tens to several hundreds kHz is applied to the gap between the pair of display electrodes 12 and 13 by a driving unit (not shown). A discharge is generated in the SU, and the phosphor layers 21 to 23 are excited by ultraviolet rays from the excited Xe atoms so as to emit visible light.

その駆動方法例としては、いわゆるフィールド内時分割階調表示方式がある。当該方式は、表示するフィールドを複数のサブフィールドに分け、各サブフィールドをさらに複数の期間に分ける。各サブフィールドでは、初期化期間で画面全体の壁電荷を初期化(リセット)した後、アドレス期間で点灯すべき放電セルのみに壁電荷を蓄積させるアドレス放電を行い、その後の放電維持期間ですべての放電セルに対して一斉に交流電圧(サステイン電圧)を印加することによって一定時間放電維持することで発光表示するものである。   As an example of the driving method, there is a so-called in-field time division gradation display method. In this method, a field to be displayed is divided into a plurality of subfields, and each subfield is further divided into a plurality of periods. In each subfield, the wall charge of the entire screen is initialized (reset) in the initialization period, and then address discharge is performed to accumulate wall charges only in the discharge cells to be lit in the address period. By applying an alternating voltage (sustain voltage) to all the discharge cells all at once, the discharge is maintained for a certain period of time to display light.

この駆動時において、前記駆動部では、各セルでの発光をON/OFFの2値制御によって階調表現するために、外部からの入力画像である時系列の各フィールドFを、例えば6個のサブフィールドに分割する。各サブフィールドにおける輝度の相対比率が例えば1:2:4:8:16:32となるように重み付けをして、各サブフィールドのサステイン(維持放電)の発光回数を設定する。   At the time of this drive, the drive unit expresses the light emission in each cell by gradation control by binary control of ON / OFF, and each time-series field F that is an input image from the outside, for example, six Divide into subfields. Weighting is performed so that the relative ratio of luminance in each subfield is, for example, 1: 2: 4: 8: 16: 32, and the number of times of sustain (sustain discharge) emission is set in each subfield.

ここで図2は、本PDP1の駆動波形プロセスの一例である。当図2ではフィールド中の第m番目のサブフィールドの駆動波形を示している。当図2が示すように、各サブフィールドには、初期化期間、アドレス期間、放電維持期間、消去期間がそれぞれ割り当てられる。
初期化期間とは、それ以前のセルの点灯による影響(蓄積された壁電荷による影響)を防ぐため、画面全体の壁電荷の消去(初期化放電)を行う期間である。当図2に示す波形例では、すべての表示電極12、13に放電開始電圧Vfを超える正極性の下りランプ波形のリセットパルスを印加する。これとともに、バックパネル16側の帯電とイオン衝撃を防ぐために、すべてのアドレス電極18に正極性パルスを印加する。印加パルスの立ち上がりと立ち下がりの差動電圧によって、すべてのセルで弱い面放電である初期化放電が生じ、すべてのセルにおいて壁電荷が蓄積され、画面全体が一様な帯電状態となる。
Here, FIG. 2 is an example of the drive waveform process of the present PDP1. FIG. 2 shows the drive waveform of the mth subfield in the field. As shown in FIG. 2, an initialization period, an address period, a discharge sustain period, and an erase period are allocated to each subfield.
The initialization period is a period in which the wall charges of the entire screen are erased (initialization discharge) in order to prevent the influence of the previous lighting of the cells (the influence of the accumulated wall charges). In the waveform example shown in FIG. 2, a reset pulse having a positive ramp-down waveform exceeding the discharge start voltage Vf is applied to all the display electrodes 12 and 13. At the same time, a positive pulse is applied to all address electrodes 18 in order to prevent charging and ion bombardment on the back panel 16 side. Due to the differential voltage between the rising and falling edges of the applied pulse, an initializing discharge, which is a weak surface discharge, is generated in all cells, wall charges are accumulated in all cells, and the entire screen is uniformly charged.

アドレス期間は、サブフィールドに分割された画像信号に基づいて選択されたセルのアドレッシング(点灯/不点灯の設定)を行う期間である。当該期間では、スキャン電極12を接地電位に対して正電位にバイアスし、すべてのサステイン電極13を負電位にバイアスする。この状態で、パネル上部最先におけるライン(一対の表示電極に対応する横一列のセル)から1ラインずつ順に各ラインを選択し、該当するスキャン電極12に負極性のスキャンパルスを印加する。また、点灯すべきセルに対応したアドレス電極18に対して、正極性のアドレスパルスを印加する。これにより前記初期化期間での弱い面放電を受け継ぎ、点灯すべきセルのみでアドレス放電が行われ、壁電荷が蓄積される。   The address period is a period for performing addressing (setting of lighting / non-lighting) of a cell selected based on the image signal divided into subfields. In this period, the scan electrode 12 is biased to a positive potential with respect to the ground potential, and all the sustain electrodes 13 are biased to a negative potential. In this state, each line is selected one by one from the line at the top of the panel (a row of cells corresponding to a pair of display electrodes), and a negative scan pulse is applied to the corresponding scan electrode 12. Further, a positive address pulse is applied to the address electrode 18 corresponding to the cell to be lit. As a result, the weak surface discharge in the initialization period is inherited, address discharge is performed only in the cells to be lit, and wall charges are accumulated.

放電維持期間は、階調に応じた輝度を確保するために、アドレス放電により設定された点灯状態を拡大して放電維持する期間である。ここでは不要の放電を防止するため、全てのアドレス電極18を正極性の電位にバイアスし、全てのサステイン電極13に正極性のサステインパルスを印加する。その後、スキャン電極12とサステイン電極13とに対して交互にサステインパルスを印加し、所定期間放電を繰り返す。   The discharge maintaining period is a period in which the lighting state set by the address discharge is expanded and the discharge is maintained in order to ensure the luminance corresponding to the gradation. Here, in order to prevent unnecessary discharge, all the address electrodes 18 are biased to a positive potential, and a positive sustain pulse is applied to all the sustain electrodes 13. Thereafter, a sustain pulse is alternately applied to the scan electrode 12 and the sustain electrode 13, and the discharge is repeated for a predetermined period.

消去期間では、スキャン電極12に漸減パルスを印加し、これによって壁電荷を消去させる。
なお初期化期間およびアドレス期間の長さは、輝度の重みに関わらず一定であるが、放電維持期間の長さは輝度の重みが大きいほど長い。つまり、各サブフィールドの表示期間の長さは互いに異なる。
In the erasing period, a gradual pulse is applied to the scan electrode 12, thereby erasing the wall charges.
Note that the length of the initialization period and the address period is constant regardless of the luminance weight, but the length of the discharge sustain period is longer as the luminance weight is larger. That is, the length of the display period of each subfield is different from each other.

PDP1ではサブフィールドで行われる各放電によって、Xeに起因する147nmに鋭いピークを有する共鳴線と、173nmを中心とする分子線からなる真空紫外線が発生する。この真空紫外線が各蛍光体層21〜23に照射され、可視光が発生する。そして、RGB各色ごとのサブフィールド単位の組み合わせにより、多色・多階調表示がなされる。
(本発明の効果について)
ここにおいて本実施の形態1の特徴は、PDP1における保護層15の構成にある。図3(a)はxy平面に沿ってPDP1を見下ろした場合の電極12、13、18のクロスオーバー位置を表す仮想的な電極配置図、図3(b)はyz平面に沿ったPDP1の部分拡大図である。
In PDP1, each discharge performed in the subfield generates a vacuum ultraviolet ray composed of a resonance line having a sharp peak at 147 nm caused by Xe and a molecular beam centered at 173 nm. This vacuum ultraviolet ray is irradiated to each of the phosphor layers 21 to 23 to generate visible light. Then, multi-color / multi-gradation display is performed by a combination of sub-field units for each RGB color.
(About the effect of the present invention)
Here, the feature of the first embodiment is the configuration of the protective layer 15 in the PDP 1. Fig. 3 (a) is a virtual electrode layout showing the crossover position of electrodes 12, 13, and 18 when looking down on PDP1 along the xy plane, and Fig. 3 (b) is a portion of PDP1 along the yz plane. It is an enlarged view.

まず、図3(b)に示されるように、保護層15はMgO材料を利用してなる2層構造で構成され、このうち第一層目である下層MgO15bは誘電体層14上のほぼ全面にわたり形成されている。
一方、第二層である上層MgO15aは、前記下層MgO15bよりも2次電子放出係数が低い材料からなり、当該の下層MgO15b上に積層形成されている。
First, as shown in FIG. 3 (b), the protective layer 15 is composed of a two-layer structure using an MgO material, and the lower layer MgO15b, which is the first layer, is almost the entire surface on the dielectric layer 14. Is formed over.
On the other hand, the upper layer MgO15a, which is the second layer, is made of a material having a secondary electron emission coefficient lower than that of the lower layer MgO15b, and is laminated on the lower layer MgO15b.

そして上層MgO15aは、図3(a)及び(b)に示されるように、xy平面に沿ってPDP1を見下ろした場合に放電空間24を挟んでスキャン電極12およびサステイン電極13及びアドレス電極18とがクロスオーバーする領域(クロスオーバー領域26)を回避するように形成されている。この上層MgO15aの形成方法例として、ここでは一端下層MgO15b上に一様に上層材料を積層形成したのち、クロスオーバー領域26に該当する上層材料の部分を切除して形成されている。  As shown in FIGS. 3A and 3B, the upper layer MgO 15a includes the scan electrode 12, the sustain electrode 13, and the address electrode 18 across the discharge space 24 when the PDP 1 is looked down along the xy plane. It is formed so as to avoid a crossover region (crossover region 26). In this example, the upper layer MgO 15a is formed by uniformly laminating the upper layer material on the lower layer MgO 15b and then cutting off the portion of the upper layer material corresponding to the crossover region 26.

以上の構成を持つ本発明のPDPによれば、保護層15として2次電子放出係数の異なる層からなる積層構造とすることで、特許文献2と同様の積層構造を形成できる。また、当該積層構造の材料がともにMgOを主体とするため、上層MgO15aと前記下層MgO15bの材料が混合しても、保護層15の性能を大きく低下させることはなく、特許文献2のように異種材料の混合による性能劣化問題が生じない。これによりMgOの放電特性変動も無く、安定した駆動が行える効果が奏される。   According to the PDP of the present invention having the above-described configuration, a laminated structure similar to that of Patent Document 2 can be formed by forming the protective layer 15 with a laminated structure having layers having different secondary electron emission coefficients. In addition, since both of the materials of the laminated structure are mainly composed of MgO, even if the materials of the upper layer MgO15a and the lower layer MgO15b are mixed, the performance of the protective layer 15 is not greatly deteriorated. There is no performance degradation problem due to mixing of materials. As a result, there is no fluctuation in the discharge characteristics of MgO, and the effect of performing stable driving is achieved.

ここで、一般には放電ガス中Xe濃度を高めることで、PDPの放電効率が高められることが知られているが、一般的にXe濃度を高めると放電規模が必要以上に大きくなり、誤放電も生じやすくなる。これに対し本実施の形態1では、表示電極12、13とアドレス電極18とが放電空間24を挟んでクロスオーバーする領域26に上層MgO15aを設けないことで、放電が隔壁20部分まで拡大するのを抑制することができる。なお、「相互作用」とは、不要な沿面放電その他意図しない放電の発生を指す。   Here, it is generally known that increasing the Xe concentration in the discharge gas can increase the discharge efficiency of the PDP. However, increasing the Xe concentration generally increases the discharge scale more than necessary, resulting in erroneous discharge. It tends to occur. On the other hand, in the first embodiment, since the upper layer MgO 15a is not provided in the region 26 where the display electrodes 12, 13 and the address electrode 18 cross over the discharge space 24, the discharge expands to the partition 20 portion. Can be suppressed. The “interaction” refers to the occurrence of unnecessary creeping discharge or other unintended discharge.

さらに本発明によれば、このような相互作用を効果的に防止されるので、高効率化が達成できる。また、このような相互作用を防止した構成とすることによって、隣接セルSUとの相互作用による非点灯セルの誤点灯といった画質低下も防ぐことができる。
また、本発明では以下に説明するように、下層MgO15bのパターニングはエージング工程とともに行えるため、別途特別な工程を用意しなくても実施できる。このため、比較的低コストで且つ効率よくPDPを製造することができる。
Furthermore, according to the present invention, such an interaction is effectively prevented, so that high efficiency can be achieved. In addition, by adopting a configuration that prevents such interaction, it is possible to prevent image quality degradation such as erroneous lighting of a non-lighted cell due to interaction with the adjacent cell SU.
In the present invention, as will be described below, patterning of the lower layer MgO 15b can be performed together with the aging process, and therefore can be performed without preparing a special process. For this reason, PDP can be manufactured efficiently at relatively low cost.

<PDPの製造方法>
ここでは実施の形態1のPDP1の製造方法について、本願発明の保護層の形成方法も含めて一例を説明する。当然ながら、本発明ではこの製造方法に限定されるものではない。
(フロントパネルの作製)
厚さ約2.6mmのソーダライムガラスからなるフロントパネルガラス11の面上に、表示電極12、13を作製する。ここでは印刷法によって表示電極12、13を形成する例を示すが、これ以外にもダイコート法、ブレードコート法等で形成することができる。
<PDP manufacturing method>
Here, an example of the method for manufacturing PDP 1 of the first embodiment, including the method for forming the protective layer of the present invention, will be described. Of course, the present invention is not limited to this manufacturing method.
(Preparation of front panel)
Display electrodes 12 and 13 are formed on the surface of a front panel glass 11 made of soda-lime glass having a thickness of about 2.6 mm. Here, an example in which the display electrodes 12 and 13 are formed by a printing method is shown, but other than this, it can be formed by a die coating method, a blade coating method, or the like.

まず、ITO(透明電極)材料を所定のパターンでフロントパネルガラス上に塗布する。これを乾燥させる。一方、金属(Ag)粉末と有機ビヒクルに感光性樹脂(光分解性樹脂)を混合してなる感光性ペーストを作製する。これを前記透明電極材料の上に重ねて塗布し、形成する表示電極のパターンを有するマスクで覆う。そして、当該マスク上から露光し、現像工程を経て、590〜600℃程度の焼成温度で焼成する。これにより透明電極120、130上にバスライン121、131が形成される。このフォトマスク法によれば、従来は100μmの線幅が限界とされていたスクリーン印刷法に比べ、30μm程度の線幅までバスライン121、131を細線化することが可能である。なお、このバスラインの金属材料としては、この他にPt、Au、Ag、Al、Ni、Cr、また酸化錫、酸化インジウム等を用いることができる。   First, an ITO (transparent electrode) material is applied on the front panel glass in a predetermined pattern. This is dried. On the other hand, a photosensitive paste is prepared by mixing a photosensitive resin (photodegradable resin) with metal (Ag) powder and an organic vehicle. This is applied over the transparent electrode material and covered with a mask having a display electrode pattern to be formed. And it exposes from the said mask, and bakes with the baking temperature of about 590-600 degreeC through a image development process. As a result, bus lines 121 and 131 are formed on the transparent electrodes 120 and 130. According to this photomask method, the bus lines 121 and 131 can be thinned to a line width of about 30 μm as compared with the screen printing method in which the line width of 100 μm is conventionally limited. In addition, as the metal material of the bus line, Pt, Au, Ag, Al, Ni, Cr, tin oxide, indium oxide, or the like can be used.

また、前記バスライン121、131は上記方法以外にも、蒸着法、スパッタリング法などで電極材料を成膜したのち、エッチング処理して形成することも可能である。
次に、形成した表示電極12、13の上から、軟化点が550℃〜600℃の酸化鉛系あるいは酸化ビスマス系の誘電体ガラス粉末とブチルカルビトールアセテート等からなる有機バインダーを混合したペーストを塗布する。そして、550℃〜650℃程度で焼成し、誘電体層14を形成する。
In addition to the above method, the bus lines 121 and 131 can be formed by performing an etching process after forming an electrode material by vapor deposition or sputtering.
Next, a paste prepared by mixing a lead oxide or bismuth oxide dielectric glass powder having a softening point of 550 ° C. to 600 ° C. and an organic binder made of butyl carbitol acetate or the like on the formed display electrodes 12 and 13 is used. Apply. Then, firing is performed at about 550 ° C. to 650 ° C. to form the dielectric layer 14.

(保護層の作製工程について)
続いて以下の手順で保護層15を形成する。図4、5は保護層15の形成プロセスを模式的に説明する図である。
まず、誘電体層14上に電子ビーム蒸着法を用いて、MgO膜Aを所定の厚さ(1000nm程度で)成膜する(図4(a)、(b))。
(About protective layer production process)
Subsequently, the protective layer 15 is formed by the following procedure. 4 and 5 are diagrams schematically illustrating the formation process of the protective layer 15. FIG.
First, an MgO film A is formed on the dielectric layer 14 with a predetermined thickness (about 1000 nm) by using an electron beam evaporation method (FIGS. 4A and 4B).

その後、イオン注入装置を用い、MgO膜Aに対し不活性元素であるArイオンを照射することで、表面から深さ50nm程度のMgO領域に欠陥を導入する(図4(c)、(d))。この方法によれば、不活性ガスイオンであるArイオンの照射により、MgO膜の表面層A1に欠陥が生じ、下層A2の照射イオンの影響を受けないMgOに比べて、2次電子放出係数を小さくすることが可能である。   After that, using an ion implanter, the MgO film A is irradiated with Ar ions, which are inert elements, to introduce defects into the MgO region about 50 nm deep from the surface (Figs. 4 (c) and (d) ). According to this method, irradiation with Ar ions, which are inert gas ions, causes defects in the surface layer A1 of the MgO film, and the secondary electron emission coefficient is higher than that of MgO that is not affected by the irradiation ions of the lower layer A2. It can be made smaller.

これにより第一層である下層MgO15bの表面上に第二層である上層MgO15aが積層工程として形成されるが、この時点では下層MgO15bは上層MgO15aにより完全に被覆された状態となる。
なお、MgO層の成膜方法として電子ビーム蒸着法を例示したが、本発明はこれに限定するものではなく、MgO層の成膜自体についてはその他の方法、例えばスパッタ法、イオンプレーティング法等を利用してもよい。
As a result, the upper layer MgO15a as the second layer is formed as a stacking step on the surface of the lower layer MgO15b as the first layer. At this point, the lower layer MgO15b is completely covered with the upper layer MgO15a.
Although the electron beam evaporation method is exemplified as a method for forming the MgO layer, the present invention is not limited to this, and other methods such as sputtering, ion plating, etc. are used for forming the MgO layer. May be used.

以上で基本的なフロントパネル10の構成が作製される。
(バックパネルの作製)
厚さ約2.6mmのソーダライムガラスからなるバックパネルガラス17の表面上に、スクリーン印刷法によりAgを主成分とする導電体材料を一定間隔でストライプ状に塗布し、厚さ約5μmのアドレス電極18を形成する。ここで、作製するPDP1を例えば40インチクラスのNTSC規格もしくはVGA規格とするためには、隣り合う2つのアドレス電極18の間隔を0.4mm程度以下に設定する。
Thus, the basic configuration of the front panel 10 is produced.
(Production of back panel)
On the surface of the back panel glass 17 made of soda-lime glass with a thickness of about 2.6 mm, a conductive material mainly composed of Ag is applied in stripes at regular intervals by screen printing, and the address electrode has a thickness of about 5 μm. 18 is formed. Here, in order to set the PDP 1 to be manufactured to, for example, the 40-inch class NTSC standard or VGA standard, the interval between two adjacent address electrodes 18 is set to about 0.4 mm or less.

続いて、アドレス電極18を形成したバックパネルガラス17の面全体にわたって鉛系ガラスペーストを厚さ約20〜30μmで塗布して焼成し、誘電体膜19を形成する。
次に、誘電体膜19と同じ鉛系ガラス材料を用いて、誘電体膜19の上に、隣り合うアドレス電極の間毎に高さ約60〜100μmの隔壁20を形成する。この隔壁20は、例えば上記ガラス材料を含むペーストを繰り返しスクリーン印刷し、その後焼成して形成できる。なお、本発明では隔壁20を構成する鉛系ガラス材料にSi成分が含まれていると、保護層15のインピーダンス上昇を抑制する効果が高まるので望ましい。このSi成分はガラスの化学組成に含まれていても、ガラス材料に添加してもよい。また蒸気圧の高い不純物(N、H、Cl、F等)の添加物は、MgOの成膜時に気相中にガス状に適量添加してもよい。
Subsequently, a lead-based glass paste is applied over the entire surface of the back panel glass 17 on which the address electrodes 18 are formed to a thickness of about 20 to 30 μm and baked to form the dielectric film 19.
Next, a partition 20 having a height of about 60 to 100 μm is formed on the dielectric film 19 between the adjacent address electrodes using the same lead-based glass material as that of the dielectric film 19. The partition wall 20 can be formed, for example, by repeatedly screen-printing a paste containing the glass material and then baking it. In the present invention, it is preferable that the lead-based glass material constituting the partition wall 20 contains a Si component because an effect of suppressing an increase in impedance of the protective layer 15 is enhanced. This Si component may be included in the chemical composition of the glass or added to the glass material. Further, an additive of impurities having a high vapor pressure (N, H, Cl, F, etc.) may be added in an appropriate amount in the form of gas in the gas phase during the formation of MgO.

隔壁20が形成できたら、隔壁の壁面と、隔壁間で露出している誘電体膜19の表面に、赤色(R)蛍光体、緑色(G)蛍光体、青色(B)蛍光体のいずれかを含む蛍光インクを塗布し、これを乾燥・焼成してそれぞれ蛍光体層21〜23とする。
RGB各色蛍光体の化学組成は、例えば以下の通りである。
赤色蛍光体;Y2O3;Eu3+
緑色蛍光体;Zn2SiO4:Mn
青色蛍光体;BaMgAl10O17:Eu2+
各蛍光体材料は、平均粒径2.0μmのものが使用できる。これをサーバー内に50質量%の割合で入れるとともに、エチルセルローズ1.0質量%、溶剤(α−ターピネオール)49質量%を投入し、サンドミルで撹拌混合して、15×10-3Pa・sの蛍光体インクを作製する。そして、これをポンプにて径60μmのノズルから隔壁20間に噴射させて塗布する。このとき、パネルを隔壁20の長手方向に移動させ、ストライプ状に蛍光体インクを塗布する。その後は500℃で10分間焼成し、蛍光体層21〜23を形成する。
Once the barrier ribs 20 are formed, either the red (R) phosphor, the green (G) phosphor, or the blue (B) phosphor is applied to the wall surfaces of the barrier ribs and the surface of the dielectric film 19 exposed between the barrier ribs. Fluorescent ink containing is applied, dried and fired to form phosphor layers 21 to 23, respectively.
The chemical composition of each RGB phosphor is, for example, as follows.
Red phosphor; Y 2 O 3 ; Eu 3+
Green phosphor; Zn 2 SiO 4 : Mn
Blue phosphor; BaMgAl 10 O 17 : Eu 2+
Each phosphor material having an average particle diameter of 2.0 μm can be used. This is put in the server at a rate of 50% by mass, and 1.0% by mass of ethyl cellulose and 49% by mass of solvent (α-terpineol) are added and mixed with stirring in a sand mill to obtain 15 × 10 −3 Pa · s fluorescence. A body ink is prepared. And this is sprayed and applied between the partition walls 20 from a nozzle having a diameter of 60 μm by a pump. At this time, the panel is moved in the longitudinal direction of the partition wall 20, and the phosphor ink is applied in a stripe shape. Thereafter, the phosphor layers 21 to 23 are formed by baking at 500 ° C. for 10 minutes.

以上でバックパネル16が完成される。
なおフロントパネルガラス11およびバックパネルガラス17をソーダライムガラスからなるものとしたが、これは材料の一例として挙げたものであって、これ以外の材料でもよい。
(MgOのパターニング工程等及びPDPの完成)
続いて、前記上層MgO15aにおける表示電極12、13及びアドレス電極18とのクロスオーバー領域26の除去を以下のようにして行う。
Thus, the back panel 16 is completed.
Although the front panel glass 11 and the back panel glass 17 are made of soda lime glass, this is given as an example of the material, and other materials may be used.
(MgO patterning process etc. and PDP completion)
Subsequently, the removal of the crossover region 26 from the display electrodes 12 and 13 and the address electrode 18 in the upper layer MgO 15a is performed as follows.

まず、フロントパネル10及びバックパネル16を、封着用ガラスで貼り合わせて封着工程を行う(図5(a))。
そして封着後は、パネルの一部に設けられた排気管を用いて、パネルの真空加熱排気を行う。PDP内部が十分に排気された状態に達した時点で、その後PDPの駆動時の放電ガス(Arを含むエッチングガス)を導入し、排気管でPDPを封じ切る。なお、エッチングガスとしては、通常の放電ガスよりもMgOのエッチング速度が速いガスを利用することができる。
First, the front panel 10 and the back panel 16 are bonded together with sealing glass to perform a sealing process (FIG. 5 (a)).
After sealing, the panel is vacuum-heated and exhausted using an exhaust pipe provided in a part of the panel. When the inside of the PDP reaches a sufficiently exhausted state, a discharge gas (an etching gas containing Ar) is then introduced when the PDP is driven, and the PDP is sealed off with an exhaust pipe. As the etching gas, a gas having a higher MgO etching rate than a normal discharge gas can be used.

エージング工程を開始すると、当該エージング工程中において、Arイオン34及び放電33によるスパッタ作用によりパターニング工程が実行され、上層MgO15aにおける表示電極12、13及びアドレス電極18とのクロスオーバー領域26は自然に削除される(図5(b))。
この際、上層MgOの膜厚を〜50nmと比較的薄く設定しておくことで、短時間で上層MgO15aのパターニング工程が終了できる。具体的にはマスクdepoフォトリソグラフィー等の薄膜パターニング工程に比較して、より簡便にパターニング工程を行うことができる。
When the aging process is started, the patterning process is executed by the sputtering action of Ar ions 34 and the discharge 33 during the aging process, and the crossover region 26 between the display electrodes 12 and 13 and the address electrode 18 in the upper layer MgO15a is naturally deleted. (Fig. 5 (b)).
At this time, by setting the film thickness of the upper layer MgO to be relatively thin at ˜50 nm, the patterning process of the upper layer MgO 15a can be completed in a short time. Specifically, the patterning process can be performed more easily than a thin film patterning process such as mask depo photolithography.

これにより、表示電極12、13及びアドレス電極18とのクロスオーバー領域26に相当するMgO15aが完全に除去された箇所においては、放電が容易な下層MgO15bの表面が放電空間24に露出するので、駆動時にはクロスオーバー領域26の近傍で放電が集中する。従って、セルSUの中央付近における放電を制御することが可能となる。
その後は放電空間の内部を高真空(1.0×10-4Pa)程度に排気し、これに所定の圧力(ここでは66.5kPa〜101kPa)でNe-Xe系やHe-Ne-Xe系、Ne-Xe-Xe-Ar系等の放電ガスを封入する。
As a result, the surface of the lower MgO15b, which is easy to discharge, is exposed to the discharge space 24 at the place where the MgO15a corresponding to the crossover region 26 with the display electrodes 12, 13 and the address electrode 18 is completely removed. Sometimes the discharge concentrates in the vicinity of the crossover region 26. Therefore, it is possible to control the discharge near the center of the cell SU.
After that, the inside of the discharge space is evacuated to a high vacuum (1.0 × 10 -4 Pa), and then the Ne-Xe system, He-Ne-Xe system, Ne-- Enclose a discharge gas such as Xe-Xe-Ar.

以上でPDP1が完成する。   This completes PDP1.

本発明のガス放電表示パネルは、大型のテレビジョンや高精細テレビジョンあるいは大型表示装置など、映像機器産業、宣伝機器産業、産業機器やその他の産業分野に利用することができる。   The gas discharge display panel of the present invention can be used in the video equipment industry, advertising equipment industry, industrial equipment, and other industrial fields such as large televisions, high-definition televisions, and large display devices.

実施の形態1におけるPDPの構成を模式的に示す断面斜視図である。2 is a cross-sectional perspective view schematically showing a configuration of a PDP in Embodiment 1. FIG. PDPの駆動プロセス例を示す図である。It is a figure which shows the example of a drive process of PDP. 表示電極とアドレス電極のクロスオーバー位置を表す仮想的な電極配置図及びPDPの部分拡大図である。FIG. 4 is a virtual electrode layout diagram showing a crossover position between display electrodes and address electrodes, and a partially enlarged view of a PDP. 保護層の作製工程を示す図である。It is a figure which shows the preparation process of a protective layer. 保護層の作製工程を示す図である。It is a figure which shows the preparation process of a protective layer.

符号の説明Explanation of symbols

1 PDP
10 フロントパネル
11 フロントパネルガラス
12 走査(スキャン)電極
13 維持(サステイン)電極
14,19 誘電体層
15 保護層
15a 上層MgO
15b 下層MgO
16 バックパネル
17 バックパネルガラス
18 アドレス電極
20 隔壁
23 蛍光体層
26 上層MgOが除去された領域(クロスオーバ領域)
1 PDP
10 Front panel
11 Front panel glass
12 Scanning electrode
13 Sustain electrode
14, 19 Dielectric layer
15 Protective layer
15a Upper layer MgO
15b Lower layer MgO
16 Back panel
17 Back panel glass
18 Address electrode
20 Bulkhead
23 Phosphor layer
26 Area where upper layer MgO is removed (crossover area)

Claims (4)

基板表面に複数対の表示電極が形成されたフロントパネルと、基板表面に複数のアドレス電極が形成されたバックパネルとが放電空間を挟んで対向配置され、前記放電空間に臨むフロントパネル表面には保護層が形成されたプラズマディスプレイパネルであって、
前記保護層は、MgOを主成分として含む第一層と、当該第一層よりも2次電子放出係数の低いMgOを主成分として含む第二層とが順次積層されてなり、且つ、
前記第二層は、当該パネルの垂直方向から見た場合に、表示電極対及び前記アドレス電極とが放電空間をおいてクロスオーバーする領域を除く領域に形成されている
プラズマディスプレイパネル。
A front panel in which a plurality of pairs of display electrodes are formed on the substrate surface and a back panel in which a plurality of address electrodes are formed on the substrate surface are opposed to each other across the discharge space, and the front panel surface facing the discharge space is disposed on the front panel surface. A plasma display panel on which a protective layer is formed,
The protective layer is formed by sequentially laminating a first layer containing MgO as a main component and a second layer containing MgO having a secondary electron emission coefficient lower than that of the first layer as a main component, and
The second layer is formed in a region excluding a region where the display electrode pair and the address electrode cross over each other in a discharge space when viewed from the vertical direction of the panel.
基板表面に複数対の表示電極が形成されたフロントパネルと、基板表面に複数のアドレス電極が形成されたバックパネルとを放電空間を挟んで対向配置させ、前記放電空間に臨むフロントパネル表面に保護層が形成するプラズマディスプレイパネルの製造方法であって、
前記フロントパネルの保護層形成工程では、
前記フロントパネル基板上に、MgOを主成分として含む第一層材料と、当該第一層よりも2次電子放出係数の低いMgOを主成分として含む第二層材料とを順次積層する積層工程と、
当該パネルの垂直方向から見た場合に、前記表示電極対及び前記アドレス電極とが放電空間をおいてクロスオーバーする領域を除く領域に前記第二層材料が積層されるよう,前記第二層材料をパターニングする第二層パターニング工程とを経ることで保護層を形成する
プラズマディスプレイパネルの製造方法。
A front panel having a plurality of pairs of display electrodes formed on the substrate surface and a back panel having a plurality of address electrodes formed on the substrate surface are disposed opposite to each other with a discharge space therebetween, and the front panel surface facing the discharge space is protected. A method of manufacturing a plasma display panel in which a layer is formed,
In the protective layer forming step of the front panel,
A laminating step of sequentially laminating a first layer material containing MgO as a main component and a second layer material containing MgO having a secondary electron emission coefficient lower than that of the first layer as a main component on the front panel substrate; ,
When viewed from the vertical direction of the panel, the second layer material is laminated so that the display electrode pair and the address electrode are stacked in a region excluding a region where the display electrode pair and the address electrode cross over a discharge space. A method for manufacturing a plasma display panel, wherein a protective layer is formed by performing a second layer patterning step of patterning the substrate.
前記第二層パターニング工程にはエージング工程が含まれ、
前記積層工程では、前記第一層の上に一様に前記第二層材料を積層した後、
前記第二層パターニング工程において、前記クロスオーバーする領域における第二層材料の部分を前記エージング工程により削除する
請求項2に記載のプラズマディスプレイパネルの製造方法。
The second layer patterning step includes an aging step,
In the laminating step, after laminating the second layer material uniformly on the first layer,
3. The method for manufacturing a plasma display panel according to claim 2, wherein in the second layer patterning step, a portion of the second layer material in the crossover region is deleted by the aging step.
前記エージング工程は、プラズマディスプレイパネルに導入される放電ガスよりもMgOのエッチング速度が高いエッチングガスを用いて行い、
エージング工程終了後にエッチングガスを前記放電ガスに入れ替える
請求項3に記載のプラズマディスプレイパネルの製造方法。
The aging process is performed using an etching gas having a higher etching rate of MgO than the discharge gas introduced into the plasma display panel,
4. The method for manufacturing a plasma display panel according to claim 3, wherein the etching gas is replaced with the discharge gas after the aging process is completed.
JP2005350472A 2005-12-05 2005-12-05 Plasma display panel and manufacturing method of the same Pending JP2007157485A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005350472A JP2007157485A (en) 2005-12-05 2005-12-05 Plasma display panel and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005350472A JP2007157485A (en) 2005-12-05 2005-12-05 Plasma display panel and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2007157485A true JP2007157485A (en) 2007-06-21

Family

ID=38241592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005350472A Pending JP2007157485A (en) 2005-12-05 2005-12-05 Plasma display panel and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2007157485A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2056330A1 (en) * 2007-10-30 2009-05-06 Samsung SDI Co., Ltd. Plasma display panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2056330A1 (en) * 2007-10-30 2009-05-06 Samsung SDI Co., Ltd. Plasma display panel

Similar Documents

Publication Publication Date Title
JP5081386B2 (en) Plasma display panel and manufacturing method thereof
JP3797084B2 (en) Plasma display device
JPWO2007126061A1 (en) Plasma display panel and manufacturing method thereof
JPWO2005098890A1 (en) Gas discharge display panel
JP4476334B2 (en) Plasma display panel and manufacturing method thereof
WO2009141983A1 (en) Plasma display panel
JP2006216525A (en) Plasma display device, plasma display panel, and method for production thereof
JP4369725B2 (en) Plasma display panel and manufacturing method thereof
JP2005310581A (en) Plasma display panel and its manufacturing method
JP2002170493A (en) Plasma display panel
JP2007157485A (en) Plasma display panel and manufacturing method of the same
US7557506B2 (en) Plasma display panel
JP2004087356A (en) Plasma display panel and its manufacturing method
JP4102073B2 (en) Plasma display panel and manufacturing method thereof
JP4476173B2 (en) Gas discharge display panel
KR100704515B1 (en) Plasma display panel using discharge gas containing nitrogen
JP4395142B2 (en) Plasma display panel
JP2009301841A (en) Plasma display panel
JP2008004436A (en) Plasma display panel, and its manufacturing method
JPWO2007108119A1 (en) 3-electrode surface discharge display
JP2006269258A (en) Gas discharge display panel
US20070152590A1 (en) Plasma display panel
JP2007080679A (en) Gas discharge display panel
JP2009277492A (en) Plasma display panel
JP2009252531A (en) Plasma display panel