JP2004087356A - Plasma display panel and its manufacturing method - Google Patents
Plasma display panel and its manufacturing method Download PDFInfo
- Publication number
- JP2004087356A JP2004087356A JP2002248262A JP2002248262A JP2004087356A JP 2004087356 A JP2004087356 A JP 2004087356A JP 2002248262 A JP2002248262 A JP 2002248262A JP 2002248262 A JP2002248262 A JP 2002248262A JP 2004087356 A JP2004087356 A JP 2004087356A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- protective layer
- layer
- electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Gas-Filled Discharge Tubes (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルおよびその製造方法に関するものである。
【0002】
【従来の技術】
プラズマディスプレイパネルは、ガス放電によって発生した紫外線によって蛍光体を励起発光させ、画像表示するディスプレイである。その放電の形成手法から交流(AC)型と直流(DC)型に分類することができる。AC型の特徴は、輝度、発光効率、寿命の点でDC型より優れている点である。さらに、AC型の中でも反射型面放電タイプは輝度、発光効率の点で特に優れているため、このタイプが最も一般的である。
【0003】
図9は従来のAC型プラズマディスプレイパネルである。図9に示すように、ガラスからなる透明な前面側の前面基板1上には、放電ギャップをあけて平行に配置された走査電極2と維持電極3とで対を成すストライプ状の表示電極4が複数形成されている。この走査電極2は透明電極2aとこの透明電極2aに電気的に接続された金属からなるバス電極2bとから構成され、維持電極3は透明電極3aとこの透明電極3aに電気的に接続された金属からなるバス電極3bとから構成されている。また、前面基板1上には、複数の表示電極4を覆うように低融点ガラスからなる誘電体層5が形成され、その誘電体層5上には酸化マグネシウム(MgO)膜6が形成されており、これによりフロントパネル7が構成されている。
【0004】
また、前面基板1に対向配置される背面基板8上には、下地誘電体層9で覆われた複数のストライプ状のデータ電極10が表示電極4と直交して交差するように形成されている。このデータ電極10間の下地誘電体層9上には、データ電極10と平行にストライプ状の複数の隔壁11が配置され、この隔壁11の側面および下地誘電体層9の表面に蛍光体層12が設けられており、これによりバックパネル13が構成されている。
【0005】
これらのフロントパネル7とバックパネル13とは、表示電極4とデータ電極10とが直交するように微小な放電空間14を挟んで対向配置されるとともに、周囲が封止され、そして放電空間14には、放電ガスとして、ネオン(Ne)とキセノン(Xe)の混合ガスがおよそ66.5kPa(500Torr)の圧力で充填されている。また、放電空間14は、隔壁11によって複数の区画に仕切られることにより、表示電極4とデータ電極10とが交差した部分に放電セルが設けられ、その各放電セルには、赤色、緑色及び青色となるように蛍光体層12が一色ずつ順次配置されている。
【0006】
このようなプラズマディスプレイパネルにおいては、走査電極2と維持電極3との間に数十kHz〜数百kHzのAC電圧を印加して放電空間14に放電を発生させ、励起されたXe原子から放射される紫外線によって蛍光体層12を励起することにより可視光を発生させて表示動作を行う。
【0007】
【発明が解決しようとする課題】
プラズマディスプレイパネルは、近年高精細化が進んで隣接する表示電極4間の間隔が狭まるために、誤放電が生じやすいという問題が生じた。
【0008】
この問題を解決するための方法が、例えば特開平9−129140号公報に記載されている。これは、隣接する表示電極4間上の誘電体層5の表面を除く誘電体層5の表面を酸化マグネシウム膜6で被覆したものであり、酸化マグネシウム膜6が形成されていない領域、すなわち隣接する表示電極4間において誤放電を防止するというものである。
【0009】
しかしながら、この構成では、各電極に印加される電圧によって隣接する表示電極4間の領域にも所定強度の電界がかかっているために、酸化マグネシウム膜6で被覆されていない領域の誘電体層5は、放電で発生するイオンが衝突することによってスパッタされ絶縁破壊が起こりやすくなるという課題があった。さらに、隔壁11の先端部と酸化マグネシウム膜6との間に電荷の相互移動ができる隙間が存在すると、隔壁11の先端部近傍からも酸化マグネシウム膜6から盛んに2次電子が供給されるため、隔壁11を介して隣り合う放電セル間で誤放電が発生するという課題があった。
【0010】
また、同公報には、隔壁11の先端部に対向する領域も除いて酸化マグネシウム膜を形成することも記載されているが、この場合には、隔壁11の先端部に対向する領域において誘電体層5がスパッタされ、パネル寿命が短くなるという課題があった。
【0011】
本発明はこのような課題を解決するためになされたものであり、高画質で信頼性の高いプラズマディスプレイパネルを提供することを目的とする。
【0012】
【課題を解決するための手段】
この目的を達成するために本発明は、誘電体層で覆われた複数の表示電極を形成するとともに前記誘電体層上に保護層を形成した基板と、前記表示電極と交差するように複数のデータ電極を形成した基板とを対向配置することにより、前記表示電極と前記データ電極との交差部に放電セルを形成したプラズマディスプレイパネルであって、前記保護層は第1の保護層とその第1の保護層よりも2次電子放出係数が低い第2の保護層とから構成され、第2の保護層は各放電セルを囲むように形成されるとともに隣り合う表示電極間の領域においてその領域の幅よりも狭い幅で形成されたことを特徴とするプラズマディスプレイパネルである。
【0013】
また、本発明は、基板上に、複数の表示電極を形成しその表示電極を覆うように誘電体層を形成した後、その誘電体層上に第1の保護層と所定のパターン形状の金属層を形成し、その後、熱処理して前記金属層を酸化させることにより前記第1の保護層よりも2次電子放出係数が低い第2の保護層を形成することを特徴とするプラズマディスプレイパネルの製造方法である。
【0014】
さらに、本発明は、基板上に、複数の表示電極を形成しその表示電極を覆うように誘電体層を形成した後、その誘電体層上に、その誘電体層よりも軟化点温度が低い所定のパターン形状の低軟化点誘電体層を形成し、次に、前記誘電体層および前記低軟化点誘電体層を覆うように保護材料層を形成した後、前記低軟化点誘電体層の軟化点温度以上でかつ前記誘電体層の軟化点温度よりも低い温度で前記基板を加熱処理することにより保護層を形成することを特徴とするプラズマディスプレイパネルの製造方法である。
【0015】
【発明の実施の形態】
以下、本発明の一実施の形態によるプラズマディスプレイパネルについて、図1〜図8を用いて説明する。なお、図9に示す部分と同一部分については同一番号を付している。
【0016】
図1は本発明の第1の実施の形態によるプラズマディスプレイパネルの断面図であり、図2は保護層のパターン形状と各種電極との位置関係がわかるように示した概略平面図である。
【0017】
本実施の形態のプラズマディスプレイパネルは、図1に示すように、間に放電空間14を形成するようにフロントパネル15とバックパネル13とを対向配置し、放電空間14に放電ガスとして、ネオン(Ne)とキセノン(Xe)の混合ガスをおよそ66.5kPa(500Torr)の圧力で充填して構成されている。
【0018】
フロントパネル15は次のような構成である。すなわち、透明なガラス製の前面基板1上には、放電ギャップをあけて平行に配置された走査電極と維持電極とで対を成すストライプ状の表示電極4が複数形成されており、さらにこの表示電極4を覆うように低融点ガラスからなる誘電体層5が形成され、その誘電体層5上には保護層16が形成されている。保護層16は、誘電体層5上の全面に形成された第1の保護層16aと、第1の保護層16a上に所定のパターン形状に形成された第2の保護層16bとによって構成されている。なお、表示電極4を構成している走査電極および維持電極は図9に示した走査電極2および維持電極3と同じ構成であり、図9に示したように、走査電極2は透明電極2aとこの透明電極2aに電気的に接続されたバス電極2bとから構成され、維持電極3は透明電極3aとこの透明電極3aに電気的に接続されたバス電極3bとから構成されている。透明電極2a、3aはインジウムスズ酸化物(ITO)や酸化スズ(SnO2)などからなり、バス電極2b、3bは銀(Ag)の厚膜やアルミニウム(Al)薄膜やクロム/銅/クロム(Cr/Cu/Cr)の積層薄膜からなる。
【0019】
また、バックパネル13は図9に示した従来のものと同じ構成である。すなわち、前面基板1に対向配置される背面基板8上には、下地誘電体層9で覆われた複数のストライプ状のデータ電極10が表示電極4と直交して交差するように形成されている。このデータ電極10間の下地誘電体層9上には、データ電極10と平行にストライプ状の複数の隔壁11が配置され、この隔壁11の側面および下地誘電体層9の表面に蛍光体層12が設けられている。
【0020】
そして、表示電極4とデータ電極10とが交差する部分に放電セルが形成され、その各放電セルには、赤色、緑色および青色となるように蛍光体層12が一色ずつ順次配置されており、各放電セルでの放電を制御することにより画像表示が行われる。
【0021】
次に、フロントパネル15の誘電体層5上に形成された保護層16のパターン形状について図2を用いて説明する。図2は、背面基板8側から前面パネル15を見たときの保護層16のパターン形状を、走査電極2、維持電極3およびデータ電極10との位置関係がわかるように示している。図2に示すように、保護層16は第1の保護層16aと第2の保護層16bとによって構成されており、第2の保護層16bの2次電子放出係数は第1の保護層16aの2次電子放出係数に比べて低くなっている。そして第2の保護層16bは、各放電セルを囲むように形成されるとともに、隣り合う表示電極4間の領域17においてはその領域17の幅aよりも小さい幅bで形成されている。このように、第2の保護層16bが形成されている領域は、隔壁11が形成された位置に対応する領域と隣接する表示電極4間の領域とから構成されている。また、第1の保護層16aは2次電子放出係数が高いMgOからなり、第2の保護層16bは、アルミニウム(Al)、シリコン(Si)、亜鉛(Zn)、カルシウム(Ca)、ニッケル(Ni)、鉄(Fe)、クロム(Cr)およびチタン(Ti)等の金属の酸化物からなる。
【0022】
次に、本実施の形態のプラズマディスプレイパネルを製造する方法について説明する。まずフロントパネル15の製造方法について図3を用いて説明する。
【0023】
ガラス製の前面基板1上に、スパッタリング法およびエッチングなどによりITOまたは酸化スズなどの透明導電性材料からなる透明電極を形成し、透明電極の上にAg厚膜、Al薄膜またはCr/Cu/Cr積層薄膜などのバス電極を順次積層することにより、図3(a)に示すように走査電極2および維持電極3からなる表示電極4を形成する。
【0024】
次に、図3(b)に示すように酸化鉛(PbO)または酸化ビスマス(Bi2O3)または酸化燐(PO4)を主成分とする低融点ガラスからなる誘電体層5をスクリーン印刷によって形成した後、図3(c)に示すように、MgOからなる第1の保護層16aを誘電体層5上の全面に、電子ビーム蒸着法またはスパッタリング法により形成する。
【0025】
次に、第2の保護層16bを形成する。すなわち、第2の保護層16bを形成する位置に対応した開口部を有するマスクを介してアルミニウム(Al)を電子ビーム蒸着法またはスパッタリング法により第1の保護層16a上に形成することにより、図3(d)に示すように第1の保護層16a上にAlからなる所定のパターン形状の金属層18を形成する。続いて空気中または酸素雰囲気中において450〜550℃で1〜30分間加熱して熱酸化処理を行って金属層18を酸化させることにより、図3(e)に示すように第1の保護層16a上に所定のパターン形状を有する第2の保護層16bを形成する。金属層18を形成する際に使用する金属は、Alの他にシリコン(Si)、亜鉛(Zn)、カルシウム(Ca)、ニッケル(Ni)、鉄(Fe)、クロム(Cr)またはチタン(Ti)等であってもよい。
【0026】
一方、バックパネル13は、ガラス製の背面基板8上にAg厚膜、Al薄膜またはCr/Cu/Cr積層薄膜からなるデータ電極10を形成した後、酸化鉛(PbO)または酸化ビスマス(Bi2O3)または酸化燐(PO4)を主成分とする低融点ガラスからなる下地誘電体層9をスクリーン印刷によって形成する。その後、ガラスを主成分とする隔壁11を所定のピッチで形成し、さらに隔壁11によって挟まれた各空間に赤色蛍光体、緑色蛍光体、青色蛍光体による蛍光体層12を形成する。
【0027】
次に、このようにして作製したフロントパネル15とバックパネル13とを封着用ガラスを用いて張り合わせると共に、放電空間14内を1×10−4Paに排気した後、例えばネオンガスとキセノンガスの混合ガスを体積比でそれぞれ95%、5%とし、圧力を66.5kPa(500Torr)としてパネル内に封入することによってプラズマディスプレイパネルを完成させる。
【0028】
次に、このプラズマディスプレイパネルの駆動方法について図4および図5を用いて説明する。
【0029】
図4はこのプラズマディスプレイパネルの電極配列図を示しており、図4に示すように、電極はm×nのマトリックス構成であり、列方向にはm列のデータ電極D1〜Dmが配列されており、行方向にはn行の走査電極SCN1〜SCNnおよび維持電極SUS1〜SUSnが配列されている。そして、走査電極SCNiおよび維持電極SUSi(i=1〜n)とデータ電極Dj(j=1〜m)との各交差部に放電セルが形成され、パネル内にm×n個の放電セルが形成されている。
【0030】
画像表示を行う場合、1フィールド期間を、所定の発光強度を持つ維持パルスの数で重み付けされた複数のサブフィールドで構成し、1フィールド期間を構成するサブフィールドのうち表示に用いるサブフィールドを選択して所定輝度の表示を行うことにより階調表示を行っている。各サブフィールドは、表示データに応じて放電セルに電荷を形成する書き込み期間、書き込み期間において電荷が形成された放電セルで維持放電を行う維持期間および維持放電を停止させる消去期間を有している。また、1フィールド期間を構成するサブフィールドのうち1つのサブフィールドは、書き込み期間の前に放電セル内の電荷をリセットするための初期化期間を有している。なお、初期化期間はすべてのサブフィールドに設けてもよい。
【0031】
プラズマディスプレイパネルの駆動動作の一例について、駆動波形図である図5を用いて説明する。図5では、初期化期間、書き込み期間、維持期間および消去期間を有する第1サブフィールドとそれに続く第2サブフィールドを表しており、走査電極の波形は或る1つの走査電極に印加される波形を表し、維持電極の波形はすべての維持電極に印加される波形を表し、データ電極の波形は表示データに応じてデータ電極に印加される波形を表している。
【0032】
まず、第1サブフィールドにおいて、走査電極SCN1〜SCNnに初期化波形Piを印加し、放電セル内の壁電荷を初期化する。
【0033】
次に、書き込み期間において、1行目の走査電極SCN1に走査パルスPcを印加し、表示データを書き込むべき所定のデータ電極Dj(j=1〜m)に書き込みパルスPaを印加することにより、所定のデータ電極Djと1行目の走査電極SCN1との間に書き込み放電(アドレス放電)を起こし、アドレス放電をトリガーにして走査電極SCN1と維持電極SUS1との間でも放電が起こり、保護層16表面に壁電荷が蓄積され、1行目の書き込み動作(アドレス動作)が行われる。このようなアドレス動作を各行について順次行い、n行目のアドレス動作が終了した時点で、1画面分の表示データが書き込まれる。
【0034】
次に維持期間において、全てのデータ電極D1〜Dmを接地し、全ての走査電極SCN1〜SCNnに維持パルスPsを印加し、続いて全ての維持電極SUS1〜SUSnに維持パルスPsを印加し、続いて交互にこの動作を継続して維持パルスPsを印加することにより、書き込み期間においてアドレス動作が行われた放電セルにおいて維持放電の発光が継続して行われ、画像表示が行われる。
【0035】
その後、消去期間において、幅の狭い消去パルスPeを印加することによって放電が発生し、壁電荷が消滅するため、消去動作が行われる。
【0036】
次の第2サブフィールドでは、第1サブフィールドにおける書き込み期間、維持期間および消去期間での動作と同様な一連の動作が行われ、引き続き1フィールドの最後のサブフィールドまで同様な動作が継続されることにより、画像表示が行われる。
【0037】
本実施の形態のパネルでは、前述したように第2の保護層16bは、隣り合う表示電極4間の領域17においてその領域の幅aよりも小さい幅bで形成されている。すなわち、第1の保護層16aは、各放電セル内で表示電極4を構成する走査電極2および維持電極3の外側端部を超えて隣接する表示電極4間の領域17にまで広く形成されている。走査電極2と維持電極3との間で発生する維持放電は第1の保護層16aが形成された領域に広がることになるため、維持放電が発生する領域は広くなり高輝度の表示を得ることができる。
【0038】
また、第2の保護層16bは2次電子放出係数が低いので、第2の保護層16bが形成された領域では2次電子が発生しにくい。このような第2の保護層16bは各放電セルを囲むように形成されているので、維持放電が放電セル内において第1の保護層16aの形成領域に広がっても、その維持放電が隣の放電セルにまで広がって誤放電が発生することは防止される。さらに、誘電体層5は第1の保護層16aと第2の保護層16bとからなる保護層16で覆われているので、放電によって誘電体層5がスパッタされることはなく、絶縁破壊を起こすことを防止でき長寿命のパネルを得ることができる。
【0039】
次に、具体的な実施例について説明する。本発明の実施例として、42インチクラスのXGA表示(画素数が1024×768)のパネルを作製し、表示電極4間ピッチを675μm、隔壁11間ピッチを300μm、誘電体層5の厚さを35μm、保護層16a、16bそれぞれの厚さを0.8μm、表示電極4を構成する走査電極2と維持電極3との間のギャップを80μm、隣接する表示電極4間の距離を200μm、隔壁11の高さを120μm、1つの放電セル内に設けられる第1の保護層16aの大きさを580μm×210μmとした。第1の保護層16aは酸化マグネシウム(MgO)で形成し、第2の保護層16bは酸化アルミニウム(Al2O3)で形成した。
【0040】
また、比較例として、誘電体層5上の全面にMgO膜を形成したパネル(比較例1)と、誘電体層5上の隔壁11と対向する領域および隣接する表示電極4間の領域を除いてMgO膜を形成したパネル(比較例2)を作製した。比較例2のパネルにおけるMgO膜のパターン形状について図2を参照して説明すると、図2における第2の保護層16bの領域の幅bを隣り合う表示電極4間の領域17の幅aと同じに設定しており、第1の保護層16aの領域にMgO膜を形成し、第2の保護層16bの領域には何も形成していないため誘電体層5表面が露出している。
【0041】
まず、本発明の実施例および比較例1のパネルについて、図5に示した駆動波形で駆動した。このとき、電圧値はVa=400V、Vb=−90V、Vc=−10V、Vd=140V、Ve=150V、Vdat=67Vと設定し、維持パルスPsの電圧Vsを変えて誤放電(クロストーク)が発生するVsの電圧値V1を測定した。その結果、比較例1のパネルではV1=200Vであるのに対し、実施例のパネルではV1=205Vとなった。すなわち、実施例のパネルは比較例1のパネルに比べてクロストークが発生しにくい構成であり、クロストークの発生を抑制できるという効果があった。
【0042】
このことは次のように説明される。すなわち、誘電体層5上の全面にMgO膜を形成した比較例1の場合、隣接する表示電極4間の領域または隔壁11と対向する領域に放電が到達すると、それらの領域のMgO膜に、放電によって発生したイオンが衝突することによって2次電子が放出されることで放電の規模が拡大し、クロストークが発生する。一方、本発明の実施例の場合では、2次電子放出係数の低い第2の保護層16bの存在によって、隣り合う放電セルの境界領域において2次電子の発生がほとんどないために放電が減衰し誤放電の発生を防止することができる。
【0043】
次に、実施例および比較例2のパネルについて維持パルス数を従来の11倍に設定し、長時間点灯させて不灯が発生する時間を計る寿命測定を行ったところ、実施例のパネルは比較例2のパネルに比べて寿命が1.2倍に伸びた。これは、比較例2のパネルではMgO膜で被覆されていない領域の誘電体層5がスパッタされて放電空間の不純物ガス濃度が増加し放電が不安定になるのに対し、実施例のパネルでは誘電体層5が保護層16で覆われているため、誘電体層5のスパッタが起こらず放電が安定になったためである。また、実施例のパネルは比較例2のパネルに比べて各放電セルでの放電の広がりが大きくなり高い発光輝度を得ることができた。
【0044】
また、XGAのパネルだけでなく、電極の幅、電極間隔等が異なるSXGAなどのパネルにおいても同様の効果が得られた。
【0045】
なお、上記実施の形態ではMgOからなる第1の保護層16aを誘電体層5上の全面に形成したが、誘電体層5上にマスクを使用して所定のパターン形状を有する第1の保護層16aを形成し、第1の保護層16aが形成されていない領域に第2の保護層16bを形成してもよい。また、第2の保護層16bとしては、通常のMgO材料と同じで結晶性を異ならせることにより2次電子放出係数を低下させたものを用いてもよい。
【0046】
次に、本発明の第2の実施の形態によるプラズマディスプレイパネルについて図面を用いて説明する。
【0047】
図6に示すプラズマディスプレイパネルは、フロントパネル19とバックパネル13とを対向配置して構成されており、バックパネル13の構成は図1に示したパネルと同じである。フロントパネル19は次のような構成である。すなわち、前面基板1上には、放電ギャップをあけて平行に配置された走査電極と維持電極とで対を成すストライプ状の表示電極4が複数形成され、表示電極4を覆うように低融点ガラスからなる誘電体層5が形成されている。そして、誘電体層5上には格子パターン形状の低軟化点誘電体層20が形成されており、誘電体層5および低軟化点誘電体層20を覆うように保護層21が形成されている。保護層21は、誘電体層5上に直に形成された第1の保護層21aと低軟化点誘電体層20を覆う第2の保護層21bとからなる。また、表示電極4とデータ電極10との交差部には放電セルが形成される。低軟化点誘電体層20は各放電セルを囲むように形成されている。
【0048】
図7は背面基板8側からフロントパネル19を見たときの保護層21のパターン形状を示しており、保護層21は第1の保護層21aと第2の保護層21bとによって構成されており、第2の保護層21bの2次電子放出係数は第1の保護層21aの2次電子放出係数に比べて低くなっている。そして第2の保護層21bは、各放電セルを囲むように形成されるとともに、隣り合う表示電極4間の領域17においてその領域の幅aよりも小さい幅bで形成されている。このように、第2の保護層21bが形成されている領域は、隔壁11が形成された位置に対応する領域と隣接する表示電極4間の領域とから構成されている。
【0049】
次に、フロントパネル19の製造方法について図8を用いて説明する。
【0050】
まずガラス製の前面基板1上に、スパッタリング法およびエッチングなどによりITOまたは酸化スズなどの透明導電性材料からなる透明電極を形成し、透明電極の上にAg厚膜、Al薄膜またはCr/Cu/Cr積層薄膜などのバス電極を順次積層することにより、図8(a)に示すように前面基板1上に走査電極2および維持電極3からなる表示電極4を形成する。
【0051】
その後、図8(b)に示すように酸化鉛(PbO)または酸化ビスマス(Bi2O3)または酸化燐(PO4)を主成分とする低融点ガラスからなる誘電体層5をスクリーン印刷によって形成する。
【0052】
次に、図8(c)に示すように、誘電体層5上の第2の保護層21bを形成する領域に酸化鉛(PbO)または酸化ビスマス(Bi2O3)または酸化燐(PO4)を主成分とする低融点ガラスからなる低軟化点誘電体層20をスクリーン印刷によって形成する。ここで、低軟化点誘電体層20は、その軟化点温度が誘電体層5の軟化点温度よりも低い材料を用いて形成されており、表示電極4とデータ電極10との交差部に形成される各放電セルを囲むように所定のパターン形状に形成される。
【0053】
続いて、図8(d)に示すように誘電体層5および低軟化点誘電体層20を覆うように、電子ビーム蒸着法またはスパッタリング法によりMgOからなる保護層22を形成する。
【0054】
その後、低軟化点誘電体層20の軟化点温度以上かつ誘電体層5の軟化点温度よりも低い温度で、誘電体層5、低軟化点誘電体層20および保護層22等を形成した前面基板1を加熱処理することにより、図8(e)に示すように誘電体層5上に第1の保護層21aと第2の保護層21bを形成する。すなわち、加熱処理することによって低軟化点誘電体層20が軟化するため、低軟化点誘電体層20を覆っている保護層22の結晶性が悪くなる。その結果、結晶性が悪くなった領域では2次電子放出係数が低下するため、低2次電子放出係数を有する第2の保護層21bが形成される。また、誘電体層5を覆っている保護層22は高2次電子放出係数を有する第1の保護層21aとなる。
【0055】
このようにして作製したフロントパネル19と、前述と同様に作製したバックパネル13とを封着用ガラスを用いて張り合わせ、ネオンガスとキセノンガスの混合ガスを体積比でそれぞれ95%、5%とし、圧力を66.5kPa(500Torr)としてパネル内に封入することによってプラズマディスプレイパネルが得られる。
【0056】
第2の実施の形態によるプラズマディスプレイパネルの保護層21は、第1の保護層21aと第1の保護層21aよりも2次電子放出係数が低い第2の保護層21bとから構成され、第1の実施の形態によるプラズマディスプレイパネルの保護層16と同様なパターン形状に形成されている。したがって、第2の実施の形態によるプラズマディスプレイパネルによれば、第1の実施の形態によるプラズマディスプレイパネルと同様の効果を得ることができる。
【0057】
【発明の効果】
以上のように本発明によれば、隣接した放電セル間の誤放電の発生を防ぎ、誘電体層がスパッタされるのを防止できるので、高画質で信頼性の高いプラズマディスプレイパネルを得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態によるプラズマディスプレイパネルの要部を示す断面図
【図2】同プラズマディスプレイパネルの保護層のパターン形状と電極との位置関係がわかるように示した概略平面図
【図3】(a)〜(e)は同プラズマディスプレイパネルの製造方法を説明するための断面図
【図4】同プラズマディスプレイパネルの電極配列図
【図5】同プラズマディスプレイパネルの駆動波形図
【図6】本発明の第2の実施の形態によるプラズマディスプレイパネルの要部を示す断面図
【図7】同プラズマディスプレイパネルの保護層のパターン形状と電極との位置関係がわかるように示した概略平面図
【図8】(a)〜(e)は同プラズマディスプレイパネルの製造方法を説明するための断面図
【図9】従来のプラズマディスプレイパネルの要部を示す斜視図
【符号の説明】
1 前面基板
2 走査電極
3 維持電極
4 表示電極
5 誘電体層
8 背面基板
9 下地誘電体層
10 データ電極
13 バックパネル
14 放電空間
15、19 フロントパネル
16、21、22 保護層
16a、21a 第1の保護層
16b、21b 第2の保護層
18 金属層
20 低軟化点誘電体層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a plasma display panel and a method for manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art A plasma display panel is a display that displays an image by exciting a phosphor with ultraviolet rays generated by gas discharge. The discharge can be classified into an alternating current (AC) type and a direct current (DC) type based on the method of forming the discharge. The AC type is characterized in that it is superior to the DC type in luminance, luminous efficiency and life. Furthermore, among the AC types, the reflection type surface discharge type is the most common because it is particularly excellent in terms of luminance and luminous efficiency.
[0003]
FIG. 9 shows a conventional AC plasma display panel. As shown in FIG. 9, on a transparent
[0004]
A plurality of striped
[0005]
The
[0006]
In such a plasma display panel, an AC voltage of several tens of kHz to several hundreds of kHz is applied between the
[0007]
[Problems to be solved by the invention]
In recent years, the plasma display panel has a problem that erroneous discharge is apt to occur because the interval between the
[0008]
A method for solving this problem is described in, for example, JP-A-9-129140. This is because the surface of the
[0009]
However, in this configuration, an electric field of a predetermined intensity is also applied to the region between the
[0010]
The publication also discloses that a magnesium oxide film is formed except for a region facing the tip of the
[0011]
The present invention has been made to solve such a problem, and has as its object to provide a highly reliable plasma display panel with high image quality.
[0012]
[Means for Solving the Problems]
In order to achieve this object, the present invention forms a plurality of display electrodes covered with a dielectric layer and a substrate having a protective layer formed on the dielectric layer, and a plurality of display electrodes intersecting the display electrodes. A plasma display panel in which discharge cells are formed at intersections of the display electrodes and the data electrodes by disposing a substrate on which data electrodes are formed to face each other, wherein the protective layer is a first protective layer and a first protective layer. A second protective layer having a lower secondary electron emission coefficient than that of the first protective layer. The second protective layer is formed so as to surround each discharge cell and is formed in a region between adjacent display electrodes. A plasma display panel formed with a width smaller than the width of the plasma display panel.
[0013]
Further, according to the present invention, after a plurality of display electrodes are formed on a substrate and a dielectric layer is formed so as to cover the display electrodes, a first protective layer and a metal having a predetermined pattern are formed on the dielectric layer. Forming a second protective layer having a lower secondary electron emission coefficient than the first protective layer by oxidizing the metal layer by heat treatment. It is a manufacturing method.
[0014]
Further, according to the present invention, after a plurality of display electrodes are formed on a substrate and a dielectric layer is formed so as to cover the display electrodes, the softening point temperature is lower on the dielectric layer than on the dielectric layer. After forming a low softening point dielectric layer of a predetermined pattern shape, and then forming a protective material layer so as to cover the dielectric layer and the low softening point dielectric layer, the low softening point dielectric layer A method for manufacturing a plasma display panel, comprising forming a protective layer by heat-treating the substrate at a temperature equal to or higher than the softening point and lower than the softening point of the dielectric layer.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a plasma display panel according to an embodiment of the present invention will be described with reference to FIGS. The same parts as those shown in FIG. 9 are denoted by the same reference numerals.
[0016]
FIG. 1 is a sectional view of a plasma display panel according to a first embodiment of the present invention, and FIG. 2 is a schematic plan view showing the relationship between the pattern shape of a protective layer and various electrodes.
[0017]
In the plasma display panel of the present embodiment, as shown in FIG. 1, a
[0018]
The
[0019]
The
[0020]
A discharge cell is formed at a portion where the
[0021]
Next, the pattern shape of the
[0022]
Next, a method for manufacturing the plasma display panel of the present embodiment will be described. First, a method for manufacturing the
[0023]
A transparent electrode made of a transparent conductive material such as ITO or tin oxide is formed on a
[0024]
Next, as shown in FIG. 3B, lead oxide (PbO) or bismuth oxide (Bi 2 O 3 ) Or phosphorus oxide (PO 4 After forming a
[0025]
Next, a second protective layer 16b is formed. That is, by forming aluminum (Al) on the first
[0026]
On the other hand, the
[0027]
Next, the
[0028]
Next, a driving method of the plasma display panel will be described with reference to FIGS.
[0029]
FIG. 4 shows an electrode arrangement diagram of this plasma display panel. As shown in FIG. 4, the electrodes have an m × n matrix configuration, and m columns of data electrodes D are arranged in the column direction. 1 ~ D m Are arranged, and n rows of scan electrodes SCN are arranged in the row direction. 1 ~ SCN n And sustain electrode SUS 1 ~ SUS n Are arranged. Then, the scanning electrode SCN i And sustain electrode SUS i (I = 1 to n) and data electrode D j A discharge cell is formed at each intersection with (j = 1 to m), and m × n discharge cells are formed in the panel.
[0030]
When performing image display, one field period is composed of a plurality of subfields weighted by the number of sustain pulses having a predetermined light emission intensity, and a subfield used for display is selected from the subfields constituting one field period. Thus, gradation display is performed by displaying a predetermined luminance. Each subfield has a writing period in which charges are formed in the discharge cells in accordance with display data, a sustain period in which sustain discharge is performed in the discharge cells in which charges are formed in the writing period, and an erasing period in which the sustain discharge is stopped. . One of the subfields constituting one field period has an initialization period for resetting the charges in the discharge cells before the writing period. Note that the initialization period may be provided for all subfields.
[0031]
An example of a driving operation of the plasma display panel will be described with reference to a driving waveform diagram in FIG. FIG. 5 shows a first subfield having an initializing period, a writing period, a sustaining period, and an erasing period, and a second subfield following the first subfield. The waveform of a scan electrode is a waveform applied to a certain scan electrode. Wherein the waveform of the sustain electrode represents a waveform applied to all the sustain electrodes, and the waveform of the data electrode represents a waveform applied to the data electrodes according to display data.
[0032]
First, in the first subfield, the scan electrode SCN 1 ~ SCN n To initialize the wall charges in the discharge cells.
[0033]
Next, in the writing period, the scan electrodes SCN of the first row 1 Scan pulse Pc is applied to a predetermined data electrode D to which display data is to be written. j (J = 1 to m) by applying a write pulse Pa to a predetermined data electrode D j And the scanning electrode SCN in the first row 1 And a write discharge (address discharge) occurs between the scan electrodes SCN and the address discharge as a trigger. 1 And sustain electrode SUS 1 A wall charge is accumulated on the surface of the
[0034]
Next, in the sustain period, all data electrodes D 1 ~ D m Is grounded and all scan electrodes SCN 1 ~ SCN n , A sustain pulse Ps is applied to all the sustain electrodes SUS. 1 ~ SUS n By applying the sustain pulse Ps to the discharge cells that have been subjected to the address operation during the writing period, the light emission of the sustain discharge is continuously performed. An image is displayed.
[0035]
Thereafter, in the erasing period, a discharge is generated by applying the narrow erasing pulse Pe, and the wall charges disappear, so that the erasing operation is performed.
[0036]
In the next second subfield, a series of operations similar to the operations in the writing period, the sustaining period, and the erasing period in the first subfield are performed, and the same operation is continued until the last subfield of one field. As a result, an image is displayed.
[0037]
In the panel of the present embodiment, as described above, the second protective layer 16b is formed in the
[0038]
In addition, since the second protective layer 16b has a low secondary electron emission coefficient, secondary electrons are less likely to be generated in the region where the second protective layer 16b is formed. Since the second protective layer 16b is formed so as to surround each discharge cell, even if the sustain discharge spreads to the formation region of the first
[0039]
Next, specific examples will be described. As an embodiment of the present invention, a panel of a 42 inch class XGA display (the number of pixels is 1024 × 768) is manufactured, the pitch between the
[0040]
As a comparative example, a panel (Comparative Example 1) in which an MgO film was formed on the entire surface of the
[0041]
First, the panels of Example of the present invention and Comparative Example 1 were driven with the driving waveforms shown in FIG. At this time, the voltage values are set as Va = 400 V, Vb = −90 V, Vc = −10 V, Vd = 140 V, Ve = 150 V, Vdat = 67 V, and erroneous discharge (crosstalk) by changing the voltage Vs of the sustain pulse Ps. Voltage value of Vs at which 1 Was measured. As a result, in the panel of Comparative Example 1, V 1 = 200 V, whereas the panel of the embodiment has V 1 = 205V. That is, the panel of the example has a configuration in which crosstalk is less likely to occur than the panel of comparative example 1, and has the effect of suppressing the occurrence of crosstalk.
[0042]
This is explained as follows. That is, in the case of Comparative Example 1 in which the MgO film is formed on the entire surface of the
[0043]
Next, for the panels of Example and Comparative Example 2, the number of sustaining pulses was set to 11 times that of the conventional panel, and the life of the panel of Example was compared with that of the panel of Example. The life was extended 1.2 times as compared with the panel of Example 2. This is because, in the panel of Comparative Example 2, the
[0044]
Similar effects were obtained not only on XGA panels but also on SXGA panels having different electrode widths and electrode intervals.
[0045]
In the above embodiment, the first
[0046]
Next, a plasma display panel according to a second embodiment of the present invention will be described with reference to the drawings.
[0047]
The plasma display panel shown in FIG. 6 is configured by arranging a
[0048]
FIG. 7 shows a pattern shape of the
[0049]
Next, a method for manufacturing the
[0050]
First, a transparent electrode made of a transparent conductive material such as ITO or tin oxide is formed on a
[0051]
Thereafter, as shown in FIG. 8B, lead oxide (PbO) or bismuth oxide (Bi 2 O 3 ) Or phosphorus oxide (PO 4 The
[0052]
Next, as shown in FIG. 8C, lead oxide (PbO) or bismuth oxide (Bi oxide) is formed on the
[0053]
Subsequently, as shown in FIG. 8D, a
[0054]
Thereafter, the front surface on which the
[0055]
The
[0056]
The
[0057]
【The invention's effect】
As described above, according to the present invention, erroneous discharge between adjacent discharge cells can be prevented from occurring, and the dielectric layer can be prevented from being sputtered, so that a plasma display panel with high image quality and high reliability can be obtained. it can.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a main part of a plasma display panel according to a first embodiment of the present invention.
FIG. 2 is a schematic plan view showing the relationship between the pattern shape of a protective layer and the electrodes of the plasma display panel.
FIGS. 3A to 3E are cross-sectional views for explaining a method of manufacturing the plasma display panel.
FIG. 4 is an electrode arrangement diagram of the plasma display panel.
FIG. 5 is a driving waveform diagram of the plasma display panel.
FIG. 6 is a sectional view showing a main part of a plasma display panel according to a second embodiment of the present invention.
FIG. 7 is a schematic plan view showing the positional relationship between the pattern shape of the protective layer and the electrodes of the plasma display panel.
FIGS. 8A to 8E are cross-sectional views illustrating a method of manufacturing the plasma display panel.
FIG. 9 is a perspective view showing a main part of a conventional plasma display panel.
[Explanation of symbols]
1 Front board
2 Scanning electrode
3 sustain electrode
4 Display electrode
5 Dielectric layer
8 Back substrate
9 Base dielectric layer
10 Data electrode
13 Back panel
14 Discharge space
15, 19 Front panel
16, 21, 22 protective layer
16a, 21a First protective layer
16b, 21b Second protective layer
18 Metal layer
20 Low softening point dielectric layer
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002248262A JP2004087356A (en) | 2002-08-28 | 2002-08-28 | Plasma display panel and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002248262A JP2004087356A (en) | 2002-08-28 | 2002-08-28 | Plasma display panel and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004087356A true JP2004087356A (en) | 2004-03-18 |
Family
ID=32055690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002248262A Pending JP2004087356A (en) | 2002-08-28 | 2002-08-28 | Plasma display panel and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004087356A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007141485A (en) * | 2005-11-15 | 2007-06-07 | Matsushita Electric Ind Co Ltd | Plasma display panel |
JP2008016214A (en) * | 2006-07-03 | 2008-01-24 | Matsushita Electric Ind Co Ltd | Plasma display panel, and its manufacturing method |
WO2010007671A1 (en) * | 2008-07-16 | 2010-01-21 | 株式会社日立製作所 | Method for manufacturing plasma display panel |
WO2013018354A1 (en) * | 2011-08-04 | 2013-02-07 | パナソニック株式会社 | Plasma display panel and method for producing same |
-
2002
- 2002-08-28 JP JP2002248262A patent/JP2004087356A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007141485A (en) * | 2005-11-15 | 2007-06-07 | Matsushita Electric Ind Co Ltd | Plasma display panel |
JP2008016214A (en) * | 2006-07-03 | 2008-01-24 | Matsushita Electric Ind Co Ltd | Plasma display panel, and its manufacturing method |
WO2010007671A1 (en) * | 2008-07-16 | 2010-01-21 | 株式会社日立製作所 | Method for manufacturing plasma display panel |
WO2013018354A1 (en) * | 2011-08-04 | 2013-02-07 | パナソニック株式会社 | Plasma display panel and method for producing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3512308B2 (en) | Plasma display panel | |
JP3476217B2 (en) | Plasma display panel | |
US20050179382A1 (en) | Plasma display panel | |
KR20020026843A (en) | Plasma display panel | |
US20030155862A1 (en) | Plasma display device | |
JP4212184B2 (en) | Plasma display device | |
WO2009141983A1 (en) | Plasma display panel | |
US8410694B2 (en) | Plasma display panel | |
KR100625496B1 (en) | Plasma Display Panel | |
JP2004087356A (en) | Plasma display panel and its manufacturing method | |
JP3992089B2 (en) | Gas discharge panel | |
JPH0935642A (en) | Color plasma display and its manufacture | |
JPH10283936A (en) | Gas discharge display device | |
JP3097635B2 (en) | Plasma display panel and driving method thereof | |
JP2004205655A (en) | Plasma display device and its driving method | |
KR100555311B1 (en) | Plasma display panel | |
JP4476173B2 (en) | Gas discharge display panel | |
KR20020096015A (en) | Plasma display device and method of producing the same | |
JP2007157485A (en) | Plasma display panel and manufacturing method of the same | |
JP2003092063A (en) | Plasma display panel | |
KR100768197B1 (en) | Plasma display panel | |
KR100741130B1 (en) | Plasma display panel | |
KR100719545B1 (en) | Plasma display panel | |
JP2006024490A (en) | Plasma display panel and its manufacturing method | |
JP2003331731A (en) | Plasma display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050801 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050913 |
|
A977 | Report on retrieval |
Effective date: 20070517 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
A02 | Decision of refusal |
Effective date: 20071113 Free format text: JAPANESE INTERMEDIATE CODE: A02 |