JP4476334B2 - Plasma display panel and manufacturing method thereof - Google Patents

Plasma display panel and manufacturing method thereof Download PDF

Info

Publication number
JP4476334B2
JP4476334B2 JP2008022803A JP2008022803A JP4476334B2 JP 4476334 B2 JP4476334 B2 JP 4476334B2 JP 2008022803 A JP2008022803 A JP 2008022803A JP 2008022803 A JP2008022803 A JP 2008022803A JP 4476334 B2 JP4476334 B2 JP 4476334B2
Authority
JP
Japan
Prior art keywords
surface layer
oxide
substrate
discharge space
plasma display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008022803A
Other languages
Japanese (ja)
Other versions
JP2008112745A (en
Inventor
裕介 福井
卓司 辻田
潤 橋本
輝 西谷
正治 寺内
幹彦 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008022803A priority Critical patent/JP4476334B2/en
Publication of JP2008112745A publication Critical patent/JP2008112745A/en
Application granted granted Critical
Publication of JP4476334B2 publication Critical patent/JP4476334B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、プラズマディスプレイパネルとその製造方法に関し、特に低電圧駆動と電荷抜け防止の両立を図った技術に関する。    The present invention relates to a plasma display panel and a method for manufacturing the same, and more particularly to a technique for achieving both low voltage driving and prevention of charge loss.

プラズマディスプレイパネル(以下、PDPと称する)は、気体放電からの放射を利用した平面表示装置である。高速の表示や大型化が容易であり、映像表示装置や広報表示装置などの分野で広く実用化されている。PDPには直流型(DC型)と交流型(AC型)があるが、面放電型AC型PDPが寿命特性や大型化の面で特に高い技術的ポテンシャルを持ち、商品化されている。 図8は、一般的なAC型PDPにおける放電単位である放電セル構造の模式的組図である。当図8に示すPDP1xはフロントパネル2及びバックパネル9を貼り合わせてなる。フロントパネル2は、フロントパネルガラス3の片面に、走査電極5及び維持電極4を一対とする表示電極対6が複数対にわたり配設され、当該表示電極対6を覆うように、誘電体層7および表面層8が順次積層されてなる。走査電極5、維持電極4は、それぞれ透明電極51、41及びバスライン52、42を積層して構成される。    A plasma display panel (hereinafter referred to as “PDP”) is a flat display device using radiation from gas discharge. High-speed display and large size are easy, and it is widely put into practical use in fields such as video display devices and public information display devices. There are two types of PDPs: DC type (DC type) and AC type (AC type). Surface discharge type AC type PDPs have a particularly high technical potential in terms of life characteristics and increase in size, and are commercialized. FIG. 8 is a schematic assembly diagram of a discharge cell structure as a discharge unit in a general AC type PDP. A PDP 1x shown in FIG. 8 is formed by bonding a front panel 2 and a back panel 9 together. In the front panel 2, a plurality of display electrode pairs 6 each including the scan electrode 5 and the sustain electrode 4 are arranged on one side of the front panel glass 3, and the dielectric layer 7 is formed so as to cover the display electrode pair 6. And the surface layer 8 is laminated | stacked one by one. The scan electrode 5 and the sustain electrode 4 are configured by laminating transparent electrodes 51 and 41 and bus lines 52 and 42, respectively.

誘電体層7は、ガラス軟化点が550℃〜600℃程度の範囲の低融点ガラスから形成され、AC型PDP特有の電流制限機能を有する。    The dielectric layer 7 is formed of a low melting point glass having a glass softening point in the range of about 550 ° C. to 600 ° C., and has a current limiting function peculiar to the AC type PDP.

表面層8は、上記誘電体層7及び表示電極対6をプラズマ放電のイオン衝突より保護すると共に、二次電子を効率よく放出し、放電開始電圧を低下させる役目をなす。通常、当該表面層8は二次電子放出特性、耐スパッタ性、光学透明性に優れる酸化マグネシウム(MgO)を用いて、真空蒸着法や印刷法で成膜される。なお表面層8と同様の構成は、誘電体層7及び表示電極対6を保護する他に、二次電子放出特性の確保を目的とした保護層として設けられることもある。    The surface layer 8 protects the dielectric layer 7 and the display electrode pair 6 from ion collision of plasma discharge, and efficiently discharges secondary electrons and lowers the discharge start voltage. In general, the surface layer 8 is formed by vacuum vapor deposition or printing using magnesium oxide (MgO) having excellent secondary electron emission characteristics, sputtering resistance, and optical transparency. The configuration similar to that of the surface layer 8 may be provided as a protective layer for the purpose of securing secondary electron emission characteristics in addition to protecting the dielectric layer 7 and the display electrode pair 6.

他方、バックパネル9は、バックパネルガラス10上に画像データを書き込むための複数のデータ(アドレス)電極11が前記フロントパネル2の表示電極対6と直交方向で交差するように併設される。バックパネルガラス10には、データ電極11を覆うように低融点ガラスからなる誘電体層12が配設される。誘電体層12において隣接する放電セル(図示省略)との境界上には、低融点ガラスからなる所定の高さの隔壁(リブ)13が放電空間15を区画するように、井桁状等のパターン部1231、1232を組み合わせて形成される。誘電体層12表面と隔壁13の側面には、R、G、B各色の蛍光体インクが塗布及び焼成されてなる蛍光体層14(蛍光体層14R、14G、14B)が形成されている。    On the other hand, the back panel 9 is provided side by side so that a plurality of data (address) electrodes 11 for writing image data on the back panel glass 10 intersect the display electrode pair 6 of the front panel 2 in the orthogonal direction. A dielectric layer 12 made of low-melting glass is disposed on the back panel glass 10 so as to cover the data electrodes 11. On the boundary of the dielectric layer 12 with the adjacent discharge cells (not shown), a pattern such as a grid pattern is formed so that the partition walls (ribs) 13 made of low melting point glass define the discharge space 15. The portions 1231, 1232 are formed in combination. A phosphor layer 14 (phosphor layers 14R, 14G, and 14B) is formed on the surface of the dielectric layer 12 and the side surfaces of the partition walls 13 by applying and firing phosphor inks of R, G, and B colors.

フロントパネル2とバックパネル9は、表示電極対6とデータ電極11とが放電空間15をおいて互いに直交するように配置され、その各周囲で封着される。この際に内部封止された放電空間15には、放電ガスとしてXe-Ne系あるいはXe-He系等の希ガスが約数十kPaの圧力で封入される。以上でPDP1xが構成される。    The front panel 2 and the back panel 9 are arranged so that the display electrode pair 6 and the data electrode 11 are orthogonal to each other with the discharge space 15 therebetween, and are sealed around each of them. At this time, the discharge space 15 sealed inside is filled with a rare gas such as a Xe—Ne or Xe—He system as a discharge gas at a pressure of about several tens of kPa. The PDP 1x is configured as described above.

PDPで画像表示するためには、1フィールドの映像を複数のサブフィールド(S.F.)に分割する階調表現方式(例えばフィールド内時分割表示方式)が用いられる。 ところで、近年の電化製品には低電力駆動が望まれており、PDPについても同様の要求がある。高精細なPDPにおいては、放電セルが微細化されて放電セル数も増大するので、書込放電の確実性を上げるために動作電圧が高くなる問題が生じる。PDPの動作電圧は、上記表面層の二次電子放出係数(γ)に依存する。γは、材料と放電ガスにより決まる値で、材料の仕事関数が小さいほどγが高くなることが知られている。そこで特許文献4には、酸化カルシウム(CaO)、酸化ストロンチウム(SrO)、酸化バリウム(BaO)等を保護層の主成分として用いることが記載されている。これによれば、MgO以上に良好な二次電子放出特性を有する高γ膜を形成でき、比較的低電圧でPDPを駆動できるとされている。
特開平8-236028号公報 特開平10-334809号公報 特開2006-54158号公報 特開2002-231129号公報 WO2005/043578
In order to display an image using the PDP, a gradation expression method (for example, an intra-field time-division display method) that divides an image of one field into a plurality of subfields (SF) is used. By the way, low-power drive is desired for recent electric appliances, and there is a similar demand for PDP. In a high-definition PDP, discharge cells are miniaturized and the number of discharge cells is also increased. Therefore, there is a problem that the operating voltage is increased to increase the reliability of the write discharge. The operating voltage of the PDP depends on the secondary electron emission coefficient (γ) of the surface layer. γ is a value determined by the material and discharge gas, and it is known that γ increases as the work function of the material decreases. Therefore, Patent Document 4 describes that calcium oxide (CaO), strontium oxide (SrO), barium oxide (BaO), or the like is used as a main component of the protective layer. According to this, a high γ film having secondary electron emission characteristics better than that of MgO can be formed, and the PDP can be driven at a relatively low voltage.
JP-A-8-236028 Japanese Patent Laid-Open No. 10-334809 JP 2006-54158 A JP 2002-231129 A WO2005 / 043578

しかしながら保護層に酸化カルシウム(CaO)、酸化ストロンチウム(SrO)、酸化バリウム(BaO)等を用いれば、PDPを比較的低電圧で駆動できる反面、保護層において「電荷抜け」の問題が生じうる。「電荷抜け」とは、PDP駆動時に保護層から過度の電子放出がなされる現象である。CaO、SrO、BaOは一般にMgOに比べて不純物吸着性が高く、当該不純物が吸着されると、保護層のバンド構造において酸素欠損とともに真空準位近傍で不要なエネルギー準位を形成する。これらの浅いエネルギー準位が電荷抜けの問題を誘発する。PDP駆動時に電荷抜けが生じると、サブフィールド中の維持期間において、維持放電に必要な電荷が保持できず、放電不良の原因となる。なお、電荷抜けの問題を解決するためには、放電に必要な電荷を保持するために外部から新たに電荷を供給することも考えられるが、これにより駆動電圧が高くなるのでCaO、SrO、BaOを用いる大きなメリットが失われる。    However, if calcium oxide (CaO), strontium oxide (SrO), barium oxide (BaO), or the like is used for the protective layer, the PDP can be driven at a relatively low voltage, but the problem of “charge loss” may occur in the protective layer. “Charge loss” is a phenomenon in which excessive electrons are emitted from the protective layer when the PDP is driven. CaO, SrO, and BaO generally have higher impurity adsorptivity than MgO, and when the impurities are adsorbed, an unnecessary energy level is formed in the vicinity of the vacuum level together with oxygen vacancies in the band structure of the protective layer. These shallow energy levels induce the problem of charge loss. If charge loss occurs during PDP driving, the charge necessary for the sustain discharge cannot be held in the sustain period in the subfield, causing a discharge failure. In order to solve the problem of charge loss, it is conceivable to supply a new charge from the outside in order to hold the charge necessary for discharge. However, this increases the drive voltage, so CaO, SrO, BaO. The great merit of using is lost.

また、PDPでは「放電遅れ」の問題も存在する。すなわちPDP等のディスプレイ分野では、映像ソースの高精細化が進展しており、高精細画像を正しく表示するために走査電極(走査線)数が増加傾向にある。例えばフルHDTVでは、NTSC方式のTVと比べて走査線の数が2倍以上になる。1フィールドを1/60[s]以内で駆動する必要があるので,高精細映像をPDPで映像表示するためには、サブフィールド中の書込期間において、データ電極へ印加するパルスの幅を狭くする必要がある。しかしPDPの駆動時には、電圧パルスの立ち上がりから放電セル内で放電発生するまでに「放電遅れ」と呼ばれるタイムラグの問題がある。高速駆動のためにパルスの幅が短くなれば、「放電遅れ」の影響が大きくなり、各パルスの幅内で放電終了できる確率が低くなる。その結果、不灯セル(点灯不良)が生じ、画像表示性能が損なわれる。なおMgOを主成分とする保護層については、MgO結晶中にFe、Cr又はSi、Alを添加することで改質を行い、書込放電や維持放電のためのトリガー電子を放出し易くして高速駆動を図る技術がなされている(特許文献1、2)が、同様の対策はCaO、SrO、BaOについては有効と言い難い。    In addition, there is a problem of “discharge delay” in the PDP. That is, in the display field such as PDP, the definition of video sources is increasing, and the number of scanning electrodes (scanning lines) is increasing in order to correctly display high-definition images. For example, in full HDTV, the number of scanning lines is more than twice that of NTSC TV. Since it is necessary to drive one field within 1/60 [s], in order to display a high-definition image on the PDP, the width of the pulse applied to the data electrode is narrowed during the writing period in the subfield. There is a need to. However, when driving the PDP, there is a problem of a time lag called “discharge delay” from the rise of the voltage pulse to the occurrence of discharge in the discharge cell. If the pulse width is shortened for high-speed driving, the influence of “discharge delay” increases, and the probability that discharge can be completed within the width of each pulse decreases. As a result, a non-light cell (lighting failure) occurs, and the image display performance is impaired. The protective layer mainly composed of MgO is modified by adding Fe, Cr, Si, or Al to the MgO crystal to make it easier to emit trigger electrons for writing discharge or sustain discharge. Although techniques for achieving high-speed driving have been made (Patent Documents 1 and 2), it is difficult to say that the same countermeasure is effective for CaO, SrO, and BaO.

このように現状のPDPでは、両立し難い幾つかの課題が存在し、これについて解決すべき余地が残されている。    As described above, in the current PDP, there are some problems that are difficult to be compatible with each other, and there is still room to be solved.

本願は以上の各課題に鑑みてなされたものであって、以下の各々を目的とする。   The present application has been made in view of the above problems, and has the following objects.

第一の目的として、保護層の構成を改良することにより、PDPを低電圧で駆動するとともに保護層において電荷保持特性を発揮し、良好な画像表示性能の発揮を期待できるプラズマディスプレイパネルを提供する。    A first object is to provide a plasma display panel that can drive a PDP at a low voltage and exhibit charge retention characteristics in the protective layer by improving the structure of the protective layer, and can be expected to exhibit good image display performance. .

第二の目的として、上記PDPの低電圧駆動化と電荷保持特性の発揮についての効果に加え、放電遅れの発生を防止して、高精細なPDPにおいても良好に高速駆動を行うことで高品位な画像表示が期待できるプラズマディスプレイパネルを提供する。    As a second purpose, in addition to the effects of lowering the voltage of the PDP and exhibiting the charge retention characteristics, it is possible to prevent the occurrence of discharge delay and to perform high-speed driving well even in a high-definition PDP. Provided is a plasma display panel that can be expected to display an image.

上記目的を達成するために、本発明に係るPDPは、表示電極が配設された第一基板が、放電ガスが満たされている放電空間を介して、第二基板と対向した状態で封着されたプラズマディスプレイパネルであって、第一基板の放電空間に臨む面には、CaO、BaO、SrOの内の少なくとも1種以上を成膜してなる表面層が配設され、表面層は、酸素分圧が0.025Pa以上の酸素雰囲気下で形成されたものであり、CaO、BaO、SrOの内の少なくとも2種以上の固溶体である構成とした。   In order to achieve the above object, the PDP according to the present invention is sealed in a state where the first substrate on which the display electrode is disposed is opposed to the second substrate through a discharge space filled with a discharge gas. A surface layer formed by depositing at least one of CaO, BaO, and SrO is disposed on a surface of the plasma display panel facing the discharge space of the first substrate. It was formed in an oxygen atmosphere having an oxygen partial pressure of 0.025 Pa or higher, and was configured to be a solid solution of at least two of CaO, BaO, and SrO.

また本発明は、表示電極が配設された第一基板が、放電ガスが満たされている放電空間を介して、第二基板と対向した状態で封着されたプラズマディスプレイパネルであって、第一基板の放電空間に臨む面には表面層が配設され、表面層は、CaO、BaO、SrOの内の少なくとも1種以上を成膜してなり、且つ、真空準位からの深さが2eV以上における電子準位帯のみが存在し、CaO、BaO、SrOの内の少なくとも2種以上の固溶体である構成とした。   The present invention also provides a plasma display panel in which a first substrate on which display electrodes are disposed is sealed in a state facing a second substrate through a discharge space filled with a discharge gas. A surface layer is disposed on a surface of the substrate facing the discharge space, and the surface layer is formed by forming at least one of CaO, BaO, and SrO, and has a depth from the vacuum level. Only an electron level band at 2 eV or higher exists, and the structure is a solid solution of at least two of CaO, BaO, and SrO.

ここで、表面層は、酸素分圧が0.025Pa以上の酸素雰囲気下で形成することが可能である。   Here, the surface layer can be formed in an oxygen atmosphere having an oxygen partial pressure of 0.025 Pa or more.

また本発明は、表示電極が配設された第一基板が、放電ガスが満たされている放電空間を介して、第二基板と対向した状態で封着されたプラズマディスプレイパネルであって、第一基板の放電空間に臨む面には表面層が配設され、表面層は、CaO、BaO、SrOの内の少なくとも1種以上を成膜してなり、且つ、真空準位からの深さが2eV未満における電子準位帯の存在が排除されたものであり、CaO、BaO、SrOの内の少なくとも2種以上の固溶体である構成とした。   The present invention also provides a plasma display panel in which a first substrate on which display electrodes are disposed is sealed in a state facing a second substrate through a discharge space filled with a discharge gas. A surface layer is disposed on a surface of the substrate facing the discharge space, and the surface layer is formed by forming at least one of CaO, BaO, and SrO, and has a depth from the vacuum level. The existence of an electronic level band at less than 2 eV is excluded, and the structure is a solid solution of at least two of CaO, BaO, and SrO.

また本発明は、表示電極が配設された第一基板が、放電ガスが満たされている放電空間を介して、第二基板と対向した状態で封着されたプラズマディスプレイパネルであって、第一基板の放電空間に臨む面には、CaO、BaO、SrOの内の少なくとも1種以上を成膜してなる表面層が配設され、表面層は、その表面に光エネルギーを照射した場合において、光エネルギーの強度を昇順に変化させたときに2eV以上のエネルギーで光電子放出を開始し、CaO、BaO、SrOの内の少なくとも2種以上の固溶体である構成とした。   The present invention also provides a plasma display panel in which a first substrate on which display electrodes are disposed is sealed in a state facing a second substrate through a discharge space filled with a discharge gas. A surface layer formed by depositing at least one of CaO, BaO, and SrO is disposed on the surface facing the discharge space of one substrate. When the surface layer is irradiated with light energy, When the intensity of light energy is changed in ascending order, photoelectron emission is started with an energy of 2 eV or more, and at least two kinds of solid solutions of CaO, BaO, and SrO are used.

さらに本発明は、表示電極が配設された第一基板が、放電ガスが満たされている放電空間を介して、第二基板と対向した状態で封着されたプラズマディスプレイパネルであって、第一基板の放電空間に臨む面には、CaO、BaO、SrOの内の少なくとも1種以上を成膜してなる表面層が配設され、表面層の放電空間側の表面にはMgO微粒子が配設されており、表面層は、酸素分圧が0.025Pa以上の酸素雰囲気下で形成されたものであり、CaO、BaO、SrOの内の少なくとも2種以上の固溶体である構成とした。   Furthermore, the present invention provides a plasma display panel in which a first substrate on which display electrodes are arranged is sealed in a state facing a second substrate through a discharge space filled with a discharge gas. A surface layer formed by depositing at least one of CaO, BaO, and SrO is disposed on the surface of the substrate facing the discharge space, and MgO fine particles are disposed on the surface of the surface layer on the discharge space side. The surface layer is formed in an oxygen atmosphere having an oxygen partial pressure of 0.025 Pa or more, and is configured to be a solid solution of at least two of CaO, BaO, and SrO.

ここで、MgO微粒子は、気相酸化法で作製することができる。或いは、MgO前駆体を700度以上の温度で焼成して得ることができる。   Here, the MgO fine particles can be produced by a gas phase oxidation method. Alternatively, the MgO precursor can be obtained by firing at a temperature of 700 ° C. or higher.

また本発明は、表示電極が配設された第一基板が、放電ガスが満たされている放電空間を介して、第二基板と対向した状態で封着されたプラズマディスプレイパネルであって、第一基板の放電空間に臨む面には、CaO、BaO、SrOの内の少なくとも1種以上を成膜してなる表面層が配設され、表面層の放電空間側の表面にはMgO微粒子が配設されており、表面層には、真空準位からの深さが2eV以上における電子準位帯のみが存在し、CaO、BaO、SrOの内の少なくとも2種以上の固溶体である構成とした。   The present invention also provides a plasma display panel in which a first substrate on which display electrodes are disposed is sealed in a state facing a second substrate through a discharge space filled with a discharge gas. A surface layer formed by depositing at least one of CaO, BaO, and SrO is disposed on the surface of the substrate facing the discharge space, and MgO fine particles are disposed on the surface of the surface layer on the discharge space side. The surface layer has only an electron level band at a depth of 2 eV or more from the vacuum level, and is a solid solution of at least two of CaO, BaO, and SrO.

さらに本発明は、表示電極が配設された第一基板が、放電ガスが満たされている放電空間を介して、第二基板と対向した状態で封着されたプラズマディスプレイパネルであって、第一基板の放電空間に臨む面には、CaO、BaO、SrOの内の少なくとも1種以上を成膜してなる表面層が配設され、表面層の放電空間側の表面にはMgO微粒子が配設されており、表面層は、真空準位からの深さが2eV未満における電子準位帯の存在が排除されたものであり、CaO、BaO、SrOの内の少なくとも2種以上の固溶体である構成とした。   Furthermore, the present invention provides a plasma display panel in which a first substrate on which display electrodes are arranged is sealed in a state facing a second substrate through a discharge space filled with a discharge gas. A surface layer formed by depositing at least one of CaO, BaO, and SrO is disposed on the surface of the substrate facing the discharge space, and MgO fine particles are disposed on the surface of the surface layer on the discharge space side. The surface layer is one in which the presence of an electron level band at a depth from the vacuum level of less than 2 eV is excluded, and is a solid solution of at least two of CaO, BaO, and SrO. The configuration.

また、本発明は、表示電極が配設された第一基板が、放電ガスが満たされている放電空間を介して、第二基板と対向した状態で封着されたプラズマディスプレイパネルであって、第一基板の放電空間に臨む面には、CaO、BaO、SrOの内の少なくとも1種以上を成膜してなる表面層が配設され、表面層の放電空間側の表面にはMgO微粒子が配設されており、表面層は、その表面に対して光エネルギーを照射した場合において、光エネルギーの強度を昇順に変化させたときに2eV以上のエネルギーで光電子放出を開始し、CaO、BaO、SrOの内の少なくとも2種以上の固溶体である構成とした。   Further, the present invention is a plasma display panel, wherein the first substrate on which the display electrodes are disposed is sealed in a state facing the second substrate through the discharge space filled with the discharge gas, A surface layer formed by depositing at least one of CaO, BaO, and SrO is disposed on the surface of the first substrate facing the discharge space, and MgO fine particles are formed on the surface of the surface layer on the discharge space side. When the surface layer is irradiated with light energy, the surface layer starts photoemission with an energy of 2 eV or more when the intensity of the light energy is changed in ascending order, and CaO, BaO, It was set as the structure which is a solid solution of at least 2 or more types of SrO.

さらに本発明は、表示電極が配設された第一基板に、CaO、BaO、SrOの内の少なくとも1種以上を成膜してなる表面層を、酸素分圧が0.025Pa以上の酸素雰囲気下において形成する表面層形成工程と、第一基板と第二基板とを、放電空間を介して、当該放電空間に表面層が臨む状態で封着する封着工程とを有し、表面層形成工程では、CaO、BaO、SrOの内の少なくとも2種以上の固溶体で前記表面層を形成するプラズマディスプレイパネルの製造方法とした。   Furthermore, the present invention provides a surface layer formed by forming at least one of CaO, BaO, and SrO on a first substrate on which display electrodes are provided, and an oxygen atmosphere having an oxygen partial pressure of 0.025 Pa or more. Forming a surface layer, and a sealing step for sealing the first substrate and the second substrate with the surface layer facing the discharge space via the discharge space, and forming the surface layer In the process, a method for manufacturing a plasma display panel in which the surface layer is formed of at least two kinds of solid solutions of CaO, BaO, and SrO is used.

ここで、表面層形成工程では、蒸着法、スパッタリング法、イオンプレーティング法の内の1種以上の方法で表面層を形成することができる。   Here, in the surface layer forming step, the surface layer can be formed by one or more of a vapor deposition method, a sputtering method, and an ion plating method.

また本発明は、表示電極が配設された第一基板に、CaO、BaO、SrOの内の少なくとも1種以上を成膜してなる表面層を、酸素分圧が0.025Pa以上の酸素雰囲気下において形成する表面層形成工程と、MgO微粒子を、表面層に配設するMgO微粒子配設工程と、第一基板と第二基板とを放電空間を介して、放電空間に表面層が臨む状態で封着する封着工程とを有し、表面層形成工程では、CaO、BaO、SrOの内の少なくとも2種以上の固溶体で前記表面層を形成するプラズマディスプレイパネルの製造方法とした。   The present invention also provides a surface layer formed by forming at least one of CaO, BaO, and SrO on a first substrate on which display electrodes are provided, and an oxygen atmosphere having an oxygen partial pressure of 0.025 Pa or more. Surface layer forming step to be formed below, MgO fine particle disposing step for disposing MgO fine particles on the surface layer, and a state in which the surface layer faces the discharge space through the discharge space between the first substrate and the second substrate In the surface layer forming step, the surface layer is formed of at least two kinds of solid solutions of CaO, BaO, and SrO.

ここで、MgO微粒子配設工程では、気相酸化法で作製したMgO微粒子を用いることもできる。或いは、MgO前駆体を700℃以上の温度で焼成して作成したMgO微粒子を用いることも可能である。    Here, in the MgO fine particle arranging step, MgO fine particles produced by a vapor phase oxidation method can also be used. Alternatively, MgO fine particles prepared by firing an MgO precursor at a temperature of 700 ° C. or higher can be used.

上記の表面層の構成により、PDPを低電圧で駆動するとともに保護層において電荷保持特性を改善することができる。    With the configuration of the surface layer, the PDP can be driven at a low voltage and the charge retention characteristics can be improved in the protective layer.

さらに、上記表面層にMgO微粒子を配設する構成により、上記効果に加え、放電遅れの発生を抑制して高速駆動を実現することができる。    In addition to the above effects, the configuration in which the MgO fine particles are arranged on the surface layer can realize high-speed driving by suppressing the occurrence of discharge delay.

ここで、本発明における表面層とMgO微粒子の組み合わせは、一般的にはPDPにおいて、誘電体層の保護目的で設けられる保護層に相当する構成である。    Here, the combination of the surface layer and the MgO fine particles in the present invention generally has a configuration corresponding to a protective layer provided for the purpose of protecting the dielectric layer in the PDP.

以下に、本発明の実施の形態及び実施例を説明するが、当然ながら本発明はこれらの形式に限定されるものでなく、本発明の技術的範囲を逸脱しない範囲で適宜変更して実施することができる。    Embodiments and examples of the present invention will be described below, but the present invention is naturally not limited to these forms, and may be appropriately modified and implemented without departing from the technical scope of the present invention. be able to.

<実施の形態1>
(PDPの構成例)
図1は、本発明の実施の形態1に係るPDP1のxz平面に沿った模式的な断面図であ
る。当該PDP1は保護層周辺の構成を除き、全体的には従来構成(図8)と同様である。
<Embodiment 1>
(PDP configuration example)
FIG. 1 is a schematic cross-sectional view along the xz plane of the PDP 1 according to Embodiment 1 of the present invention. The PDP 1 is generally the same as the conventional configuration (FIG. 8) except for the configuration around the protective layer.

PDP1は、ここでは42インチクラスのNTSC仕様例のAC型としているが、本発明は当然ながらXGAやSXGA等、この他の仕様例に適用してもよい。HD(High Definition)以上の解像度を有する高精細なPDPとしては、例えば、次の規格を例示できる。 パネルサイズが37、42、50インチの各サイズの場合、同順に1024×720(画素数)、1024×768(画素数)、1366×768(画素数)に設定できる。そのほか、当該HDパネルよりもさらに高解像度のパネルを含めることができる。HD以上の解像度を有するパネルとしては、1920×1080(画素数)を備えるフルHDパネルを含めることができる。    Here, the PDP 1 is an AC type of the 42-inch class NTSC specification example, but the present invention may naturally be applied to other specification examples such as XGA and SXGA. As a high-definition PDP having a resolution higher than HD (High Definition), for example, the following standard can be exemplified. When the panel sizes are 37, 42, and 50 inches, they can be set to 1024 × 720 (number of pixels), 1024 × 768 (number of pixels), and 1366 × 768 (number of pixels) in the same order. In addition, a panel having a higher resolution than that of the HD panel can be included. A panel having a resolution of HD or higher can include a full HD panel having 1920 × 1080 (number of pixels).

図1に示すように、PDP1の構成は互いに主面を対向させて配設されたフロントパネル2およびバックパネル9に大別される。    As shown in FIG. 1, the configuration of the PDP 1 is roughly divided into a front panel 2 and a back panel 9 that are disposed with their main surfaces facing each other.

フロントパネル2の基板となるフロントパネルガラス3には、その一方の主面に所定の放電ギャップ(75μm)をおいて配設された一対の表示電極対6(走査電極5、維持電極4)が複数対にわたり形成されている。各表示電極対6は、酸化インジウム錫(ITO)、酸化亜鉛(ZnO)、酸化錫(SnO)等の透明導電性材料からなる帯状の透明電極51、41(厚さ0.1μm、幅150μm)に対して、Ag厚膜(厚み2μm〜10μm)、Al薄膜(厚み0.1μm〜1μm)またはCr/Cu/Cr積層薄膜(厚み0.1μm〜1μm)等からなるバスライン52、42(厚さ7μm、幅95μm)が積層されてなる。このバスライン52、42によって透明電極51、41のシート抵抗が下げられる。 A front panel glass 3 serving as a substrate of the front panel 2 has a pair of display electrodes 6 (scanning electrodes 5 and sustaining electrodes 4) disposed on one main surface thereof with a predetermined discharge gap (75 μm). It is formed over multiple pairs. Each display electrode pair 6 includes strip-shaped transparent electrodes 51 and 41 (thickness 0.1 μm, width 150 μm) made of a transparent conductive material such as indium tin oxide (ITO), zinc oxide (ZnO), and tin oxide (SnO 2 ). ), Bus lines 52 and 42 (42 μm) made of Ag thick film (thickness 2 μm to 10 μm), Al thin film (thickness 0.1 μm to 1 μm), Cr / Cu / Cr laminated thin film (thickness 0.1 μm to 1 μm), or the like. 7 μm thick and 95 μm wide) are laminated. The sheet resistance of the transparent electrodes 51 and 41 is lowered by the bus lines 52 and 42.

ここで、「厚膜」とは、導電性材料を含むペースト等を塗布した後に焼成して形成する各種厚膜法により形成される膜をいう。また、「薄膜」とは、スパッタリング法、イオンプレーティング法、電子線蒸着法等を含む、真空プロセスを用いた各種薄膜法により形成される膜をいう。    Here, the “thick film” refers to a film formed by various thick film methods formed by applying a paste containing a conductive material or the like and then baking it. The “thin film” refers to a film formed by various thin film methods using a vacuum process, including a sputtering method, an ion plating method, an electron beam evaporation method, and the like.

表示電極対6を配設したフロントパネルガラス3には、その主面全体にわたり、酸化鉛(PbO)または酸化ビスマス(Bi)または酸化燐(PO)を主成分とする低融点ガラス(厚み35μm)の誘電体層7が、スクリーン印刷法等によって形成されている。 The front panel glass 3 provided with the display electrode pair 6 has a low melting point glass mainly composed of lead oxide (PbO), bismuth oxide (Bi 2 O 3 ), or phosphorus oxide (PO 4 ) over the entire main surface. A dielectric layer 7 having a thickness of 35 μm is formed by a screen printing method or the like.

誘電体層7は、AC型PDP特有の電流制限機能を有し、DC型PDPに比べて長寿命化を実現する要素になっている。    The dielectric layer 7 has a current limiting function peculiar to the AC type PDP, and is an element that realizes a longer life than the DC type PDP.

誘電体層7の放電空間側の面には、膜厚約1μmの表面層8と、当該表面層8の表面にMgO微粒子16が分散して配設されている。この表面層8及びMgO微粒子16の組み合わせにより、誘電体層7に対する保護層が構成されている。    On the surface of the dielectric layer 7 on the discharge space side, a surface layer 8 having a film thickness of about 1 μm and MgO fine particles 16 are dispersed and disposed on the surface of the surface layer 8. The combination of the surface layer 8 and the MgO fine particles 16 constitutes a protective layer for the dielectric layer 7.

表面層8は、放電時のイオン衝撃から誘電体層7を保護し、放電開始電圧を低減させる目的で配されるものであって、耐スパッタ性及び二次電子放出係数γに優れる材料からなる。当該材料には、さらに良好な光学透明性、電気絶縁性を備えている。一方、MgO微粒子16は、高い初期電子放出特性を発揮させるために配設されたものである。    The surface layer 8 is disposed for the purpose of protecting the dielectric layer 7 from ion bombardment during discharge and reducing the discharge start voltage, and is made of a material excellent in sputtering resistance and secondary electron emission coefficient γ. . The material has better optical transparency and electrical insulation. On the other hand, the MgO fine particles 16 are disposed in order to exhibit high initial electron emission characteristics.

これにより保護層では、互いに機能分離された表面層8及びMgO微粒子16が有する特性が相乗的に発揮される。また、表面層8の表面におけるMgO微粒子16の被覆領域において、放電空間15から不純物が付着するのを防止でき、PDP1のライフ特性の向上を図ることができる。表面層8、MgO微粒子16の詳細については、後述する。尚、図1では説明のため、表面層8の表面に配設されているMgO微粒子16を実際よりも大きく、模式的に表している。    Thereby, in the protective layer, the characteristics of the surface layer 8 and the MgO fine particles 16 that are functionally separated from each other are synergistically exhibited. Further, impurities can be prevented from adhering from the discharge space 15 in the covered region of the MgO fine particles 16 on the surface of the surface layer 8, and the life characteristics of the PDP 1 can be improved. Details of the surface layer 8 and the MgO fine particles 16 will be described later. For the sake of explanation, FIG. 1 schematically shows the MgO fine particles 16 disposed on the surface of the surface layer 8 larger than the actual size.

バックパネル9の基板となるバックパネルガラス10には、その一方の主面に、Ag厚膜(厚み2μm〜10μm)、Al薄膜(厚み0.1μm〜1μm)またはCr/Cu/Cr積層薄膜(厚み0.1μm〜1μm)等のいずれかからなるデータ電極11が、幅100μmで、x方向を長手方向としてy方向に一定間隔毎(360μm)でストライプ状に並設される。そして、各々のデータ電極11を内包するように、バックパネルガラス9の全面にわたって、厚さ30μmの誘電体層12が配設されている。    A back panel glass 10 serving as a substrate of the back panel 9 has an Ag thick film (thickness 2 μm to 10 μm), an Al thin film (thickness 0.1 μm to 1 μm) or a Cr / Cu / Cr laminated thin film ( The data electrodes 11 having a thickness of 0.1 μm to 1 μm are arranged in parallel in a stripe shape at a constant interval (360 μm) in the y direction with a width of 100 μm and a longitudinal direction in the x direction. A dielectric layer 12 having a thickness of 30 μm is disposed over the entire surface of the back panel glass 9 so as to enclose each data electrode 11.

誘電体層12の上には、さらに隣接するデータ電極11の間隙に合わせて井桁状の隔壁13(高さ約110μm、幅40μm)が配設され、放電セルが区画されることで誤放電や光学的クロストークの発生を防ぐ役割をしている。    On the dielectric layer 12, a grid-like partition wall 13 (height: about 110 μm, width: 40 μm) is further arranged in accordance with the gap between the adjacent data electrodes 11, and the discharge cells are partitioned to prevent erroneous discharge. It plays a role in preventing the occurrence of optical crosstalk.

隣接する2つの隔壁13の側面とその間の誘電体層12の面上には、カラー表示のための赤色(R)、緑色(G)、青色(B)の各々に対応する蛍光体層14が形成されている。なお、誘電体層12は必須ではなく、データ電極11を直接蛍光体層14で内包するようにしてもよい。    A phosphor layer 14 corresponding to each of red (R), green (G), and blue (B) for color display is provided on the side surface of two adjacent barrier ribs 13 and the surface of the dielectric layer 12 therebetween. Is formed. The dielectric layer 12 is not essential, and the data electrode 11 may be directly enclosed by the phosphor layer 14.

フロントパネル2とバックパネル9は、データ電極11と表示電極対6の互いの長手方向が直交するように対向配置され、両パネル2、9の外周縁部がガラスフリットで封着されている。この両パネル2、9間にはHe、Xe、Ne等を含む不活性ガス成分からなる
放電ガスが所定圧力で封入される。
The front panel 2 and the back panel 9 are disposed to face each other so that the longitudinal directions of the data electrode 11 and the display electrode pair 6 are orthogonal to each other, and the outer peripheral edges of both the panels 2 and 9 are sealed with glass frit. A discharge gas composed of an inert gas component containing He, Xe, Ne or the like is sealed between the panels 2 and 9 at a predetermined pressure.

隔壁13の間は放電空間15であり、隣り合う一対の表示電極対6と1本のデータ電極11が放電空間15を挟んで交叉する領域が、画像表示にかかる放電セル(「サブピクセル」とも言う)に対応する。放電セルピッチはx方向が675μm、y方向が300μmである。隣り合うRGBの各色に対応する3つの放電セルで1画素(675μm×900μm)が構成される。    A space between the barrier ribs 13 is a discharge space 15. A region where a pair of adjacent display electrode pairs 6 and one data electrode 11 intersect with each other across the discharge space 15 is a discharge cell (“subpixel”) for image display. To say). The discharge cell pitch is 675 μm in the x direction and 300 μm in the y direction. One discharge pixel (675 μm × 900 μm) is composed of three discharge cells corresponding to adjacent RGB colors.

走査電極5、維持電極4及びデータ電極11の各々には、図2に示すようにパネル外部において、駆動回路として走査電極ドライバ111、維持電極ドライバ112、データ電極ドライバ113が接続される。    As shown in FIG. 2, scan electrode driver 111, sustain electrode driver 112, and data electrode driver 113 are connected to scan electrode 5, sustain electrode 4 and data electrode 11 as drive circuits, respectively, as shown in FIG.

(PDPの駆動例)
上記構成のPDP1は、駆動時には各ドライバ111〜113を含む公知の駆動回路(不図示)によって、各表示電極対6の間隙に数十kHz〜数百kHzのAC電圧が印加される。これにより任意の放電セル内で放電が発生し、励起Xe原子による波長147nm主体の共鳴線と励起Xe分子による波長173nm主体の分子線を含む紫外線(図1の点線及び矢印)が蛍光体層14に照射される。蛍光体層14は励起されて可視光発光する。そして当該可視光はフロントパネル2を透過して前面に発光される。
(PDP drive example)
In the PDP 1 having the above-described configuration, an AC voltage of several tens to several hundreds of kHz is applied to the gap between the display electrode pairs 6 by a known drive circuit (not shown) including the drivers 111 to 113 during driving. As a result, a discharge is generated in an arbitrary discharge cell, and ultraviolet rays (dotted lines and arrows in FIG. 1) containing a resonance line mainly composed of a wavelength of 147 nm due to excited Xe atoms and a molecular line mainly composed of a wavelength of 173 nm due to excited Xe molecules are emitted from the phosphor layer 14. Is irradiated. The phosphor layer 14 is excited to emit visible light. The visible light passes through the front panel 2 and is emitted to the front surface.

この駆動方法の一例としては、フィールド内時分割階調表示方式が採られる。当該方式は、表示するフィールドを複数のサブフィールド(S.F.)に分け、各サブフィールドをさらに複数の期間に分ける。1サブフィールドは更に、(1)全放電セルを初期化状態にする初期化期間、(2)各放電セルをアドレスし、各放電セルへ入力データに対応した表示状態を選択・入力していくアドレス(書込)期間、(3)表示状態にある放電セルを表示発光させる維持期間、(4)維持放電により形成された壁電荷を消去する消去期間という4つの期間に分割されてなる。    As an example of this driving method, an in-field time division gradation display method is adopted. In this method, a field to be displayed is divided into a plurality of subfields (SF), and each subfield is further divided into a plurality of periods. One subfield further includes (1) an initialization period in which all discharge cells are initialized, and (2) each discharge cell is addressed, and a display state corresponding to input data is selected and input to each discharge cell. The period is divided into four periods: an address (writing) period, (3) a sustain period in which the discharge cells in the display state display light emission, and (4) an erase period in which wall charges formed by the sustain discharge are erased.

各サブフィールドでは、初期化期間で画面全体の壁電荷を初期化パルスでリセットした後、書込期間で点灯すべき放電セルのみに壁電荷を蓄積させる書込放電を行い、その後の放電維持期間ですべての放電セルに対して一斉に交流電圧(維持電圧)を印加することによって一定時間放電維持することで発光表示する。    In each subfield, after resetting the wall charge of the entire screen with the initialization pulse in the initialization period, a write discharge is performed in which the wall charge is accumulated only in the discharge cells to be lit in the write period, and the subsequent discharge sustain period In this case, by applying an alternating voltage (sustain voltage) to all the discharge cells at once, the discharge is maintained for a certain period of time so that light emission is displayed.

ここで図3は、フィールド中の第m番目のサブフィールドにおける駆動波形例である。図3が示すように、各サブフィールドには、初期化期間、書込期間、放電維持期間、消去期間がそれぞれ割り当てられる。    Here, FIG. 3 shows an example of a driving waveform in the mth subfield in the field. As shown in FIG. 3, an initialization period, an address period, a discharge sustain period, and an erase period are allocated to each subfield.

初期化期間とは、それ以前の放電セルの点灯による影響(蓄積された壁電荷による影響)を防ぐため、画面全体の壁電荷の消去(初期化放電)を行う期間である。図3に示す駆動波形例では、走査電極5にデータ電極11および維持電極4に比べて高い電圧(初期化パルス)を印加し放電セル内の気体を放電させる。それによって発生した電荷はデータ電極11、走査電極5および維持電極4間の電位差を打ち消すように放電セルの壁面に蓄積されるので、走査電極5付近の表面層8及びMgO微粒子16の表面には、負の電荷が壁電荷として蓄積される。またデータ電極11付近の蛍光体層14表面および維持電極4付近の表面層8及びMgO微粒子16の表面には、正の電荷が壁電荷として蓄積される。この壁電荷により、走査電極5-データ電極11間、走査電極5-維持電極4間に所定の値の壁電位が生じる。    The initialization period is a period in which the wall charges on the entire screen are erased (initialization discharge) in order to prevent the influence of lighting of the discharge cells before that (influence of the accumulated wall charges). In the drive waveform example shown in FIG. 3, a higher voltage (initialization pulse) than the data electrode 11 and the sustain electrode 4 is applied to the scan electrode 5 to discharge the gas in the discharge cell. The charges generated thereby are accumulated on the wall of the discharge cell so as to cancel the potential difference among the data electrode 11, the scan electrode 5 and the sustain electrode 4, so that the surface layer 8 near the scan electrode 5 and the surface of the MgO fine particle 16 Negative charges are accumulated as wall charges. Further, positive charges are accumulated as wall charges on the surface of the phosphor layer 14 near the data electrode 11, the surface layer 8 near the sustain electrode 4, and the surface of the MgO fine particles 16. Due to this wall charge, a predetermined wall potential is generated between scan electrode 5 and data electrode 11 and between scan electrode 5 and sustain electrode 4.

書込期間は、サブフィールドに分割された画像信号に基づいて選択された放電セルのアドレッシング(点灯/不点灯の設定)を行う期間である。当該期間では、放電セルを点灯させる場合には走査電極5にデータ電極11および維持電極4に比べ低い電圧(走査パルス)を印加させる。すなわち、走査電極5-データ電極11には前記壁電位と同方向に電圧を印加させると共に走査電極5-維持電極4間に壁電位と同方向にデータパルスを印加させ、書込放電(書込放電))を生じさせる。これにより蛍光体層14表面、維持電極4付近の表面層8及びMgO微粒子16の表面には、負の電荷が蓄積され、走査電極5付近の表面層8及びMgO微粒子16の表面には、正の電荷が壁電荷として蓄積される。以上で維持電極4-走査電極5間には所定の値の壁電位が生じる。    The writing period is a period for performing addressing (setting of lighting / non-lighting) of the discharge cell selected based on the image signal divided into subfields. In this period, when the discharge cell is turned on, a voltage (scanning pulse) lower than that of the data electrode 11 and the sustain electrode 4 is applied to the scanning electrode 5. That is, a voltage is applied to scan electrode 5 -data electrode 11 in the same direction as the wall potential, and a data pulse is applied between scan electrode 5 and sustain electrode 4 in the same direction as the wall potential, thereby writing discharge (writing Discharge)). As a result, negative charges are accumulated on the surface of the phosphor layer 14, the surface layer 8 near the sustain electrode 4, and the surface of the MgO fine particle 16, and the positive charge is accumulated on the surface layer 8 near the scan electrode 5 and the surface of the MgO fine particle 16. Are accumulated as wall charges. Thus, a predetermined wall potential is generated between sustain electrode 4 and scan electrode 5.

放電維持期間は、階調に応じた輝度を確保するために、書込放電により設定された点灯状態を拡大して放電維持する期間である。ここでは、上記壁電荷が存在する放電セルで、一対の走査電極5および維持電極4の各々に維持放電のための電圧パルス(例えば約200Vの矩形波電圧)を互いに異なる位相で印加する。これにより表示状態が書き込まれた放電セルに対し電圧極性の変化毎にパルス放電を発生せしめる。    The discharge maintaining period is a period in which the lighting state set by the write discharge is expanded and the discharge is maintained in order to ensure the luminance corresponding to the gradation. Here, in the discharge cell in which the wall charges are present, a voltage pulse (for example, a rectangular wave voltage of about 200 V) for sustain discharge is applied to each of the pair of scan electrodes 5 and sustain electrodes 4 in different phases. As a result, a pulse discharge is generated every time the voltage polarity changes in the discharge cell in which the display state is written.

この維持放電により、放電空間における励起Xe原子からは147nmの共鳴線が放射され、励起Xe分子からは173nm主体の分子線が放射される。この共鳴線・分子線が蛍光体層14表面に照射され、可視光発光による表示発光がなされる。そして、RGB各色ごとのサブフィールド単位の組み合わせにより、多色・多階調表示がなされる。なお、表面層8に壁電荷が書き込まれていない非放電セルでは、維持放電が発生せず表示状態は黒表示となる。    By this sustain discharge, a resonance line of 147 nm is emitted from excited Xe atoms in the discharge space, and a molecular beam mainly composed of 173 nm is emitted from excited Xe molecules. The surface of the phosphor layer 14 is irradiated with the resonance line / molecular beam, and display light is emitted by visible light emission. Then, multi-color / multi-gradation display is performed by a combination of sub-field units for each color of RGB. In a non-discharge cell in which wall charges are not written on the surface layer 8, no sustain discharge occurs and the display state is black.

消去期間では、走査電極5に漸減型の消去パルスを印加し、これによって壁電荷を消去させる。    In the erasing period, a gradual erasing pulse is applied to the scanning electrode 5 to erase wall charges.

[表面層8について]
表面層8は、CaO、SrO、BaOの内の少なくとも1種以上を主成分とし、圧力0.025Pa以上の酸素分圧雰囲気下において、スパッタリング法、イオンプレーティング法、蒸着法等のいずれかの方法で成膜されたものであり、放電開始電圧を低減するとともに、電荷抜けを改善する効果を発揮するものである。
[About surface layer 8]
The surface layer 8 contains at least one of CaO, SrO, and BaO as a main component, and is any one of a sputtering method, an ion plating method, a vapor deposition method, etc. in an oxygen partial pressure atmosphere at a pressure of 0.025 Pa or more. The film is formed by the method, and exhibits the effect of reducing the discharge start voltage and improving charge loss.

(放電開始電圧の低減について)
表面層8は、CaO、SrO、BaOの内の少なくとも1種以上を主成分とする。CaO、SrO、BaOに固有の電子準位として存在するエネルギー準位は、MgOと比較して、真空準位からの深さが浅い領域に存在する。従って、PDP1を駆動する場合において、CaO、SrO、BaOに固有の電子準位として存在するエネルギー準位に存在する電子がXeイオンの基底状態に遷移する際に、別の電子のオージェ効果を受けて獲得するエネルギー量は、MgOの場合と比較して大きい。そして、このエネルギー量は、電子が真空準位を超えて放出されるには十分な量である。この結果、表面層8では、その材料がMgOの場合と比較して、良好な二次電子放出特性が発揮される。
(Reduction of discharge start voltage)
The surface layer 8 contains at least one of CaO, SrO, and BaO as a main component. The energy level that exists as an electron level unique to CaO, SrO, and BaO exists in a region that is shallower than the vacuum level compared to MgO. Therefore, when driving the PDP 1, when electrons existing in the energy level existing as the electron levels specific to CaO, SrO, and BaO transition to the ground state of the Xe ion, they are subjected to the Auger effect of another electron. The amount of energy acquired in this way is larger than in the case of MgO. This amount of energy is sufficient for electrons to be emitted beyond the vacuum level. As a result, the surface layer 8 exhibits better secondary electron emission characteristics as compared with the case where the material is MgO.

具体的には、CaO、SrO、BaOに固有の電子準位として存在するエネルギー準位は、真空準位からの深さが6.05eV以下の領域に存在し、MgOに固有の電子準位として存在するエネルギー準位は、真空準位からの深さが6.05eV超の領域に存在する。    Specifically, the energy level that exists as an intrinsic electron level in CaO, SrO, and BaO exists in a region whose depth from the vacuum level is 6.05 eV or less. The existing energy level exists in a region where the depth from the vacuum level exceeds 6.05 eV.

以下、表面層8及び放電空間に封入するガス間におけるエネルギーのやり取りに伴う電子の状態遷移経路の説明を用いて、上記の領域に固有の電子準位が存在する根拠について詳述する。    Hereinafter, the grounds for the existence of a specific electron level in the above region will be described in detail using the explanation of the state transition path of electrons accompanying the exchange of energy between the surface layer 8 and the gas sealed in the discharge space.

放電空間内で生じた放電ガスに起因するイオンが表面層8の表面に相互作用が可能なところまで接近すると、表面層8を構成する材料に固有の電子準位に存在する電子が、放電ガスイオンの基底状態に遷移することによって、別の電子がオージェ効果で、放電ガスイオンの基底状態の準位の深さから表面層8を構成する材料に固有の電子準位の深さを引いた分のエネルギーを得て、真空準位までのエネルギーギャップを飛び越えて2次電子を放出する(詳細は特許文献5を参照)。    When ions due to the discharge gas generated in the discharge space approach the surface of the surface layer 8 to the point where interaction is possible, electrons existing in the electron level inherent to the material constituting the surface layer 8 are discharged into the discharge gas. By transitioning to the ground state of the ions, another electron caused the Auger effect, and the depth of the ground state level of the discharge gas ions was subtracted from the depth of the electronic level inherent to the material constituting the surface layer 8. An energy of a minute is obtained, and secondary electrons are emitted by jumping over the energy gap up to the vacuum level (refer to Patent Document 5 for details).

図4に示すように、Xeイオンは、バンド構造において、真空準位から12.1eVの深さに基底状態のエネルギー準位を有する。従って、表面層8を構成する材料に固有の電子準位が、上記12.1eVの半分である6.05 eVより浅い領域に存在する場合(図4中の(a))、イオン化状態の準位の深さ(12.1eV)から表面層8を構成する材料に固有の電子準位の深さを引いた分のエネルギー(6.05eV超)を得ることによって、真空準位までのエネルギーギャップを飛び越えて電子を放出することができる。逆に、表面層8を構成する材料に固有の電子準位が、上記12.1eVの半分である6.05eVより深い準位に存在する場合(図4中の(b))、基底状態の準位の深さ(12.1eV)から表面層8を構成する材料に固有の電子準位の深さを引いた分のエネルギー(6.05eV未満)を得たとしても、真空準位までのエネルギーギャップを飛び越えることができず、電子を放出することができない。    As shown in FIG. 4, the Xe ion has a ground state energy level at a depth of 12.1 eV from the vacuum level in the band structure. Therefore, when the electron level specific to the material constituting the surface layer 8 exists in a region shallower than 6.05 eV, which is half of the above 12.1 eV ((a) in FIG. 4), the level of the ionized state The energy gap to the vacuum level is obtained by obtaining the energy (greater than 6.05 eV) by subtracting the depth of the electron level specific to the material constituting the surface layer 8 from the depth of the position (12.1 eV). Can jump over and release electrons. On the contrary, when the electron level intrinsic to the material constituting the surface layer 8 exists at a level deeper than 6.05 eV, which is half of the above 12.1 eV ((b) in FIG. 4), Even if the energy (less than 6.05 eV) obtained by subtracting the electron level depth inherent in the material constituting the surface layer 8 from the level depth (12.1 eV) is obtained, The energy gap cannot be jumped and electrons cannot be emitted.

一方、発明者の別の実験により、放電ガスにXeを用いた場合の放電開始電圧は、MgOを主成分とする保護層は、CaO、BaO、SrOを主成分とする本実施の形態1における表面層8と比べて、高くなることが確認された。この傾向は、放電ガス中のXe分圧に比例して、より顕著に見られた。    On the other hand, according to another experiment by the inventor, the discharge starting voltage when Xe is used as the discharge gas is that the protective layer mainly composed of MgO is the same as in the first embodiment mainly composed of CaO, BaO, SrO. It was confirmed that the height was higher than that of the surface layer 8. This tendency was more prominent in proportion to the Xe partial pressure in the discharge gas.

以上より、CaO、SrO、BaOに固有の電子準位として存在するエネルギー準位は、6.05eV以内の領域に存在し、MgOに固有の電子準位として存在するエネルギー準位は、真空準位からの深さが6.05eV超の領域に存在するものと考察できる。    From the above, the energy level that exists as an intrinsic electron level in CaO, SrO, and BaO exists in a region within 6.05 eV, and the energy level that exists as an intrinsic electron level in MgO is a vacuum level. Can be considered to exist in a region where the depth from the top is over 6.05 eV.

なお、一般的に、各材料固有のバンドギャップと電子親和力の和は、MgOは約8.8eV、CaOは約8.0eV、SrOは約6.9eV、BaOは約5.2eVとされている。これは、表面層8におけるバルク部分の観測値である。一方、本発明においては、MgOのバンドギャップと電子親和力の和は6.05eVよりも大きく、CaO、BaO、SrOのバンドギャップと電子親和力の和は6.05eV以下と考察され、上記の値よりも2eVの低下が見られた。これは、本実施の形態1におけるバンドギャップと電子親和力の和は、表面層8のうち、実際に放電に影響する表面部分の観測値であるからである。表面層8におけるバルクのバンドギャップよりも表面近傍のバンドギャップが小さくなるのは、表面部分では、内部の状態と異なり、表面側にさらされている原子は結合が切れている状態にあるためと考えられる。    In general, the sum of the band gap and electron affinity specific to each material is about 8.8 eV for MgO, about 8.0 eV for CaO, about 6.9 eV for SrO, and about 5.2 eV for BaO. . This is an observed value of the bulk portion in the surface layer 8. On the other hand, in the present invention, the sum of the band gap and electron affinity of MgO is larger than 6.05 eV, and the sum of the band gap and electron affinity of CaO, BaO, and SrO is considered to be 6.05 eV or less. Also, a decrease of 2 eV was observed. This is because the sum of the band gap and the electron affinity in the first embodiment is an observed value of the surface portion of the surface layer 8 that actually affects the discharge. The reason why the band gap near the surface is smaller than the bulk band gap in the surface layer 8 is that, in the surface portion, unlike the internal state, the atoms exposed to the surface side are in a disconnected state. Conceivable.

なお、”表面部分”とは、表面層8の最表面からおよそ数十原子層程度までの深さを指す。    The “surface portion” refers to a depth from the outermost surface of the surface layer 8 to about several tens of atomic layers.

(電荷抜けの改善について)
表面層8は、CaO、SrO、BaOのいずれか1種以上を0.025Pa以上の酸素分圧雰囲気下で成膜することにより、不純物の混入や酸素欠損の少ない結晶構造で形成されている。このため真空準位近傍における不要なエネルギー準位が排除され、真空準位からの深さが2eV以上の電子準位帯のみが存在する構成となっている。すなわち、本実施の形態1における表面層8では、真空準位からの深さが2eV未満の電子準位帯の存在が排除されている。これにより、真空準位に近接する不要なエネルギー準位から、PDPの駆動時に電子が過剰放出されるのが抑制され、前記低電圧駆動と二次電子放出特性の両立効果に加えて、適度な電子保持特性の効果も発揮される。この電荷保持特性は、特に初期化期間に貯めた壁電荷を保持しておき、書込期間において書込不良を防止して確実な書込放電を行う上で有効である。
(About improvement of charge loss)
The surface layer 8 is formed with a crystal structure with few impurities and oxygen vacancies by depositing one or more of CaO, SrO, and BaO in an oxygen partial pressure atmosphere of 0.025 Pa or more. Therefore, unnecessary energy levels in the vicinity of the vacuum level are eliminated, and only an electron level band having a depth from the vacuum level of 2 eV or more exists. That is, in the surface layer 8 in the first embodiment, the presence of an electron level band having a depth from the vacuum level of less than 2 eV is excluded. This suppresses excessive emission of electrons from the unnecessary energy level close to the vacuum level when the PDP is driven, and in addition to the effect of achieving both the low voltage driving and the secondary electron emission characteristics, The effect of the electron holding property is also exhibited. This charge retention characteristic is particularly effective for retaining wall charges stored during the initialization period and preventing write defects during the write period to perform reliable write discharge.

具体的には、真空準位近傍における不要なエネルギー準位とは、エネルギーバンドにおいて真空準位からの深さが2eV未満に存在するエネルギー準位である。    Specifically, the unnecessary energy level in the vicinity of the vacuum level is an energy level having a depth of less than 2 eV from the vacuum level in the energy band.

以下、アルカリ土類金属酸化物からなる保護層におけるカソードルミネッセンス測定を行なった結果を用いて、上記の根拠を詳述する。    Hereinafter, the above grounds will be described in detail using the results of cathodoluminescence measurement in a protective layer made of an alkaline earth metal oxide.

図5にアルカリ土類金属酸化物からなる保護層(サンプルA、サンプルB)のカソードルミネッセンス測定を行った結果を示す。照射電子線のエネルギーは3kVで測定波長領域は200〜900nmである。横軸は検出された波長をエネルギーに変換した値である。サンプルA、サンプルBともに、3eV付近に強い発光スペクトルが存在する。また、サンプルAにおいては、1〜2eV付近には発光スペクトルがほとんど見られず、サンプルBにおいては、1〜2eV付近に強い発光スペクトルが見られた。    FIG. 5 shows the results of cathodoluminescence measurement of protective layers (sample A and sample B) made of alkaline earth metal oxide. The energy of the irradiation electron beam is 3 kV, and the measurement wavelength region is 200 to 900 nm. The horizontal axis represents the value obtained by converting the detected wavelength into energy. Both Sample A and Sample B have strong emission spectra near 3 eV. In sample A, almost no emission spectrum was observed near 1-2 eV, and in sample B, a strong emission spectrum was observed near 1-2 eV.

一方、発明者の別の実験により、サンプルAの保護層を用いたPDPにおいては、通常設定駆動電圧において電荷抜けによる不灯セルが存在せず、電荷抜けが起こりにくい性質を有することが確認された。また、サンプルBの保護層を用いたPDPにおいては、通常設定駆動電圧において電荷抜けによる不灯セルが存在し、電荷抜けが起こり易い性質を有することが確認された。以上より、PDPの駆動時に過剰放出される電子は、エネルギーバンドにおいて真空準位からの深さが2eV未満に存在するエネルギー準位を占有する電子であることが考察できる。    On the other hand, another experiment by the inventor confirmed that the PDP using the protective layer of Sample A has a characteristic that there is no non-lighted cell due to charge loss at a normal setting drive voltage, and charge is not easily lost. It was. In addition, in the PDP using the protective layer of Sample B, it was confirmed that there is a non-lighted cell due to charge loss at a normal setting drive voltage, and the charge is easily lost. From the above, it can be considered that the electrons that are excessively released when the PDP is driven are electrons that occupy an energy level that is less than 2 eV in depth from the vacuum level in the energy band.

(確認方法)
本実施の形態1における表面層8は、エネルギーバンドにおいて真空準位からの深さが2eV未満に存在するエネルギー準位が排除されていることは、CaO、BaO、SrOを主成分とする表面層8に光照射した際に、表面層8から放出される電子の量を測定した結果によって確認される。照射される光が有するエネルギー分だけ、電子準位帯に存在する電子がエネルギーを獲得し、真空準位までのエネルギーギャップを越えるだけのエネルギーを獲得したときに始めて電子放出(光電子放出)が開始されるからである。つまり、2eV未満に存在するエネルギー準位が排除されている表面層8においては、表面層8に照射する光のエネルギーを昇順に変化させたとき、2eV以上のエネルギーで電子の放出を開始すると思われる。
(Confirmation method)
The surface layer 8 according to the first embodiment is excluded from the energy level in which the depth from the vacuum level is less than 2 eV in the energy band. The surface layer mainly composed of CaO, BaO, and SrO This is confirmed by the result of measuring the amount of electrons emitted from the surface layer 8 when the light is irradiated to the surface 8. Electron emission (photoelectron emission) starts only when electrons existing in the electron level band acquire energy by the amount of energy of the irradiated light and acquire energy sufficient to exceed the energy gap up to the vacuum level. Because it is done. In other words, in the surface layer 8 from which the energy level existing at less than 2 eV is excluded, when the energy of the light applied to the surface layer 8 is changed in ascending order, emission of electrons starts at an energy of 2 eV or more. It is.

一方、0.01Pa程度の酸素雰囲気下でCaO、SrO、BaOを用いて成膜された
保護層(例えば特許文献4)は、2eV未満のエネルギーの準位に酸素欠損に起因する準位が多数形成されているので、2eV未満のエネルギーによっても、電子放出を開始すると考察することができる。すなわち、CaO、SrO、BaOに固有の電子準位として存在するエネルギー準位が、表面層8の表面部分において6.05eV以内の領域に存在し、かつ、表面層8において2eV未満のエネルギーの準位に酸素欠損等に起因する不要なエネルギー準位が存在しない構成とすることによって,放電開始電圧の低減と電荷抜けの改善を両立することができる。ここで、光とは、X線、紫外線、赤外線等の広範囲な光を指すものとする。
On the other hand, the protective layer (for example, Patent Document 4) formed using CaO, SrO, and BaO in an oxygen atmosphere of about 0.01 Pa has many levels due to oxygen deficiency at an energy level of less than 2 eV. Since it is formed, it can be considered that electron emission is started even by energy of less than 2 eV. That is, the energy level that exists as an electron level unique to CaO, SrO, and BaO exists in a region within 6.05 eV in the surface portion of the surface layer 8, and the energy level of less than 2 eV in the surface layer 8. By adopting a configuration in which unnecessary energy levels due to oxygen deficiency or the like do not exist in the position, both reduction of the discharge start voltage and improvement of charge loss can be achieved. Here, light refers to a wide range of light such as X-rays, ultraviolet rays, and infrared rays.

なお、本実施の形態1における表面層8は、真空準位からの深さが2eV以上の電子準位帯のみが存在する、もしくは、真空準位からの深さが2eV未満の電子準位帯が存在する構成を除くものとしたが、本発明の効果が奏する程度の量であれば、2eV未満に多少の電子準位帯が存在していても構わない。    Note that the surface layer 8 in Embodiment 1 has only an electron level band whose depth from the vacuum level is 2 eV or more, or an electron level band whose depth from the vacuum level is less than 2 eV. However, a certain amount of electron level bands may be present below 2 eV as long as the effect of the present invention is obtained.

さらに本実施の形態1においては、表面層8にCaO、SrO、BaOのうちの1種類以上を主成分とする構成としたが、このうちCaOは、比較的不純物の吸着性が低く、高純度の結晶構造を得る上で好適である。また、表面層8をCaO、SrO、BaOの固溶体として構成すると、当該層において不純物の吸着を抑制する効果もあり、複数の理由で単体材料から当該層を構成するより好適であることが分かっている。    Furthermore, in the first embodiment, the surface layer 8 is composed of at least one of CaO, SrO, and BaO as a main component. Among these, CaO has a relatively low impurity adsorptivity and high purity. It is suitable for obtaining the crystal structure of Moreover, when the surface layer 8 is configured as a solid solution of CaO, SrO, and BaO, it has an effect of suppressing adsorption of impurities in the layer, and it is found that it is more preferable than configuring the layer from a single material for a plurality of reasons. Yes.

なお上記のように、0.01Pa程度の酸素雰囲気下でCaO、SrO、BaOを用いて成膜された層(例えば特許文献4に記載の保護層)は、酸素欠損の多い結晶構造で形成されているので、真空準位に近接する不要なエネルギー準位から、PDPの駆動時に電子が過剰放出されてしまう。この場合、壁電荷の保持を補うために駆動電圧を上げる対策が存在するが、本発明ではこのような対策は不要であり、低電圧駆動によって消費電力の低減が図れる。さらに高い駆動電圧に対応した駆動回路の耐圧対策も不要となり、製造コストの低減の面でも大きなメリットが奏される。    As described above, a layer (for example, the protective layer described in Patent Document 4) formed using CaO, SrO, or BaO in an oxygen atmosphere of about 0.01 Pa is formed with a crystal structure with many oxygen vacancies. Therefore, electrons are excessively emitted from the unnecessary energy level close to the vacuum level when the PDP is driven. In this case, there is a measure for increasing the drive voltage in order to supplement the retention of the wall charge. However, in the present invention, such a measure is unnecessary, and power consumption can be reduced by driving at a low voltage. Furthermore, it is not necessary to take a countermeasure against the withstand voltage of the drive circuit corresponding to a high drive voltage, and there is a great merit in terms of reducing the manufacturing cost.

また従来では、保護層に不純物をドープしたり、酸素欠損部分を設けて、真空準位から4eV以内の深さにエネルギー準位を設ける技術が存在する(詳細は特許文献5を参照)が、このような構成はPDPのライフ特性において本願発明に及ばないものである。すなわち保護層における不純物や酸素欠損等、本来の保護層の主成分に固有でないエネルギー準位は、PDPの経時的な使用により、保護層の結晶構造が変化することで次第に失われる。これに対しPDP1では、表面層8の主成分における固有のエネルギー準位を設けており、長期にわたり、安定した二次電子放出特性が発揮される高度なメリットがある。    Conventionally, there is a technique in which an energy level is provided at a depth within 4 eV from the vacuum level by doping an impurity in the protective layer or by providing an oxygen deficient portion (see Patent Document 5 for details), Such a configuration does not reach the present invention in the life characteristics of the PDP. That is, energy levels that are not inherent to the main component of the original protective layer, such as impurities and oxygen vacancies in the protective layer, are gradually lost as the crystal structure of the protective layer changes as the PDP is used over time. On the other hand, the PDP 1 has a unique energy level in the main component of the surface layer 8 and has a high merit that a stable secondary electron emission characteristic is exhibited over a long period of time.

[MgO微粒子16について]
MgO微粒子16は、本願発明者の実験により、主として書込放電における『放電遅れ』を抑制する効果と、「放電遅れ」の温度依存性を改善する効果が確認されている。そこで本実施の形態1ではMgO微粒子16が表面層8に比べて高度な初期電子放出特性に優れる性質を利用して、駆動時の初期電子放出部として配設したものである。
[About MgO fine particles 16]
The MgO fine particles 16 have been confirmed by the inventor's experiments mainly to suppress the “discharge delay” in the write discharge and to improve the temperature dependency of the “discharge delay”. Therefore, in the first embodiment, the MgO fine particles 16 are arranged as an initial electron emission portion at the time of driving by utilizing the property that is superior in the advanced initial electron emission characteristics as compared with the surface layer 8.

「放電遅れ」は、放電開始時において、トリガーとなる初期電子が表面層8表面から放電空間15中に放出される量が不足することが主原因と考えられる。そこで、放電空間15に対する電子放出性に有効に寄与するため、MgO微粒子16を表面層8の表面に分散配置し、広く表面積を確保したものである。これによって、駆動初期にMgO微粒子16中の電子が豊富に放出され、放電遅れの解消が図られる。従って、このような初期電子放出特性により、PDP1が高精細の場合等においても放電応答性の良い高速駆動ができるようになっている。なお表面層8の表面にMgO微粒子16群を配設する構成では、主として書込放電における「放電遅れ」を抑制する効果に加え、「放電遅れ」の温度依存性を改善する効果も得られる。    The “discharge delay” is considered to be mainly caused by a shortage of the amount of initial electrons that are triggered from the surface layer 8 being discharged into the discharge space 15 at the start of discharge. Therefore, in order to effectively contribute to the electron emission property to the discharge space 15, the MgO fine particles 16 are dispersed and arranged on the surface of the surface layer 8 to ensure a wide surface area. As a result, abundant electrons are released from the MgO fine particles 16 at the initial stage of driving, and the discharge delay can be eliminated. Therefore, such initial electron emission characteristics enable high-speed driving with good discharge response even when the PDP 1 has a high definition. In the configuration in which the group of MgO fine particles 16 is provided on the surface of the surface layer 8, in addition to the effect of mainly suppressing the “discharge delay” in the write discharge, the effect of improving the temperature dependency of the “discharge delay” is also obtained.

以上のようにPDP1では、表面層8において低電圧駆動と電荷保持の両立効果を奏する表面層8と、放電遅れの防止効果を奏するMgO微粒子16を組み合わせることによって、PDP1全体として、高精細なPDPでも高速駆動を低電圧で駆動でき、且つ、不灯セルの発生を抑制した高品位な画像表示性能が期待できる。    As described above, in the PDP 1, a high-definition PDP is obtained as a whole of the PDP 1 by combining the surface layer 8 that achieves both low voltage driving and charge retention effects in the surface layer 8 and the MgO fine particles 16 that have the effect of preventing discharge delay. However, it is possible to expect high-quality image display performance in which high-speed driving can be driven at a low voltage and generation of unlit cells is suppressed.

さらに、MgO微粒子16は、表面層8の表面に積層して設けられることにより、当該表面層8に対する一定の保護効果も有する。すなわち、表面層8は高い二次電子放出係数を有し、PDPの低電圧駆動を可能にする反面、水や二酸化炭素、炭化水素などの不純物の吸着性が比較的高い性質がある。不純物の吸着が起きると、二次電子放出特性等、放電の初期特性が損なわれる。そこで、このような表面層8をMgO微粒子16で被覆すれば、その被覆領域において、放電空間15から表面層8の表面に不純物が付着するのを防止できる。これによりPDP1のライフ特性の向上を図ることができる。    Further, the MgO fine particles 16 are provided on the surface of the surface layer 8 so as to have a certain protective effect on the surface layer 8. That is, the surface layer 8 has a high secondary electron emission coefficient and enables low voltage driving of the PDP, but has a relatively high adsorptivity for impurities such as water, carbon dioxide, and hydrocarbons. When adsorption of impurities occurs, initial characteristics of discharge such as secondary electron emission characteristics are impaired. Therefore, if such a surface layer 8 is coated with the MgO fine particles 16, it is possible to prevent impurities from adhering to the surface of the surface layer 8 from the discharge space 15 in the coated region. Thereby, the life characteristic of PDP1 can be improved.

<実施の形態2>
本発明の実施の形態2について、実施の形態1との差異を中心に説明する。図6は、実施の形態2に係るPDPの構成を示す断面図である。
<Embodiment 2>
The second embodiment of the present invention will be described focusing on the differences from the first embodiment. FIG. 6 is a cross-sectional view showing a configuration of the PDP according to the second exemplary embodiment.

実施の形態1では、表面層8にMgO微粒子16を分散配置して保護層を構成した。しかし、パネル規格がフルHD(縦900ライン以上)のシングルスキャン駆動ではなく、ダブルスキャン駆動である場合や、一般的なHD(縦800ライン以下)やVGA規格等の場合には、PDPにおいて高速駆動を行うことはそれほど要求されない。この場合、MgO微粒子16を配設してPDPを高速駆動する場合の放電遅れの防止する必要性は低いと言える。    In the first embodiment, the protective layer is configured by dispersing and arranging MgO fine particles 16 on the surface layer 8. However, when the panel standard is not a single-scan driving of full HD (vertical 900 lines or more) but a double-scan driving, or a general HD (vertical 800 lines or less) or VGA standard, the PDP is high-speed. Less drive is required. In this case, it can be said that the necessity of preventing the discharge delay when the MgO fine particles 16 are disposed and the PDP is driven at high speed is low.

実施の形態2に係るPDP1aは、このような場合に適用可能な構成である。具体的には図6に示すように、保護層を表面層8aのみで構成する。すなわち、表面層8aはBaO、CaO、SrOの少なくともいずれか1種以上を酸素雰囲気下で成膜してなる。    The PDP 1a according to the second embodiment has a configuration applicable in such a case. Specifically, as shown in FIG. 6, the protective layer is composed only of the surface layer 8a. That is, the surface layer 8a is formed by depositing at least one of BaO, CaO, and SrO in an oxygen atmosphere.

以上の表面層8aを持つ実施の形態2のPDP1aによれば、駆動時には酸素雰囲気下で処理して成膜されたBaO、CaO、SrOの少なくともいずれか1種以上を主成分とする表面層8aによって、良好な二次電子放出特性が発揮される。その結果、PDP1aでは実施の形態1と同様に低電圧駆動が可能となる。さらに表面層8aは、0.025Pa以上の酸素分圧雰囲気下で成膜されることで高純度に形成され、2eV未満の不要なエネルギー準位の発生が抑制されている。その結果、当該不要なエネルギー準位からの過度な電子放出が防止され、電荷抜けの問題が抑制されるこれにより実施の形態2では、低電圧駆動のもとに、不灯セルの発生を防いで優れた画像表示性能が発揮できるようになっている。    According to the PDP 1a of the second embodiment having the above surface layer 8a, the surface layer 8a mainly composed of at least one of BaO, CaO, and SrO formed by processing in an oxygen atmosphere during driving. As a result, good secondary electron emission characteristics are exhibited. As a result, the PDP 1a can be driven at a low voltage as in the first embodiment. Furthermore, the surface layer 8a is formed with high purity by being deposited in an oxygen partial pressure atmosphere of 0.025 Pa or higher, and generation of unnecessary energy levels of less than 2 eV is suppressed. As a result, excessive electron emission from the unnecessary energy level is prevented, and the problem of charge loss is suppressed. Thus, in the second embodiment, generation of unlit cells is prevented under low voltage driving. In this way, excellent image display performance can be demonstrated.

<PDPの製造方法>
次に、上記各実施の形態におけるPDP1及び1aの製造方法例について説明する。PDP1と1aとの違いは、実質的にはMgO微粒子16の配設の有無のみであり、その他の製造工程については共通する。
<Manufacturing method of PDP>
Next, an example of a method for manufacturing PDPs 1 and 1a in the above embodiments will be described. The difference between the PDP 1 and 1a is substantially only the presence or absence of the MgO fine particles 16, and the other manufacturing steps are common.

(バックパネルの作製)
厚さ約2.6mmのソーダライムガラスからなるバックパネルガラス10の表面上に、スクリーン印刷法によりAgを主成分とする導電体材料を一定間隔でストライプ状に塗布し、厚さ数μm(例えば約5μm)のデータ電極を形成する。データ電極11の電極材料としては、Ag、Al、Ni、Pt、Cr、Cu、Pd等の金属や、各種金属の炭化物や窒化物等の導電性セラミックスなどの材料やこれらの組み合わせ、あるいはそれらを積層して形成される積層電極も必要に応じて使用できる。
(Production of back panel)
On the surface of the back panel glass 10 made of soda-lime glass having a thickness of about 2.6 mm, a conductor material mainly composed of Ag is applied in a stripe pattern at a predetermined interval by screen printing, and a thickness of several μm (for example, About 5 μm) of data electrodes. As an electrode material of the data electrode 11, materials such as metals such as Ag, Al, Ni, Pt, Cr, Cu, and Pd, conductive ceramics such as carbides and nitrides of various metals, combinations thereof, or combinations thereof are used. A laminated electrode formed by laminating can also be used as necessary.

ここで、作製予定のPDP1を40インチクラスのNTSC規格もしくはVGA規格とするためには、隣り合う2つのデータ電極11の間隔を0.4mm程度以下に設定する。    Here, in order to set the PDP 1 to be manufactured to the 40-inch class NTSC standard or VGA standard, the interval between two adjacent data electrodes 11 is set to about 0.4 mm or less.

続いて、データ電極を形成したバックパネルガラス10の面全体にわたって鉛系あるいは非鉛系の低融点ガラスやSiO材料からなるガラスペーストを厚さ約20〜30μmで塗布して焼成し、誘電体層を形成する。 Subsequently, a glass paste made of lead-based or non-lead-based low-melting glass or SiO 2 material is applied over the entire surface of the back panel glass 10 on which the data electrodes are formed to a thickness of about 20 to 30 μm, and fired. Form a layer.

次に、誘電体層12面上に所定のパターンで隔壁13を形成する。低融点ガラス材料ペーストを塗布し、サンドブラスト法やフォトリソグラフィ法を用い、隣接放電セル(図示省略)との境界周囲を仕切るように、放電セルの複数個の配列を行および列を仕切る井桁形状のパターンで形成する。    Next, partition walls 13 are formed in a predetermined pattern on the surface of the dielectric layer 12. Apply low-melting-point glass material paste and use a sandblasting method or a photolithography method to form a grid pattern that partitions rows and columns into multiple arrays of discharge cells so as to partition the border with adjacent discharge cells (not shown) Form with a pattern.

隔壁13が形成できたら、隔壁13の壁面と、隔壁13間で露出している誘電体層12の表面に、AC型PDPで通常使用される赤色(R)蛍光体、緑色(G)蛍光体、青色(B)蛍光体のいずれかを含む蛍光インクを塗布する。これを乾燥・焼成し、それぞれ蛍光体層14とする。    Once the barrier ribs 13 are formed, the red (R) phosphor and the green (G) phosphor normally used in the AC type PDP are formed on the wall surfaces of the barrier ribs 13 and the surface of the dielectric layer 12 exposed between the barrier ribs 13. The fluorescent ink containing any one of the blue (B) phosphors is applied. This is dried and fired to form phosphor layers 14 respectively.

適用可能なRGB各色蛍光の化学組成例は以下の通りである。    Examples of applicable chemical compositions of RGB color fluorescence are as follows.

赤色蛍光体;(Y、Gd)BO:Eu
緑色蛍光体;ZnSiO:Mn
青色蛍光体;BaMgAl1017:Eu
各蛍光体材料は、平均粒径2.0μmのものが好適である。これをサーバー内に50質量%の割合で入れ、エチルセルローズ1.0質量%、溶剤(α-ターピネオール)49質量%を投入し、サンドミルで撹拌混合して、15×10-3Pa・sの蛍光体インクを作製する。そして、これをポンプにて径60μmのノズルから隔壁13間に噴射させて塗布する。このとき、パネルを隔壁13の長手方向に移動させ、ストライプ状に蛍光体インクを塗布する。その後は500℃で10分間焼成し、蛍光体層14を形成する。
Red phosphor; (Y, Gd) BO 3 : Eu
Green phosphor; Zn 2 SiO 4 : Mn
Blue phosphor; BaMgAl 10 O 17 : Eu
Each phosphor material preferably has an average particle diameter of 2.0 μm. This is put in a server at a rate of 50% by mass, 1.0% by mass of ethyl cellulose and 49% by mass of a solvent (α-terpineol) are added, and stirred and mixed in a sand mill to obtain 15 × 10 −3 Pa · s. A phosphor ink is prepared. And this is sprayed and applied between the partition walls 13 from a nozzle having a diameter of 60 μm by a pump. At this time, the panel is moved in the longitudinal direction of the partition wall 13 and the phosphor ink is applied in a stripe shape. Thereafter, the phosphor layer 14 is formed by baking at 500 ° C. for 10 minutes.

以上でバックパネル9が完成される。    Thus, the back panel 9 is completed.

なお上記方法例ではフロントパネルガラス3およびバックパネルガラス10をソーダライムガラスからなるものとしたが、これは材料の一例として挙げたものであって、これ以外の材料で構成してもよい。    In the above method example, the front panel glass 3 and the back panel glass 10 are made of soda lime glass. However, this is given as an example of the material and may be made of other materials.

(フロントパネル2の作製)
厚さ約2.6mmのソーダライムガラスからなるフロントパネルガラスの面上に、表示電極6を作製する。ここでは印刷法によって表示電極6を形成する例を示すが、これ以外にもダイコート法、ブレードコート法等で形成することができる。
(Preparation of front panel 2)
The display electrode 6 is produced on the surface of a front panel glass made of soda lime glass having a thickness of about 2.6 mm. Here, an example in which the display electrode 6 is formed by a printing method is shown, but other than this, it can be formed by a die coating method, a blade coating method or the like.

まず、ITO、SnO、ZnO等の透明電極材料を最終厚み約100nmで、ストライプ等所定のパターンでフロントパネルガラス上に塗布し、乾燥させる。これにより透明電極41、51が作製される。 First, a transparent electrode material such as ITO, SnO 2 , or ZnO is applied on the front panel glass in a predetermined pattern such as stripes with a final thickness of about 100 nm and dried. Thereby, the transparent electrodes 41 and 51 are produced.

一方、Ag粉末と有機ビヒクルに感光性樹脂(光分解性樹脂)を混合してなる感光性ペーストを調整し、これを前記透明電極材料の上に重ねて塗布し、形成する表示電極6のパターンを有するマスクで覆う。そして、当該マスク上から露光し、現像工程を経て、590〜600℃程度の焼成温度で焼成する。これにより透明電極41、51上に最終厚みが数μmのバスライン42、52が形成される。このフォトマスク法によれば、従来は100μmの線幅が限界とされていたスクリーン印刷法に比べ、30μm程度の線幅までバスライン42、52を細線化することが可能である。バスライン42、52の金属材料としては、Agの他にPt、Au、Al、Ni、Cr、また酸化錫、酸化インジウム等を用いることができる。バスライン42、52は上記方法以外にも、蒸着法、スパッタリング法などで電極材料を成膜したのち、エッチング処理して形成することも可能である。    On the other hand, a pattern of the display electrode 6 to be formed is prepared by preparing a photosensitive paste obtained by mixing a photosensitive resin (photodegradable resin) with Ag powder and an organic vehicle, and applying the paste on the transparent electrode material. Cover with a mask. And it exposes from the said mask, a baking process is carried out at the baking temperature of about 590-600 degreeC through a development process. As a result, bus lines 42 and 52 having a final thickness of several μm are formed on the transparent electrodes 41 and 51. According to this photomask method, the bus lines 42 and 52 can be thinned to a line width of about 30 μm as compared with the screen printing method in which the line width of 100 μm is conventionally limited. As a metal material of the bus lines 42 and 52, in addition to Ag, Pt, Au, Al, Ni, Cr, tin oxide, indium oxide, or the like can be used. In addition to the above method, the bus lines 42 and 52 can also be formed by performing an etching process after forming an electrode material by vapor deposition or sputtering.

次に、表示電極6の上から、軟化点が550℃〜600℃の鉛系あるいは非鉛系の低融点ガラスやSiO2材料粉末とブチルカルビトールアセテート等からなる有機バインダーを混合したペーストを塗布する。そして550℃〜650℃程度で焼成し、最終厚みが膜厚数μm〜数十μmの誘電体層7を形成する。    Next, a paste in which an organic binder made of lead-based or non-lead-based low melting glass having a softening point of 550 ° C. to 600 ° C., SiO 2 material powder, butyl carbitol acetate, or the like is applied on the display electrode 6. . Then, baking is performed at about 550 ° C. to 650 ° C. to form the dielectric layer 7 having a final thickness of several μm to several tens of μm.

(表面層8または8aの成膜)
実施の形態1における表面層8及び実施の形態2における表面層8aは、以下の形成工程で形成できる。
(Deposition of surface layer 8 or 8a)
The surface layer 8 in the first embodiment and the surface layer 8a in the second embodiment can be formed by the following forming process.

誘電体層7の表面に対し、少なくともCaO、SrO、BaOから選択される1種類を成膜材料に用い、酸素雰囲気下で成膜する。そのほか、上記の酸化物同士を固溶させた固溶体としても成膜できる。    On the surface of the dielectric layer 7, at least one selected from CaO, SrO, and BaO is used as a film forming material, and is formed in an oxygen atmosphere. In addition, the film can also be formed as a solid solution in which the above oxides are dissolved.

成膜方法は、電子ビーム蒸着法、スパッタリング法、イオンプレーティング法などの公知の方法が適用できる。成膜時における雰囲気では、酸素が0.025Pa以上の圧力になるように設定する。なお当該圧力の実際上の上限は、成膜レートによって決定される。一例として、スパッタリング法では1Pa、蒸着法の一例であるEB蒸着法では0.1Paが実際上取り得る圧力の上限と考えられる。    As a film forming method, a known method such as an electron beam evaporation method, a sputtering method, or an ion plating method can be applied. In the atmosphere at the time of film formation, oxygen is set to a pressure of 0.025 Pa or more. The practical upper limit of the pressure is determined by the film formation rate. As an example, 1 Pa is considered as the upper limit of the pressure that can be actually taken in 1 Pa in the sputtering method and 0.1 Pa in the EB vapor deposition method, which is an example of the vapor deposition method.

また、成膜時の雰囲気は、表面層8(表面層8a)の成膜中に、水分付着や不純物の吸着を防止するため、外部と遮断された密閉状態とし、且つ、ドライガスを利用した乾燥雰囲気とする。ドライガスとしては、露点-20℃以下、望ましくは-40℃以下とする(詳細は特許文献4を参照)。    In addition, the atmosphere during film formation is a sealed state that is shut off from the outside and uses dry gas in order to prevent moisture adhesion and adsorption of impurities during the film formation of the surface layer 8 (surface layer 8a). Use a dry atmosphere. The dry gas has a dew point of −20 ° C. or lower, preferably −40 ° C. or lower (refer to Patent Document 4 for details).

このような成膜時の雰囲気の調整により、不純物や酸素欠陥に起因する不要な電子準位の形成が抑制され、真空準位からの深さ2eV以上の電子準位帯のみが存在する表面層8となっている。    By adjusting the atmosphere at the time of film formation, formation of unnecessary electron levels due to impurities and oxygen defects is suppressed, and the surface layer has only an electron level band having a depth of 2 eV or more from the vacuum level. It is eight.

次に、実施の形態1におけるPDP1を作製する場合には、MgO微粒子16を用意する必要がある。MgO微粒子16は、粉体材料として用意すべく、以下に示す気相合成法または前駆体焼成法のいずれかで製造することができる。    Next, when producing the PDP 1 in the first embodiment, it is necessary to prepare the MgO fine particles 16. The MgO fine particles 16 can be produced by any of the following vapor phase synthesis method or precursor firing method in order to be prepared as a powder material.

[気相合成法]
マグネシウム金属材料(純度99.9%)を、不活性ガスが満たされた雰囲気下で加熱する。この加熱状態を維持しつつ、雰囲気に酸素を少量導入し、マグネシウムを直接酸化させて、MgO微粒子16を作製する。
[Gas phase synthesis]
A magnesium metal material (purity 99.9%) is heated in an atmosphere filled with an inert gas. While maintaining this heating state, a small amount of oxygen is introduced into the atmosphere, and magnesium is directly oxidized to produce MgO fine particles 16.

[前駆体焼成法]
当該方法では、以下に例示するMgO前駆体を高温(例えば700℃以上)で均一に焼成し、これを徐冷してMgO微粒子を得る。MgO前駆体としては、例えばマグネシウムアルコキシド(Mg(OR))、マグネシウムアセチルアセトン(Mg(acac))、水酸化マグネシウム(Mg(OH))、炭酸マグネシウム、塩化マグネシウム(MgCl)、硫酸マグネシウム(MgSO)、硝酸マグネシウム(Mg(NO))、シュウ酸マグネシウム(MgC)、の内のいずれか一種以上(2種以上を混合して用いてもよい)を選ぶことができる。なお選択した化合物によっては、通常、水和物の形態を取ることもあるが、このような水和物を用いてもよい。
[Precursor firing method]
In this method, the MgO precursor exemplified below is uniformly fired at a high temperature (eg, 700 ° C. or higher), and this is gradually cooled to obtain MgO fine particles. Examples of the MgO precursor include magnesium alkoxide (Mg (OR) 2 ), magnesium acetylacetone (Mg (acac) 2 ), magnesium hydroxide (Mg (OH) 2 ), magnesium carbonate, magnesium chloride (MgCl 2 ), and magnesium sulfate. It is possible to select at least one of (MgSO 4 ), magnesium nitrate (Mg (NO 3 ) 2 ), and magnesium oxalate (MgC 2 O 4 ) (two or more may be used in combination). it can. Depending on the selected compound, it may usually take the form of a hydrate, but such a hydrate may be used.

MgO前駆体となるマグネシウム化合物は、焼成後に得られるMgOの純度が99.95%以上、最適値として99.98%以上になるように調整する。これはマグネシウム化合物に、各種アルカリ金属、B、Si、Fe、Al等の不純物元素が一定量以上混じっていると、熱処理時に不要な粒子間癒着や焼結を生じ、高結晶性のMgO微粒子を得にくいためである。このため、不純物元素を除去する等により予め前駆体を調整する。    The magnesium compound used as the MgO precursor is adjusted so that the purity of MgO obtained after firing is 99.95% or more, and the optimum value is 99.98% or more. This is because, when a certain amount or more of impurity elements such as various alkali metals, B, Si, Fe, and Al are mixed in the magnesium compound, undesired interparticle adhesion and sintering are caused during heat treatment, and highly crystalline MgO fine particles are formed. This is because it is difficult to obtain. For this reason, the precursor is adjusted in advance by removing the impurity element.

上記何れかの方法で得られたMgO微粒子16を、溶媒に分散させる。そして当該分散液をスプレー法やスクリーン印刷法、静電塗布法に基づき、表面層8の表面に分散散布させる(MgO微粒子配設工程)。その後は乾燥・焼成工程を経て溶媒除去を図り、MgO微粒子16を表面層8の表面に定着させる。    The MgO fine particles 16 obtained by any of the above methods are dispersed in a solvent. Then, the dispersion is dispersed and dispersed on the surface of the surface layer 8 based on a spray method, a screen printing method, or an electrostatic coating method (MgO fine particle disposing step). Thereafter, the solvent is removed through a drying / firing process, and the MgO fine particles 16 are fixed on the surface of the surface layer 8.

(PDPの完成)
作製したフロントパネル2とバックパネル9を、封着用ガラスを用いて貼り合わせる。その後、放電空間15の内部を高真空(1.0×10-4Pa)程度に排気し、これに所定の圧力(ここでは66.5kPa〜101kPa)でNe-Xe系やHe-Ne-Xe系、Ne-Xe-Ar系等の放電ガスを封入する。
(PDP completion)
The produced front panel 2 and back panel 9 are bonded together using sealing glass. Thereafter, the inside of the discharge space 15 is evacuated to about a high vacuum (1.0 × 10 −4 Pa), and a Ne—Xe system or a He—Ne—Xe system is used at a predetermined pressure (66.5 kPa to 101 kPa in this case). And discharge gas such as Ne—Xe—Ar system.

以上の工程を経ることにより、PDP1又は1aが完成する。    The PDP 1 or 1a is completed through the above steps.

<性能評価実験>
[実験1]
BaOからなる保護層(実施の形態2の表面層8aに対応)をスパッタリング法で成膜し、その成膜時の成膜雰囲気中の酸素分圧と電荷抜け電圧の関係を調べた。図7にその結果(成膜時の酸素分圧と電荷抜け電圧との関係)を示す。電荷抜け電圧の値は、成膜雰囲気に酸素が無添加の場合の値を1とし、その相対値をプロットしている。
<Performance evaluation experiment>
[Experiment 1]
A protective layer made of BaO (corresponding to the surface layer 8a of the second embodiment) was formed by sputtering, and the relationship between the partial pressure of oxygen in the film formation atmosphere and the charge release voltage was examined. FIG. 7 shows the result (relation between oxygen partial pressure and charge release voltage during film formation). As for the value of the charge release voltage, the value when oxygen is not added to the film formation atmosphere is set to 1, and the relative value is plotted.

実験結果は図7に示すように、成膜雰囲気中の酸素分圧が上昇するに従い、電荷抜け電圧値が減少することが確認できた。これは成膜雰囲気に添加された酸素により、保護層の禁制帯内において、酸素欠損に起因する浅い電子準位の形成が抑えられた結果、保護層からの過度の電子放出が押さえられ、一定の電荷保持特性が確保されたためであると考えられる。    As a result of the experiment, as shown in FIG. 7, it was confirmed that the charge release voltage value decreased as the oxygen partial pressure in the film forming atmosphere increased. This is because oxygen added to the deposition atmosphere suppresses the formation of shallow electron levels due to oxygen vacancies in the forbidden band of the protective layer, so that excessive electron emission from the protective layer is suppressed and constant. This is thought to be because the charge retention characteristics were ensured.

一方、電荷抜け電圧の相対値が0.5より大きくなると、駆動の際に必要な設定電圧下では不灯セルが生じ始める。    On the other hand, when the relative value of the charge removal voltage becomes larger than 0.5, a non-lighted cell starts to be generated under a set voltage necessary for driving.

以上の実験の結果から、成膜雰囲気における好適な酸素分圧は0.025Pa以上であることが分かった。なお、本願発明者らの別の実験により、成膜方法をEB蒸着法、イオンプレーティング法として作製した膜においても、図7とほぼ同様の結果が得られた。また保護層の材料にCaO又はSrOを用いた場合でも、図7とほぼ同様の結果が得られることが分かった。    From the results of the above experiments, it was found that a suitable oxygen partial pressure in the film formation atmosphere was 0.025 Pa or more. In addition, as a result of another experiment conducted by the inventors of the present application, the same results as in FIG. 7 were obtained even in a film produced by using the EB vapor deposition method or the ion plating method. Further, it was found that even when CaO or SrO was used as the material for the protective layer, the same results as in FIG. 7 were obtained.

ここで従来の成膜法として、0.01Pa程度の酸素雰囲気下でCaO、SrO、BaOを用いて保護層の成膜を行う技術が存在する(例えば特許文献4)。しかしながら、このような酸素分圧値では、本発明の表面層は得られないことが図7の内容から分かる。すなわち、成膜雰囲気における酸素分圧が0.01Pa程度では、電荷の抜け電圧は1.0に近い値となり、成膜雰囲気に酸素を添加しない場合とほとんど変わらない電圧値となる。    Here, as a conventional film forming method, there is a technique for forming a protective layer using CaO, SrO, and BaO in an oxygen atmosphere of about 0.01 Pa (for example, Patent Document 4). However, it can be seen from FIG. 7 that the surface layer of the present invention cannot be obtained with such an oxygen partial pressure value. That is, when the oxygen partial pressure in the film-forming atmosphere is about 0.01 Pa, the charge release voltage is close to 1.0, which is almost the same as when no oxygen is added to the film-forming atmosphere.

従って、PDPにおいて電荷抜けの問題を効果的に防止するためには、前述の如く、酸素分圧を少なくとも0.025Pa以上とすべきである。    Therefore, in order to effectively prevent the problem of charge loss in the PDP, as described above, the oxygen partial pressure should be at least 0.025 Pa or more.

さらには、酸素分圧を0.2Pa以上とすることで、より顕著な改善効果を得ることが可能である。    Furthermore, a more remarkable improvement effect can be obtained by setting the oxygen partial pressure to 0.2 Pa or more.

[実験2]
次に、以下のサンプル1〜11のPDPを用意した。ここで、サンプル7及び8(実施例1及び2)は実施の形態2の構成に相当し、サンプル10及び11(実施例4及び5)は実施の形態1の構成に相当する。
[Experiment 2]
Next, the following PDPs of Samples 1 to 11 were prepared. Here, samples 7 and 8 (Examples 1 and 2) correspond to the configuration of the second embodiment, and samples 10 and 11 (Examples 4 and 5) correspond to the configuration of the first embodiment.

サンプル1(比較例1):最も基本的なPDPの従来構成として、MgOからなる表面層とした。    Sample 1 (Comparative Example 1): A surface layer made of MgO was used as the most basic conventional PDP configuration.

サンプル2(比較例2):AlがドープされたMgOからなる表面層とした。    Sample 2 (Comparative Example 2): A surface layer made of MgO doped with Al.

サンプル3(比較例3):MgOからなる表面層の上に、MgO前駆体を焼成して得たMgO微粒子を印刷法にて分散させた構成とした。    Sample 3 (Comparative Example 3): MgO fine particles obtained by firing an MgO precursor on a surface layer made of MgO were dispersed by a printing method.

サンプル4(比較例4):AlがドープされたMgOからなる表面層の上に、MgO前駆体を焼成して得たMgO微粒子を印刷法にて分散させた積層体とした。    Sample 4 (Comparative Example 4): A laminated body in which MgO fine particles obtained by firing an MgO precursor on a surface layer made of MgO doped with Al were dispersed by a printing method.

サンプル5(比較例5):酸素分圧0Pa(酸素無し)下で成膜されたBaOからなる表面層とした。    Sample 5 (Comparative Example 5): A surface layer made of BaO formed under an oxygen partial pressure of 0 Pa (no oxygen).

サンプル6(比較例6):酸素分圧0Pa(酸素無し)下で成膜されたBaOからなる表面層の上に、気相法で作製したMgO微粒子をスプレー法にて分散させた構成とした。    Sample 6 (Comparative Example 6): MgO fine particles produced by a vapor phase method were dispersed by a spray method on a surface layer made of BaO formed under an oxygen partial pressure of 0 Pa (no oxygen). .

サンプル7(実施例1):酸素分圧0.2Pa下で成膜されたBaOからなる表面層とした。    Sample 7 (Example 1): A surface layer made of BaO formed under an oxygen partial pressure of 0.2 Pa.

サンプル8(実施例2):酸素分圧0.05Pa下で成膜されたSrOからなる表面層とした。    Sample 8 (Example 2): A surface layer made of SrO formed under an oxygen partial pressure of 0.05 Pa.

サンプル9(実施例3):酸素分圧0.05Pa下で成膜されたCaOからなる表面層とした。    Sample 9 (Example 3): A surface layer made of CaO was formed under an oxygen partial pressure of 0.05 Pa.

サンプル10(実施例4):酸素分圧0.2Pa下で成膜されたBaOからなる表面層の上に、気相法で作製したMgO微粒子をスプレー法にて分散させた構成とした。    Sample 10 (Example 4): MgO fine particles produced by a vapor phase method were dispersed by a spray method on a surface layer made of BaO formed under an oxygen partial pressure of 0.2 Pa.

サンプル11(実施例5):酸素分圧0.05Pa下で成膜されたCaOからなる表面層の上に、MgO前駆体を焼成して作製したMgO微粒子をスプレー法にて分散させた構成とした。    Sample 11 (Example 5): a structure in which MgO fine particles produced by firing an MgO precursor on a surface layer made of CaO formed under an oxygen partial pressure of 0.05 Pa were dispersed by a spray method; did.

(放電開始電圧の測定)
上記用意した各サンプル1〜11のPDPに対し、放電ガスとしてXe分圧が15%のXe-Ne混合ガス又はXeガスを中100%用いた場合における放電開始電圧の値を測定した。
(Measurement of discharge start voltage)
With respect to the prepared PDPs of Samples 1 to 11, the value of the discharge start voltage was measured when 100% of the Xe-Ne mixed gas or Xe gas having a Xe partial pressure of 15% was used as the discharge gas.

(放電遅れ時間及び電荷抜けの測定)
放電ガスとして、Xe分圧が15%のNe-Xe混合ガスを用いた場合において、書込放電における放電遅れ、および、電荷抜けを評価した。評価方法としては、各サンプル1〜11のPDPにおける任意の1放電セルに、図3に示す駆動波形例の初期化パルスに相当するパルスを印加し、その後に、データパルス及び走査パルスを印加したときに生じる放電の統計遅れを測定した。
(Measurement of discharge delay time and charge loss)
When a Ne—Xe mixed gas having a Xe partial pressure of 15% was used as the discharge gas, the discharge delay and the charge loss in the write discharge were evaluated. As an evaluation method, a pulse corresponding to the initialization pulse in the drive waveform example shown in FIG. 3 was applied to an arbitrary discharge cell in the PDP of each sample 1 to 11, and then a data pulse and a scan pulse were applied. The statistical delay of the discharge that sometimes occurs was measured.

また、初期化パルスに相当するパルスを印加した後に壁電荷を保持するために必要な印加電圧を測定し、それを電荷抜けの電圧として測定した。    Further, after applying a pulse corresponding to the initialization pulse, an applied voltage required to hold the wall charge was measured, and this was measured as a voltage for eliminating charge.

いずれの測定においてもパネル温度は25℃とした。    In any measurement, the panel temperature was 25 ° C.

表1に上記の条件で行った各実験の結果を示す。    Table 1 shows the results of each experiment conducted under the above conditions.

Figure 0004476334

(実験結果)
表1の結果から、実施の形態1の構成に相当するサンプル10及び11(実施例4及び5)は、サンプル1〜6(比較例1〜6)に比べ、放電開始電圧の低減効果、放電遅れ時間の低減効果、電荷抜け電圧低減効果の各特性をいずれもバランス良く発揮しており、PDPの保護層として特に優れた性能を有することが分かった。サンプル10及び11(実施例4及び5)は、放電ガスがXe100%の場合の放電開始電圧が350V以下と低く、電荷抜け電圧の低減に関しても良好であることに加えて、優れた放電遅れの抑制効果が備わっている。
Figure 0004476334

(Experimental result)
From the results shown in Table 1, Samples 10 and 11 (Examples 4 and 5) corresponding to the configuration of the first embodiment are less effective in reducing the discharge start voltage and discharge than Samples 1 to 6 (Comparative Examples 1 to 6). Each of the characteristics of the delay time reduction effect and the charge leakage voltage reduction effect is exhibited in a well-balanced manner, and it has been found that the PDP protective layer has particularly excellent performance. Samples 10 and 11 (Examples 4 and 5) have a low discharge start voltage of 350 V or less when the discharge gas is Xe 100%, and are excellent in terms of reducing the charge leakage voltage, and also have excellent discharge delay. Has a suppression effect.

このような各効果の高度なバランスが取れている理由は、表面層として所定の酸化雰囲気で成膜された高γ膜が、低電圧駆動と電荷保持の役割を担い、MgO微粒子群が書込放電時に必要な初期電子を放出する役割(初期電子放出特性の確保)を担うなど、機能分離された各膜の特性が相乗的に発揮されたことが考えられる。    The reason why these effects are highly balanced is that the high γ film formed in a predetermined oxidizing atmosphere as the surface layer plays a role of low voltage drive and charge retention, and the MgO fine particle group writes. It is conceivable that the characteristics of each of the separated films are synergistically exhibited, such as playing a role of releasing initial electrons necessary for discharging (ensuring initial electron emission characteristics).

なお、酸素分圧が0.025Pa以上の酸素雰囲気下で成膜されたSrOからなる保護
層の上に、気相合成法もしくは、前駆体焼成法によって作製されたMgO微粒子をスプレー法にて分散させた構成とした場合でも、サンプル10及び11(実施例4及び5)と同様の特性を得ることができる。
In addition, MgO fine particles produced by a vapor phase synthesis method or a precursor firing method are dispersed on a protective layer made of SrO formed in an oxygen atmosphere with an oxygen partial pressure of 0.025 Pa or more by a spray method. Even in the case of the configuration described above, the same characteristics as those of Samples 10 and 11 (Examples 4 and 5) can be obtained.

一方、実施の形態2で述べたように、放電遅れ時間に関する特性がそれほど求められない場合には、サンプル7〜9(実施例1〜3)についても、放電開始電圧の低減効果と電荷抜け電圧の低減が高度に両立して発揮されており、比較例に対する明確な優位性を持っていると言える。これらサンプル7〜9(実施例1〜3)では、放電開始電圧がXe100%の放電ガスを用いた場合でも350V以下と低く、良好な電荷抜け電圧の低減効果を有している。従って、この2点においてサンプル10、11と遜色のない優れた特性を有する。    On the other hand, as described in the second embodiment, when the characteristics regarding the discharge delay time are not so much required, the reduction effect of the discharge start voltage and the charge release voltage are also obtained for samples 7 to 9 (Examples 1 to 3). It can be said that there is a clear advantage over the comparative example. In these samples 7 to 9 (Examples 1 to 3), even when a discharge gas having a discharge start voltage of Xe 100% is used, it is as low as 350 V or less, and has a good effect of reducing the charge leakage voltage. Accordingly, these two points have excellent characteristics comparable to those of the samples 10 and 11.

なお、本願発明者らの行った別の実験では、サンプル5、7〜9(比較例5、実施例1〜3)のような高γ膜では、放電開始電圧が放電時間、放置時間と共に上昇していくのに対し、サンプル6、10、11(比較例6、実施例4、5)のPDPでは、放電開始電圧の上昇が抑えられる結果も同時に得られた。    In another experiment conducted by the inventors of the present application, in the high γ film such as Samples 5 and 7 to 9 (Comparative Example 5 and Examples 1 to 3), the discharge start voltage increases with the discharge time and the standing time. On the other hand, in the PDPs of Samples 6, 10, and 11 (Comparative Example 6, Examples 4 and 5), the result of suppressing the increase in the discharge start voltage was also obtained at the same time.

なお、サンプル1〜4(比較例1〜4)では、放電開始電圧がXe100%の放電ガスを用いた場合には400V以上であるため、低電圧駆動できないことが分かった。またサンプル5及び6(比較例5及び6)では、Xe100%の放電ガスを用いた場合の放電開始電圧は240V以下で良好であるが、電荷保持の効果は得られないため、十分な電荷抜け電圧の低減効果が得られない。従って、これらについても低電圧駆動は不向きであることが分かった。    In Samples 1 to 4 (Comparative Examples 1 to 4), it was found that when a discharge gas having a discharge start voltage of Xe 100% was used, the voltage was 400 V or higher, so that low voltage driving was not possible. In Samples 5 and 6 (Comparative Examples 5 and 6), the discharge starting voltage when using a discharge gas of 100% Xe is good at 240 V or less, but the charge retention effect is not obtained, so that sufficient charge loss is achieved. The voltage reduction effect cannot be obtained. Therefore, it was found that low voltage driving is not suitable for these.

以上の各実験の結果から、本願発明の優位性が確認された。    From the results of the above experiments, the superiority of the present invention was confirmed.

本発明のPDPは、特に高精細画像表示を低電圧で駆動できるがガス放電パネル技術として、交通機関及び公共施設、家庭などにおけるテレビジョン装置及びコンピューター用の表示装置等に利用することが可能である。    The PDP of the present invention can drive a high-definition image display at a low voltage, but can be used as a gas discharge panel technology in a television set, a computer display device, etc. in transportation facilities, public facilities, homes, etc. is there.

本発明の実施の形態1に係るPDPの構成を示す断面図である。It is sectional drawing which shows the structure of PDP which concerns on Embodiment 1 of this invention. 各電極とドライバとの関係を示す模式図である。It is a schematic diagram which shows the relationship between each electrode and a driver. PDPの駆動波形例を示す図である。It is a figure which shows the drive waveform example of PDP. 本実施の形態1のPDPの表面層及び従来のPDPの保護層の各エネルギー準位を説明するための図である。It is a figure for demonstrating each energy level of the surface layer of PDP of this Embodiment 1, and the protective layer of the conventional PDP. カソードルミネッセンス測定におけるアルカリ土類金属酸化物からなる保護層の特性を示す図である。It is a figure which shows the characteristic of the protective layer which consists of an alkaline-earth metal oxide in a cathodoluminescence measurement. 本発明の実施の形態2に係るPDPの構成を示す断面図である。It is sectional drawing which shows the structure of PDP which concerns on Embodiment 2 of this invention. 成膜時の酸素分圧と電荷抜け電圧との関係を示すグラフである。It is a graph which shows the relationship between the oxygen partial pressure at the time of film-forming, and a charge release voltage. 従来の一般的なPDPの構成を示す組図である。It is a set figure which shows the structure of the conventional general PDP.

符号の説明Explanation of symbols

1、1x PDP
2 フロントパネル
3 フロントパネルガラス
4 維持電極
5 走査電極
6 表示電極対
7、12 誘電体層
8、8a 表面層(高γ膜)
9 バックパネル
10 バックパネルガラス
11 データ(アドレス)電極
13 隔壁
14、14R、14G、14B 蛍光体層
15 放電空間
16 MgO微粒子
1, 1x PDP
2 Front panel 3 Front panel glass 4 Sustain electrode 5 Scan electrode 6 Display electrode pair 7, 12 Dielectric layer 8, 8a Surface layer (high γ film)
9 Back panel
10 Back panel glass 11 Data (address) electrode 13 Bulkhead 14, 14R, 14G, 14B Phosphor layer 15 Discharge space 16 MgO fine particles

Claims (18)

表示電極が配設された第一基板が、放電ガスが満たされている放電空間を介して、第二基板と対向した状態で封着されたプラズマディスプレイパネルであって、
第一基板の放電空間に臨む面には、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも1種以上を成膜してなる表面層が配設され、
表面層は、酸素分圧が0.025Pa以上の酸素雰囲気下で形成されたものであり、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも2種以上の固溶体である
プラズマディスプレイパネル。
The first substrate on which the display electrodes are disposed is a plasma display panel sealed in a state facing the second substrate through a discharge space filled with a discharge gas,
On the surface facing the discharge space of the first substrate, a surface layer formed by forming at least one of calcium oxide, barium oxide, and strontium oxide is disposed,
The surface layer is formed under an oxygen atmosphere having an oxygen partial pressure of 0.025 Pa or higher, and is a solid solution of at least two of calcium oxide, barium oxide, and strontium oxide.
表示電極が配設された第一基板が、放電ガスが満たされている放電空間を介して、第二基板と対向した状態で封着されたプラズマディスプレイパネルであって、
第一基板の放電空間に臨む面には表面層が配設され、
表面層は、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも1種以上を成膜してなり、且つ、真空準位からの深さが2eV以上における電子準位帯のみが存在し、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも2種以上の固溶体である
プラズマディスプレイパネル。
The first substrate on which the display electrodes are disposed is a plasma display panel sealed in a state facing the second substrate through a discharge space filled with a discharge gas,
A surface layer is disposed on the surface facing the discharge space of the first substrate,
The surface layer is formed by depositing at least one of calcium oxide, barium oxide, and strontium oxide, and has only an electron level band at a depth of 2 eV or more from the vacuum level. A plasma display panel, which is a solid solution of at least two of barium oxide and strontium oxide.
表示電極が配設された第一基板が、放電ガスが満たされている放電空間を介して、第二基板と対向した状態で封着されたプラズマディスプレイパネルであって、
第一基板の放電空間に臨む面には表面層が配設され、
表面層は、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも1種以上を成膜してなり、且つ、真空準位からの深さが2eV未満における電子準位帯の存在が排除されたものであり、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも2種以上の固溶体である
プラズマディスプレイパネル。
The first substrate on which the display electrodes are disposed is a plasma display panel sealed in a state facing the second substrate through a discharge space filled with a discharge gas,
A surface layer is disposed on the surface facing the discharge space of the first substrate,
The surface layer is formed by depositing at least one of calcium oxide, barium oxide, and strontium oxide, and the existence of an electron level band at a depth of less than 2 eV from the vacuum level is excluded. A plasma display panel, which is a solid solution of at least two of calcium oxide, barium oxide, and strontium oxide.
表示電極が配設された第一基板が、放電ガスが満たされている放電空間を介して、第二基板と対向した状態で封着されたプラズマディスプレイパネルであって、
第一基板の放電空間に臨む面には、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも1種以上を成膜してなる表面層が配設され、
表面層は、その表面に光エネルギーを照射した場合において、光エネルギーの強度を昇順に変化させたときに2eV以上のエネルギーで光電子放出を開始し、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも2種以上の固溶体である
プラズマディスプレイパネル。
The first substrate on which the display electrodes are disposed is a plasma display panel sealed in a state facing the second substrate through a discharge space filled with a discharge gas,
On the surface facing the discharge space of the first substrate, a surface layer formed by forming at least one of calcium oxide, barium oxide, and strontium oxide is disposed,
When the surface layer is irradiated with light energy, the surface layer starts photoemission with an energy of 2 eV or more when the intensity of the light energy is changed in ascending order, and at least one of calcium oxide, barium oxide, and strontium oxide Plasma display panels that are two or more solid solutions.
表示電極が配設された第一基板が、放電ガスが満たされている放電空間を介して、第二基板と対向した状態で封着されたプラズマディスプレイパネルであって、
第一基板の放電空間に臨む面には、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも1種以上を成膜してなる表面層が配設され、
表面層の放電空間側の表面には酸化マグネシウム微粒子が配設されており、
表面層は、酸素分圧が0.025Pa以上の酸素雰囲気下で形成されたものであり、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも2種以上の固溶体である
プラズマディスプレイパネル。
The first substrate on which the display electrodes are disposed is a plasma display panel sealed in a state facing the second substrate through a discharge space filled with a discharge gas,
On the surface facing the discharge space of the first substrate, a surface layer formed by forming at least one of calcium oxide, barium oxide, and strontium oxide is disposed,
Magnesium oxide fine particles are arranged on the surface of the surface layer on the discharge space side,
The surface layer is formed under an oxygen atmosphere having an oxygen partial pressure of 0.025 Pa or higher, and is a solid solution of at least two of calcium oxide, barium oxide, and strontium oxide.
表示電極が配設された第一基板が、放電ガスが満たされている放電空間を介して、第二基板と対向した状態で封着されたプラズマディスプレイパネルであって、
第一基板の放電空間に臨む面には、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも1種以上を成膜してなる表面層が配設され、
表面層の放電空間側の表面には酸化マグネシウム微粒子が配設されており、
表面層には、真空準位からの深さが2eV以上における電子準位帯のみが存在し、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも2種以上の固溶体である
プラズマディスプレイパネル。
The first substrate on which the display electrodes are disposed is a plasma display panel sealed in a state facing the second substrate through a discharge space filled with a discharge gas,
On the surface facing the discharge space of the first substrate, a surface layer formed by forming at least one of calcium oxide, barium oxide, and strontium oxide is disposed,
Magnesium oxide fine particles are arranged on the surface of the surface layer on the discharge space side,
A plasma display panel, wherein the surface layer has only an electron level band at a depth of 2 eV or more from the vacuum level, and is a solid solution of at least two of calcium oxide, barium oxide, and strontium oxide.
表示電極が配設された第一基板が、放電ガスが満たされている放電空間を介して、第二基板と対向した状態で封着されたプラズマディスプレイパネルであって、
第一基板の放電空間に臨む面には、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも1種以上を成膜してなる表面層が配設され、
表面層の放電空間側の表面には酸化マグネシウム微粒子が配設されており、
表面層は、真空準位からの深さが2eV未満における電子準位帯の存在が排除されたものであり、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも2種以上の固溶体である
プラズマディスプレイパネル。
The first substrate on which the display electrodes are disposed is a plasma display panel sealed in a state facing the second substrate through a discharge space filled with a discharge gas,
On the surface facing the discharge space of the first substrate, a surface layer formed by forming at least one of calcium oxide, barium oxide, and strontium oxide is disposed,
Magnesium oxide fine particles are arranged on the surface of the surface layer on the discharge space side,
The surface layer is one in which the presence of an electron level band at a depth from the vacuum level of less than 2 eV is excluded, and is a solid solution of at least two of calcium oxide, barium oxide, and strontium oxide. panel.
表示電極が配設された第一基板が、放電ガスが満たされている放電空間を介して、第二基板と対向した状態で封着されたプラズマディスプレイパネルであって、
第一基板の放電空間に臨む面には、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも1種以上を成膜してなる表面層が配設され、
表面層の放電空間側の表面には酸化マグネシウム微粒子が配設されており、
表面層は、その表面に対して光エネルギーを照射した場合において、光エネルギーの強度を昇順に変化させたときに2eV以上のエネルギーで光電子放出を開始し、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも2種以上の固溶体である
プラズマディスプレイパネル。
The first substrate on which the display electrodes are disposed is a plasma display panel sealed in a state facing the second substrate through a discharge space filled with a discharge gas,
On the surface facing the discharge space of the first substrate, a surface layer formed by forming at least one of calcium oxide, barium oxide, and strontium oxide is disposed,
Magnesium oxide fine particles are arranged on the surface of the surface layer on the discharge space side,
When the surface layer is irradiated with light energy, when the intensity of the light energy is changed in ascending order, the surface layer starts photoemission with an energy of 2 eV or more, and includes calcium oxide, barium oxide, and strontium oxide. A plasma display panel, which is a solid solution of at least two of the above.
酸化マグネシウム微粒子は、気相酸化法で作製されたものである
請求項5に記載のプラズマディスプレイパネル。
The plasma display panel according to claim 5, wherein the magnesium oxide fine particles are produced by a gas phase oxidation method.
酸化マグネシウム微粒子は、酸化マグネシウム前駆体を700度以上の温度で焼成されてなる
請求項5に記載のプラズマディスプレイパネル。
The plasma display panel according to claim 5, wherein the magnesium oxide fine particles are obtained by firing a magnesium oxide precursor at a temperature of 700 ° C or higher.
表面層は、酸素分圧が0.025Pa以上の酸素雰囲気下で形成されたものである
請求項2または請求項4に記載のプラズマディスプレイパネル。
The plasma display panel according to claim 2 or 4, wherein the surface layer is formed in an oxygen atmosphere having an oxygen partial pressure of 0.025 Pa or more.
表面層は、酸素分圧が0.2Pa以上の酸素雰囲気下で形成されたものである
請求項1〜11のいずれかに記載のプラズマディスプレイパネル。
The plasma display panel according to any one of claims 1 to 11, wherein the surface layer is formed in an oxygen atmosphere having an oxygen partial pressure of 0.2 Pa or more.
表示電極が配設された第一基板に、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも1種以上を成膜してなる表面層を、酸素分圧が0.025Pa以上の酸素雰囲気下において形成する表面層形成工程と、
第一基板と第二基板とを、放電空間を介して、当該放電空間に表面層が臨む状態で封着する封着工程とを有し、
表面層形成工程では、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも2種以上の固溶体で前記表面層を形成する
プラズマディスプレイパネルの製造方法。
A surface layer formed by forming at least one of calcium oxide, barium oxide, and strontium oxide on the first substrate on which the display electrode is disposed is formed in an oxygen atmosphere having an oxygen partial pressure of 0.025 Pa or more. A surface layer forming step to be formed;
A sealing step of sealing the first substrate and the second substrate through the discharge space with the surface layer facing the discharge space;
In the surface layer forming step, the surface layer is formed of at least two kinds of solid solutions of calcium oxide, barium oxide, and strontium oxide. A method for manufacturing a plasma display panel.
表示電極が配設された第一基板に、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも1種以上を成膜してなる表面層を、酸素分圧が0.025Pa以上の酸素雰囲気下において形成する表面層形成工程と、
酸化マグネシウム微粒子を、表面層に配設する酸化マグネシウム微粒子配設工程と、
第一基板と第二基板とを放電空間を介して、放電空間に表面層が臨む状態で封着する封着工程とを有し、
表面層形成工程では、酸化カルシウム、酸化バリウム、酸化ストロンチウムの内の少なくとも2種以上の固溶体で前記表面層を形成する
プラズマディスプレイパネルの製造方法。
A surface layer formed by forming at least one of calcium oxide, barium oxide, and strontium oxide on the first substrate on which the display electrode is disposed is formed in an oxygen atmosphere having an oxygen partial pressure of 0.025 Pa or more. A surface layer forming step to be formed;
A magnesium oxide fine particle disposing step of disposing the magnesium oxide fine particles on the surface layer;
A sealing step of sealing the first substrate and the second substrate with the surface layer facing the discharge space through the discharge space;
In the surface layer forming step, the surface layer is formed of at least two kinds of solid solutions of calcium oxide, barium oxide, and strontium oxide. A method for manufacturing a plasma display panel.
酸化マグネシウム微粒子配設工程では、気相酸化法で作製した酸化マグネシウム微粒子を用いる
請求項14に記載のプラズマディスプレイパネルの製造方法。
The method for manufacturing a plasma display panel according to claim 14, wherein the magnesium oxide fine particle disposing step uses magnesium oxide fine particles produced by a gas phase oxidation method.
酸化マグネシウム微粒子配設工程では、酸化マグネシウム前駆体を700度以上の温度で焼成して作成した酸化マグネシウム微粒子を用いる
請求項14に記載のプラズマディスプレイパネルの製造方法。
The method for manufacturing a plasma display panel according to claim 14, wherein the magnesium oxide fine particle disposing step uses magnesium oxide fine particles prepared by firing a magnesium oxide precursor at a temperature of 700 ° C. or more.
表面層形成工程では、蒸着法、スパッタリング法、イオンプレーティング法の内の1種以上の方法で表面層を形成する
請求項13または請求項14に記載のプラズマディスプレイパネルの製造方法。
The method for manufacturing a plasma display panel according to claim 13 or 14, wherein in the surface layer forming step, the surface layer is formed by one or more of a vapor deposition method, a sputtering method, and an ion plating method.
表面層を、酸素分圧が0.2Pa以上の酸素雰囲気下で形成する
請求項13〜17のいずれかに記載のプラズマディスプレイパネルの製造方法。
The method for manufacturing a plasma display panel according to any one of claims 13 to 17, wherein the surface layer is formed in an oxygen atmosphere having an oxygen partial pressure of 0.2 Pa or more.
JP2008022803A 2006-04-28 2008-02-01 Plasma display panel and manufacturing method thereof Expired - Fee Related JP4476334B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008022803A JP4476334B2 (en) 2006-04-28 2008-02-01 Plasma display panel and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006125924 2006-04-28
JP2008022803A JP4476334B2 (en) 2006-04-28 2008-02-01 Plasma display panel and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007541568A Division JP4129288B2 (en) 2006-04-28 2007-04-27 Plasma display panel and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008112745A JP2008112745A (en) 2008-05-15
JP4476334B2 true JP4476334B2 (en) 2010-06-09

Family

ID=39445125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008022803A Expired - Fee Related JP4476334B2 (en) 2006-04-28 2008-02-01 Plasma display panel and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4476334B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218027A (en) 2008-03-10 2009-09-24 Panasonic Corp Plasma display panel
JP5007275B2 (en) * 2008-06-02 2012-08-22 パナソニック株式会社 Method for manufacturing plasma display panel
JP2010080389A (en) * 2008-09-29 2010-04-08 Panasonic Corp Plasma display panel
US8058805B2 (en) 2009-08-19 2011-11-15 Samsung Sdi Co., Ltd. Plasma display panel
JP2011171199A (en) * 2010-02-22 2011-09-01 Panasonic Corp Method of manufacturing plasma display panel
US20120326598A1 (en) * 2010-03-15 2012-12-27 Panasonic Corporation Plasma display panel
WO2011114662A1 (en) * 2010-03-17 2011-09-22 パナソニック株式会社 Plasma display panel
KR20130027008A (en) * 2010-03-26 2013-03-14 파나소닉 주식회사 Method for producing plasma display panel
JPWO2011118164A1 (en) * 2010-03-26 2013-07-04 パナソニック株式会社 Method for manufacturing plasma display panel
KR101196916B1 (en) 2010-03-26 2012-11-05 파나소닉 주식회사 Process for producing plasma display panel

Also Published As

Publication number Publication date
JP2008112745A (en) 2008-05-15

Similar Documents

Publication Publication Date Title
JP4129288B2 (en) Plasma display panel and manufacturing method thereof
JP4476334B2 (en) Plasma display panel and manufacturing method thereof
JP4148986B2 (en) Plasma display panel
JP4148982B2 (en) Plasma display panel
JP4659118B2 (en) Plasma display panel and manufacturing method thereof
JP4148983B2 (en) Plasma display panel
JP2009170191A (en) Plasma display panel and its manufacturing method
WO2011118152A1 (en) Manufacturing method for plasma display panel
KR101102721B1 (en) Plasma display panel
WO2011138870A1 (en) Plasma display panel
JP5028487B2 (en) Plasma display panel
JP2009301841A (en) Plasma display panel
WO2011118153A1 (en) Method of manufacture for plasma display panel
WO2011108230A1 (en) Plasma display panel
WO2010095343A1 (en) Plasma display panel
JP2009301865A (en) Plasma display panel
JP2013008508A (en) Plasma display panel
JP2013008507A (en) Plasma display panel
JP2011238382A (en) Plasma display panel and method for manufacturing the same
JP2011238381A (en) Plasma display panel
JP2009187942A (en) Plasma display panel, and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100309

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees