JP2007156544A - 情報処理システム、メモリ制御装置及びデータ転送制御方法 - Google Patents
情報処理システム、メモリ制御装置及びデータ転送制御方法 Download PDFInfo
- Publication number
- JP2007156544A JP2007156544A JP2005346892A JP2005346892A JP2007156544A JP 2007156544 A JP2007156544 A JP 2007156544A JP 2005346892 A JP2005346892 A JP 2005346892A JP 2005346892 A JP2005346892 A JP 2005346892A JP 2007156544 A JP2007156544 A JP 2007156544A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- memory
- processing means
- data length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Memory System (AREA)
Abstract
【解決手段】各処理部103、104からの要求に応じてメモリ106との間でのデータ転送を行う際に、各処理部から要求されるデータ長でのデータ転送をそれよりも小さい固定データ長単位に分割して行うとともに、一方の処理部に係るデータ転送は、固定データ長単位に分割されたデータ毎に他方の処理部に係る固定データ長でのデータ転送が可能な時間間隔を設けて行い、他方の処理部に係るデータ転送は、その時間間隔を含む空き時間に固定データ長単位に分割されたデータずつ行うようにして、一方の処理部に係るデータ転送中であっても他方の処理部に係るデータ転送を可能にし、容易にかつリアルタイム性等を破綻することなくデータ転送を行えるようにする。
【選択図】図1
Description
本発明に係るメモリ制御装置は、複数の処理手段と、当該複数の処理手段により共通に用いるメモリとの間で行うデータ転送を制御するメモリ制御装置であって、各処理手段から要求される所定のデータ長でのデータ転送を当該所定のデータ長よりも小さい固定データ長単位に分割し、上記複数の処理手段における第1の処理手段に係るデータ転送は、当該第1の処理手段より伝送レートの低い第2の処理手段の固定データ長でのデータ転送が可能な空き時間間隔を設けて固定データ長ずつデータ転送を行い、上記第2の処理手段に係るデータ転送は、上記空き時間間隔を含めた空き時間に固定データ長ずつデータ転送を行うように制御することを特徴とする。
本発明に係るメモリ制御装置は、共通に用いるメモリに対してアクセス要求を独立して行うことが可能な第1及び第2の処理手段に係るデータ転送を制御するメモリ制御装置であって、上記第1の処理手段から要求された所定のデータ長のデータ転送を当該所定のデータ長よりも小さい固定データ長単位に分割して上記メモリとのデータ転送を行う第1の転送制御手段と、上記第2の処理手段から要求された所定のデータ長のデータ転送を当該所定のデータ長よりも小さい固定データ長単位に分割して上記メモリとのデータ転送を行う第2の転送制御手段とを備え、上記第1の転送制御手段は、分割された固定データ長のデータを転送する度に上記第2の転送制御手段により固定データ長のデータを転送可能な時間間隔を設けることを特徴とする。
本発明に係るデータ転送制御方法は、複数の処理手段と、当該複数の処理手段により共通に用いるメモリとの間で行われるデータ転送の制御方法であって、各処理手段から要求された所定のデータ長でのデータ転送を当該所定のデータ長よりも小さい固定データ長単位に分割し、上記複数の処理手段における第1の処理手段に係るデータ転送を、当該第1の処理手段より伝送レートの低い第2の処理手段の固定データ長でのデータ転送が可能な空き時間間隔を設けて固定データ長ずつ行い、上記第2の処理手段に係るデータ転送を、上記空き時間間隔を含めた空き時間に固定データ長ずつ行うように制御することを特徴とする。
図1は、本発明の一実施形態による情報処理システムを適用した映像記録再生装置の構成例を示すブロック図である。
104 記録再生処理部
105 メモリコントローラ
106 メモリ
107 記録媒体
108、110 FIFO
109、111 シーケンサー
112 セレクタ部
Claims (10)
- メモリと、
上記メモリを共通に用い、当該メモリとの間でデータ転送を行う複数の処理手段と、
上記メモリと上記処理手段との間でのデータ転送を制御するメモリ制御手段とを備え、
上記メモリ制御手段は、各処理手段からの要求に応じて上記メモリとの間でのデータ転送を行う際に、各処理手段から要求されるデータ長でのデータ転送を当該データ長よりも小さい固定データ長単位に分割して行うとともに、上記複数の処理手段における第1の処理手段に係るデータ転送は、固定データ長単位に分割されたデータ毎に当該第1の処理手段とは異なる第2の処理手段に係る固定データ長でのデータ転送が可能な時間間隔を設けて行い、上記第2の処理手段に係るデータ転送は、上記時間間隔を含む上記第1の処理手段に係るデータ転送における空き時間に固定データ長単位に分割されたデータずつ行うことを特徴とする情報処理システム。 - 上記第1の処理手段は、上記第2の処理手段より伝送レートの高い処理手段であることを特徴とする請求項1記載の情報処理システム。
- 上記メモリはSDRAMであり、上記第1の処理手段のアクセスする領域と上記第2の処理手段のアクセスする領域とがそれぞれ異なるバンクに配置されることを特徴とする請求項1又は2記載の情報処理システム。
- 上記第1の処理手段が、映像信号処理を行うデバイスであることを特徴とする請求項1〜3の何れか1項に記載の情報処理システム。
- 複数の処理手段と、当該複数の処理手段により共通に用いるメモリとの間で行うデータ転送を制御するメモリ制御装置であって、
各処理手段から要求される所定のデータ長でのデータ転送を当該所定のデータ長よりも小さい固定データ長単位に分割し、上記複数の処理手段における第1の処理手段に係るデータ転送は、当該第1の処理手段より伝送レートの低い第2の処理手段の固定データ長でのデータ転送が可能な空き時間間隔を設けて固定データ長ずつデータ転送を行い、上記第2の処理手段に係るデータ転送は、上記空き時間間隔を含めた空き時間に固定データ長ずつデータ転送を行うように制御することを特徴とするメモリ制御装置。 - 共通に用いるメモリに対してアクセス要求を独立して行うことが可能な第1及び第2の処理手段に係るデータ転送を制御するメモリ制御装置であって、
上記第1の処理手段から要求された所定のデータ長のデータ転送を当該所定のデータ長よりも小さい固定データ長単位に分割して上記メモリとのデータ転送を行う第1の転送制御手段と、
上記第2の処理手段から要求された所定のデータ長のデータ転送を当該所定のデータ長よりも小さい固定データ長単位に分割して上記メモリとのデータ転送を行う第2の転送制御手段とを備え、
上記第1の転送制御手段は、分割された固定データ長のデータを転送する度に上記第2の転送制御手段により固定データ長のデータを転送可能な時間間隔を設けることを特徴とするメモリ制御装置。 - 上記第1の転送制御手段は、固定データ長のデータ転送が完了する度に上記第2の転送制御手段による固定データ長のデータ転送開始を許可する転送開始信号を上記第2の転送制御手段に出力することを特徴とする請求項6記載のメモリ制御装置。
- 上記第1の転送制御手段より出力された制御信号又は上記第2の転送制御手段より出力された制御信号を選択的に上記メモリに出力する選択手段をさらに備えることを特徴とする請求項6又は7記載のメモリ制御装置。
- 上記各処理手段から要求される所定のデータ長でのデータ転送を当該所定のデータ長よりも小さい固定データ長単位に分割する場合に、上記所定のデータ長が上記固定データ長で割り切れないとき端数のデータ長単位は、先頭の固定データ長に加算してデータ転送を行うことを特徴とする請求項5〜8の何れか1項に記載のメモリ制御装置。
- 複数の処理手段と、当該複数の処理手段により共通に用いるメモリとの間で行われるデータ転送の制御方法であって、
各処理手段から要求された所定のデータ長でのデータ転送を当該所定のデータ長よりも小さい固定データ長単位に分割し、
上記複数の処理手段における第1の処理手段に係るデータ転送を、当該第1の処理手段より伝送レートの低い第2の処理手段の固定データ長でのデータ転送が可能な空き時間間隔を設けて固定データ長ずつ行い、
上記第2の処理手段に係るデータ転送を、上記空き時間間隔を含めた空き時間に固定データ長ずつ行うように制御することを特徴とするデータ転送制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005346892A JP5037814B2 (ja) | 2005-11-30 | 2005-11-30 | メモリ制御装置及びメモリ制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005346892A JP5037814B2 (ja) | 2005-11-30 | 2005-11-30 | メモリ制御装置及びメモリ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007156544A true JP2007156544A (ja) | 2007-06-21 |
JP5037814B2 JP5037814B2 (ja) | 2012-10-03 |
Family
ID=38240872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005346892A Expired - Fee Related JP5037814B2 (ja) | 2005-11-30 | 2005-11-30 | メモリ制御装置及びメモリ制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5037814B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021060726A (ja) * | 2019-10-04 | 2021-04-15 | キヤノン株式会社 | データ処理システムおよびデータ処理システムの制御方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56152064A (en) * | 1980-04-23 | 1981-11-25 | Mitsubishi Electric Corp | Data transfer device |
JPH09297705A (ja) * | 1996-05-08 | 1997-11-18 | Sony Corp | メモリ制御方法 |
JPH11175392A (ja) * | 1997-10-09 | 1999-07-02 | St Microelectron Sa | ランダムアクセスメモリへの共用アクセスを制御する方法およびシステム |
JP2001296973A (ja) * | 2000-04-12 | 2001-10-26 | Fuji Xerox Co Ltd | 記憶装置のアクセスシステム及びアクセス方法 |
-
2005
- 2005-11-30 JP JP2005346892A patent/JP5037814B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56152064A (en) * | 1980-04-23 | 1981-11-25 | Mitsubishi Electric Corp | Data transfer device |
JPH09297705A (ja) * | 1996-05-08 | 1997-11-18 | Sony Corp | メモリ制御方法 |
JPH11175392A (ja) * | 1997-10-09 | 1999-07-02 | St Microelectron Sa | ランダムアクセスメモリへの共用アクセスを制御する方法およびシステム |
JP2001296973A (ja) * | 2000-04-12 | 2001-10-26 | Fuji Xerox Co Ltd | 記憶装置のアクセスシステム及びアクセス方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021060726A (ja) * | 2019-10-04 | 2021-04-15 | キヤノン株式会社 | データ処理システムおよびデータ処理システムの制御方法 |
JP7419010B2 (ja) | 2019-10-04 | 2024-01-22 | キヤノン株式会社 | データ処理システムおよびデータ処理システムの制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5037814B2 (ja) | 2012-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030088743A1 (en) | Mobile wireless communication device architectures and methods therefor | |
JP4408263B2 (ja) | データ転送システムおよびデータ転送方法 | |
JP2006318139A (ja) | データ転送装置、データ転送方法およびプログラム | |
JP2006268801A (ja) | メモリアクセス制御回路 | |
JP2009015832A (ja) | アクセス間調停回路、半導体装置およびアクセス間調停方法 | |
JP2006195714A (ja) | リソース管理装置 | |
JP2007249938A (ja) | Usbホストシステム、avデータ再生装置およびavデータ記録装置 | |
JP2007172254A (ja) | メモリ制御回路 | |
JP2010055246A (ja) | リクエスト調停装置及びリクエスト調停方法 | |
JP2007299237A (ja) | 情報転送装置及び情報転送方法 | |
JP5037814B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
EP2183663B1 (en) | Mass storage system with improved usage of buffer capacity | |
JP2008140065A (ja) | アクセス調停装置、アクセス調停方法、及び情報処理装置 | |
JP5115111B2 (ja) | 情報書き込み制御装置、情報書き込み制御方法、および、情報書き込み制御プログラム | |
JP2005063358A (ja) | 命令供給制御装置および半導体装置 | |
US20100146158A1 (en) | Data processing circuit | |
JP4023332B2 (ja) | 記録再生装置 | |
JP2008269348A (ja) | メモリ制御装置およびメモリ制御方法 | |
JPH11119922A (ja) | データ記憶システム及び冗長データ書き込み制御方法 | |
JP2004355792A (ja) | データ処理装置、データ処理方法、プログラム及びプログラム記録媒体 | |
JP2004086439A (ja) | データ記録・再生装置およびそのハード・ディスク・ドライブに対するデータ読み書き制御方法 | |
JPH07319840A (ja) | マルチcpu装置 | |
JP2007018266A (ja) | データ転送装置及びデータ転送方法 | |
JP2009169599A (ja) | バス装置 | |
JP2008299969A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120705 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5037814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |