JP2007156220A - Manufacturing method for display, display and electronic equipment - Google Patents

Manufacturing method for display, display and electronic equipment Download PDF

Info

Publication number
JP2007156220A
JP2007156220A JP2005353034A JP2005353034A JP2007156220A JP 2007156220 A JP2007156220 A JP 2007156220A JP 2005353034 A JP2005353034 A JP 2005353034A JP 2005353034 A JP2005353034 A JP 2005353034A JP 2007156220 A JP2007156220 A JP 2007156220A
Authority
JP
Japan
Prior art keywords
bank
film
functional liquid
liquid
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005353034A
Other languages
Japanese (ja)
Other versions
JP4424304B2 (en
Inventor
Akira Inagaki
顯 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005353034A priority Critical patent/JP4424304B2/en
Priority to TW095143443A priority patent/TW200732796A/en
Priority to KR1020060120352A priority patent/KR100833926B1/en
Priority to US11/566,817 priority patent/US7628667B2/en
Priority to CNB2006101647419A priority patent/CN100437265C/en
Publication of JP2007156220A publication Critical patent/JP2007156220A/en
Priority to US12/603,817 priority patent/US20100039606A1/en
Application granted granted Critical
Publication of JP4424304B2 publication Critical patent/JP4424304B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13394Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method for a display which has improved manufacturing efficiency, and also to provide the display and electronic equipment. <P>SOLUTION: A column spacer 57 can be formed by using a bank film 71 forming banks B1 and B2, so that neither a new material nor a new step is needed and the manufacturing efficiency can be improved. The column spacer 67 can be formed in a region where a TFT element 30 is formed, different from a display region where a pixel electrode 19 is present, so that transmission efficiency or reflection efficiency in the display region to light can be improved in addition to the effects. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、ディスプレイの製造方法、ディスプレイおよび電子機器に関する。   The present invention relates to a display manufacturing method, a display, and an electronic apparatus.

ディスプレイの薄型化に伴い、画面の大面積化に対する要求も高まり、対角40インチにも及ぶ大画面のディスプレイの需要が増えている。
薄型化されたディスプレイでは、例えば液晶ディスプレイのように、互いに対向するフラットな基板間で表示を制御する構造が多く取られている。液晶ディスプレイは、液晶の配向によって液晶を透過する光の偏光状態が異なることを利用して表示を行う。具体的には、基板間に封止された液晶を有し、基板の対向する面に設けられた電極に電圧を印加することによって、液晶の配向を制御する。ここで、対向する基板間距離は数μm〜数十μmであり、均一な表示のためにはその精度も0.05μm以下が要求される。
基板間距離は、球状あるいはファイバ状のスペーサによって決めることができる。しかし、これらのスペーサは移動し易く、基板に設けられた電極、配向膜等はスペーサによって傷をつけられ、それによって表示不良が生じる。
これらの問題を解決するために、樹脂によってカラム状のスペーサ、いわゆるカラムスペーサを形成し、基板間距離を制御する方法が知られている(例えば、特許文献1参照)。
With the thinning of the display, the demand for a large screen area is increasing, and the demand for a large-screen display having a diagonal size of 40 inches is increasing.
In a thin display, for example, a structure for controlling display between flat substrates facing each other, such as a liquid crystal display, is often used. The liquid crystal display performs display using the fact that the polarization state of light transmitted through the liquid crystal differs depending on the orientation of the liquid crystal. Specifically, the alignment of the liquid crystal is controlled by applying a voltage to electrodes provided on opposite surfaces of the substrate having liquid crystal sealed between the substrates. Here, the distance between the opposing substrates is several μm to several tens of μm, and the accuracy is required to be 0.05 μm or less for uniform display.
The distance between the substrates can be determined by a spherical or fiber spacer. However, these spacers are easy to move, and the electrodes, alignment films, and the like provided on the substrate are damaged by the spacers, thereby causing display defects.
In order to solve these problems, a method is known in which column-shaped spacers, so-called column spacers, are formed of resin, and the distance between the substrates is controlled (see, for example, Patent Document 1).

特開平11−287983号公報(第7項、4図、段落番号[0037])Japanese Patent Laid-Open No. 11-287983 (Section 7, FIG. 4, paragraph number [0037])

しかしながら、球状あるいはファイバ状のスペーサに替えて、カラムスペーサによって基板間距離を制御するにあたっても、新たな材料および工程が必要となり、製造効率が低下する。   However, when the distance between the substrates is controlled by the column spacer instead of the spherical or fiber-like spacer, a new material and process are required, and the manufacturing efficiency is lowered.

本発明の目的は、製造効率の向上したディスプレイの製造方法、ディスプレイおよび電子機器を提供することにある。   An object of the present invention is to provide a display manufacturing method, a display, and an electronic apparatus with improved manufacturing efficiency.

本発明のディスプレイの製造方法は、スイッチング素子基板と前記スイッチング素子基板に対向する対向基板との距離を制御するカラムスペーサを備えたディスプレイの製造方法であって、前記スイッチング素子基板上にバンク膜を形成するバンク膜形成工程と、前記バンク膜を選択的にエッチングしてバンクを形成する凹部形成工程と、前記バンク膜を選択的にエッチングして前記カラムスペーサを形成するスペーサ形成工程と、機能液を前記バンク間の凹部に配置する機能液配置工程とを含むことを特徴とする。   A display manufacturing method according to the present invention is a display manufacturing method including a column spacer for controlling a distance between a switching element substrate and a counter substrate facing the switching element substrate, wherein a bank film is formed on the switching element substrate. Forming a bank film; forming a bank by selectively etching the bank film; forming a column spacer by selectively etching the bank film; And a functional liquid disposing step of disposing in a recess between the banks.

この発明によれば、バンクが形成されるバンク膜を利用してカラムスペーサも形成するので、新たな材料および工程が不要になり、製造効率が向上する。   According to the present invention, since the column spacer is also formed using the bank film in which the bank is formed, new materials and processes are not required, and the manufacturing efficiency is improved.

本発明では、前記カラムスペーサをスイッチング素子の形成された領域上に形成するのが好ましい。
この発明では、カラムスペーサが、表示領域とは別の領域であるスイッチング素子の形成された領域に形成されているので、前述の効果に加えて、表示領域における光の透過効率が向上する。
In the present invention, the column spacer is preferably formed on a region where the switching element is formed.
In the present invention, since the column spacer is formed in the region where the switching element is formed, which is a region different from the display region, the light transmission efficiency in the display region is improved in addition to the above effect.

本発明では、前記バンクで仕切られた所定の位置に機能液を配置して、ソース電極もしくはドレイン電極の少なくとも一方を形成するのが好ましい。
この発明では、ソース電極もしくはドレイン電極の少なくとも一方を形成する機能液を配置する位置を仕切るバンクが、カラムスペーサをも兼ねているので、スイッチング素子を製造効率よく形成できる。
In the present invention, it is preferable that the functional liquid is disposed at a predetermined position partitioned by the bank to form at least one of the source electrode or the drain electrode.
In this invention, since the bank which partitions the position where the functional liquid for forming at least one of the source electrode and the drain electrode is arranged also serves as the column spacer, the switching element can be formed with high manufacturing efficiency.

本発明のディスプレイは、機能液配置のためのバンクを備えたスイッチング素子基板と、前記スイッチング素子基板に対向する対向基板と、前記スイッチング素子基板と前記対向基板との間にカラムスペーサを備え、前記バンクの一部が前記カラムスペーサを兼ねていることを特徴とする。   The display of the present invention comprises a switching element substrate having a bank for functional liquid arrangement, a counter substrate facing the switching element substrate, a column spacer between the switching element substrate and the counter substrate, A part of the bank also serves as the column spacer.

この発明によれば、前述の効果を達成できるディスプレイを提供できる。   According to the present invention, a display that can achieve the above-described effects can be provided.

本発明では、前記カラムスペーサは、前記スイッチング素子が形成された領域上に形成されているのが好ましい。
この発明では、前述の効果を達成できるディスプレイを提供できる。
In the present invention, the column spacer is preferably formed on a region where the switching element is formed.
The present invention can provide a display that can achieve the above-described effects.

本発明では、前記バンクで仕切られた所定の位置にソース電極もしくはドレイン電極の少なくとも一方が形成されているのが好ましい。
この発明では、前述の効果を達成できるディスプレイを提供できる。
In the present invention, it is preferable that at least one of a source electrode and a drain electrode is formed at a predetermined position partitioned by the bank.
The present invention can provide a display that can achieve the above-described effects.

本発明の電子機器は、前記ディスプレイを備えていることを特徴とする。
この発明によれば、前述の効果を達成できる電子機器を提供できる。
An electronic apparatus according to the present invention includes the display.
According to the present invention, an electronic device that can achieve the above-described effects can be provided.

以下、本発明の実施形態を図面に基づいて説明する。
(第1実施形態)
図1は、本実施形態におけるディスプレイである液晶表示装置100の概略平面図であり、図2は図1のH−H’線に沿う概略断面図である。
液晶表示装置100は、スイッチング素子としてTFT(Thin Film Transistor)素子30を備えている。
なお、以下の説明に用いる各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺が異なる。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a schematic plan view of a liquid crystal display device 100 which is a display in the present embodiment, and FIG. 2 is a schematic cross-sectional view taken along the line HH ′ of FIG.
The liquid crystal display device 100 includes a TFT (Thin Film Transistor) element 30 as a switching element.
In each drawing used for the following description, each layer and each member have different scales so that each layer and each member can be recognized on the drawing.

図1および図2において、液晶表示装置100は、TFT素子30がアレイ状に設けられたスイッチング素子基板としてのTFTアレイ基板10と対向基板20とを備えている。これらの基板は、光硬化性の封止材であるシール材52によって貼り合わされている。シール材52は、TFTアレイ基板10と対向基板20との間で、枠状に形成されている。そして、このシール材52によって囲まれた領域内に液晶50が封入、保持されている。   1 and 2, the liquid crystal display device 100 includes a TFT array substrate 10 as a switching element substrate on which TFT elements 30 are provided in an array, and a counter substrate 20. These substrates are bonded together by a sealing material 52 which is a photo-curable sealing material. The sealing material 52 is formed in a frame shape between the TFT array substrate 10 and the counter substrate 20. The liquid crystal 50 is sealed and held in a region surrounded by the sealing material 52.

図1において、シール材52の内側には、遮光性材料からなる見切り53が形成されている。見切り53の内側の領域が実際の画像表示領域203である。
また、シール材52の外側の領域には、データ線駆動回路201及び実装端子202がTFTアレイ基板10の一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路204が形成されている。TFTアレイ基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路204を接続するための複数の配線205が設けられている。また、対向基板20のコーナ部には、TFTアレイ基板10と対向基板20に設けられた対向電極121との間で電気的導通を取るための基板間導通材206が配設されている。
In FIG. 1, a parting 53 made of a light shielding material is formed inside the sealing material 52. An area inside the parting line 53 is an actual image display area 203.
A data line driving circuit 201 and a mounting terminal 202 are formed along one side of the TFT array substrate 10 in a region outside the sealing material 52, and the scanning line driving circuit is formed along two sides adjacent to the one side. 204 is formed. On the remaining side of the TFT array substrate 10, a plurality of wirings 205 for connecting the scanning line driving circuits 204 provided on both sides of the image display area are provided. In addition, an inter-substrate conductive material 206 for providing electrical continuity between the TFT array substrate 10 and the counter electrode 121 provided on the counter substrate 20 is disposed at a corner portion of the counter substrate 20.

なお、データ線駆動回路201及び走査線駆動回路204をTFTアレイ基板10の上に形成する代わりに、駆動用LSIが実装されたTAB(Tape Automated Bonding)基板とTFTアレイ基板10の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。
また、液晶表示装置100においては、動作モード、すなわち、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード等の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置される(図示省略)。
Instead of forming the data line driving circuit 201 and the scanning line driving circuit 204 on the TFT array substrate 10, they are formed on the TAB (Tape Automated Bonding) substrate on which the driving LSI is mounted and the peripheral portion of the TFT array substrate 10. The terminal group thus formed may be electrically and mechanically connected via an anisotropic conductive film.
Further, in the liquid crystal display device 100, the phase difference depends on the operation mode, that is, the operation mode such as the TN (Twisted Nematic) mode, the STN (Super Twisted Nematic) mode, or the normally white mode / normally black mode. A plate, a polarizing plate and the like are arranged in a predetermined direction (not shown).

図3には、液晶表示装置100の等価回路図が示されている。
図1に示した画像表示領域203には、図3に示すように複数の画素100Aがマトリクス状に構成されているとともに、これらの画素100Aの各々には、TFT素子30が形成されている。そして、TFT素子30に、画素信号S1、S2、…、Snを送るデータ線6AがTFT素子30のソースに電気的に接続されている。画素信号S1、S2、…、Snは、この順に送られてもよく、相隣接する複数のデータ線6A同士に対して、グループ毎に送られてもよい。また、TFT素子30のゲートには走査線3Aが電気的に接続されている。そして、所定のタイミングで、走査線3Aにパルス的に走査信号G1、G2、…、Gmがこの順に印加されるように構成されている。
FIG. 3 shows an equivalent circuit diagram of the liquid crystal display device 100.
In the image display area 203 shown in FIG. 1, a plurality of pixels 100A are arranged in a matrix as shown in FIG. 3, and a TFT element 30 is formed in each of these pixels 100A. A data line 6A for sending pixel signals S1, S2,... Sn to the TFT element 30 is electrically connected to the source of the TFT element 30. Pixel signals S1, S2,..., Sn may be sent in this order, or may be sent for each group to a plurality of adjacent data lines 6A. The scanning line 3 </ b> A is electrically connected to the gate of the TFT element 30. The scanning signals G1, G2,..., Gm are applied in this order in a pulsed manner to the scanning line 3A at a predetermined timing.

画素電極19は、TFT素子30のドレインに電気的に接続されており、TFT素子30を一定時間だけオン状態とすることにより、データ線6Aから送られる画素信号S1、S2、…、Snを各画素に所定のタイミングで書き込む。このようにして画素電極19を介して液晶50に書き込まれた所定レベルの画素信号S1、S2、…、Snは、図2に示す対向電極121との間で一定時間保持される。なお、保持された画素信号S1、S2、…、Snがリークするのを防ぐために、画素電極19と対向電極121との間に形成される液晶容量と並列に蓄積容量60が付加されている。例えば、画素電極19と対向電極121との間の電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量60により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置100を実現することができる。   The pixel electrode 19 is electrically connected to the drain of the TFT element 30, and by turning on the TFT element 30 for a predetermined time, the pixel signals S1, S2,. Write to the pixel at a predetermined timing. The pixel signals S1, S2,..., Sn written in the liquid crystal 50 through the pixel electrode 19 in this way are held for a certain period of time with the counter electrode 121 shown in FIG. In order to prevent the held pixel signals S1, S2,..., Sn from leaking, a storage capacitor 60 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 19 and the counter electrode 121. For example, the voltage between the pixel electrode 19 and the counter electrode 121 is held by the storage capacitor 60 for a time that is three orders of magnitude longer than the time when the source voltage is applied. Thereby, the charge retention characteristics are improved, and the liquid crystal display device 100 with a high contrast ratio can be realized.

図4は、液晶表示装置100の部分拡大断面図である。
液晶表示装置100は、カラー表示を行うために対向基板20にカラーフィルタ13を備えている。図3で示した各画素電極19に対応する領域に、赤色フィルタ13A、緑色フィルタ13B、青色フィルタ13Cのカラーフィルタがその保護膜18とともに形成されている。また、赤色フィルタ13Aと緑色フィルタ13Bと青色フィルタ13Cとの間には、ブラックマトリックス9が形成されている。
FIG. 4 is a partial enlarged cross-sectional view of the liquid crystal display device 100.
The liquid crystal display device 100 includes a color filter 13 on the counter substrate 20 in order to perform color display. In the region corresponding to each pixel electrode 19 shown in FIG. 3, the color filters of the red filter 13 </ b> A, the green filter 13 </ b> B, and the blue filter 13 </ b> C are formed together with the protective film 18. A black matrix 9 is formed between the red filter 13A, the green filter 13B, and the blue filter 13C.

カラーフィルタ13の保護膜18の上には対向電極121が形成され、対向電極121の上には配向膜162が形成されている。また、対向基板20のカラーフィルタ13が形成された面の反対面は、偏光板175を備えている。   A counter electrode 121 is formed on the protective film 18 of the color filter 13, and an alignment film 162 is formed on the counter electrode 121. The opposite surface of the counter substrate 20 on which the color filter 13 is formed is provided with a polarizing plate 175.

TFTアレイ基板10は、透明性を有するガラス基板170と、ガラス基板170の上に形成されたTFT素子30と、ガラス基板170とTFT素子30の上に形成された配向膜172等で構成されている。また、ガラス基板170のTFT素子30が形成された面の反対面は、偏光板176を備えている。   The TFT array substrate 10 includes a transparent glass substrate 170, a TFT element 30 formed on the glass substrate 170, an alignment film 172 formed on the glass substrate 170 and the TFT element 30, and the like. Yes. Further, a surface of the glass substrate 170 opposite to the surface on which the TFT element 30 is formed is provided with a polarizing plate 176.

TFTアレイ基板10と対向基板20との基板間距離は、カラムスペーサ67によって制御されている。ここで、カラムスペーサ67は、TFT素子30が形成された領域上に形成されている。   The inter-substrate distance between the TFT array substrate 10 and the counter substrate 20 is controlled by a column spacer 67. Here, the column spacer 67 is formed on the region where the TFT element 30 is formed.

図5は、TFTアレイ基板10のTFT素子30を1個含む部分を示した拡大平面図である。また、図6(a)は、TFT素子30付近の拡大断面図であり、図6(b)は、ゲート配線12とソース配線16とが平面的に交差する部分の拡大断面図である。   FIG. 5 is an enlarged plan view showing a portion including one TFT element 30 of the TFT array substrate 10. 6A is an enlarged cross-sectional view of the vicinity of the TFT element 30, and FIG. 6B is an enlarged cross-sectional view of a portion where the gate wiring 12 and the source wiring 16 intersect in a plane.

図5に示すように、TFT素子30を有するTFTアレイ基板10上には、ゲート配線12と、ソース配線16と、ドレイン電極14と、ゲート電極11と、ドレイン電極14に電気的に接続された画素電極19と、カラムスペーサ67とが形成されている。
ゲート配線12はX軸方向に延びるように形成され、その一部がY軸方向に延びるように形成されている。そして、Y軸方向に伸びるゲート配線12の一部がゲート電極11として用いられている。なお、ゲート電極11の幅はゲート配線12の幅よりも狭くなっている。また、Y軸方向に伸びるように形成されたソース配線16の一部はX軸方向に延びるように形成されており、このソース配線16の一部がソース電極17として用いられている。
As shown in FIG. 5, on the TFT array substrate 10 having the TFT elements 30, the gate wiring 12, the source wiring 16, the drain electrode 14, the gate electrode 11, and the drain electrode 14 are electrically connected. A pixel electrode 19 and a column spacer 67 are formed.
The gate wiring 12 is formed to extend in the X-axis direction, and a part thereof is formed to extend in the Y-axis direction. A part of the gate wiring 12 extending in the Y-axis direction is used as the gate electrode 11. Note that the width of the gate electrode 11 is narrower than the width of the gate wiring 12. A part of the source wiring 16 formed to extend in the Y-axis direction is formed to extend in the X-axis direction, and a part of the source wiring 16 is used as the source electrode 17.

図6(a)および(b)に示すように、ゲート配線12及びゲート電極11は、ガラス基板170の上に設けられたバンクBの間に形成されている。ゲート配線12及びゲート電極11並びにバンクBは、SiNxからなる絶縁膜28に覆われており、絶縁膜28の上に、アモルファスシリコン(a−Si)層からなる半導体層である活性層63と、ソース配線16と、ソース電極17と、ドレイン電極14と、バンクB1とが形成されている。   As shown in FIGS. 6A and 6B, the gate wiring 12 and the gate electrode 11 are formed between the banks B provided on the glass substrate 170. The gate wiring 12, the gate electrode 11, and the bank B are covered with an insulating film 28 made of SiNx, and an active layer 63 that is a semiconductor layer made of an amorphous silicon (a-Si) layer on the insulating film 28; A source line 16, a source electrode 17, a drain electrode 14, and a bank B1 are formed.

図6(a)において、活性層63は、概ねゲート電極11に対向する位置に設けられており、活性層63のゲート電極11に対向する部分がチャネル領域とされている。活性層63上には、オーミック接合を得るための例えばn+型a−Si層からなる接合層64A,64Bが積層されており、ソース電極17は接合層64Aを介して、ドレイン電極14は接合層64Bを介して、活性層63と接合されている。ソース電極17及び接合層64Aと、ドレイン電極14及び接合層64Bとは、活性層63上に設けられたカラムスペーサ67によって、互いに絶縁されている。カラムスペーサ67は、ガラス基板170とは反対方向に突き出しており、図4に示した対向基板20との間の基板間距離を制御する。   In FIG. 6A, the active layer 63 is provided substantially at a position facing the gate electrode 11, and a portion of the active layer 63 facing the gate electrode 11 is a channel region. On the active layer 63, bonding layers 64A and 64B made of, for example, n + -type a-Si layers for obtaining an ohmic junction are stacked. The source electrode 17 is connected to the bonding layer 64A, and the drain electrode 14 is connected to the bonding layer. The active layer 63 is joined via 64B. The source electrode 17 and the bonding layer 64A, and the drain electrode 14 and the bonding layer 64B are insulated from each other by a column spacer 67 provided on the active layer 63. The column spacer 67 protrudes in the opposite direction to the glass substrate 170, and controls the inter-substrate distance between the counter substrate 20 shown in FIG.

図6(a)および(b)において、ゲート配線12は、絶縁膜28によって、ソース配線16と絶縁されており、ゲート電極11は、絶縁膜28によって、ソース電極17及びドレイン電極14と絶縁されている。ソース配線16と、ソース電極17と、ドレイン電極14とは、絶縁膜29で覆われている。絶縁膜29のドレイン電極14を覆う部分には、コンタクトホールが形成されており、コンタクトホールを介してドレイン電極14と接続するITO(Indium Tin Oxide)からなる画素電極19が、絶縁膜29の上面に形成されている。   6A and 6B, the gate wiring 12 is insulated from the source wiring 16 by the insulating film 28, and the gate electrode 11 is insulated from the source electrode 17 and the drain electrode 14 by the insulating film 28. ing. The source wiring 16, the source electrode 17, and the drain electrode 14 are covered with an insulating film 29. A contact hole is formed in a portion of the insulating film 29 covering the drain electrode 14, and the pixel electrode 19 made of ITO (Indium Tin Oxide) connected to the drain electrode 14 through the contact hole is formed on the upper surface of the insulating film 29. Is formed.

以下に、TFT素子30のゲート配線12の配線パターンを形成する過程について説明する。
本実施形態における配線パターンの形成方法では、ガラス基板170上に薄膜形成領域を囲むようにバンクBを形成し、配線パターン形成用機能液40をバンクBに囲まれた凹部に配置し、ガラス基板170上に配線膜を形成することで、配線パターンを形成する。ここで、機能液40の配置は、液滴を吐出する液滴吐出法で行うことができる。
Hereinafter, a process of forming a wiring pattern of the gate wiring 12 of the TFT element 30 will be described.
In the method for forming a wiring pattern in the present embodiment, the bank B is formed on the glass substrate 170 so as to surround the thin film formation region, the wiring pattern forming functional liquid 40 is disposed in the recess surrounded by the bank B, and the glass substrate A wiring film is formed on 170 to form a wiring pattern. Here, the functional liquid 40 can be arranged by a droplet discharge method for discharging droplets.

まず、使用する機能液40について説明する。液体材料である機能液40は導電性微粒子を分散媒に分散した分散液からなるものである。本実施形態では、導電性微粒子として、例えば、金、銀、銅、アルミニウム、パラジウム、及びニッケルのうちの少なくともいずれか1つを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。これらの導電性微粒子は分散性を向上させるために表面に有機物などをコーティングして使うこともできる。
導電性微粒子の粒径は1nm以上0.1μm以下であることが好ましい。1nm以上では導電性微粒子に対するコーティング剤の体積比が小さくなり、得られる膜中の有機物の割合を抑えられる。また、0.1μm以下であれば、液滴吐出法で使用する液滴吐出ヘッドの吐出ノズルに目詰まりが生じる恐れがない。
First, the functional liquid 40 to be used will be described. The functional liquid 40 that is a liquid material is made of a dispersion liquid in which conductive fine particles are dispersed in a dispersion medium. In the present embodiment, as the conductive fine particles, for example, metal oxides containing at least one of gold, silver, copper, aluminum, palladium, and nickel, these oxides, conductive polymers, Superconductor fine particles are used. These conductive fine particles can be used by coating the surface with an organic substance or the like in order to improve dispersibility.
The particle diameter of the conductive fine particles is preferably 1 nm or more and 0.1 μm or less. When the thickness is 1 nm or more, the volume ratio of the coating agent to the conductive fine particles becomes small, and the ratio of the organic matter in the obtained film can be suppressed. Moreover, if it is 0.1 micrometer or less, there is no possibility that clogging will occur in the discharge nozzle of the droplet discharge head used in the droplet discharge method.

分散媒としては、上記の導電性微粒子を分散できるもので凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。   The dispersion medium is not particularly limited as long as it can disperse the conductive fine particles and does not cause aggregation. For example, in addition to water, alcohols such as methanol, ethanol, propanol, butanol, n-heptane, n-octane, decane, dodecane, tetradecane, toluene, xylene, cymene, durene, indene, dipentene, tetrahydronaphthalene, decahydro Hydrocarbon compounds such as naphthalene and cyclohexylbenzene, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol methyl ethyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, 1,2-dimethoxyethane, bis (2- Methoxyethyl) ether, ether compounds such as p-dioxane, propylene carbonate, γ- Butyrolactone, N- methyl-2-pyrrolidone, dimethylformamide, dimethyl sulfoxide, can be exemplified polar compounds such as cyclohexanone. Of these, water, alcohols, hydrocarbon compounds, and ether compounds are preferable and more preferable dispersion media in terms of fine particle dispersibility, dispersion stability, and ease of application to the droplet discharge method. Examples thereof include water and hydrocarbon compounds.

上記導電性微粒子の分散液の表面張力は0.02N/m以上0.07N/m以下の範囲内であることが好ましい。液滴吐出法により機能液40を吐出する際、表面張力が0.02N/m以上であると、機能液40のノズル面に対する濡れ性が減少し、液滴の飛行曲りが生じにくくなり、0.07N/m以下では、ノズル先端でのメニスカスの形状が安定し、吐出量や吐出タイミングの制御が容易になる。
表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、機能液40の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
The surface tension of the conductive fine particle dispersion is preferably in the range of 0.02 N / m to 0.07 N / m. When the functional liquid 40 is ejected by the liquid droplet ejection method, if the surface tension is 0.02 N / m or more, the wettability of the functional liquid 40 to the nozzle surface is reduced, and the flying of the liquid droplet is less likely to occur. When the pressure is 0.07 N / m or less, the shape of the meniscus at the nozzle tip is stable, and the discharge amount and discharge timing can be easily controlled.
In order to adjust the surface tension, a small amount of a surface tension regulator such as a fluorine-based, silicone-based, or nonionic-based material may be added to the dispersion within a range that does not significantly reduce the contact angle with the substrate. The nonionic surface tension modifier improves the wettability of the functional liquid 40 to the substrate, improves the leveling property of the film, and helps prevent the occurrence of fine irregularities in the film. The surface tension modifier may contain an organic compound such as alcohol, ether, ester, or ketone, if necessary.

上記分散液の粘度は1mPa・s以上50mPa・s以下であることが好ましい。液滴吐出法を用いて機能液を液滴として吐出する際、粘度が1mPa・s以上の場合にはノズル周辺部が機能液の流出により汚染されにくく、また粘度が50mPa・s以下の場合は、ノズル孔での目詰まり頻度が低くなり、円滑な液滴の吐出が容易となる。   The viscosity of the dispersion is preferably 1 mPa · s to 50 mPa · s. When discharging the functional liquid as droplets using the droplet discharge method, if the viscosity is 1 mPa · s or more, the nozzle periphery is not easily contaminated by the outflow of the functional liquid, and if the viscosity is 50 mPa · s or less The frequency of clogging in the nozzle holes is reduced, and smooth droplet discharge is facilitated.

図7は、本実施形態における配線パターンの形成方法の一例を示すフローチャートである。
ステップS1は、ガラス基板170上にバンクBを形成するためのバンク膜31を形成するバンク膜形成工程であり、次のステップS2は、バンク膜31の表面に撥液性を付与する撥液化処理工程であり、次のステップS3は、ゲート配線12のパターンの形状に応じてバンク膜31をエッチングしてバンクBを形成する凹部形成工程である。また、次のステップS4は、撥液性を付与されたバンクB間の凹部に機能液40を配置する機能液配置工程であり、次のステップS5は、機能液40の液体成分の少なくとも一部を除去する中間乾燥工程であり、次のステップS6は、機能液40に含まれる導電性微粒子が有機銀化合物の場合、導電性を得るために熱処理を行う焼成工程である。
FIG. 7 is a flowchart showing an example of a wiring pattern forming method in the present embodiment.
Step S1 is a bank film forming process for forming the bank film 31 for forming the bank B on the glass substrate 170, and the next step S2 is a liquid repellency treatment for imparting liquid repellency to the surface of the bank film 31. The next step S3 is a recess forming process in which the bank B 31 is formed by etching the bank film 31 in accordance with the pattern shape of the gate wiring 12. Further, the next step S4 is a functional liquid disposing step of disposing the functional liquid 40 in the recesses between the banks B to which liquid repellency is imparted, and the next step S5 is at least a part of the liquid components of the functional liquid 40. Step S6 is a baking step in which heat treatment is performed to obtain conductivity when the conductive fine particles contained in the functional liquid 40 are organic silver compounds.

以下、各ステップ毎にゲート配線12の形成過程を詳細に説明する。
図8は、ゲート配線12を形成する手順の一例を示す模式断面図である。
最初に、ステップS1のバンク膜形成工程について説明する。
図8(a)において、バンク膜31の形成材料を塗布する前に、表面改質処理としてガラス基板170に対してHMDS処理が施される。HMDS処理は、ヘキサメチルジシラサン((CH33SiNHSi(CH33)を蒸気状にして塗布する処理である。これにより、バンク膜31とガラス基板170との密着性を向上させる密着層であるHMDS層32がガラス基板170上に形成される。
Hereinafter, the formation process of the gate wiring 12 will be described in detail for each step.
FIG. 8 is a schematic cross-sectional view showing an example of a procedure for forming the gate wiring 12.
First, the bank film forming process in step S1 will be described.
In FIG. 8A, before the formation material of the bank film 31 is applied, the glass substrate 170 is subjected to HMDS treatment as a surface modification treatment. The HMDS treatment is a treatment in which hexamethyldisilazane ((CH 3 ) 3 SiNHSi (CH 3 ) 3 ) is applied in a vapor state. Thereby, the HMDS layer 32 which is an adhesion layer for improving the adhesion between the bank film 31 and the glass substrate 170 is formed on the glass substrate 170.

バンク膜31から形成されるバンクBは仕切部材として機能する部材であり、バンクBの形成はフォトリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、バンク膜31の形成材料を塗布する。
ガラス基板170のHMDS層32の上にバンクBの高さに合わせてバンク膜31の形成材料が塗布されて、図8(a)に示すバンク膜31が形成される。
The bank B formed from the bank film 31 is a member that functions as a partition member, and the bank B can be formed by any method such as a photolithography method or a printing method. For example, when the photolithography method is used, the material for forming the bank film 31 is applied by a predetermined method such as spin coating, spray coating, roll coating, die coating, dip coating, or the like.
A material for forming the bank film 31 is applied on the HMDS layer 32 of the glass substrate 170 in accordance with the height of the bank B, thereby forming the bank film 31 shown in FIG.

バンク膜31の形成材料として、機能液40に対して親液性を有する材料が用いられる。機能液40に対して親液性を有する材料としては、例えば、ポリシラザン、ポリシロキサン、シロキサン系レジスト、ポリシラン系レジスト等の骨格にケイ素を含む高分子無機材料や感光性無機材料、シリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマー、ポリアリールエーテルのうちいずれかを含むスピンオングラス膜、ダイヤモンド膜、及びフッ素化アモルファス炭素膜、などが挙げられる。さらに、機能液40に対して親液性を有するバンク膜31の形成材料として、例えば、エアロゲル、多孔質シリカ、などを用いてもよい。   As a material for forming the bank film 31, a material having lyophilicity with respect to the functional liquid 40 is used. Examples of the material having lyophilicity with respect to the functional liquid 40 include, for example, polysilazane, polysiloxane, siloxane-based resist, polysilane-based resist and the like, a polymer inorganic material containing silicon in the skeleton, a photosensitive inorganic material, silica glass, alkyl Examples thereof include a siloxane polymer, an alkyl silsesquioxane polymer, a hydrogenated alkyl silsesquioxane polymer, a spin-on-glass film containing any of polyaryl ethers, a diamond film, and a fluorinated amorphous carbon film. Furthermore, as a material for forming the bank film 31 having lyophilicity with respect to the functional liquid 40, for example, airgel, porous silica, or the like may be used.

また、バンク膜31の形成材料として、有機質の材料を用いることもできる。例えば、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、フェノール樹脂、メラミン樹脂等の高分子材料を用いることが可能である。   Further, an organic material can be used as a material for forming the bank film 31. For example, a polymer material such as an acrylic resin, a polyimide resin, an olefin resin, a phenol resin, or a melamine resin can be used.

バンク膜31の形成材料の親液性の程度は、機能液40のバンク膜31に対する接触角が40°未満であることが好ましい。機能液のバンク膜31に対する接触角が40°未満であれば、後述する凹部34の側面36は機能液40に対する接触角が40°未満となり、滴下された機能液40は凹部34に濡れ広がり易くなる。   The degree of lyophilicity of the material for forming the bank film 31 is preferably such that the contact angle of the functional liquid 40 with respect to the bank film 31 is less than 40 °. If the contact angle of the functional liquid with respect to the bank film 31 is less than 40 °, the side surface 36 of the concave portion 34 described later has a contact angle with respect to the functional liquid 40 of less than 40 °, and the dropped functional liquid 40 easily spreads into the concave portion 34. Become.

次に、ステップS2の撥液化処理工程について説明する。撥液化処理工程では、バンク膜31に対して撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、四フッ化炭素(テトラフルオロメタン)を処理ガスとするプラズマ処理法(CF4プラズマ処理法)を採用する。CF4プラズマ処理の条件は、例えばプラズマパワーが50〜1000W、4フッ化炭素ガス流量が50〜100mL/min、プラズマ放電電極に対する基体搬送速度が0.5〜1020mm/sec、基体温度が70〜90℃とされる。なお、処理ガスとしては、テトラフルオロメタンに限らず、他のフルオロカーボン系のガス、または、SF6やSF5CF3などのガスも用いることができる。 Next, the lyophobic treatment process in step S2 will be described. In the liquid repellency treatment step, the bank film 31 is subjected to a liquid repellency treatment to impart liquid repellency to the surface. As the liquid repellent treatment, a plasma treatment method (CF 4 plasma treatment method) using carbon tetrafluoride (tetrafluoromethane) as a treatment gas is employed. The conditions of the CF 4 plasma treatment are, for example, a plasma power of 50 to 1000 W, a carbon tetrafluoride gas flow rate of 50 to 100 mL / min, a substrate transport speed to the plasma discharge electrode of 0.5 to 1020 mm / sec, and a substrate temperature of 70 to 90 ° C. The processing gas is not limited to tetrafluoromethane, and other fluorocarbon-based gases or gases such as SF 6 and SF 5 CF 3 can also be used.

このような撥液化処理を行うことにより、図8(b)に示したように、バンク膜31の表面には、これを構成する樹脂中にフッ素基が導入された撥液処理層37が形成され、機能液に対して高い撥液性が付与される。撥液処理層37の撥液性の程度は、機能液40の接触角が40°以上であることが好ましい。接触角が40°以上の場合、バンクBの上面に機能液40が残存し難くなる。したがって、滴下された機能液40はバンクBの上面から、後述する凹部34に入り易くなる。   By performing such a liquid repellent treatment, as shown in FIG. 8B, a liquid repellent treatment layer 37 in which fluorine groups are introduced into the resin constituting the bank film 31 is formed on the surface of the bank film 31. Thus, high liquid repellency is imparted to the functional liquid. The degree of liquid repellency of the liquid repellent treatment layer 37 is preferably such that the contact angle of the functional liquid 40 is 40 ° or more. When the contact angle is 40 ° or more, the functional liquid 40 hardly remains on the upper surface of the bank B. Therefore, the dropped functional liquid 40 is likely to enter the recess 34 described later from the upper surface of the bank B.

次に、ステップS3の凹部形成工程について説明する。凹部形成工程では、フォトリソグラフィ法を用いて、バンク膜31の一部を取り除き、バンクBに囲まれた凹部34を形成する。最初に、ステップS1のバンク膜形成工程で形成されたバンク膜31の上にレジスト層を塗布する。次に、バンク形状(配線パターン形状)に合わせてマスクを施しレジスト層を露光・現像することにより、図8(c)に示したように、バンクBの形状に合わせたレジスト38を形成する。最後に、エッチングして、レジスト38に覆われた以外の部分のバンク膜31を除去し、残りのレジスト38を除去する。   Next, the recess forming step in step S3 will be described. In the recess forming step, a part of the bank film 31 is removed by using a photolithography method, and the recess 34 surrounded by the bank B is formed. First, a resist layer is applied on the bank film 31 formed in the bank film forming process of step S1. Next, by applying a mask according to the bank shape (wiring pattern shape) and exposing / developing the resist layer, a resist 38 according to the shape of the bank B is formed as shown in FIG. Finally, etching is performed to remove the bank film 31 other than the portion covered with the resist 38, and the remaining resist 38 is removed.

次に、ガラス基板170上にバンクBが形成された後に、フッ酸処理を施す。フッ酸処理は、例えば2.5%フッ酸水溶液でエッチングを施すことでバンクB間のHMDS層32を除去する処理である。フッ酸処理では、バンクBがマスクとして機能し、図8(d)に示すように、バンクB間に形成された凹部34の底部35にある有機物であるHMDS層32が除去され、ガラス基板170が露出する。配線パターンが形成されるガラス基板170として用いられるガラスや石英ガラスは、機能液40に対して親液性を有しており、ガラス基板170が露出した底部35は、機能液40に対して親液性となる。   Next, after the bank B is formed on the glass substrate 170, hydrofluoric acid treatment is performed. The hydrofluoric acid treatment is a process of removing the HMDS layer 32 between the banks B by etching with, for example, a 2.5% hydrofluoric acid aqueous solution. In the hydrofluoric acid treatment, the bank B functions as a mask, and as shown in FIG. 8D, the organic HMDS layer 32 at the bottom 35 of the recess 34 formed between the banks B is removed, and the glass substrate 170 is removed. Is exposed. Glass or quartz glass used as the glass substrate 170 on which the wiring pattern is formed has lyophilicity with respect to the functional liquid 40, and the bottom portion 35 where the glass substrate 170 is exposed is close to the functional liquid 40. Become liquid.

これにより、図8(d)に示すように、バンクBに囲まれた凹部34が形成されて、ステップS3の凹部形成工程が終了する。凹部形成工程で形成された、バンクBの上面には、上記した撥液化処理工程で形成された撥液処理層37が形成されており、バンクBの上面は、機能液40に対して、撥液性となっている。対照的に、バンクBの側面36は、機能液40に対して、親液性を有するバンク膜31の形成材料が直接露出しており、機能液40に対して、親液性となっている。上記したように、底部35は機能液40に対して親液性となっており、凹部34は、親液性の側面36及び底部35で構成されている。   As a result, as shown in FIG. 8D, the recess 34 surrounded by the bank B is formed, and the recess formation step of step S3 is completed. The liquid repellent treatment layer 37 formed in the above-described liquid repellency treatment step is formed on the upper surface of the bank B formed in the recess formation step, and the upper surface of the bank B repels the functional liquid 40. It is liquid. In contrast, the side surface 36 of the bank B is lyophilic with respect to the functional liquid 40 because the forming material of the bank film 31 having lyophilicity is directly exposed to the functional liquid 40. . As described above, the bottom portion 35 is lyophilic with respect to the functional liquid 40, and the concave portion 34 includes the lyophilic side surface 36 and the bottom portion 35.

次に、ステップS4の機能液配置工程について説明する。
機能液配置工程では、液滴吐出装置による液滴吐出法を用いて、配線パターン形成用の機能液40の液滴がガラス基板170上のバンクB間の凹部34に配置される。ここでは、導電性材料として有機銀化合物を用い、溶媒(分散媒)としてジエチレングリコールジエチルエーテルを用いた有機銀化合物からなる機能液40を吐出する。バンクB間の凹部34に向け、機能液40の液滴を吐出して凹部34内に機能液40を配置する。このとき、図8(e)に示すように液滴が吐出される配線パターン形成予定領域(すなわち凹部34)はバンクBに囲まれているので、液滴が所定位置以外に拡がることを阻止できる。
Next, the functional liquid arrangement process in step S4 will be described.
In the functional liquid disposing step, the liquid droplets of the functional liquid 40 for forming the wiring pattern are disposed in the recesses 34 between the banks B on the glass substrate 170 using a liquid droplet ejecting method using a liquid droplet ejecting apparatus. Here, a functional liquid 40 made of an organic silver compound using an organic silver compound as a conductive material and diethylene glycol diethyl ether as a solvent (dispersion medium) is discharged. The functional liquid 40 is disposed in the recesses 34 by discharging droplets of the functional liquid 40 toward the recesses 34 between the banks B. At this time, as shown in FIG. 8E, the wiring pattern formation scheduled region (that is, the recess 34) from which the droplet is ejected is surrounded by the bank B, so that the droplet can be prevented from spreading to other than the predetermined position. .

次に、ステップS5の中間乾燥工程について説明する。
ガラス基板170に液滴を吐出した後、機能液40の分散媒の除去及び膜厚確保のため、必要に応じて乾燥処理をする。乾燥処理は、例えばガラス基板170を加熱する通常のホットプレート、電気炉などによる処理の他、ランプアニールによって行なうこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザ、アルゴンレーザ、炭酸ガスレーザ、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザなどを光源として使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態では、100W以上1000W以下の範囲で十分である。
中間乾燥工程が終了すると、図8(f)に示すようにゲート配線12及びゲート電極11が形成される。
Next, the intermediate drying process of step S5 will be described.
After the droplets are discharged onto the glass substrate 170, a drying process is performed as necessary in order to remove the dispersion medium of the functional liquid 40 and ensure the film thickness. The drying process can be performed by lamp annealing, for example, in addition to a process using a normal hot plate or an electric furnace for heating the glass substrate 170. The light source used for lamp annealing is not particularly limited, but excimer lasers such as infrared lamps, xenon lamps, YAG lasers, argon lasers, carbon dioxide lasers, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl, etc. It can be used as a light source. These light sources generally have a power output in the range of 10 W to 5000 W, but in the present embodiment, a range of 100 W to 1000 W is sufficient.
When the intermediate drying process is completed, the gate wiring 12 and the gate electrode 11 are formed as shown in FIG.

次に、ステップS6の焼成工程について説明する。中間乾燥工程後の乾燥膜は、有機銀化合物の場合、導電性を得るために熱処理を行い、有機銀化合物の有機分を除去し銀粒子を残留させる必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。   Next, the firing process in step S6 will be described. In the case of an organic silver compound, the dried film after the intermediate drying step needs to be heat-treated in order to obtain conductivity, to remove organic components of the organic silver compound and to leave silver particles. For this reason, the substrate after the discharge process is subjected to heat treatment and / or light treatment.

熱処理及び/又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中、または水素などの還元雰囲気中で行なうこともできる。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング材の有無や量、基材の耐熱温度などを考慮して適宜決定される。本実施形態では、吐出されパターンを形成した機能液40に対して、大気中クリーンオーブンにて280〜300℃で300分間の焼成工程が行われる。例えば、有機銀化合物の有機分を除去するには、約200℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上250℃以下で行なうことが好ましい。以上の工程により吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換される。   The heat treatment and / or light treatment is usually performed in the air, but can be performed in an inert gas atmosphere such as nitrogen, argon or helium, or in a reducing atmosphere such as hydrogen, if necessary. The treatment temperature of heat treatment and / or light treatment depends on the boiling point (vapor pressure) of the dispersion medium, the type and pressure of the atmospheric gas, the thermal behavior such as fine particle dispersibility and oxidation, the presence and amount of coating material, It is determined appropriately in consideration of the heat resistant temperature. In the present embodiment, a firing process is performed for 300 minutes at 280 to 300 ° C. in a clean oven in the atmosphere for the functional liquid 40 that has been ejected to form a pattern. For example, in order to remove the organic component of the organic silver compound, it is necessary to bake at about 200 ° C. In the case of using a substrate made of plastic or the like, it is preferably performed at room temperature or higher and 250 ° C. or lower. Through the above steps, the dry film after the discharging process is converted into a conductive film while ensuring electrical contact between the fine particles.

以下に、TFT素子30およびカラムスペーサ67の製造方法を図面に基づいて説明する。
図9は、TFT素子30のおよびカラムスペーサ67の製造方法を示すフローチャートである。
ステップS21は、半導体層である活性層63などを形成する活性層形成工程であり、次のステップS22は、バンクB1等を形成するためのバンク膜71を形成するバンク膜形成工程である。次のステップS23は、バンク膜71からカラムスペーサ67を形成するスペーサ形成工程である。次のステップS24は、バンク膜71の表面に撥液性を付与する撥液化処理工程であり、次のステップS25は、配線パターンの形状に応じた凹部74を形成するようにバンク膜71をエッチングする凹部形成工程である。次のステップS26は、撥液性を付与されたバンクB1間の凹部74に機能液81を配置する機能液配置工程であり、次のステップS27は、機能液81の液体成分の少なくとも一部を除去する中間乾燥工程であり、次のステップS28は、機能液81に含まれる導電性微粒子が有機銀化合物の場合、導電性を得るために熱処理を行う焼成工程である。
Below, the manufacturing method of the TFT element 30 and the column spacer 67 is demonstrated based on drawing.
FIG. 9 is a flowchart showing a method for manufacturing the TFT element 30 and the column spacer 67.
Step S21 is an active layer forming process for forming the active layer 63, which is a semiconductor layer, and the next step S22 is a bank film forming process for forming the bank film 71 for forming the bank B1 and the like. The next step S <b> 23 is a spacer forming process for forming the column spacer 67 from the bank film 71. The next step S24 is a liquid repellency treatment process for imparting liquid repellency to the surface of the bank film 71, and the next step S25 is to etch the bank film 71 so as to form a recess 74 corresponding to the shape of the wiring pattern. It is the recessed part formation process to do. The next step S26 is a functional liquid placement step in which the functional liquid 81 is placed in the recess 74 between the banks B1 to which liquid repellency is imparted. In the next step S27, at least part of the liquid components of the functional liquid 81 is removed. This is an intermediate drying step to be removed, and the next step S28 is a firing step in which heat treatment is performed to obtain conductivity when the conductive fine particles contained in the functional liquid 81 are organic silver compounds.

以下、各ステップの工程毎に詳細に説明する。
図10は、活性層形成工程からカラムスペーサ形成工程までを示し、図11は、撥液化処理工程から凹部形成工程までを示している。また、図12は、機能液配置工程から焼成工程までを示し、図13は、液晶表示装置100完成までの工程を示している。
Hereafter, it demonstrates in detail for every process of each step.
FIG. 10 shows from the active layer forming step to the column spacer forming step, and FIG. 11 shows from the liquid repellent treatment step to the recess forming step. FIG. 12 shows the process from the functional liquid placement process to the firing process, and FIG. 13 shows the process from the completion of the liquid crystal display device 100 to the completion of the process.

図10(a)に示すように、ステップS21の活性層形成工程では、プラズマCVD法によりゲート絶縁膜としての絶縁膜28、半導体層である活性層63、接合層64の連続成膜を行う。
絶縁膜28として窒化シリコン膜、活性層63としてアモルファスシリコン膜、接合層64としてn+型シリコン膜を原料ガスやプラズマ条件を変化させることにより形成する。CVD法で形成する場合、300℃〜350℃の熱履歴が必要になるが、基本骨格の主鎖に主成分として珪素を含有し、側鎖に炭化水素などの構造を有するシリカガラス系の材料をバンクに使用することで、透明性、耐熱性に関する問題を回避することが可能である。
次に、接合層64をエッチングして、ソース電極17に接合する接合層64Aと、ドレイン電極14に接合する接合層64Bとに分離する。
As shown in FIG. 10A, in the active layer forming step of step S21, the insulating film 28 as a gate insulating film, the active layer 63 as a semiconductor layer, and the bonding layer 64 are continuously formed by plasma CVD.
A silicon nitride film is formed as the insulating film 28, an amorphous silicon film is formed as the active layer 63, and an n + type silicon film is formed as the bonding layer 64 by changing the source gas and plasma conditions. When formed by a CVD method, a heat history of 300 ° C. to 350 ° C. is required, but a silica glass-based material containing silicon as a main component in the main chain of the basic skeleton and a structure such as hydrocarbon in the side chain Can be used in a bank to avoid problems with transparency and heat resistance.
Next, the bonding layer 64 is etched to be separated into a bonding layer 64A bonded to the source electrode 17 and a bonding layer 64B bonded to the drain electrode 14.

次に、ステップS22のバンク膜形成工程について説明する。
バンク膜71から形成されるバンクB1、B2はバンクBと同様の方法で形成できる。絶縁膜28の上に、活性層63及び接合層64を覆うことができる高さにバンク膜71の形成材料が塗布されて、図10(b)に示すようなバンク膜71が形成される。
Next, the bank film forming process in step S22 will be described.
The banks B1 and B2 formed from the bank film 71 can be formed by the same method as the bank B. A bank film 71 is formed on the insulating film 28 at a height that can cover the active layer 63 and the bonding layer 64 to form the bank film 71 as shown in FIG.

バンク膜形成工程では、バンク膜71の形成材料として、バンク膜31と同様に、機能液81に対して親液性を有する材料が用いられるが、カラムスペーサ67の形成材料ともなるので、外力による衝撃を吸収できる前述の有機質の材料が好ましい。バンク形成材料の親液性の程度は、機能液81の接触角が40°未満であることが好ましい。接触角が40°以上である場合、後述する凹部74(図11(e)参照)の形状によっては、親液性が十分ではない可能性がある。   In the bank film forming step, a material having lyophilicity with respect to the functional liquid 81 is used as a material for forming the bank film 71, but it also serves as a material for forming the column spacer 67, so The organic materials described above that can absorb impact are preferred. The degree of lyophilicity of the bank forming material is preferably such that the contact angle of the functional liquid 81 is less than 40 °. When the contact angle is 40 ° or more, the lyophilic property may not be sufficient depending on the shape of a recess 74 (see FIG. 11E) described later.

次に、ステップS23のカラムスペーサ形成工程について説明する。
接合層64A,64B間に対応するバンク膜71上の領域にレジスト78を形成する。その後、フォトリソグラフィ法によりバンク膜71をエッチングし、カラムスペーサ67を形成する。カラムスペーサ67の高さは、TFTアレイ基板10と対向基板20との基板間距離に対応した高さに形成する。したがって、カラムスペーサ67が当該高さになるまでエッチングを行う(図10(c)参照)。ここで、レジスト78の平面形状は、カラムスペーサ67の断面形状となる。本実施形態では、レジスト78の平面形状を円とした(図5参照)。
Next, the column spacer forming process in step S23 will be described.
A resist 78 is formed in a region on the bank film 71 corresponding to between the bonding layers 64A and 64B. Thereafter, the bank film 71 is etched by photolithography to form column spacers 67. The column spacer 67 is formed to have a height corresponding to the distance between the TFT array substrate 10 and the counter substrate 20. Therefore, etching is performed until the column spacer 67 reaches the height (see FIG. 10C). Here, the planar shape of the resist 78 is the cross-sectional shape of the column spacer 67. In the present embodiment, the planar shape of the resist 78 is a circle (see FIG. 5).

次に、ステップS24の撥液化処理工程について説明する。撥液化処理工程では、バンク膜71に対して撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、前述の方法を用いることができる。   Next, the liquid repellency process in step S24 will be described. In the liquid repellency treatment step, the bank film 71 is subjected to a liquid repellency treatment to impart liquid repellency to the surface. As the liquid repellent treatment, the above-described method can be used.

このような撥液化処理を行うことにより、図10(c)に示したように、バンク膜71の表面には、これを構成する樹脂中にフッ素基が導入された撥液処理層77が形成され、機能液81に対して高い撥液性が付与される。撥液処理層77の撥液性の程度は、機能液81の接触角が40°以上であることが好ましい。   By performing such a liquid repellent treatment, as shown in FIG. 10C, a liquid repellent treatment layer 77 in which a fluorine group is introduced into the resin constituting the bank film 71 is formed on the surface of the bank film 71. Thus, high liquid repellency is imparted to the functional liquid 81. The degree of liquid repellency of the liquid repellent treatment layer 77 is preferably such that the contact angle of the functional liquid 81 is 40 ° or more.

次に、ステップS25の凹部形成工程について説明する。
凹部形成工程では、フォトリソグラフィ法を用いて、バンク膜71の一部を取り除き、バンクB1及びバンクB2と、バンクB1及びバンクB2に囲まれた凹部74を形成する。
最初に、カラムスペーサ67の形成されたバンク膜71の上にレジスト層を塗布する。次に、バンク形状(配線パターン形状)に合わせてマスクを施しレジストを露光・現像することにより、図11(d)に示したように、カラムスペーサ67の上およびバンク形状に合わせたレジスト78を残す。その後、エッチングを行う。最後に、レジスト78を除去する。
Next, the recess forming step in step S25 will be described.
In the recess formation step, a part of the bank film 71 is removed by using a photolithography method, and the recesses 74 surrounded by the banks B1 and B2 and the banks B1 and B2 are formed.
First, a resist layer is applied on the bank film 71 on which the column spacer 67 is formed. Next, by applying a mask in accordance with the bank shape (wiring pattern shape) and exposing / developing the resist, as shown in FIG. 11D, a resist 78 that matches the top of the column spacer 67 and the bank shape is formed. leave. Thereafter, etching is performed. Finally, the resist 78 is removed.

これにより、図11(e)に示すように、バンクB1及びバンクB2に囲まれた凹部74が形成されて、ステップS25の凹部形成工程が終了する。凹部形成工程で形成された、バンクB1及びバンクB2の上面には、撥液化処理工程で形成された撥液処理層77が形成されており、バンクB1及びバンクB2の上面は、機能液に対して、撥液性となっている。対照的に、バンクB1の側面76は、機能液に対して、親液性を有するバンク膜71の形成材料が直接露出しており、機能液81に対して、親液性となっている。同様に、バンクB2の側面79は、機能液81に対して、親液性を有するバンク膜71の形成材料が直接露出しており、機能液81に対して、親液性となっている。なお、絶縁膜28の表面である底面75及び活性層63、接合層64A,64Bは機能液に対して親液性となっており、凹部74は、親液性の側面76,79、活性層63、接合層64及び底面75で構成されている。   Thereby, as shown in FIG. 11E, the recess 74 surrounded by the bank B1 and the bank B2 is formed, and the recess forming step of step S25 is completed. A liquid repellent treatment layer 77 formed in the liquid repellency treatment process is formed on the upper surfaces of the banks B1 and B2 formed in the recess formation process, and the upper surfaces of the banks B1 and B2 are in contact with the functional liquid. It is liquid repellent. In contrast, the side surface 76 of the bank B1 is lyophilic with respect to the functional liquid 81 because the forming material of the bank film 71 having lyophilicity is directly exposed to the functional liquid. Similarly, the side surface 79 of the bank B <b> 2 is lyophilic with respect to the functional liquid 81 because the forming material of the bank film 71 having lyophilicity is directly exposed to the functional liquid 81. The bottom surface 75, the active layer 63, and the bonding layers 64A and 64B, which are the surfaces of the insulating film 28, are lyophilic with respect to the functional liquid, and the recess 74 has the lyophilic side surfaces 76 and 79, the active layer. 63, a bonding layer 64, and a bottom surface 75.

次に、ステップS26の機能液配置工程について説明する。
図12(a)において、機能液配置工程では、液滴吐出法を用いて、配線パターン形成用機能液81の液滴がバンクB1及びB2で形成された凹部74に配置される。ここでは、導電性材料として有機銀化合物を用い、分散媒としてジエチレングリコールジエチルエーテルを用いた有機銀化合物からなる機能液81を吐出する。機能液配置工程では、凹部74に向け、機能液81の液滴を吐出して凹部74内に機能液81を配置する。このとき、液滴が吐出される配線パターン形成予定領域(すなわち凹部74)はバンクB1及びB2に囲まれているので、液滴が所定位置以外に拡がることを阻止できる。
Next, the functional liquid arrangement process in step S26 will be described.
In FIG. 12A, in the functional liquid disposing process, the liquid droplets of the wiring pattern forming functional liquid 81 are disposed in the recesses 74 formed in the banks B1 and B2 by using a droplet discharge method. Here, a functional liquid 81 made of an organic silver compound using an organic silver compound as a conductive material and diethylene glycol diethyl ether as a dispersion medium is discharged. In the functional liquid arranging step, the functional liquid 81 is arranged in the concave portion 74 by discharging a droplet of the functional liquid 81 toward the concave portion 74. At this time, since the wiring pattern formation scheduled region (that is, the recess 74) from which the droplet is discharged is surrounded by the banks B1 and B2, it is possible to prevent the droplet from spreading outside the predetermined position.

凹部74の幅(ここでは、凹部74の開口部における幅)は機能液81の液滴の直径とほぼ同等に設定されている。なお、液滴を吐出する雰囲気は、温度60℃以下、湿度80%以下に設定されていることが好ましい。これにより、吐出ノズルが目詰まりすることなく安定した液滴吐出を行うことができる。   The width of the recess 74 (here, the width at the opening of the recess 74) is set to be approximately equal to the diameter of the droplet of the functional liquid 81. Note that the atmosphere for discharging the droplets is preferably set to a temperature of 60 ° C. or lower and a humidity of 80% or lower. Thereby, stable droplet discharge can be performed without clogging the discharge nozzle.

また凹部74内に吐出され、あるいはバンクB1,B2の表面から流れ落ちた機能液81は、底面75及び側面76が親液性であることから濡れ拡がり易くなっており、これによって機能液81はより均一に凹部74内に充填される。   Further, the functional liquid 81 discharged into the recess 74 or flowing down from the surfaces of the banks B1 and B2 is easy to spread because the bottom surface 75 and the side surface 76 are lyophilic, and thus the functional liquid 81 is more The recess 74 is uniformly filled.

次に、ステップS27の中間乾燥工程について説明する。
機能液81の分散媒の除去及び膜厚確保のため、必要に応じて乾燥処理をする。ステップS27の中間乾燥工程は、ステップS5の中間乾燥工程と基本的に同一である。ステップS27の中間乾燥工程によって、図12(b)に示すように、配線パターンを形成する配線膜である回路配線膜73が形成される。本実施形態において、回路配線膜73によって形成される配線パターンは、図5及び図6に示したソース配線16、ソース電極17及びドレイン電極14である。
Next, the intermediate drying process of step S27 will be described.
In order to remove the dispersion medium of the functional liquid 81 and ensure the film thickness, a drying process is performed as necessary. The intermediate drying process in step S27 is basically the same as the intermediate drying process in step S5. By the intermediate drying process in step S27, as shown in FIG. 12B, a circuit wiring film 73, which is a wiring film for forming a wiring pattern, is formed. In the present embodiment, the wiring pattern formed by the circuit wiring film 73 is the source wiring 16, the source electrode 17, and the drain electrode 14 shown in FIGS. 5 and 6.

一回の機能液配置工程と中間乾燥工程とで形成できる回路配線膜73の厚さが、必要な膜厚に達しない場合には、この中間乾燥工程と上記機能液配置工程とを繰り返し行う。なお、一回の機能液配置工程と中間乾燥工程とで形成できる回路配線膜73の厚さと、必要な膜厚とから、中間乾燥工程と上記機能液配置工程とを繰り返し行う繰返し数を、適当に選ぶことにより、必要な膜厚を得ることができる。また、必要により異なる機能液81を積層して形成しても良い。   When the thickness of the circuit wiring film 73 that can be formed by one functional liquid arranging step and the intermediate drying step does not reach a required film thickness, the intermediate drying step and the functional liquid arranging step are repeated. It should be noted that the number of repetitions of repeating the intermediate drying step and the functional liquid disposing step is appropriately determined from the thickness of the circuit wiring film 73 that can be formed by one functional liquid disposing step and the intermediate drying step and the required film thickness. The required film thickness can be obtained. Further, different functional liquids 81 may be laminated as necessary.

次に、ステップS28の焼成工程について説明する。
中間乾燥工程後の乾燥膜は、有機銀化合物の場合、導電性を得るために熱処理を行い、有機銀化合物の有機分を除去し銀粒子を残留させる必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。
Next, the firing process in step S28 will be described.
In the case of an organic silver compound, the dried film after the intermediate drying step needs to be heat-treated in order to obtain conductivity, to remove organic components of the organic silver compound and to leave silver particles. For this reason, the substrate after the discharge process is subjected to heat treatment and / or light treatment.

ステップS28の焼成工程は、前述のステップS6の焼成工程と基本的に同一である。ステップS28の焼成工程によって、乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換される。以上の工程により吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換される。   The firing process in step S28 is basically the same as the firing process in step S6 described above. By the baking process of step S28, the dry film ensures electrical contact between the fine particles and is converted into a conductive film. Through the above steps, the dry film after the discharging process is converted into a conductive film while ensuring electrical contact between the fine particles.

以下に、液晶表示装置100の形成工程について説明する。
図13(c)において、撥液処理層77を除去した後、ソース電極17及びドレイン電極14を配置した凹部74を埋めるように絶縁膜29を形成する。
次に、絶縁膜29のドレイン電極14を覆う部分にコンタクトホールを形成するとともに、上面上にパターニングされた画素電極19を形成し、コンタクトホールを介してドレイン電極14と画素電極19とを接続する。
Below, the formation process of the liquid crystal display device 100 is demonstrated.
In FIG. 13C, after removing the liquid repellent layer 77, an insulating film 29 is formed so as to fill the recess 74 in which the source electrode 17 and the drain electrode 14 are disposed.
Next, a contact hole is formed in a portion of the insulating film 29 covering the drain electrode 14, and a patterned pixel electrode 19 is formed on the upper surface, and the drain electrode 14 and the pixel electrode 19 are connected via the contact hole. .

最後に、TFTアレイ基板10に配向膜172を形成後、対向基板20を組み合わせ、液晶50を封入する。そして、偏光板175,176をそれぞれ貼り合わせることによって、図13(d)に示す液晶表示装置100が得られる。   Finally, after forming the alignment film 172 on the TFT array substrate 10, the counter substrate 20 is combined and the liquid crystal 50 is sealed. Then, the liquid crystal display device 100 shown in FIG. 13D is obtained by bonding the polarizing plates 175 and 176, respectively.

このような本実施形態によれば、以下の効果がある。
(1)バンクB1,B2が形成されるバンク膜71を利用してカラムスペーサ67も形成できるので、新たな材料および工程が不要になり、製造効率を向上できる。
According to this embodiment, there are the following effects.
(1) Since the column spacer 67 can also be formed using the bank film 71 on which the banks B1 and B2 are formed, new materials and processes are not required, and the manufacturing efficiency can be improved.

(2)カラムスペーサ67が、画素電極19の存在する表示領域とは別のTFT素子30の形成された領域に形成できるので、前述の効果に加えて、表示領域における光の透過効率あるいは反射効率を向上できる。   (2) Since the column spacer 67 can be formed in a region where the TFT element 30 is formed, which is different from the display region where the pixel electrode 19 exists, in addition to the above-described effects, light transmission efficiency or reflection efficiency in the display region Can be improved.

(3)ソース電極17もしくはドレイン電極14の少なくとも一方を形成する機能液81を配置する位置を仕切るバンクB2を、カラムスペーサ67が兼ねているので、スイッチング素子を製造効率よく形成できる。   (3) Since the column spacer 67 also serves as the bank B2 for partitioning the position where the functional liquid 81 that forms at least one of the source electrode 17 and the drain electrode 14 is disposed, the switching element can be formed with high manufacturing efficiency.

(4)前述の効果を達成できる液晶表示装置100を提供できる。   (4) The liquid crystal display device 100 that can achieve the above-described effects can be provided.

(第2実施形態)
次に、本発明に係る電子機器について第2実施形態に基づいて説明する。
本実施形態の電子機器は、第1実施形態で説明した液晶表示装置100を備えた電子機器である。本実施形態の電子機器の具体例について説明する。
(Second Embodiment)
Next, an electronic apparatus according to the present invention will be described based on a second embodiment.
The electronic device of the present embodiment is an electronic device including the liquid crystal display device 100 described in the first embodiment. A specific example of the electronic apparatus of this embodiment will be described.

図14(a)は電子機器の一例である携帯電話600の一例を示した斜視図である。図14(a)において、携帯電話600は、第1実施形態の液晶表示装置100が組み込まれた液晶表示部601を備えている。   FIG. 14A is a perspective view illustrating an example of a mobile phone 600 that is an example of an electronic apparatus. 14A, a mobile phone 600 includes a liquid crystal display unit 601 in which the liquid crystal display device 100 of the first embodiment is incorporated.

図14(b)はワープロ、パソコンなどの携帯型情報処理装置700の一例を示した斜視図である。図14(b)において、携帯型情報処理装置700は、キーボード701などの入力部、情報処理本体703、第1実施形態の液晶表示装置100が組み込まれた液晶表示部702を備えている。   FIG. 14B is a perspective view showing an example of a portable information processing apparatus 700 such as a word processor or a personal computer. 14B, a portable information processing device 700 includes an input unit such as a keyboard 701, an information processing body 703, and a liquid crystal display unit 702 in which the liquid crystal display device 100 of the first embodiment is incorporated.

図14(c)は腕時計型電子機器800の一例を示した斜視図である。図14(c)において,腕時計型電子機器800は、第1実施形態の液晶表示装置100が組み込まれた液晶表示部801を備えている。   FIG. 14C is a perspective view showing an example of a wrist watch type electronic apparatus 800. In FIG. 14C, the wristwatch type electronic device 800 includes a liquid crystal display unit 801 in which the liquid crystal display device 100 of the first embodiment is incorporated.

図14(d)は大型液晶TV900を示した斜視図である。図14(d)において、大型液晶TV900は、第1実施形態の液晶表示装置100が組み込まれた液晶表示部901を備えている。   FIG. 14D is a perspective view showing a large liquid crystal TV 900. 14D, the large liquid crystal TV 900 includes a liquid crystal display unit 901 in which the liquid crystal display device 100 of the first embodiment is incorporated.

第2実施形態によれば、以下の効果が得られる。
(5)前述の効果を達成できる電子機器である携帯電話600、携帯型情報処理装置700、腕時計型電子機器800および大型液晶TV900を提供できる。
According to the second embodiment, the following effects can be obtained.
(5) A mobile phone 600, a portable information processing device 700, a wristwatch-type electronic device 800, and a large liquid crystal TV 900, which are electronic devices that can achieve the above-described effects, can be provided.

なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前記実施形態では、バンク膜71をエッチングしてカラムスペーサ67をTFT素子30の形成された領域上に設けたが、バンク膜31をエッチングしてブラックマトリックス9の形成された領域に設けてもよい。
It should be noted that the present invention is not limited to the above-described embodiments, and modifications, improvements, and the like within the scope that can achieve the object of the present invention are included in the present invention.
For example, in the above embodiment, the bank film 71 is etched and the column spacer 67 is provided on the region where the TFT element 30 is formed, but the bank film 31 is etched and provided on the region where the black matrix 9 is formed. Also good.

また、本発明を実施するための最良の方法などは、以上の記載で開示されているが、本発明は、これに限定されるものではない。すなわち、本発明は、主に特定の実施形態に関して説明されているが、本発明の技術的思想および目的の範囲から逸脱することなく、以上述べた実施形態に対し、使用する材料、処理時間、その他の詳細な事項において、当業者が様々な変形を加えることができるものである。
したがって、上記に開示した材料、処理時間などを限定した記載は、本発明の理解を容易にするために例示的に記載したものであり、本発明を限定するものではないから、それらの材料、処理時間などの限定の一部もしくは全部の限定を外した記載は、本発明に含まれるものである。
The best method for carrying out the present invention has been disclosed in the above description, but the present invention is not limited to this. That is, the present invention has been described mainly with reference to specific embodiments, but without departing from the scope of the technical idea and object of the present invention, the materials, processing time, Various other modifications can be made by those skilled in the art.
Accordingly, the descriptions of the materials disclosed above, the processing time, and the like are limited to those described for illustrative purposes in order to facilitate understanding of the present invention and are not intended to limit the present invention. Descriptions excluding some or all of the limitations such as processing time are included in the present invention.

第1実施形態における液晶表示装置の概略平面図。1 is a schematic plan view of a liquid crystal display device according to a first embodiment. 液晶表示装置の概略断面図。1 is a schematic cross-sectional view of a liquid crystal display device. 液晶表示装置の等価回路図。The equivalent circuit diagram of a liquid crystal display device. 液晶表示装置の部分拡大断面図。The partial expanded sectional view of a liquid crystal display device. TFTアレイ基板のTFT素子含む部分を示した拡大平面図。The enlarged plan view which showed the part containing the TFT element of a TFT array substrate. (a)は、TFT素子の拡大断面図、(b)は、ゲート配線とソース配線とが平面的に交差する部分拡大断面図。(A) is an enlarged sectional view of a TFT element, and (b) is a partially enlarged sectional view in which a gate wiring and a source wiring intersect in a plane. 配線パターンの形成方法を示すフローチャート。The flowchart which shows the formation method of a wiring pattern. ゲート配線を形成する手順を示す模式断面図。FIG. 6 is a schematic cross-sectional view showing a procedure for forming a gate wiring. TFT素子部分の形成方法を示すフローチャート。The flowchart which shows the formation method of a TFT element part. 活性層形成工程からカラムスペーサ形成工程までを示す模式断面図。The schematic cross section which shows from an active layer formation process to a column spacer formation process. 撥液化処理工程から凹部形成工程までを示す模式断面図。The schematic cross section which shows from a liquid-repellent treatment process to a recessed part formation process. 機能液配置工程から焼成工程までを示す模式断面図。The schematic cross section which shows from a functional liquid arrangement | positioning process to a baking process. 液晶表示装置完成までの工程を示す模式断面図。FIG. 6 is a schematic cross-sectional view showing a process until a liquid crystal display device is completed. 第2実施形態における電子機器を示す図。The figure which shows the electronic device in 2nd Embodiment.

符号の説明Explanation of symbols

10…スイッチング素子基板としてのFTFアレイ基板、20…対向基板、67…カラムスペーサ、100…ディスプレイとしての液晶表示装置、31,71…バンク膜、B,B1,B2…バンク、40,81…機能液、30…スイッチング素子としてのTFT素子、34,74…凹部。



DESCRIPTION OF SYMBOLS 10 ... FTF array board | substrate as a switching element board | substrate, 20 ... Opposite board | substrate, 67 ... Column spacer, 100 ... Liquid crystal display device as a display, 31, 71 ... Bank film | membrane, B, B1, B2 ... Bank, 40, 81 ... Function Liquid, 30 ... TFT elements as switching elements, 34, 74 ... concave portions.



Claims (7)

スイッチング素子基板と前記スイッチング素子基板に対向する対向基板との距離を制御するカラムスペーサを備えたディスプレイの製造方法であって、
前記スイッチング素子基板上にバンク膜を形成するバンク膜形成工程と、
前記バンク膜を選択的にエッチングしてバンクを形成する凹部形成工程と、
前記バンク膜を選択的にエッチングして前記カラムスペーサを形成するスペーサ形成工程と、
機能液を前記バンク間の凹部に配置する機能液配置工程とを含む
ことを特徴とするディスプレイの製造方法。
A method for manufacturing a display including a column spacer for controlling a distance between a switching element substrate and a counter substrate facing the switching element substrate,
A bank film forming step of forming a bank film on the switching element substrate;
A recess forming step of selectively etching the bank film to form a bank;
A spacer forming step of selectively etching the bank film to form the column spacer;
And a functional liquid disposing step of disposing the functional liquid in the recesses between the banks.
請求項1に記載のディスプレイの製造方法において、
前記カラムスペーサをスイッチング素子の形成された領域上に形成する
ことを特徴とするディスプレイの製造方法。
In the manufacturing method of the display of Claim 1,
The column spacer is formed on a region where a switching element is formed. A method for manufacturing a display.
請求項1または請求項2に記載のディスプレイの製造方法において、
前記バンクで仕切られた所定の位置に機能液を配置して、ソース電極もしくはドレイン電極の少なくとも一方を形成する
ことを特徴とするディスプレイの製造方法。
In the manufacturing method of the display of Claim 1 or Claim 2,
A method of manufacturing a display, comprising: disposing a functional liquid at a predetermined position partitioned by the bank to form at least one of a source electrode and a drain electrode.
機能液配置のためのバンクを備えたスイッチング素子基板と、
前記スイッチング素子基板に対向する対向基板と、
前記スイッチング素子基板と前記対向基板との間にカラムスペーサを備え、
前記バンクの一部が前記カラムスペーサを兼ねている
ことを特徴とするディスプレイ。
A switching element substrate having a bank for functional liquid arrangement;
A counter substrate facing the switching element substrate;
A column spacer is provided between the switching element substrate and the counter substrate,
A part of the bank also serves as the column spacer.
請求項4に記載のディスプレイにおいて、
前記カラムスペーサは、前記スイッチング素子が形成された領域上に形成されている
ことを特徴とするディスプレイ。
The display according to claim 4, wherein
The column spacer is formed on a region where the switching element is formed.
請求項4または請求項5に記載のディスプレイにおいて、
前記バンクで仕切られた所定の位置にソース電極もしくはドレイン電極の少なくとも一方が形成されている
ことを特徴とするディスプレイ。
The display according to claim 4 or claim 5,
A display having at least one of a source electrode and a drain electrode formed at a predetermined position partitioned by the bank.
請求項4ないし請求項6に記載のディスプレイを備えている
ことを特徴とする電子機器。


An electronic device comprising the display according to claim 4.


JP2005353034A 2005-12-07 2005-12-07 Display manufacturing method, display and electronic apparatus Expired - Fee Related JP4424304B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005353034A JP4424304B2 (en) 2005-12-07 2005-12-07 Display manufacturing method, display and electronic apparatus
TW095143443A TW200732796A (en) 2005-12-07 2006-11-23 Method for manufacturing display, display, and electronic device
KR1020060120352A KR100833926B1 (en) 2005-12-07 2006-12-01 Method for manufacturing display, display, and electronic device
US11/566,817 US7628667B2 (en) 2005-12-07 2006-12-05 Method for manufacturing display, display, and electronic device
CNB2006101647419A CN100437265C (en) 2005-12-07 2006-12-06 Method for manufacturing display, display, and electronic device
US12/603,817 US20100039606A1 (en) 2005-12-07 2009-10-22 Method for manufacturing display, display, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005353034A JP4424304B2 (en) 2005-12-07 2005-12-07 Display manufacturing method, display and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2007156220A true JP2007156220A (en) 2007-06-21
JP4424304B2 JP4424304B2 (en) 2010-03-03

Family

ID=38130498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005353034A Expired - Fee Related JP4424304B2 (en) 2005-12-07 2005-12-07 Display manufacturing method, display and electronic apparatus

Country Status (5)

Country Link
US (2) US7628667B2 (en)
JP (1) JP4424304B2 (en)
KR (1) KR100833926B1 (en)
CN (1) CN100437265C (en)
TW (1) TW200732796A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008272710A (en) * 2007-05-07 2008-11-13 Ulvac Japan Ltd Method for manufacturing liquid crystal material discharge apparatus and nozzle

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130300978A1 (en) * 2012-05-14 2013-11-14 Apple Inc. Display with Minimized Light Leakage
KR102507122B1 (en) * 2017-11-03 2023-03-08 삼성디스플레이 주식회사 Display apparatus and method of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0659228A (en) * 1992-08-12 1994-03-04 Toshiba Corp Production of liquid crystal display element
JP3215677B2 (en) 1993-02-19 2001-10-09 株式会社半導体エネルギー研究所 Method for manufacturing liquid crystal electro-optical device
US5539545A (en) * 1993-05-18 1996-07-23 Semiconductor Energy Laboratory Co., Ltd. Method of making LCD in which resin columns are cured and the liquid crystal is reoriented
JP3458620B2 (en) * 1996-10-03 2003-10-20 東レ株式会社 Liquid crystal display device substrate and liquid crystal display device
JPH10253967A (en) 1997-03-07 1998-09-25 Toshiba Electron Eng Corp Liquid crystal display device
JP4362882B2 (en) 1999-01-13 2009-11-11 ソニー株式会社 Liquid crystal panel, liquid crystal panel manufacturing method, and liquid crystal display device
EP1048972A3 (en) * 1999-04-30 2004-03-10 Matsushita Electric Industrial Co., Ltd. Liquid crystal display element and manufacturing method thereof
US7292304B2 (en) * 2001-12-17 2007-11-06 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and method for fabricating the same comprising a dummy column spacer to regulate a liquid crystal flow and a supplemental dummy column spacer formed substantially parallel and along the dummy column spacer
JP3823981B2 (en) 2003-05-12 2006-09-20 セイコーエプソン株式会社 PATTERN AND WIRING PATTERN FORMING METHOD, DEVICE AND ITS MANUFACTURING METHOD, ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE, AND ACTIVE MATRIX SUBSTRATE MANUFACTURING METHOD
JP4103830B2 (en) * 2003-05-16 2008-06-18 セイコーエプソン株式会社 Pattern forming method and pattern forming apparatus, device manufacturing method, and active matrix substrate manufacturing method
JP2004349640A (en) 2003-05-26 2004-12-09 Seiko Epson Corp Method of forming pattern, method of manufacturing device, device, electrooptic device, and electronic equipment
JP2005012173A (en) * 2003-05-28 2005-01-13 Seiko Epson Corp Film pattern forming method, device and its manufacturing method, electro-optical device, and electronic apparatus
JP2005013985A (en) 2003-05-30 2005-01-20 Seiko Epson Corp Method for forming film pattern, device and its production method, electro-optic apparatus, and electronic component, production method of active matrix substrate, active matrix substrate
JP4400290B2 (en) * 2004-04-06 2010-01-20 セイコーエプソン株式会社 Film pattern forming method, device manufacturing method, and active matrix substrate manufacturing method
US7572718B2 (en) 2004-04-19 2009-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4522904B2 (en) 2004-04-19 2010-08-11 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008272710A (en) * 2007-05-07 2008-11-13 Ulvac Japan Ltd Method for manufacturing liquid crystal material discharge apparatus and nozzle

Also Published As

Publication number Publication date
JP4424304B2 (en) 2010-03-03
CN100437265C (en) 2008-11-26
US20070126337A1 (en) 2007-06-07
KR100833926B1 (en) 2008-05-30
KR20070059971A (en) 2007-06-12
TW200732796A (en) 2007-09-01
US7628667B2 (en) 2009-12-08
US20100039606A1 (en) 2010-02-18
CN1979280A (en) 2007-06-13

Similar Documents

Publication Publication Date Title
KR100726273B1 (en) Thin film transistor, electro-optical device and electronic apparatus
JP4240018B2 (en) Film pattern forming method, device and manufacturing method thereof, electro-optical device, and electronic apparatus
US7294566B2 (en) Method for forming wiring pattern, method for manufacturing device, device, electro-optic apparatus, and electronic equipment
US7723133B2 (en) Method for forming pattern, and method for manufacturing liquid crystal display
JP2005019955A (en) Method for forming thin film pattern and method for manufacturing corresponding devices, electro-optic device and electronic instrument
JP2006108148A (en) Pattern forming structure, method of forming pattern, device and electro-optical device, electronic apparatus
JP2006259687A (en) Method of forming film pattern, method of manufacturing device, electro-optical device, and electronic apparatus
JP4096933B2 (en) Pattern formation method
KR100807231B1 (en) Pixel electrode, method for forming the same, electrooptical device, and electronic apparatus
JP2005013985A (en) Method for forming film pattern, device and its production method, electro-optic apparatus, and electronic component, production method of active matrix substrate, active matrix substrate
JP4200981B2 (en) Bank structure, wiring pattern forming method, device, electro-optical device, and electronic apparatus
JP4337744B2 (en) Film pattern forming method and active matrix substrate manufacturing method
JP4400290B2 (en) Film pattern forming method, device manufacturing method, and active matrix substrate manufacturing method
JP4618087B2 (en) Method for forming partition member and method for forming color filter partition member
JP2006126692A (en) Thin-film pattern substrate, manufacturing method for device, electro-optical device, and electronic equipment
JP3874003B2 (en) Wiring pattern forming method and film pattern forming method
JP4424304B2 (en) Display manufacturing method, display and electronic apparatus
JP2007027589A (en) Method of forming film pattern, device, electrooptical apparatus, and electronic equipment
JP4517583B2 (en) Line pattern forming method and device manufacturing method
JP4042625B2 (en) THIN FILM PATTERN FORMING METHOD, DEVICE AND ITS MANUFACTURING METHOD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE
JP2007140323A (en) Method for forforming film pattern, method for manufacturing electrooptical device, electrooptical device, and electronic apparatus
JP2006319161A (en) Method for manufacturing thin film transistor, electrooptical device, and electronic apparatus
JP4892822B2 (en) Manufacturing method of electro-optical device
JP2007243114A (en) Thin-film pattern forming method, device manufacturing method, electrooptical apparatus, and electronic equipment
JP4715822B2 (en) Method for manufacturing thin film pattern substrate

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees