JP4892822B2 - Manufacturing method of electro-optical device - Google Patents

Manufacturing method of electro-optical device Download PDF

Info

Publication number
JP4892822B2
JP4892822B2 JP2004306606A JP2004306606A JP4892822B2 JP 4892822 B2 JP4892822 B2 JP 4892822B2 JP 2004306606 A JP2004306606 A JP 2004306606A JP 2004306606 A JP2004306606 A JP 2004306606A JP 4892822 B2 JP4892822 B2 JP 4892822B2
Authority
JP
Japan
Prior art keywords
electrode
bank
layer
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004306606A
Other languages
Japanese (ja)
Other versions
JP2006120826A (en
Inventor
洋介 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004306606A priority Critical patent/JP4892822B2/en
Publication of JP2006120826A publication Critical patent/JP2006120826A/en
Application granted granted Critical
Publication of JP4892822B2 publication Critical patent/JP4892822B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタの製造方法、電気光学装置、及び電子機器に関するものである。   The present invention relates to a method for manufacturing a thin film transistor, an electro-optical device, and an electronic apparatus.

アクティブマトリクス方式の液晶表示装置では、各画素毎にスイッチング素子が設けられ、そのスイッチング素子を介して各画素のスイッチング動作が行われるようになっている。このスイッチング素子としては、例えばTFT(薄膜トランジスタ)が用いられている。アモルファスシリコンを半導体層に用いたTFTの構造としては、種々のものが知られているが、半導体層と基板との間にゲート電極が設けられたボトムゲート構造(逆スタガ型構造)がよく用いられており、例えば特許文献1には、ボトムゲート構造のTFTを、静電破壊から保護しつつ効率的に製造する方法が開示されている。係る特許文献1に記載のTFTの製造方法では、まず、基板上にゲート電極をパターン形成した後、このゲート電極を覆うゲート絶縁膜を形成し、係るゲート絶縁膜上にアモルファスシリコン層とN型シリコン層とを積層形成する。その後、前記N型シリコン層を部分的に除去することでアモルファスシリコン層上に互いに離間された2つのN型シリコン層を形成し、これらのN型シリコン層に対してそれぞれ電気的に接続されたソース電極とドレイン電極とを形成するようになっている。
特許第3261699号公報
In an active matrix liquid crystal display device, a switching element is provided for each pixel, and a switching operation of each pixel is performed via the switching element. As the switching element, for example, a TFT (Thin Film Transistor) is used. Various TFT structures using amorphous silicon as the semiconductor layer are known, but a bottom gate structure (inverted staggered structure) in which a gate electrode is provided between the semiconductor layer and the substrate is often used. For example, Patent Document 1 discloses a method for efficiently manufacturing a bottom-gate TFT while protecting it from electrostatic breakdown. In the TFT manufacturing method described in Patent Document 1, first, a gate electrode is patterned on a substrate, a gate insulating film covering the gate electrode is formed, and an amorphous silicon layer and an N-type are formed on the gate insulating film. A silicon layer is stacked. Thereafter, the N-type silicon layer is partially removed to form two N-type silicon layers separated from each other on the amorphous silicon layer, and electrically connected to the N-type silicon layers, respectively. A source electrode and a drain electrode are formed.
Japanese Patent No. 3261699

上記従来技術文献に記載の技術によれば、少ない工数で高い信頼性を具備したTFTを製造できるという利点が得られる。しかしながら、係る製造方法を用いる場合、半導体層(アモルファスシリコン層及びN型シリコン層)の成膜後に300℃に達するような加熱工程を行うことができないという制限があり、例えば電極配線や画素電極(透光性導電膜)を形成する手段を容易に変更することができず、さらなる低コスト化を図る上での障害となっている。   According to the technique described in the above prior art document, there can be obtained an advantage that a TFT having high reliability can be manufactured with a small number of steps. However, when such a manufacturing method is used, there is a limitation that a heating process that reaches 300 ° C. cannot be performed after the formation of the semiconductor layer (amorphous silicon layer and N-type silicon layer). The means for forming the light-transmitting conductive film) cannot be easily changed, which is an obstacle to further cost reduction.

本発明は、上記従来技術の問題点に鑑み成されたものであって、基板加熱温度の制限範囲を逸脱することなく製造コストの低減を実現できる薄膜トランジスタの製造方法を提供することを目的としている。   The present invention has been made in view of the above-described problems of the prior art, and an object of the present invention is to provide a method of manufacturing a thin film transistor capable of realizing a reduction in manufacturing cost without departing from the limit range of the substrate heating temperature. .

本発明の電気光学装置の製造方法は、上記課題を解決するために、基板上に、走査線と、データ線と、前記走査線と前記データ線の交差に設けられた薄膜トランジスタと、外部回路と接続される実装端子と、を具備し、前記薄膜トランジスタは半導体層と電極膜を有する電気光学装置の製造方法であって、前記基板上に前記半導体層を形成する工程と、前記電極部材に対応する第1領域を囲むとともに、前記実装端子に対応する第2領域を囲むバンクを形成する工程と、前記第1領域及び第2領域に液体材料を塗布する工程と、前記液体材料を乾燥させて、前記第1領域に前記電極膜を形成し、前記第2領域に前記実装端子を形成する工程と、を有する。
また、本発明の電気光学装置の製造方法は、上記の製造方法であって、前記バンクは、前記半導体層と重なる領域に設けられた第1バンク部と、前記半導体層を取り囲む第2バンク部をさらに有してもよい。
また、本発明の電気光学装置の製造方法は、上記の製造方法であって、前記電極膜を形成する工程の後に、Ni,Ti,W,Mnから選ばれる1種又は2種以上の金属材料を前記第1領域及び第2領域に塗布し、被膜金属膜を形成する工程と、をさらに備えてもよい。
また、本発明の電気光学装置の製造方法は、上記の製造方法であって、前記被膜金属膜を形成する工程の前に、酸化チタンを含む中間層を電極膜上に形成する工程をさらに有してもよい。
また、本発明の電気光学装置の製造方法は、上記の製造方法であって、前記電極膜は、前記薄膜トランジスタのソース電極又はゲート電極であり、前記電極膜は、前記実装端子と同時に形成されてもよい。
また、本発明の電気光学装置の製造方法は、上記の製造方法であって、前記電極膜は、前記走査線又は前記データ線であり、前記電極膜は、前記実装端子と同時に形成されてもよい。
本発明は、上記課題を解決するために、基板上に形成された半導体層と電極部材とを具備した薄膜トランジスタの製造方法であって、前記基板上に前記半導体層を形成した後に行われる前記電極部材を形成する工程が、液相法を用いて金属材料からなる前記電極部材を形成する工程であり、当該工程における前記電極部材の焼成温度が250℃以下であることを特徴とする薄膜トランジスタの製造方法を提供する。
In order to solve the above problems, a method for manufacturing an electro-optical device according to the present invention includes a scanning line, a data line, a thin film transistor provided at an intersection of the scanning line and the data line, an external circuit, and a substrate. A mounting terminal to be connected, wherein the thin film transistor has a semiconductor layer and an electrode film, and is a method of forming the semiconductor layer on the substrate, and corresponds to the electrode member Surrounding the first region and forming a bank surrounding the second region corresponding to the mounting terminal; applying a liquid material to the first region and the second region; and drying the liquid material, Forming the electrode film in the first region and forming the mounting terminal in the second region.
The method of manufacturing an electro-optical device according to the present invention is the above-described manufacturing method, wherein the bank includes a first bank portion provided in a region overlapping the semiconductor layer, and a second bank portion surrounding the semiconductor layer. May further be included.
The electro-optical device manufacturing method of the present invention is the manufacturing method described above, wherein one or more metal materials selected from Ni, Ti, W, and Mn are provided after the step of forming the electrode film. And coating the first region and the second region to form a coated metal film.
The electro-optical device manufacturing method of the present invention is the manufacturing method described above, further comprising a step of forming an intermediate layer containing titanium oxide on the electrode film before the step of forming the coated metal film. May be.
The electro-optical device manufacturing method of the present invention is the manufacturing method described above, wherein the electrode film is a source electrode or a gate electrode of the thin film transistor, and the electrode film is formed simultaneously with the mounting terminal. Also good.
The electro-optical device manufacturing method of the present invention is the manufacturing method described above, wherein the electrode film is the scanning line or the data line, and the electrode film may be formed simultaneously with the mounting terminal. Good.
In order to solve the above-described problems, the present invention provides a method of manufacturing a thin film transistor including a semiconductor layer formed on a substrate and an electrode member, wherein the electrode is performed after the semiconductor layer is formed on the substrate. The step of forming a member is a step of forming the electrode member made of a metal material using a liquid phase method, and the firing temperature of the electrode member in the step is 250 ° C. or less, Provide a method.

本発明の薄膜トランジスタの製造方法では、前記基板上に前記電極部材を形成する工程が、前記電極部材の形成領域を取り囲むバンクを液相法により形成する工程を含んでおり、当該工程における前記バンクの硬化温度が250℃以下であることが好ましい。前記電極部材を液相法を用いて形成する場合、電極部材を形成するための液体材料を基板上の所定位置に留めるためのバンクを形成することが好ましいが、このバンクを硬化する際に基板を過度に熱すると半導体層での水素脱離が生じるおそれがある。そこで、本製造方法のように、バンクの硬化温度を250℃以下とすることで、半導体層での水素脱離を防止でき、動作信頼性に優れた薄膜トランジスタを製造することができる。   In the method for manufacturing a thin film transistor of the present invention, the step of forming the electrode member on the substrate includes a step of forming a bank surrounding the formation region of the electrode member by a liquid phase method. The curing temperature is preferably 250 ° C. or lower. When the electrode member is formed by using a liquid phase method, it is preferable to form a bank for holding the liquid material for forming the electrode member at a predetermined position on the substrate. Excessive heating may cause hydrogen desorption in the semiconductor layer. Therefore, by setting the bank curing temperature to 250 ° C. or lower as in the present manufacturing method, it is possible to prevent hydrogen desorption from the semiconductor layer and to manufacture a thin film transistor with excellent operational reliability.

本発明の薄膜トランジスタの製造方法では、前記電極部材を形成する工程が、前記基板上に、液相法を用いて金属材料からなるバリア層を形成する工程と、該バリア層上に液相法を用いて金属材料からなる基体層を形成する工程とを含んでおり、前記バリア層を、Ni,Ti,W,Mnから選ばれる1種又は2種以上の金属材料を用いて形成することが好ましい。
この製造方法によれば、前記電極部部材のうち下層に形成されたバリア層によって、基体層を構成する材料が、薄膜トランジスタの積層構造中の隣接層に対して拡散するのを防止することができ、薄膜トランジスタの性能低下や特性変化が生じるのを防止することができる。
In the method for manufacturing a thin film transistor of the present invention, the step of forming the electrode member includes a step of forming a barrier layer made of a metal material on the substrate using a liquid phase method, and a liquid phase method on the barrier layer. And forming a base layer made of a metal material, and the barrier layer is preferably formed using one or more metal materials selected from Ni, Ti, W, and Mn. .
According to this manufacturing method, the barrier layer formed in the lower layer of the electrode member can prevent the material constituting the base layer from diffusing into the adjacent layers in the thin film transistor laminated structure. Thus, it is possible to prevent the performance degradation and the characteristic change of the thin film transistor from occurring.

本発明の薄膜トランジスタの製造方法では、前記電極部材を形成する工程が、前記基板上に、液相法を用いて金属材料からなる基体層を形成する工程と、該基体層上に液相法を用いて金属材料からなる被覆層を形成する工程とを含んでおり、前記被覆層を、Ni,Ti,W,Mnから選ばれる1種又は2種以上の金属材料を用いて形成することが好ましい。
この製造方法によれば、前記電極部材のうち上層に形成された被覆層によって、基体層を構成する材料が、薄膜トランジスタの積層構造中の隣接層に対して拡散するのを防止することができる。これにより、当該薄膜トランジスタとともに電子デバイスに実装される他の半導体素子等の誤動作や特性シフトを防止することができ、動作信頼性に優れた電子デバイスを構成し得る薄膜トランジスタを製造できるようになる。
In the method for producing a thin film transistor of the present invention, the step of forming the electrode member includes a step of forming a base layer made of a metal material on the substrate using a liquid phase method, and a liquid phase method on the base layer. And forming a coating layer made of a metal material, and the coating layer is preferably formed using one or more metal materials selected from Ni, Ti, W, and Mn. .
According to this manufacturing method, the covering layer formed on the upper layer of the electrode member can prevent the material constituting the base layer from diffusing into the adjacent layers in the laminated structure of the thin film transistor. Accordingly, malfunction and characteristic shift of other semiconductor elements mounted on the electronic device together with the thin film transistor can be prevented, and a thin film transistor that can constitute an electronic device having excellent operation reliability can be manufactured.

本発明の薄膜トランジスタの製造方法では、前記基体層を、Ag,Cu,Alから選ばれる1種又は2種以上の金属材料を用いて形成することが好ましい。これらの材料を用いることで、250℃以下の焼成温度であっても良好な導電性を具備した電極部材を容易に形成することができる。   In the method for manufacturing a thin film transistor of the present invention, it is preferable that the base layer is formed using one or more metal materials selected from Ag, Cu, and Al. By using these materials, an electrode member having good conductivity can be easily formed even at a firing temperature of 250 ° C. or lower.

本発明の薄膜トランジスタの製造方法では、前記バリア層と基体層との積層構造を形成することで、当該薄膜トランジスタのソース電極及び/又はドレイン電極を形成することが好ましい。この製造方法によれば、前記ソース電極ないしドレイン電極においても基体層の構成元素が隣接層へ拡散するのを防止することができる薄膜トランジスタを製造することができる。   In the thin film transistor manufacturing method of the present invention, it is preferable to form a source electrode and / or a drain electrode of the thin film transistor by forming a laminated structure of the barrier layer and the base layer. According to this manufacturing method, it is possible to manufacture a thin film transistor that can prevent the constituent elements of the base layer from diffusing into the adjacent layer even in the source electrode or the drain electrode.

本発明の薄膜トランジスタの製造方法では、前記基板上にゲート電極を形成する工程と、該ゲート電極上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に前記半導体層を形成する工程とを含み、前記ゲート電極を形成する工程が、前記基体層と被覆層との積層構造を形成する工程であることが好ましい。この構成によれば、ゲート電極の半導体層側に前記被覆層が配置されるので、ゲート電極を構成する基体層の構成元素が、半導体層ないし半導体層との間に設けられるゲート絶縁膜に拡散するのを防止することができる薄膜トランジスタを製造することができ、動作信頼性に優れた薄膜トランジスタを得ることができる。   In the thin film transistor manufacturing method of the present invention, a step of forming a gate electrode on the substrate, a step of forming a gate insulating film on the gate electrode, and a step of forming the semiconductor layer on the gate insulating film Preferably, the step of forming the gate electrode is a step of forming a laminated structure of the base layer and the coating layer. According to this configuration, since the covering layer is disposed on the semiconductor layer side of the gate electrode, the constituent elements of the base layer constituting the gate electrode diffuse into the gate insulating film provided between the semiconductor layer and the semiconductor layer. Thus, a thin film transistor that can be prevented from being manufactured can be manufactured, and a thin film transistor having excellent operation reliability can be obtained.

本発明の薄膜トランジスタの製造方法では、前記基体層と被覆層との積層構造を形成することで、当該薄膜トランジスタのソース電極及び/又はドレイン電極を形成することが好ましい。この製造方法によれば、前記ソース電極ないしドレイン電極においても基体層の構成元素が隣接層へ拡散するのを防止することができる薄膜トランジスタを製造することができる。   In the thin film transistor manufacturing method of the present invention, it is preferable to form a source electrode and / or a drain electrode of the thin film transistor by forming a laminated structure of the base layer and the covering layer. According to this manufacturing method, it is possible to manufacture a thin film transistor that can prevent the constituent elements of the base layer from diffusing into the adjacent layer even in the source electrode or the drain electrode.

本発明の電気光学装置は、先に記載の本発明の製造方法により得られた薄膜トランジスタを具備したことを特徴とする。この構成によれば、動作信頼性に優れたスイッチング素子を具備し、また安価に製造可能な電気光学装置が提供される。   The electro-optical device of the present invention includes a thin film transistor obtained by the manufacturing method of the present invention described above. According to this configuration, an electro-optical device that includes a switching element excellent in operation reliability and can be manufactured at low cost is provided.

本発明の電子機器は、先に記載の本発明の電気光学装置を具備したことを特徴とする。この構成によれば、優れた信頼性を具備し、かつ安価に提供可能な電子機器が得られる。   An electronic apparatus according to the present invention includes the electro-optical device according to the present invention described above. According to this configuration, an electronic device that has excellent reliability and can be provided at low cost can be obtained.

(液晶表示装置)
図1は、本発明の電気光学装置の一実施の形態である液晶表示装置100を示す等価回路図である。本実施の形態の液晶表示装置において、画像表示領域を構成するマトリクス状に配置された複数のドットには、画素電極19と当該画素電極19を制御するためのスイッチング素子であるTFT60とがそれぞれ形成されており、画像信号が供給されるデータ線(電極配線)16が当該TFT30のソースに電気的に接続されている。データ線16に書き込む画像信号S1、S2、…、Snは、この順に線順次に供給されるか、あるいは相隣接する複数のデータ線16に対してグループ毎に供給される。また、走査線(電極配線)18aがTFT60のゲートに電気的に接続されており、複数の走査線18aに対して走査信号G1、G2、…、Gmが所定のタイミングでパルス的に線順次で印加される。また、画素電極19はTFT60のドレインに電気的に接続されており、スイッチング素子であるTFT60を一定期間だけオンすることにより、データ線16から供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。
(Liquid crystal display device)
FIG. 1 is an equivalent circuit diagram showing a liquid crystal display device 100 which is an embodiment of the electro-optical device of the present invention. In the liquid crystal display device according to the present embodiment, a pixel electrode 19 and a TFT 60 that is a switching element for controlling the pixel electrode 19 are respectively formed on a plurality of dots arranged in a matrix that forms an image display region. The data line (electrode wiring) 16 to which the image signal is supplied is electrically connected to the source of the TFT 30. Image signals S1, S2,..., Sn to be written to the data lines 16 are supplied line-sequentially in this order, or are supplied for each group to a plurality of adjacent data lines 16. Further, the scanning line (electrode wiring) 18a is electrically connected to the gate of the TFT 60, and the scanning signals G1, G2,... Applied. Further, the pixel electrode 19 is electrically connected to the drain of the TFT 60. By turning on the TFT 60, which is a switching element, for a predetermined period, the image signals S1, S2,. Write at the timing.

画素電極19を介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、後述する共通電極との間で一定期間保持される。そして、この印加される電圧レベルに応じて液晶の分子集合の配向や秩序が変化するのを利用して光を変調し、任意の階調表示を可能にしている。また各ドットには、液晶に書き込まれた画像信号がリークするのを防止するために、画素電極19と共通電極との間に形成される液晶容量と並列に蓄積容量70が付加されている。符号18bはこの蓄積容量70の一側の電極に接続された容量線である。   Image signals S1, S2,..., Sn written at a predetermined level on the liquid crystal via the pixel electrode 19 are held for a certain period with a common electrode described later. Then, the light is modulated by utilizing the change in the orientation and order of the molecular assembly of the liquid crystal according to the applied voltage level, thereby enabling arbitrary gradation display. Each dot is provided with a storage capacitor 70 in parallel with the liquid crystal capacitor formed between the pixel electrode 19 and the common electrode in order to prevent the image signal written in the liquid crystal from leaking. Reference numeral 18b denotes a capacitor line connected to an electrode on one side of the storage capacitor 70.

次に、図2は、液晶表示装置100の全体構成図である。液晶表示装置100は、TFTアレイ基板10と、対向基板25とが、平面視略矩形枠状のシール材52を介して貼り合わされた構成を備えており、前記両基板10,25の間に挟持された液晶が、シール材52によって前記基板間に封入されたものとなっている。なお、図2では、対向基板25の外周端が、シール材52の外周端に平面視で一致するように表示している。   Next, FIG. 2 is an overall configuration diagram of the liquid crystal display device 100. The liquid crystal display device 100 has a configuration in which the TFT array substrate 10 and the counter substrate 25 are bonded together via a sealing material 52 having a substantially rectangular frame shape in plan view, and is sandwiched between the substrates 10 and 25. The liquid crystal thus formed is sealed between the substrates by a sealing material 52. In FIG. 2, the outer peripheral end of the counter substrate 25 is displayed so as to coincide with the outer peripheral end of the sealing material 52 in plan view.

シール材52の内側の領域には、遮光性材料からなる遮光膜(周辺見切り)53が矩形枠状に形成されている。シール材52の外側の周辺回路領域には、データ線駆動回路201と実装端子202とがTFTアレイ基板10の一辺に沿って配設されており、この一辺と隣接する2辺に沿ってそれぞれ走査線駆動回路104,104が設けられている。TFTアレイ基板10の残る一辺には、前記走査線駆動回路104,104間を接続する複数の配線105が形成されている。また、対向基板25の角部には、TFTアレイ基板10と対向基板25との間で電気的導通をとるための複数の基板間導通材106が配設されている。   In a region inside the sealing material 52, a light shielding film (peripheral parting) 53 made of a light shielding material is formed in a rectangular frame shape. In the peripheral circuit area outside the sealing material 52, the data line driving circuit 201 and the mounting terminal 202 are disposed along one side of the TFT array substrate 10, and scanning is performed along two sides adjacent to the one side. Line drive circuits 104 and 104 are provided. On the remaining one side of the TFT array substrate 10, a plurality of wirings 105 are formed for connecting the scanning line driving circuits 104, 104. In addition, a plurality of inter-substrate conductive members 106 for providing electrical continuity between the TFT array substrate 10 and the counter substrate 25 are disposed at corner portions of the counter substrate 25.

次に、図3は、液晶表示装置100の画素構成を示す平面構成図である。図3に示すように、液晶表示装置100の表示領域には、複数の走査線18aが図示左右方向に延在しており、これらの走査線に交差する方向に複数のデータ線16が延在している。図3において、走査線18aとデータ線16とに囲まれた平面視矩形状の領域がドット領域である。1つのドット領域に対応して3原色のうち1色のカラーフィルタが形成され、図示した3つのドット領域で3色の着色部22R,22G,22Bを有する1つの画素領域を形成している。これらの着色部22R,22G,22Bは、液晶表示装置100の表示領域内に周期的に配列されている。   Next, FIG. 3 is a plan configuration diagram illustrating a pixel configuration of the liquid crystal display device 100. As shown in FIG. 3, in the display area of the liquid crystal display device 100, a plurality of scanning lines 18a extend in the left-right direction in the figure, and a plurality of data lines 16 extend in a direction intersecting these scanning lines. is doing. In FIG. 3, a rectangular area in plan view surrounded by the scanning lines 18a and the data lines 16 is a dot area. A color filter of one of the three primary colors is formed corresponding to one dot region, and one pixel region having three colored portions 22R, 22G, and 22B is formed by the three dot regions shown. These colored portions 22R, 22G, and 22B are periodically arranged in the display area of the liquid crystal display device 100.

図3に示す各ドット領域内には、ITO(インジウム錫酸化物)等の透光性の導電膜からなる平面視略矩形状の画素電極19が設けられており、画素電極19と、走査線18a、データ線16との間に、TFT60が介挿されている。TFT60は、半導体層33と、半導体層33の下層側(基板側)に設けられたゲート電極80aと、半導体層33の上層側に設けられたソース電極34と、ドレイン電極35とを備えて構成されている。半導体層33とゲート電極80aとが対向する領域には、TFT30のチャネル領域が形成されており、その両側の半導体層には、ソース領域、及びドレイン領域が形成されている。   In each dot region shown in FIG. 3, a pixel electrode 19 having a substantially rectangular shape in plan view made of a light-transmitting conductive film such as ITO (indium tin oxide) is provided. A TFT 60 is interposed between the data line 16 and 18a. The TFT 60 includes a semiconductor layer 33, a gate electrode 80 a provided on the lower layer side (substrate side) of the semiconductor layer 33, a source electrode 34 provided on the upper layer side of the semiconductor layer 33, and a drain electrode 35. Has been. A channel region of the TFT 30 is formed in a region where the semiconductor layer 33 and the gate electrode 80a face each other, and a source region and a drain region are formed in the semiconductor layers on both sides thereof.

ゲート電極80aは、走査線18aの一部をデータ線16の延在方向に分岐して形成されており、その先端部において、半導体層33と図示略の絶縁膜(ゲート絶縁膜)を介して紙面垂直方向に対向している。ソース電極34は、データ線16の一部を走査線18aの延在方向に分岐して形成されており、半導体層33(ソース領域)と電気的に接続されている。ドレイン電極35の一端(図示左端)側は、前記半導体層33(ドレイン領域)と電気的に接続されており、ドレイン電極35の他端(図示右端)側は画素電極19と電気的に接続されている。
上記構成のもとTFT60は、走査線18aを介して入力されるゲート信号により所定期間だけオン状態とされることで、データ線16を介して供給される画像信号を、所定のタイミングで液晶に対して書き込むスイッチング素子として機能するようになっている。
The gate electrode 80 a is formed by branching a part of the scanning line 18 a in the extending direction of the data line 16, and the semiconductor layer 33 and an unillustrated insulating film (gate insulating film) are interposed at the tip of the gate electrode 80 a. It faces the vertical direction of the page. The source electrode 34 is formed by branching a part of the data line 16 in the extending direction of the scanning line 18a, and is electrically connected to the semiconductor layer 33 (source region). One end (left end in the drawing) side of the drain electrode 35 is electrically connected to the semiconductor layer 33 (drain region), and the other end (right end in the drawing) side of the drain electrode 35 is electrically connected to the pixel electrode 19. ing.
In the above configuration, the TFT 60 is turned on for a predetermined period by a gate signal input via the scanning line 18a, whereby an image signal supplied via the data line 16 is supplied to the liquid crystal at a predetermined timing. On the other hand, it functions as a switching element for writing.

図4は、図3のB−B’線に沿うTFTアレイ基板10の断面構成図である。同図に示す断面構造をみると、TFTアレイ基板10は、ガラス基板Pの内面側(図示上面側)に形成されたTFT60と、画素電極19とを主体として構成されている。ガラス基板P上に、一部が開口されたバンク30が形成され、このバンク30の開口部にゲート電極80aが埋設されている。ゲート電極80aは、ガラス基板P上に、Ag,Cu,Al等の金属材料からなる第1電極層(基体層)81と、Ni,Ti,W,Mn等の金属材料からなる第2電極層(被覆層)82とを積層してなる構成を備えている。   FIG. 4 is a cross-sectional configuration diagram of the TFT array substrate 10 taken along line B-B ′ of FIG. 3. Looking at the cross-sectional structure shown in the figure, the TFT array substrate 10 is mainly composed of the TFT 60 formed on the inner surface side (the upper surface side in the drawing) of the glass substrate P and the pixel electrode 19. On the glass substrate P, a bank 30 partially opened is formed, and a gate electrode 80 a is embedded in the opening of the bank 30. The gate electrode 80a includes a first electrode layer (base layer) 81 made of a metal material such as Ag, Cu, or Al and a second electrode layer made of a metal material such as Ni, Ti, W, or Mn on the glass substrate P. (Coating layer) 82 is laminated.

バンク30上のゲート電極80aを含む領域に、酸化シリコンや窒化シリコン等からなるゲート絶縁膜83が形成されており、このゲート絶縁膜83上であってゲート電極80aと平面的に重なる位置に半導体層33が形成されている。半導体層33は、アモルファスシリコン層84と、このアモルファスシリコン層84上に積層されたNシリコン層85とからなる。Nシリコン層85は、アモルファスシリコン層84上で平面的に離間された2つの部位に分割されており、一方(図示左側)のNシリコン層85は、ゲート絶縁膜83上と当該Nシリコン層85上とに跨って形成されたソース電極34と電気的に接続され、他方のNシリコン層85は、ゲート絶縁膜83上と当該Nシリコン層85とに跨って形成されたドレイン電極35と電気的に接続されている。 A gate insulating film 83 made of silicon oxide, silicon nitride, or the like is formed in a region including the gate electrode 80a on the bank 30, and the semiconductor is positioned on the gate insulating film 83 so as to overlap the gate electrode 80a in a plane. A layer 33 is formed. The semiconductor layer 33 includes an amorphous silicon layer 84 and an N + silicon layer 85 stacked on the amorphous silicon layer 84. N + silicon layer 85, on the amorphous silicon layer 84 is divided into two portions which are planarly spaced, whereas N + silicon layer 85 (left side), the gate insulating film 83 above and the N + The source electrode 34 formed over the silicon layer 85 is electrically connected, and the other N + silicon layer 85 is a drain formed over the gate insulating film 83 and the N + silicon layer 85. The electrode 35 is electrically connected.

ソース電極34は、バリア金属膜(バリア層)61aと、ソース電極膜(基体層)66と、被覆金属膜(被覆層)68aとを積層してなる3層構造の導電部材であり、ドレイン電極35は、バリア金属膜(バリア層)61aと、ドレイン電極膜(基体層)67と、被覆金属膜(被覆層)68aとを積層してなる3層構造の導電部材である。バリア金属膜61aは、Ni(ニッケル)、Ti(チタン)、W(タングステン)、Mn(マンガン)等から選ばれる1種又は2種以上の金属材料を用いて形成され、ソース電極膜66及びドレイン電極膜67は、Ag(銀)、Cu(銅)、Al(アルミニウム)等から選ばれる1種又は2種以上の金属材料を用いて形成され、被覆金属膜68aは、上記バリア金属膜61aと同様、Ni,Ti,W,Mn等から選ばれる1種又は2種以上の金属材料を用いて形成されている。   The source electrode 34 is a conductive member having a three-layer structure in which a barrier metal film (barrier layer) 61a, a source electrode film (base layer) 66, and a covering metal film (covering layer) 68a are stacked. Reference numeral 35 denotes a conductive member having a three-layer structure in which a barrier metal film (barrier layer) 61a, a drain electrode film (base layer) 67, and a covering metal film (covering layer) 68a are laminated. The barrier metal film 61a is formed using one or more metal materials selected from Ni (nickel), Ti (titanium), W (tungsten), Mn (manganese), and the like. The electrode film 67 is formed using one or more metal materials selected from Ag (silver), Cu (copper), Al (aluminum), and the like, and the coated metal film 68a includes the barrier metal film 61a and Similarly, it is formed using one or more metal materials selected from Ni, Ti, W, Mn and the like.

なお、図3に示したように、データ線16とソース電極34、及び走査線18aとゲート電極80aとは、それぞれ一体に形成されているので、データ線16はソース電極34と同様の3層構造を備えた導電部材となっており、走査線18aはゲート電極80aと同様の2層構造を備えた導電部材となっている。   As shown in FIG. 3, since the data line 16 and the source electrode 34, and the scanning line 18a and the gate electrode 80a are integrally formed, the data line 16 has the same three layers as the source electrode 34. The scanning line 18a is a conductive member having a two-layer structure similar to the gate electrode 80a.

ドレイン電極35の一部表面と、ソース電極34とを覆うように、バンク31cが形成されている。このバンク31cは、実際には、図3に示した各画素電極19に対応する開口部を具備した平面視略格子状を成してガラス基板P上に形成されており、液晶表示装置の製造時に、液相法を用いて画素電極19をパターン形成するための仕切部材として用いられるものである。画素電極19は、図4に示すように、絶縁膜31cから図示右側へ突出しているドレイン電極35の上面及び側面と当接するように形成され、ドレイン電極35と電気的に接続されている。   A bank 31 c is formed so as to cover a part of the surface of the drain electrode 35 and the source electrode 34. The banks 31c are actually formed on the glass substrate P in a substantially lattice shape in plan view having openings corresponding to the respective pixel electrodes 19 shown in FIG. Sometimes, it is used as a partition member for patterning the pixel electrode 19 using a liquid phase method. As shown in FIG. 4, the pixel electrode 19 is formed so as to be in contact with the upper surface and the side surface of the drain electrode 35 protruding from the insulating film 31 c to the right side in the drawing, and is electrically connected to the drain electrode 35.

なお、実際には、画素電極19及び絶縁膜31cの表面には、液晶の初期配向状態を制御するための配向膜が形成されており、ガラス基板Pの外面側には、液晶層に入射する光の偏光状態を制御するための位相差板や偏光板が設けられている。さらに、TFTアレイ基板10の外側(パネル背面側)には、透過型ないし半透過反射型の液晶表示装置の場合の照明手段として用いられるバックライトが設けられている。   In practice, an alignment film for controlling the initial alignment state of the liquid crystal is formed on the surface of the pixel electrode 19 and the insulating film 31c, and enters the liquid crystal layer on the outer surface side of the glass substrate P. A phase difference plate and a polarizing plate for controlling the polarization state of light are provided. Further, a backlight used as illumination means in the case of a transmissive or transflective liquid crystal display device is provided on the outer side (panel back side) of the TFT array substrate 10.

対向基板25については、詳細な図示は省略するが、ガラス基板Pと同様の基板の内面(TFTアレイ基板との対向面)側に、図3に示した着色部22R、22G、22Bを配列形成してなるカラーフィルタ層と、平面ベタ状の透光性導電膜からなる対向電極とを積層した構成を備えている。また、前記対向電極上にTFTアレイ基板と同様の配向膜が形成されており、基板外面側には、必要に応じて位相差板や偏光板が配設されたものとなっている。   Although the detailed illustration of the counter substrate 25 is omitted, the colored portions 22R, 22G, and 22B shown in FIG. 3 are arrayed on the inner surface (the surface facing the TFT array substrate) of the same substrate as the glass substrate P. And a counter electrode made of a flat solid light-transmitting conductive film. An alignment film similar to that of the TFT array substrate is formed on the counter electrode, and a retardation plate and a polarizing plate are provided on the outer surface side of the substrate as necessary.

また、TFTアレイ基板10と対向基板25との間に封止された液晶層は、主として液晶分子で構成されている。この液晶層を構成する液晶分子としては、ネマチック液晶、スメクチック液晶など配向し得るものであればいかなる液晶分子を用いても構わないが、TN型液晶パネルの場合、ネマチック液晶を形成させるものが好ましく、例えば、フェニルシクロヘキサン誘導体液晶、ビフェニル誘導体液晶、ビフェニルシクロヘキサン誘導体液晶、テルフェニル誘導体液晶、フェニルエーテル誘導体液晶、フェニルエステル誘導体液晶、ビシクロヘキサン誘導体液晶、アゾメチン誘導体液晶、アゾキシ誘導体液晶、ピリミジン誘導体液晶、ジオキサン誘導体液晶、キュバン誘導体液晶等が挙げられる。   The liquid crystal layer sealed between the TFT array substrate 10 and the counter substrate 25 is mainly composed of liquid crystal molecules. As the liquid crystal molecules constituting the liquid crystal layer, any liquid crystal molecules may be used as long as they can be aligned, such as nematic liquid crystals and smectic liquid crystals. In the case of a TN type liquid crystal panel, those that form nematic liquid crystals are preferable. For example, phenylcyclohexane derivative liquid crystal, biphenyl derivative liquid crystal, biphenyl cyclohexane derivative liquid crystal, terphenyl derivative liquid crystal, phenyl ether derivative liquid crystal, phenyl ester derivative liquid crystal, bicyclohexane derivative liquid crystal, azomethine derivative liquid crystal, azoxy derivative liquid crystal, pyrimidine derivative liquid crystal, dioxane Examples include derivative liquid crystals and cubane derivative liquid crystals.

以上の構成を備えた本実施形態の液晶表示装置100は、バックライトから入射した光を、電圧印加により配向状態を制御された液晶層で変調することで、任意の階調表示を行えるようになっている。また各ドットに着色部22R、22G、22Bが設けられているので、各画素毎に3原色(R,G,B)の色光を混色して任意のカラー表示を行えるようになっている。   The liquid crystal display device 100 of the present embodiment having the above configuration can perform arbitrary gradation display by modulating light incident from a backlight with a liquid crystal layer whose alignment state is controlled by voltage application. It has become. In addition, since the colored portions 22R, 22G, and 22B are provided for each dot, any color display can be performed by mixing three primary colors (R, G, and B) for each pixel.

本実施形態の液晶表示装置では、TFT60のゲート電極80a、ソース電極34、ドレイン電極35、及び画素電極19が液相法を用いてパターン形成されたものとなっている。
そして、ソース電極34が、基体層であるソース電極膜66上に被覆層である被覆金属膜68aを積層した構造を備える一方、ドレイン電極35が基体層であるドレイン電極膜67上に被覆層である被覆金属膜68aを積層した構造を備えていることで、前記被覆金属膜68aによって、上記電極膜66,67を構成するAg,Cu,Al等の金属材料が絶縁膜31cへ拡散するのを効果的に防止できるようになっている。なお、この被覆金属膜68aは、拡散が問題にならない場合には省略することができる。
また、ソース電極34及びドレイン電極35は、バリア金属膜61a上に、基体層であるソース電極膜66及びドレイン電極膜67をそれぞれ積層した構造を具備している。これにより、基体層である電極膜66,67を構成するAgやCu、Al等がNシリコン層85やアモルファスシリコン層84に拡散するのを、上記バリア金属膜61aによって良好に防止することができ、前記拡散によってTFT60の動作不良や性能低下が生じるのを防止することができる。
In the liquid crystal display device of this embodiment, the gate electrode 80a, the source electrode 34, the drain electrode 35, and the pixel electrode 19 of the TFT 60 are formed by patterning using a liquid phase method.
The source electrode 34 has a structure in which a covering metal film 68a as a covering layer is laminated on a source electrode film 66 as a base layer, while the drain electrode 35 is a covering layer on a drain electrode film 67 as a base layer. By providing a structure in which a certain coated metal film 68a is laminated, the coated metal film 68a allows a metal material such as Ag, Cu, Al constituting the electrode films 66, 67 to diffuse into the insulating film 31c. It can be effectively prevented. The coated metal film 68a can be omitted when diffusion does not matter.
The source electrode 34 and the drain electrode 35 have a structure in which a source electrode film 66 and a drain electrode film 67, which are base layers, are laminated on a barrier metal film 61a. Accordingly, the barrier metal film 61a can favorably prevent Ag, Cu, Al, and the like constituting the electrode films 66 and 67 as the base layer from diffusing into the N + silicon layer 85 and the amorphous silicon layer 84. In addition, it is possible to prevent the TFT 60 from malfunctioning and performance degradation due to the diffusion.

また、液晶表示装置100では、ドットを構成するTFT60や画素電極19に液相法を用いて形成された導電部材が使用されているので、高価な真空装置を用いたプロセスを減らし、また材料の使用効率を高めることができ、液晶表示装置の低コスト化を図ることができる。   Further, in the liquid crystal display device 100, since the TFT 60 and the pixel electrode 19 constituting the dots use conductive members formed by a liquid phase method, the process using an expensive vacuum device is reduced, and the material The use efficiency can be increased, and the cost of the liquid crystal display device can be reduced.

また、ゲート電極80aが、第1電極層81と第2電極層82とを積層した2層構造となっているので、被覆層である第2電極層82によって、基体層である第1電極層81を構成するAgやCu,Alがゲート絶縁膜83へ拡散するのを効果的に防止することができる。これにより、前記拡散によってTFT60に動作不良や移動度の低下等が生じるのを防止することができる。   Further, since the gate electrode 80a has a two-layer structure in which the first electrode layer 81 and the second electrode layer 82 are laminated, the first electrode layer that is the base layer is formed by the second electrode layer 82 that is the covering layer. It is possible to effectively prevent Ag, Cu, and Al constituting 81 from diffusing into the gate insulating film 83. Thereby, it is possible to prevent the TFT 60 from malfunctioning or lowering mobility due to the diffusion.

また本実施形態の液晶表示装置では、実装端子202…が、ソース電極34(データ線16)又はゲート電極80a(走査線18a)と同様の構成を具備して同層に形成されていてもよい。すなわち、実装端子202が、ソース電極34ないしゲート電極80aの形成工程にてこれらと同時に形成されたものであってもよい。このような構成とするならば、実装端子202が、その表面にNi,Ti,W等からなる被覆層を有するものとなり、当該実装端子202に対して外部回路のハンダ接合を行う場合に、良好な接合性を得ることができる。これは、実装端子202の表面に基体層を構成するAg,Cu,Al等が露出している場合と、前記Ni等からなる被覆層が形成されている場合とでは、後者の構成の方が、良好な濡れ性をもってハンダを付着させることができるからである。   In the liquid crystal display device of this embodiment, the mounting terminals 202... May have the same configuration as the source electrode 34 (data line 16) or the gate electrode 80a (scanning line 18a) and be formed in the same layer. . That is, the mounting terminal 202 may be formed simultaneously with the source electrode 34 or the gate electrode 80a. With such a configuration, the mounting terminal 202 has a coating layer made of Ni, Ti, W, or the like on the surface thereof, which is good when soldering an external circuit to the mounting terminal 202. Can be obtained. This is because when the Ag, Cu, Al or the like constituting the base layer is exposed on the surface of the mounting terminal 202 and when the coating layer made of Ni or the like is formed, the latter structure is better. This is because solder can be attached with good wettability.

なお、本実施形態ではゲート電極80aを、第1電極層81と第2電極層82とからなる2層構造としているが、第1電極層81とガラス基板Pとの間に、両者の密着性を向上させるための密着層を設けてもよい。この密着層は、例えばMnにより形成することができ、Mn微粒子を分散させた液体材料を用いた液相法によって形成することができる。   In the present embodiment, the gate electrode 80a has a two-layer structure composed of the first electrode layer 81 and the second electrode layer 82. However, the adhesiveness between the first electrode layer 81 and the glass substrate P is good. You may provide the contact | adherence layer for improving. This adhesion layer can be formed of, for example, Mn, and can be formed by a liquid phase method using a liquid material in which Mn fine particles are dispersed.

(薄膜トランジスタの製造方法)
次に、本発明の薄膜トランジスタの製造方法を含むTFTアレイ基板の製造方法について、その実施形態を図5から図11を参照しつつ説明する。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
(Thin Film Transistor Manufacturing Method)
Next, an embodiment of a TFT array substrate manufacturing method including the thin film transistor manufacturing method of the present invention will be described with reference to FIGS. In addition, in each figure, in order to make each layer and each member the size which can be recognized on drawing, the scale is varied for every layer and each member.

[液滴吐出装置]
まず、本製造方法の複数の工程で用いられる液滴吐出装置について説明する。本製造方法では、液滴吐出装置に備えられた液滴吐出ヘッドのノズルから導電性微粒子を含むインク(液体材料)を液滴状に吐出し、薄膜トランジスタを構成する各導電部材や電極を形成するものとしている。本実施形態で用いる液滴吐出装置としては、図5に示した構成のものを採用することができる。
[Droplet discharge device]
First, a droplet discharge device used in a plurality of steps of the manufacturing method will be described. In this manufacturing method, ink (liquid material) containing conductive fine particles is ejected in the form of droplets from the nozzles of a droplet ejection head provided in the droplet ejection apparatus to form each conductive member and electrode constituting the thin film transistor. It is supposed to be. As the droplet discharge device used in the present embodiment, the one having the configuration shown in FIG. 5 can be adopted.

図5(a)は、本実施形態で用いる液滴吐出装置IJの概略構成を示す斜視図である。
液滴吐出装置IJは、液滴吐出ヘッド301と、X軸方向駆動軸304と、Y軸方向ガイド軸305と、制御装置CONTと、ステージ307と、クリーニング機構308と、基台309と、ヒータ315とを備えている。
ステージ307は、この液滴吐出装置IJによりインク(液体材料)を設けられる基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
FIG. 5A is a perspective view showing a schematic configuration of a droplet discharge device IJ used in the present embodiment.
The droplet discharge device IJ includes a droplet discharge head 301, an X-axis direction drive shaft 304, a Y-axis direction guide shaft 305, a control device CONT, a stage 307, a cleaning mechanism 308, a base 309, and a heater. 315.
The stage 307 supports the substrate P on which ink (liquid material) is provided by the droplet discharge device IJ, and includes a fixing mechanism (not shown) that fixes the substrate P at a reference position.

液滴吐出ヘッド301は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とY軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド301の下面にY軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド301の吐出ノズルからは、ステージ307に支持されている基板Pに対して、上述した導電性微粒子を含むインクが吐出される。   The droplet discharge head 301 is a multi-nozzle type droplet discharge head provided with a plurality of discharge nozzles, and the longitudinal direction and the Y-axis direction are made to coincide. The plurality of ejection nozzles are provided on the lower surface of the droplet ejection head 301 in the Y axis direction at regular intervals. From the discharge nozzle of the droplet discharge head 301, the ink containing the conductive fine particles described above is discharged onto the substrate P supported by the stage 307.

X軸方向駆動軸304には、X軸方向駆動モータ302が接続されている。X軸方向駆動モータ302はステッピングモータ等であり、制御装置CONTからX軸方向の駆動信号が供給されると、X軸方向駆動軸304を回転させる。X軸方向駆動軸304が回転すると、液滴吐出ヘッド301はX軸方向に移動する。
Y軸方向ガイド軸305は、基台309に対して動かないように固定されている。ステージ307は、Y軸方向駆動モータ303を備えている。Y軸方向駆動モータ303はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ307をY軸方向に移動する。
An X-axis direction drive motor 302 is connected to the X-axis direction drive shaft 304. The X-axis direction drive motor 302 is a stepping motor or the like, and rotates the X-axis direction drive shaft 304 when a drive signal in the X-axis direction is supplied from the control device CONT. When the X-axis direction drive shaft 304 rotates, the droplet discharge head 301 moves in the X-axis direction.
The Y-axis direction guide shaft 305 is fixed so as not to move with respect to the base 309. The stage 307 includes a Y-axis direction drive motor 303. The Y-axis direction drive motor 303 is a stepping motor or the like, and moves the stage 307 in the Y-axis direction when a drive signal in the Y-axis direction is supplied from the control device CONT.

制御装置CONTは、液滴吐出ヘッド301に液滴の吐出制御用の電圧を供給する。また、X軸方向駆動モータ302に液滴吐出ヘッド301のX軸方向の移動を制御する駆動パルス信号を、Y軸方向駆動モータ303にステージ307のY軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構308は、液滴吐出ヘッド301をクリーニングするものである。クリーニング機構308には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構は、Y軸方向ガイド軸305に沿って移動する。クリーニング機構308の移動も制御装置CONTにより制御される。
ヒータ315は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ315の電源の投入及び遮断も制御装置CONTにより制御される。
The control device CONT supplies a droplet discharge control voltage to the droplet discharge head 301. Further, the X-axis direction drive motor 302 has a drive pulse signal for controlling the movement of the droplet discharge head 301 in the X-axis direction, and the Y-axis direction drive motor 303 has a drive pulse signal for controlling the movement of the stage 307 in the Y-axis direction. Supply.
The cleaning mechanism 308 is for cleaning the droplet discharge head 301. The cleaning mechanism 308 includes a Y-axis direction drive motor (not shown). The cleaning mechanism moves along the Y-axis direction guide shaft 305 by driving the Y-axis direction drive motor. The movement of the cleaning mechanism 308 is also controlled by the control device CONT.
Here, the heater 315 is means for heat-treating the substrate P by lamp annealing, and performs evaporation and drying of the solvent contained in the liquid material applied on the substrate P. The heater 315 is also turned on and off by the control device CONT.

液滴吐出装置IJは、液滴吐出ヘッド301と基板Pを支持するステージ307とを相対的に走査しつつ基板Pに対して液滴を吐出する。ここで、以下の説明において、X軸方向を走査方向、X軸方向と直交するY軸方向を非走査方向とする。したがって、液滴吐出ヘッド301の吐出ノズルは、非走査方向であるY軸方向に一定間隔で並んで設けられている。なお、図5(a)では、液滴吐出ヘッド301は、基板Pの進行方向に対し直角に配置されているが、液滴吐出ヘッド301の角度を調整し、基板Pの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド301の角度を調整することで、ノズル間のピッチを調節することができる。また、基板Pとノズル面との距離を任意に調節できるようにしてもよい。   The droplet discharge device IJ discharges droplets onto the substrate P while relatively scanning the droplet discharge head 301 and the stage 307 that supports the substrate P. Here, in the following description, the X-axis direction is a scanning direction, and the Y-axis direction orthogonal to the X-axis direction is a non-scanning direction. Accordingly, the discharge nozzles of the droplet discharge head 301 are provided side by side at regular intervals in the Y-axis direction, which is the non-scanning direction. In FIG. 5A, the droplet discharge head 301 is disposed at a right angle to the traveling direction of the substrate P. However, the angle of the droplet discharging head 301 is adjusted to the traveling direction of the substrate P. You may make it cross. In this way, the pitch between the nozzles can be adjusted by adjusting the angle of the droplet discharge head 301. Further, the distance between the substrate P and the nozzle surface may be arbitrarily adjusted.

図5(b)は、ピエゾ方式による液体材料の吐出原理を説明するための液滴吐出ヘッドの概略構成図である。
図5(b)において、液体材料(インク;機能液)を収容する液体室321に隣接してピエゾ素子322が設置されている。液体室321には、液体材料を収容する材料タンクを含む液体材料供給系323を介して液体材料が供給される。ピエゾ素子322は駆動回路324に接続されており、この駆動回路324を介してピエゾ素子322に電圧を印加し、ピエゾ素子322を変形させて液体室321を弾性変形させる。そして、この弾性変形時の内容積の変化によってノズル325から液体材料が吐出されるようになっている。この場合、印加電圧の値を変化させることにより、ピエゾ素子322の歪み量を制御することができる。また、印加電圧の周波数を変化させることにより、ピエゾ素子322の歪み速度を制御することができる。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
FIG. 5B is a schematic configuration diagram of a droplet discharge head for explaining the principle of discharging a liquid material by a piezo method.
In FIG. 5B, a piezo element 322 is installed adjacent to a liquid chamber 321 that stores a liquid material (ink; functional liquid). The liquid material is supplied to the liquid chamber 321 via a liquid material supply system 323 including a material tank that stores the liquid material. The piezo element 322 is connected to a drive circuit 324, and a voltage is applied to the piezo element 322 via the drive circuit 324 to deform the piezo element 322 and elastically deform the liquid chamber 321. And the liquid material is discharged from the nozzle 325 by the change of the internal volume at the time of this elastic deformation. In this case, the amount of distortion of the piezo element 322 can be controlled by changing the value of the applied voltage. In addition, the strain rate of the piezo element 322 can be controlled by changing the frequency of the applied voltage. Since the droplet discharge by the piezo method does not apply heat to the material, it has an advantage of hardly affecting the composition of the material.

[インク(液体材料)]
ここで、本実施形態に係る製造方法で用いられる、液滴吐出ヘッド301からの吐出に好適なインク(液体材料)について説明する。
本実施形態で用いる導電部材形成用のインクは、導電性微粒子を分散媒に分散させた分散液、若しくはその前駆体からなるものである。導電性微粒子として、例えば金、銀、銅、パラジウム、ニオブ及びニッケル等を含有する金属微粒子の他、これらの前駆体、合金、酸化物、並びに導電性ポリマーやインジウム錫酸化物等の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は1nm〜0.1μm程度であることが好ましい。0.1μmより大きいと、後述する液体吐出ヘッド301のノズルに目詰まりが生じるおそれがあるだけでなく、得られる膜の緻密性が悪化する可能性がある。また、1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
[Ink (liquid material)]
Here, an ink (liquid material) suitable for ejection from the droplet ejection head 301 used in the manufacturing method according to the present embodiment will be described.
The conductive member forming ink used in the present embodiment is composed of a dispersion liquid in which conductive fine particles are dispersed in a dispersion medium, or a precursor thereof. Examples of the conductive fine particles include metal fine particles containing, for example, gold, silver, copper, palladium, niobium and nickel, as well as precursors, alloys, oxides thereof, and fine particles such as conductive polymers and indium tin oxide. Used. These conductive fine particles can be used by coating the surface with an organic substance or the like in order to improve dispersibility. The particle diameter of the conductive fine particles is preferably about 1 nm to 0.1 μm. If it is larger than 0.1 μm, there is a possibility that clogging may occur in the nozzles of the liquid discharge head 301 described later, and the denseness of the resulting film may be deteriorated. On the other hand, if it is smaller than 1 nm, the volume ratio of the coating agent to the conductive fine particles becomes large, and the ratio of the organic matter in the obtained film becomes excessive.

分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法(インクジェット法)への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。   The dispersion medium is not particularly limited as long as it can disperse the conductive fine particles and does not cause aggregation. For example, in addition to water, alcohols such as methanol, ethanol, propanol, butanol, n-heptane, n-octane, decane, dodecane, tetradecane, toluene, xylene, cymene, durene, indene, dipentene, tetrahydronaphthalene, decahydro Hydrocarbon compounds such as naphthalene and cyclohexylbenzene, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol methyl ethyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, 1,2-dimethoxyethane, bis (2- Methoxyethyl) ether, ether compounds such as p-dioxane, propylene carbonate, γ- Butyrolactone, N- methyl-2-pyrrolidone, dimethylformamide, dimethyl sulfoxide, can be exemplified polar compounds such as cyclohexanone. Of these, water, alcohols, hydrocarbon compounds, and ether compounds are preferred from the viewpoints of fine particle dispersibility and dispersion stability, and ease of application to the droplet discharge method (inkjet method). More preferred dispersion media include water and hydrocarbon compounds.

上記導電性微粒子の分散液の表面張力は0.02N/m〜0.07N/mの範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が0.02N/m未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、0.07N/mを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。   The surface tension of the conductive fine particle dispersion is preferably in the range of 0.02 N / m to 0.07 N / m. When the liquid is ejected by the ink jet method, if the surface tension is less than 0.02 N / m, the wettability of the ink composition to the nozzle surface increases, and thus flight bending tends to occur, exceeding 0.07 N / m. Since the meniscus shape at the nozzle tip is not stable, it becomes difficult to control the discharge amount and the discharge timing. In order to adjust the surface tension, a small amount of a surface tension regulator such as a fluorine-based, silicone-based, or nonionic-based material may be added to the dispersion within a range that does not significantly reduce the contact angle with the substrate. The nonionic surface tension modifier improves the wettability of the liquid to the substrate, improves the leveling property of the film, and helps prevent the occurrence of fine irregularities in the film. The surface tension modifier may contain an organic compound such as alcohol, ether, ester, or ketone, if necessary.

上記分散液の粘度は1mPa・s〜50mPa・sであることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるだけでなく、液滴の吐出量が減少する。   The viscosity of the dispersion is preferably 1 mPa · s to 50 mPa · s. When a liquid material is ejected as droplets using the inkjet method, if the viscosity is less than 1 mPa · s, the nozzle periphery is easily contaminated by the outflow of the ink, and if the viscosity is greater than 50 mPa · s, the nozzle hole The clogging frequency in the case becomes high, and not only is it difficult to smoothly discharge droplets, but also the amount of droplets discharged is reduced.

[TFTアレイ基板の製造方法]
以下、図6から図10を参照してTFTアレイ基板の各製造工程について説明する。図6から図10は、本実施形態の製造方法における一連の工程を示す断面工程図である。
本実施形態の製造方法は、ガラス基板上にバンクを形成し、このバンクに囲まれた領域に液滴吐出装置を用いた液滴吐出法により電極パターン及び配線パターンを形成することで薄膜トランジスタを作製し、TFTアレイ基板を製造する方法である。
[Method for manufacturing TFT array substrate]
Hereinafter, each manufacturing process of the TFT array substrate will be described with reference to FIGS. 6 to 10 are cross-sectional process diagrams showing a series of processes in the manufacturing method of the present embodiment.
In the manufacturing method of this embodiment, a bank is formed on a glass substrate, and a thin film transistor is manufactured by forming an electrode pattern and a wiring pattern by a droplet discharge method using a droplet discharge device in a region surrounded by the bank. And a method of manufacturing a TFT array substrate.

<ゲート電極形成工程>
まず、図6の各図に示すように、基体となるガラス基板P上を用意し、その一面側にバンク30を形成した後、バンク30に設けた開口部30aに対し所定のインクを滴下することで、開口部30a内にゲート電極80aを形成する。このゲート電極形成工程は、バンク形成工程と、撥液化処理工程と、第1電極層形成工程と、第2電極層形成工程と、焼成工程と、を含むものとなっている。
<Gate electrode formation process>
First, as shown in each drawing of FIG. 6, a glass substrate P serving as a base is prepared, a bank 30 is formed on one surface thereof, and then predetermined ink is dropped onto an opening 30 a provided in the bank 30. Thus, the gate electrode 80a is formed in the opening 30a. This gate electrode forming step includes a bank forming step, a liquid repellent treatment step, a first electrode layer forming step, a second electrode layer forming step, and a firing step.

{バンク形成工程}
まず、ゲート電極80a(及び走査線18a)をガラス基板上に所定パターンで形成するために、図6(a)に示すように、ガラス基板P上に所定パターンの開口部30aを有するバンク30を形成する。バンク30は、基板面を平面的に区画する仕切部材であり、このバンクの形成にはフォトリソグラフィ法や印刷法等、任意の方法を用いることができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、ガラス基板P上に形成するバンクの高さに合わせてアクリル樹脂等の有機系感光性材料を塗布して感光性材料層を形成する。そして、形成したいバンク形状に合わせて感光性材料層に対して紫外線を照射することで、ゲート電極用の開口部30aを備えたバンク30を形成する。また、バンク30は、ポリシラザンを含む液体材料等を用いて形成した無機物の構造体であってもよい。
{Bank formation process}
First, in order to form the gate electrode 80a (and the scanning line 18a) in a predetermined pattern on the glass substrate, as shown in FIG. 6A, a bank 30 having openings 30a of the predetermined pattern on the glass substrate P is formed. Form. The bank 30 is a partition member that partitions the substrate surface in a plane, and any method such as a photolithography method or a printing method can be used to form the bank. For example, when using the photolithography method, an organic system such as an acrylic resin according to the height of the bank formed on the glass substrate P by a predetermined method such as spin coating, spray coating, roll coating, die coating, dip coating, etc. A photosensitive material is applied to form a photosensitive material layer. And the bank 30 provided with the opening part 30a for gate electrodes is formed by irradiating an ultraviolet-ray with respect to the photosensitive material layer according to the bank shape to form. The bank 30 may be an inorganic structure formed using a liquid material containing polysilazane.

{撥液化処理工程}
次に、バンク30に対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CFプラズマ処理法)を採用することができる。CFプラズマ処理の条件は、例えばプラズマパワーが50kW〜1000kW、4フッ化メタンガス流量が50ml/min〜100ml/min、プラズマ放電電極に対する基板搬送速度が0.5mm/sec〜1020mm/sec、基板温度が70℃〜90℃である。なお、処理ガスとしては、テトラフルオロメタン(四フッ化炭素)に限らず、他のフルオロカーボン系のガスを用いることもできる。
このような撥液化処理を行うことにより、バンク30には、これを構成する樹脂中にフッ素基が導入され、高い撥液性が付与される。
{Liquid repellency treatment process}
Next, the bank 30 is subjected to a liquid repellency treatment to impart liquid repellency to the surface thereof. As the lyophobic treatment, for example, a plasma treatment method (CF 4 plasma treatment method) using tetrafluoromethane as a treatment gas in an air atmosphere can be employed. The conditions of the CF 4 plasma treatment are, for example, a plasma power of 50 kW to 1000 kW, a tetrafluoromethane gas flow rate of 50 ml / min to 100 ml / min, a substrate transfer speed to the plasma discharge electrode of 0.5 mm / sec to 1020 mm / sec, and a substrate temperature. Is 70 ° C to 90 ° C. The processing gas is not limited to tetrafluoromethane (carbon tetrafluoride), and other fluorocarbon gases can also be used.
By performing such a liquid repellency treatment, the bank 30 is introduced with a fluorine group in the resin constituting the bank 30 and imparted with high liquid repellency.

また、上記撥液化処理に先立って、開口部30aの底面に露出されたガラス基板Pの表面を清浄化する目的で、Oプラズマを用いたアッシング処理やUV(紫外線)照射処理を行っておくことが好ましい。この処理を行うことで、ガラス基板P表面のバンクの残渣を除去することができ、撥液化処理後のバンク30の接触角と当該基板表面の接触角との差を大きくすることができ、後段の工程で開口部30a内に配される液滴を正確に開口部30aの内側に閉じ込めることができる。また、バンク30がアクリル樹脂やポリイミド樹脂からなるものである場合、CFプラズマ処理に先立ってバンク30をOプラズマに曝しておくと、よりフッ素化(撥液化)されやすくなるという性質があるので、バンク30をこれらの樹脂材料で形成している場合には、CFプラズマ処理に先立ってOアッシング処理を施すことが好ましい。 Prior to the liquid repellency treatment, an ashing treatment using O 2 plasma or a UV (ultraviolet) irradiation treatment is performed for the purpose of cleaning the surface of the glass substrate P exposed on the bottom surface of the opening 30a. It is preferable. By performing this treatment, the residue of the bank on the surface of the glass substrate P can be removed, and the difference between the contact angle of the bank 30 after the lyophobic treatment and the contact angle of the substrate surface can be increased. In this step, the droplets arranged in the opening 30a can be accurately confined inside the opening 30a. Further, when the bank 30 is made of an acrylic resin or a polyimide resin, if the bank 30 is exposed to O 2 plasma prior to the CF 4 plasma treatment, it is more likely to be fluorinated (liquid repellent). Therefore, when the bank 30 is formed of these resin materials, it is preferable to perform the O 2 ashing process prior to the CF 4 plasma process.

上記Oアッシング処理は、具体的には、基板Pに対しプラズマ放電電極からプラズマ状態の酸素を照射することで行う。処理条件としては、例えばプラズマパワーが50W〜1000W、酸素ガス流量が50ml/min〜100ml/min、プラズマ放電電極に対する基板Pの板搬送速度が0.510mm/sec〜10mm/sec、基板温度が70℃〜90℃である。 Specifically, the O 2 ashing process is performed by irradiating the substrate P with oxygen in a plasma state from a plasma discharge electrode. As the processing conditions, for example, the plasma power is 50 W to 1000 W, the oxygen gas flow rate is 50 ml / min to 100 ml / min, the plate conveyance speed of the substrate P with respect to the plasma discharge electrode is 0.510 mm / sec to 10 mm / sec, and the substrate temperature is 70. ° C to 90 ° C.

なお、バンク30に対する撥液化処理(CFプラズマ処理)により、先に行われた残渣処理により親液化された基板P表面に対し多少は影響があるものの、特に基板Pがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こりにくいため、基板Pの親液性、すなわち濡れ性が実質上損なわれることはない。また、バンク30については、撥液性を有する材料(例えばフッ素基を有する樹脂材料)によって形成することにより、その撥液処理を省略するようにしてもよい。 Note that the lyophobic treatment (CF 4 plasma treatment) on the bank 30 has some influence on the surface of the substrate P made lyophilic by the residue treatment previously performed, but particularly when the substrate P is made of glass or the like. Since the introduction of fluorine groups due to the lyophobic treatment hardly occurs, the lyophilicity, that is, the wettability of the substrate P is not substantially impaired. Further, the bank 30 may be formed of a material having liquid repellency (for example, a resin material having a fluorine group), so that the liquid repellency treatment may be omitted.

{第1電極層形成工程}
次に、図6(b)に示すように、開口部30aに対して、液滴吐出装置IJの液滴吐出ヘッド301から第1電極層形成用インク81aを滴下する。ここでは、導電性微粒子としてAg(銀)を用い、溶媒(分散媒)としてジエチレングリコールジエチルエールを用いたインク81aを吐出配置する。このとき、バンク30の表面には撥液性が付与されており、開口部30aの底面部の基板表面には親液性が付与されているので、吐出された液滴の一部がバンク30に載っても、バンク表面で弾かれて開口部30a内に滑り込むようになっている。
{First electrode layer forming step}
Next, as shown in FIG. 6B, the first electrode layer forming ink 81a is dropped from the droplet discharge head 301 of the droplet discharge device IJ into the opening 30a. Here, an ink 81a using Ag (silver) as the conductive fine particles and diethylene glycol diethyl ale as the solvent (dispersion medium) is discharged and arranged. At this time, the liquid repellent property is imparted to the surface of the bank 30 and the lyophilic property is imparted to the substrate surface at the bottom of the opening 30a. Even if it is mounted on the surface, it is slid into the opening 30a by being repelled on the bank surface.

次いで、電極形成用インクからなる液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理を行う。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば180℃で60分間程度の加熱を行う。この加熱は窒素ガス雰囲気下など、必ずしも大気中で行う必要はない。   Next, after discharging droplets made of electrode forming ink, a drying process is performed as necessary to remove the dispersion medium. The drying process can be performed, for example, by a heating process using a normal hot plate or an electric furnace that heats the substrate P. In this embodiment, for example, heating is performed at 180 ° C. for about 60 minutes. This heating is not necessarily performed in the air, such as in a nitrogen gas atmosphere.

また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザ、アルゴンレーザ、炭酸ガスレーザ、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザなどを光源として使用することができる。これらの光源は一般には、出力10W〜5000Wの範囲のものが用いられるが、本実施形態では100W〜1000Wの範囲で十分である。この中間乾燥工程を行うことにより、図6(c)に示すように、固体の第1電極層81が形成される。   This drying process can also be performed by lamp annealing. The light source used for lamp annealing is not particularly limited, but excimer lasers such as infrared lamps, xenon lamps, YAG lasers, argon lasers, carbon dioxide lasers, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl, etc. It can be used as a light source. In general, these light sources have an output in the range of 10 W to 5000 W, but in the present embodiment, a range of 100 W to 1000 W is sufficient. By performing this intermediate drying step, a solid first electrode layer 81 is formed as shown in FIG.

{第2電極層形成工程}
次に、図6(c)に示すように、液滴吐出装置による液滴吐出法を用いて、第2電極層形成用インク82aを、バンク30の開口部30aに配置する。ここでは、導電性微粒子としてNi(ニッケル)を用い、溶媒(分散媒)として水およびジエタノールアミンを用いたインク(液体材料)を吐出配置する。このとき、バンク30の表面には撥液性が付与されており、開口部30aの底面部の基板表面には親液性が付与されているので、吐出された液滴の一部がバンク30に載っても、バンク表面で弾かれて開口部30a内に滑り込むようになっている。ただし、開口部30aの内部に先に形成されている第1電極層81の表面は、本工程で滴下するインク82aに対して高い親和性を有しているとは限らないため、インク82aの滴下に先立って、第1電極層81上にインク82aの濡れ性を改善するための中間層を形成してもよい。この中間層は、インク82aを構成する分散媒の種類に応じて適宜選択されるが、本実施形態のようにインク82aが水系の分散媒を用いている場合には、例えば酸化チタンからなる中間層を形成しておけば、中間層表面で極めて良好な濡れ性が得られる。
{Second electrode layer forming step}
Next, as shown in FIG. 6C, the second electrode layer forming ink 82 a is disposed in the opening 30 a of the bank 30 by using a droplet discharge method using a droplet discharge device. Here, ink (liquid material) using Ni (nickel) as the conductive fine particles and water and diethanolamine as the solvent (dispersion medium) is discharged and arranged. At this time, the liquid repellent property is imparted to the surface of the bank 30 and the lyophilic property is imparted to the substrate surface at the bottom of the opening 30a. Even if it is mounted on the surface, it is slid into the opening 30a by being repelled on the bank surface. However, the surface of the first electrode layer 81 formed first inside the opening 30a does not necessarily have a high affinity for the ink 82a dropped in this step. Prior to dripping, an intermediate layer for improving the wettability of the ink 82 a may be formed on the first electrode layer 81. The intermediate layer is appropriately selected according to the type of the dispersion medium constituting the ink 82a. However, when the ink 82a uses an aqueous dispersion medium as in the present embodiment, for example, an intermediate layer made of titanium oxide is used. If a layer is formed, very good wettability can be obtained on the surface of the intermediate layer.

液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。処理条件は、例えば加熱温度180℃、加熱時間60分間程度である。この加熱についても、窒素ガス雰囲気下など、必ずしも大気中で行う必要はない。   After discharging the droplets, a drying process is performed as necessary to remove the dispersion medium. The drying process can be performed, for example, by a heating process using a normal hot plate or an electric furnace that heats the substrate P. The processing conditions are, for example, a heating temperature of 180 ° C. and a heating time of about 60 minutes. This heating is not necessarily performed in the air, such as in a nitrogen gas atmosphere.

また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、先の第1電極層形成工程後の中間乾燥工程で挙げたものを用いることができる。また加熱時の出力も同様に100W〜1000Wの範囲とすることができる。この中間乾燥工程を行うことにより、図6(d)に示すように、第1電極層81上に固体の第2電極層82が形成される。   This drying process can also be performed by lamp annealing. As a light source of light used for lamp annealing, those mentioned in the intermediate drying step after the first electrode layer forming step can be used. Similarly, the output during heating can be in the range of 100W to 1000W. By performing this intermediate drying step, a solid second electrode layer 82 is formed on the first electrode layer 81 as shown in FIG.

{焼成工程}
吐出工程後の乾燥膜は、微粒子間の電気的接触を向上させるために、分散媒を完全に除去する必要がある。また、液中での分散性を向上させるために有機物などのコーティング剤が導電性微粒子の表面にコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。
{Baking process}
The dried film after the discharging step needs to completely remove the dispersion medium in order to improve the electrical contact between the fine particles. In addition, when a coating agent such as an organic substance is coated on the surface of the conductive fine particles in order to improve the dispersibility in the liquid, it is also necessary to remove this coating agent. For this reason, the substrate after the discharge process is subjected to heat treatment and / or light treatment.

この熱処理及び/又は光処理は通常大気中で行われるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定されるが、係る構成でも、前記第1電極層及び第2電極層が先に挙げた材料を用いて形成されているので、250℃以下の焼成温度とすることができる。ただし本工程では、基板P上に半導体層は設けられていないので、バンク30の耐熱温度の範囲内で焼成温度を高めることができ、例えば250℃以上、あるいは300℃程度の焼成温度とすることでさらに良好な導電性を具備した金属配線を形成することができる。
以上の工程により、吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換され、バンク30の開口部30aに第1電極層81と第2電極層82とを積層してなるゲート電極80aが形成される。また、図3に示したように、ゲート電極80aと一体の走査線18aも上記工程によってガラス基板P上に形成される。
This heat treatment and / or light treatment is usually carried out in the atmosphere, but can also be carried out in an inert gas atmosphere such as nitrogen, argon or helium, if necessary. The treatment temperature of the heat treatment and / or the light treatment depends on the boiling point (vapor pressure) of the dispersion medium, the type and pressure of the atmospheric gas, the thermal behavior such as the dispersibility and oxidation of the fine particles, the presence and amount of the coating agent, Although it is determined appropriately in consideration of the heat-resistant temperature, etc., even in such a configuration, the first electrode layer and the second electrode layer are formed using the materials mentioned above, so that the firing temperature is 250 ° C. or lower. be able to. However, in this step, since the semiconductor layer is not provided on the substrate P, the firing temperature can be increased within the range of the heat resistance temperature of the bank 30, for example, a firing temperature of 250 ° C. or higher or about 300 ° C. A metal wiring having even better conductivity can be formed.
Through the above steps, the dry film after the discharge process ensures electrical contact between the fine particles, is converted into a conductive film, and the first electrode layer 81 and the second electrode layer 82 are stacked in the opening 30a of the bank 30. Thus formed gate electrode 80a is formed. Further, as shown in FIG. 3, the scanning line 18a integrated with the gate electrode 80a is also formed on the glass substrate P by the above process.

また焼成工程後の第1電極層81の膜厚は500nm〜1500nm程度、第2電極層82の膜厚は、20nm〜400nm程度とすることが好ましい。第2電極層82の膜厚が20nm未満では、第1電極層81からゲート絶縁膜83への金属元素の拡散を十分に防止することができず、400nmを超える膜厚では、ゲート電極80a(及び走査線18a)の抵抗が上昇するため好ましくない。   Moreover, it is preferable that the film thickness of the 1st electrode layer 81 after a baking process shall be about 500 nm-1500 nm, and the film thickness of the 2nd electrode layer 82 shall be about 20 nm-400 nm. If the thickness of the second electrode layer 82 is less than 20 nm, the diffusion of the metal element from the first electrode layer 81 to the gate insulating film 83 cannot be sufficiently prevented, and if the thickness exceeds 400 nm, the gate electrode 80a ( And the resistance of the scanning line 18a) increases, which is not preferable.

なお、上記各工程では、Agからなる第1電極層81と、Niからなる第2導電層82とを形成し、これら第1電極層81と第2電極層82の積層体によりゲート電極80aを形成しているが、これら第1電極層81は、Ag以外の金属、例えばCuやAl、あるいはこれらの金属を主成分とする合金であっても構わない。また、第2金属層82は、Ni以外のTiやW、Mn、あるいはこれらの金属を主成分とする合金であっても構わない。   In each of the above steps, the first electrode layer 81 made of Ag and the second conductive layer 82 made of Ni are formed, and the gate electrode 80a is formed by a laminate of the first electrode layer 81 and the second electrode layer 82. Although formed, the first electrode layer 81 may be a metal other than Ag, for example, Cu or Al, or an alloy containing these metals as a main component. The second metal layer 82 may be Ti, W, Mn other than Ni, or an alloy containing these metals as a main component.

<ゲート絶縁膜形成工程>
次に、ゲート電極80a上に窒化珪素からなるゲート絶縁膜83を形成する。このゲート絶縁膜83は、例えばプラズマCVD法により全面成膜した後、フォトリソグラフィ法により適宜パターニングすることで形成することができる。CVD工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、TEOS(テトラエトキシシラン、Si(OC)と酸素、ジシランとアンモニア等が好適で、形成するゲート絶縁膜83の膜厚は150nm〜400nm程度である。
<Gate insulation film formation process>
Next, a gate insulating film 83 made of silicon nitride is formed on the gate electrode 80a. The gate insulating film 83 can be formed, for example, by depositing the entire surface by a plasma CVD method and then appropriately patterning by a photolithography method. As the source gas used in the CVD process, a mixed gas of monosilane and dinitrogen monoxide, TEOS (tetraethoxysilane, Si (OC 2 H 5 ) 4 ) and oxygen, disilane and ammonia, etc. are suitable, and the gate to be formed The film thickness of the insulating film 83 is about 150 nm to 400 nm.

<半導体層形成工程>
次に、図7(a)に示す半導体層33をゲート絶縁膜83上に形成する。この半導体層33は、ゲート絶縁膜83を形成した基板Pの全面に、150nm〜250nm程度の膜厚のアモルファスシリコン膜と、膜厚50nm〜100nm程度のNシリコン膜とをプラズマCVD法等により積層形成し、フォトリソグラフィ法により所定形状にパターニングすることで得られる。アモルファスシリコン膜の形成工程で用いる原料ガスとしては、ジシランやモノシランが好適である。続くNシリコン膜の形成工程では、上記アモルファスシリコン膜の形成で用いた成膜装置に、Nシリコン層形成用の原料ガスを導入して成膜を行うことができる。
<Semiconductor layer formation process>
Next, the semiconductor layer 33 shown in FIG. 7A is formed on the gate insulating film 83. The semiconductor layer 33 is formed by applying an amorphous silicon film having a thickness of about 150 nm to 250 nm and an N + silicon film having a thickness of about 50 nm to 100 nm on the entire surface of the substrate P on which the gate insulating film 83 is formed by a plasma CVD method or the like. It is obtained by laminating and patterning into a predetermined shape by photolithography. Disilane or monosilane is suitable as the source gas used in the amorphous silicon film forming step. In the subsequent N + silicon film forming step, film formation can be performed by introducing a source gas for forming the N + silicon layer into the film forming apparatus used for forming the amorphous silicon film.

その後、上記アモルファスシリコン膜およびNシリコン膜を、フォトリソグラフィ法により図7(a)に示す形状にパターニングすることで、ゲート絶縁膜83上に所定平面形状のアモルファスシリコン層84とNシリコン層85とが積層された半導体層33が得られる。パターニングに際しては、Nシリコン膜の表面に、図示の半導体層33の側断面形状と同様の略凹形のレジストを選択配置し、係るレジストをマスクにしてエッチングを行う。このようなパターニング法によりゲート電極80aと平面的に重なる領域にてNシリコン層85が選択的に除去されて2つの領域に分割され、これらのNシリコン層85,85が、それぞれソースコンタクト領域及びドレインコンタクト領域を形成する。 Thereafter, the amorphous silicon film and the N + silicon film are patterned into the shape shown in FIG. 7A by photolithography, so that an amorphous silicon layer 84 and an N + silicon layer having a predetermined planar shape are formed on the gate insulating film 83. Thus, the semiconductor layer 33 in which 85 is stacked is obtained. At the time of patterning, a substantially concave resist similar to the side sectional shape of the semiconductor layer 33 shown in the figure is selectively placed on the surface of the N + silicon film, and etching is performed using the resist as a mask. By such a patterning method, the N + silicon layer 85 is selectively removed in a region overlapping with the gate electrode 80a and divided into two regions, and these N + silicon layers 85 and 85 are respectively connected to source contacts. Regions and drain contact regions are formed.

<電極形成工程>
次に、半導体層33が形成されたガラス基板P上に、図4に示したソース電極34及びドレイン電極35を形成する。この電極形成工程は、バンク形成工程と、撥液化工程と、バリア金属膜形成工程と、電極膜形成工程と、被覆金属膜形成工程と、焼成工程と、を含むものである。
<Electrode formation process>
Next, the source electrode 34 and the drain electrode 35 shown in FIG. 4 are formed on the glass substrate P on which the semiconductor layer 33 is formed. This electrode forming process includes a bank forming process, a liquid repellency process, a barrier metal film forming process, an electrode film forming process, a covering metal film forming process, and a firing process.

{バンク形成工程}
アモルファスシリコン層84、Nシリコン層85を形成したならば、ソース電極及びドレイン電極を形成するためのバンクをガラス基板P上に形成する。バンクの形成はフォトリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、形成するバンクの高さに合わせてアクリル樹脂等を主体とする有機系感光性材料を塗布して感光性材料層を形成し、その後バンク形状に合わせて感光性材料層に対して紫外線を照射する。
{Bank formation process}
When the amorphous silicon layer 84 and the N + silicon layer 85 are formed, a bank for forming the source electrode and the drain electrode is formed on the glass substrate P. The bank can be formed by an arbitrary method such as a photolithography method or a printing method. For example, when photolithography is used, organic photosensitivity mainly composed of acrylic resin or the like according to the height of the bank to be formed by a predetermined method such as spin coating, spray coating, roll coating, die coating, dip coating, etc. The material is applied to form a photosensitive material layer, and then the photosensitive material layer is irradiated with ultraviolet rays in accordance with the bank shape.

ここでは、2種類のバンク、つまり第1バンク部31bと第2バンク部31aとを形成するものとしているが、まず第1バンク部31bは、図7(b)に示すように、アモルファスシリコン層84及びNシリコン層上であって、アモルファスシリコン層84の略中央部に位置するように紫外線照射による感光を行う。すなわち、この第1バンク部31bは、後段の工程で形成するソース電極とドレイン電極とを平面的に区画する仕切部材として形成される。一方、第2バンク部31aは、図7(c)に示すように、アモルファスシリコン層84の外側の領域に、アモルファスシリコン層84を取り囲むように形成する。 Here, two types of banks, that is, the first bank portion 31b and the second bank portion 31a are formed. First, as shown in FIG. 7B, the first bank portion 31b has an amorphous silicon layer. 84 and N + silicon layer, and exposure by ultraviolet irradiation is performed so as to be positioned at a substantially central portion of the amorphous silicon layer 84. That is, the first bank portion 31b is formed as a partition member that partitions the source electrode and the drain electrode formed in a subsequent process in a plane. On the other hand, as shown in FIG. 7C, the second bank portion 31 a is formed in a region outside the amorphous silicon layer 84 so as to surround the amorphous silicon layer 84.

また、バンク部31a、31bは、ポリシラザンを含む液体材料等を用いて形成した無機物の構造体であってもよい。無機材料のバンクを形成する場合、樹脂材料等の有機材料を用いてバンクを形成するのに比べ、硬化時の加熱温度が高くなる場合が多いが、上記ポリシラザンを含む液体材料では硬化温度は250℃以下でよい。このように硬化温度が250℃以下であるので、基板P上に既設の半導体層33において水素脱離を生じることがなく、この水素脱離に起因する薄膜トランジスタのON抵抗の上昇やキャリア移動度の低下を防止することができるようになっている。   The bank portions 31a and 31b may be inorganic structures formed using a liquid material containing polysilazane. When forming a bank of inorganic material, the heating temperature at the time of curing is often higher than when forming a bank using an organic material such as a resin material, but the curing temperature is 250 for the liquid material containing polysilazane. It may be below ℃. Since the curing temperature is 250 ° C. or lower in this way, hydrogen desorption does not occur in the existing semiconductor layer 33 on the substrate P, and the ON resistance of the thin film transistor and carrier mobility due to this hydrogen desorption are not increased. The reduction can be prevented.

なお、各バンク部31a、31b間におけるバンク形成時のレジスト(有機物)残渣を除去するために、残渣処理を施すことが好ましい。この残渣処理としては、紫外線を照射することにより残渣処理を行うUV照射処理や大気雰囲気中で酸素を処理ガスとするOアッシング処理等を選択できるが、ここではOアッシング処理を実施する。アッシング処理の条件は、先のバンク30のパターニング時に用いた条件と同等の条件でよい。 In addition, in order to remove the resist (organic substance) residue at the time of bank formation between each bank part 31a and 31b, it is preferable to perform a residue process. As this residue treatment, a UV irradiation treatment for performing a residue treatment by irradiating ultraviolet rays, an O 2 ashing treatment using oxygen as a processing gas in an air atmosphere, or the like can be selected. Here, an O 2 ashing treatment is performed. The condition of the ashing process may be the same as the condition used when patterning the bank 30 previously.

{撥液化処理工程}
続いて、各バンク部31a、31bに対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CFプラズマ処理法)を採用することができる。CFプラズマ処理の条件は、バンク部31a、31bが先のバンク30と同様の材質であれば、バンク30に対するプラズマ処理の条件と同等でよい。このような撥液化処理を行うことにより、各バンク部31a、31bには、これを構成する樹脂中にフッ素基が導入され、高い撥液性が付与される。
{Liquid repellency treatment process}
Subsequently, the bank portions 31a and 31b are subjected to a liquid repellency treatment to impart liquid repellency to the surfaces thereof. As the lyophobic treatment, for example, a plasma treatment method (CF 4 plasma treatment method) using tetrafluoromethane as a treatment gas in an air atmosphere can be employed. The CF 4 plasma processing conditions may be the same as the plasma processing conditions for the bank 30 as long as the bank portions 31 a and 31 b are made of the same material as the previous bank 30. By performing such a liquid repellency treatment, a fluorine group is introduced into the resin constituting the bank portions 31a and 31b, and high liquid repellency is imparted.

なお、各バンク部31a、31bに対する撥液化処理により、先に行われた残渣処理により親液化されたゲート絶縁膜83の表面に多少は影響があるものの、ゲート絶縁膜83には撥液化処理によるフッ素基の導入が起こりにくいため、その親液性(濡れ性)を損なうことはない。また、各バンク部31a、31bを、撥液性を有する材料(例えばフッ素基を有する樹脂材料)によって形成している場合には撥液処理を省略することができる。   Although the surface of the gate insulating film 83 made lyophilic by the previously performed residue processing is somewhat affected by the lyophobic treatment for the bank portions 31a and 31b, the gate insulating film 83 is subjected to the lyophobic processing. Since the introduction of the fluorine group hardly occurs, the lyophilicity (wetting property) is not impaired. Moreover, when each bank part 31a, 31b is formed with the material (for example, resin material which has a fluorine group) which has liquid repellency, a liquid repellency process can be abbreviate | omitted.

{バリア金属膜形成工程}
次に、図7(c)に示すように、液滴吐出装置による液滴吐出法を用いて、図4に示したバリア金属膜61aを形成するためのインク(液体材料)61を第1バンク部31bと第2バンク部31aとに囲まれた領域に塗布する。ここでは、導電性微粒子としてNiを用い、溶媒(分散媒)として水およびジエタノールアミンを用いたインクを吐出する。
{Barrier metal film formation process}
Next, as shown in FIG. 7C, the ink (liquid material) 61 for forming the barrier metal film 61a shown in FIG. It is applied to a region surrounded by the part 31b and the second bank part 31a. Here, ink is discharged using Ni as the conductive fine particles and water and diethanolamine as the solvent (dispersion medium).

このバリア金属膜形成工程では、液滴吐出装置IJの液滴吐出ヘッド301からバリア金属膜形成用のインク61を液滴にして吐出し、第1バンク部31bと第2バンク部31aとによって囲まれた領域に配置する。このとき、各バンク部31a、31bには撥液性が付与されているため、吐出された液滴の一部がバンク部上に載っても、バンク表面が撥液性となっていることによりバンク部表面で弾かれ、滴下されたインク(液滴)61は、図7(c)に示すように第1バンク部31bと第2バンク部31aとに囲まれた領域に流れ落ちる。   In this barrier metal film forming step, the ink 61 for forming the barrier metal film is ejected as droplets from the droplet ejection head 301 of the droplet ejection apparatus IJ and is surrounded by the first bank portion 31b and the second bank portion 31a. Placed in the designated area. At this time, since the liquid repellent properties are imparted to the bank portions 31a and 31b, even if a part of the ejected droplets is placed on the bank portions, the bank surface is liquid repellent. As shown in FIG. 7C, the ink (droplet) 61 bounced and dripped on the surface of the bank part flows down to a region surrounded by the first bank part 31b and the second bank part 31a.

次いで、バリア金属膜形成用インクの液滴を吐出配置した後、分散媒の除去のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば180℃加熱を60分間程度行う。この加熱はN雰囲気下など、必ずしも大気中で行う必要はない。 Next, after a droplet of barrier metal film forming ink is discharged and disposed, a drying process is performed as necessary to remove the dispersion medium. The drying process can be performed, for example, by a heating process using a normal hot plate or an electric furnace that heats the substrate P. In this embodiment, for example, 180 ° C. heating is performed for about 60 minutes. This heating is not necessarily performed in the air, such as in an N 2 atmosphere.

また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、先の第1電極層形成工程後の中間乾燥工程で挙げたものを用いることができる。また加熱時の出力も同様に100W〜1000Wの範囲とすることができる。この中間乾燥工程を行うことにより、図8(a)に示すように、所望のバリア金属膜61a、61aが、ゲート絶縁膜83とNシリコン層85とに跨って形成される。バリア金属膜61a、61aは、それぞれソース電極、ドレイン電極の一部を成すものである。 This drying process can also be performed by lamp annealing. As a light source of light used for lamp annealing, those mentioned in the intermediate drying step after the first electrode layer forming step can be used. Similarly, the output during heating can be in the range of 100W to 1000W. By performing this intermediate drying step, desired barrier metal films 61a and 61a are formed across the gate insulating film 83 and the N + silicon layer 85 as shown in FIG. 8A. The barrier metal films 61a and 61a form part of the source electrode and the drain electrode, respectively.

{電極膜形成工程}
次に、図8(b)に示すように、液滴吐出装置IJによる液滴吐出法を用いて、電極膜形成用のインク65を上記バリア金属膜61a上に塗布する。ここでは、導電性微粒子として銀を用い、溶媒(分散媒)としてジエチレングリコールジエチルエーテルを用いたインクを吐出する。
{Electrode film forming process}
Next, as shown in FIG. 8B, the electrode film forming ink 65 is applied onto the barrier metal film 61a by using a droplet discharge method by the droplet discharge device IJ. Here, ink is ejected using silver as the conductive fine particles and diethylene glycol diethyl ether as the solvent (dispersion medium).

この電極膜工程では、液滴吐出ヘッドから電極膜形成用のインク65を液滴にして吐出し、その液滴を基板P上の第1バンク部31b、第2バンク部31aに囲まれた領域に配置する。このとき、バンク部31a、31bには撥液性が付与されているため、吐出された液滴の一部がバンク部31a、31b上に載っても、バンク表面が撥液性となっていることによりバンク部31a、31bの表面で弾かれ、滴下された液状体は前記領域に流れ落ちる。   In this electrode film process, the electrode film forming ink 65 is discharged as droplets from the droplet discharge head, and the droplets are regions surrounded by the first bank portion 31b and the second bank portion 31a on the substrate P. To place. At this time, since the liquid repellent properties are imparted to the bank portions 31a and 31b, even if some of the ejected droplets are placed on the bank portions 31a and 31b, the bank surface is liquid repellent. As a result, the liquid material that is repelled and dripped on the surfaces of the bank portions 31a and 31b flows down to the region.

なお、この電極膜形成工程に先立って、先に形成されているバリア金属膜61aの表面に、前記インク65の濡れ性を改善するための中間層を形成してもよい。この中間層としては、例えばMn等を用いることができ、その成膜に際しては、電極膜66,67と同様の液滴吐出法を用いることができる。   Prior to this electrode film forming step, an intermediate layer for improving the wettability of the ink 65 may be formed on the surface of the barrier metal film 61a formed in advance. As this intermediate layer, for example, Mn or the like can be used, and in forming the film, a droplet discharge method similar to that for the electrode films 66 and 67 can be used.

液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば180℃加熱を60分間程度行う。この加熱はN雰囲気下など、必ずしも大気中で行う必要はない。 After discharging the droplets, a drying process is performed as necessary to remove the dispersion medium. The drying process can be performed, for example, by a heating process using a normal hot plate or an electric furnace that heats the substrate P. In this embodiment, for example, 180 ° C. heating is performed for about 60 minutes. This heating is not necessarily performed in the air, such as in an N 2 atmosphere.

また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、先の第1電極層形成工程後の中間乾燥工程で挙げたものを用いることができる。また加熱時の出力も同様に100W〜1000Wの範囲とすることができる。この中間乾燥工程を行うことにより、図8(c)に示すように、バリア金属膜61a、61a上に、それぞれソース電極膜66とドレイン電極膜67とが形成される。   This drying process can also be performed by lamp annealing. As a light source of light used for lamp annealing, those mentioned in the intermediate drying step after the first electrode layer forming step can be used. Similarly, the output during heating can be in the range of 100W to 1000W. By performing this intermediate drying step, as shown in FIG. 8C, a source electrode film 66 and a drain electrode film 67 are formed on the barrier metal films 61a and 61a, respectively.

{被覆金属膜形成工程}
次に、図9(a)に示すように、液滴吐出装置IJによる液滴吐出法を用いて、図4に示した被覆金属膜68aを形成するためのインク(液体材料)68を第1バンク部31bと第2バンク部31aとに囲まれた領域(ソース電極膜66及びドレイン電極膜67の上面)に塗布する。ここでは、導電性微粒子としてNiを用い、溶媒(分散媒)として水およびジエタノールアミンを用いたインクを吐出する。
{Coating metal film forming process}
Next, as shown in FIG. 9A, the first ink (liquid material) 68 for forming the covering metal film 68a shown in FIG. 4 is used by using the droplet discharge method by the droplet discharge device IJ. It is applied to a region (upper surfaces of the source electrode film 66 and the drain electrode film 67) surrounded by the bank part 31b and the second bank part 31a. Here, ink is discharged using Ni as the conductive fine particles and water and diethanolamine as the solvent (dispersion medium).

この被覆金属膜形成工程では、液滴吐出装置IJの液滴吐出ヘッド301から被覆金属膜形成のインク68を液滴にして吐出し、第1バンク部31bと第2バンク部31aとによって囲まれた領域に配置する。このとき、各バンク部31a、31bには撥液性が付与されているため、吐出された液滴の一部がバンク部上に載っても、バンク表面が撥液性となっていることによりバンク部表面で弾かれ、滴下されたインク(液滴)68は、前記領域に流れ落ちる。   In this covering metal film forming step, the ink 68 for forming the covering metal film is discharged as droplets from the droplet discharge head 301 of the droplet discharge device IJ and is surrounded by the first bank portion 31b and the second bank portion 31a. Placed in the selected area. At this time, since the liquid repellent properties are imparted to the bank portions 31a and 31b, even if a part of the ejected droplets is placed on the bank portions, the bank surface is liquid repellent. The ink (droplet) 68 bounced and dripped on the surface of the bank part flows down to the region.

なお、この被覆金属膜形成工程に先立って、先に形成されている電極膜66,67の表面に、前記インク68の濡れ性を改善するための中間層を形成してもよい。この中間層としては、例えば酸化チタンを含む薄膜を用いることができ、その成膜に際しては、被覆金属膜68aと同様の液滴吐出法を用いることができる。   Prior to this coating metal film forming step, an intermediate layer for improving the wettability of the ink 68 may be formed on the surfaces of the electrode films 66 and 67 previously formed. As this intermediate layer, for example, a thin film containing titanium oxide can be used, and in forming the film, a droplet discharge method similar to that for the coated metal film 68a can be used.

次いで、電極形成用インクからなる液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば180℃加熱を60分間程度行う。この加熱はN雰囲気下など、必ずしも大気中で行う必要はない。 Next, after discharging droplets made of electrode forming ink, a drying process is performed as necessary to remove the dispersion medium. The drying process can be performed, for example, by a heating process using a normal hot plate or an electric furnace that heats the substrate P. In this embodiment, for example, 180 ° C. heating is performed for about 60 minutes. This heating is not necessarily performed in the air, such as in an N 2 atmosphere.

また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、先の第1電極層形成工程後の中間乾燥工程で挙げたものを用いることができる。また加熱時の出力も同様に100W〜1000Wの範囲とすることができる。この中間乾燥工程を行うことにより、図9(b)に示すように、ソース電極膜66及びドレイン電極膜67上に、被覆金属膜68a,68aが形成される。これらの被覆金属膜68a、68aは、それぞれソース電極、ドレイン電極の一部を成すものである。   This drying process can also be performed by lamp annealing. As a light source of light used for lamp annealing, those mentioned in the intermediate drying step after the first electrode layer forming step can be used. Similarly, the output during heating can be in the range of 100W to 1000W. By performing this intermediate drying step, the covering metal films 68a and 68a are formed on the source electrode film 66 and the drain electrode film 67 as shown in FIG. 9B. These covering metal films 68a and 68a form part of the source electrode and the drain electrode, respectively.

{焼成工程}
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。
{Baking process}
The dried film after the discharging process needs to completely remove the dispersion medium in order to improve the electrical contact between the fine particles. Further, when a coating agent such as an organic substance is coated on the surface of the conductive fine particles in order to improve dispersibility, it is also necessary to remove this coating agent. For this reason, the substrate after the discharge process is subjected to heat treatment and / or light treatment.

熱処理及び/又は光処理は通常大気中で行われるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。
本実施形態では、ソース電極34及びドレイン電極35の積層構造を構成する金属材料が、上述した金属材料とされていることで、この焼成工程における熱処理を250℃以下で行うことができるようになっている。すなわち、250℃以下の加熱であっても良好な導電性を具備した電極部材を形成することができるようになっている。これにより、半導体層33における水素脱離に起因して薄膜トランジスタにON抵抗の上昇やキャリア移動度の低下が生じるのを良好に防止することができ、形成される薄膜トランジスタの動作信頼性を維持できるようになっている。
The heat treatment and / or light treatment is usually performed in the air, but may be performed in an inert gas atmosphere such as nitrogen, argon, helium, etc., if necessary. The treatment temperature of the heat treatment and / or the light treatment depends on the boiling point (vapor pressure) of the dispersion medium, the type and pressure of the atmospheric gas, the thermal behavior such as the dispersibility and oxidation of the fine particles, the presence and amount of the coating agent, It is determined appropriately in consideration of the heat resistant temperature.
In the present embodiment, since the metal material constituting the stacked structure of the source electrode 34 and the drain electrode 35 is the above-described metal material, the heat treatment in this firing step can be performed at 250 ° C. or less. ing. That is, an electrode member having good conductivity can be formed even by heating at 250 ° C. or lower. Thereby, it is possible to satisfactorily prevent an increase in ON resistance and a decrease in carrier mobility due to hydrogen desorption in the semiconductor layer 33, and to maintain the operational reliability of the formed thin film transistor. It has become.

以上の工程により、吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換される。そして、ガラス基板P上に、3層構造のソース電極34及びドレイン電極35が形成される。あmた、図4に示したようにソース電極34と一体のデータ線16も上記工程により基板P上に形成される。   Through the above steps, the dry film after the discharge process is converted into a conductive film while ensuring electrical contact between the fine particles. Then, a source electrode 34 and a drain electrode 35 having a three-layer structure are formed on the glass substrate P. As shown in FIG. 4, the data line 16 integrated with the source electrode 34 is also formed on the substrate P by the above process.

また焼成工程後のバリア金属膜61a及び被覆金属膜68aの膜厚は、それぞれ20nm〜400nm程度とすることが好ましく、電極膜66,67の膜厚は、500nm〜1500nm程度とすることが好ましい。バリア金属膜61aの膜厚が20nm未満では、電極膜66,67から半導体層33への金属元素の拡散を十分に防止することができず、400nmを超える膜厚では、ソース電極34(及びデータ線16)、ドレイン電極35の抵抗が上昇するため好ましくない。また、被覆金属膜68aの膜厚が20nm未満では、電極膜66,67からバンク31c(図4参照)及び液晶層への金属元素の拡散を十分に防止することができず、400nmを超える膜厚では、ソース電極34(及びデータ線16)、ドレイン電極35の抵抗が上昇するため好ましくない。   The thickness of the barrier metal film 61a and the coated metal film 68a after the firing step is preferably about 20 nm to 400 nm, and the thickness of the electrode films 66 and 67 is preferably about 500 nm to 1500 nm. When the thickness of the barrier metal film 61a is less than 20 nm, the diffusion of the metal element from the electrode films 66 and 67 to the semiconductor layer 33 cannot be sufficiently prevented, and when the thickness exceeds 400 nm, the source electrode 34 (and data). Since the resistance of the line 16) and the drain electrode 35 increases, it is not preferable. Further, when the thickness of the covering metal film 68a is less than 20 nm, the diffusion of the metal element from the electrode films 66 and 67 to the bank 31c (see FIG. 4) and the liquid crystal layer cannot be sufficiently prevented, and the film exceeds 400 nm. The thickness is not preferable because the resistance of the source electrode 34 (and the data line 16) and the drain electrode 35 increases.

なお、上記各工程では、基体層としてAgからなる電極膜66,67を形成し、バリア層としてNiからなるバリア金属膜61aを形成し、被覆層としてNiからなる被覆金属膜68aを形成しているが、これらの金属膜を構成する材料は、Ag及びNiに限定されず、電極膜66,67は、例えばCuやAl、あるいはこれらの金属を主成分とする合金であっても構わない。また、バリア金属膜61a及び被覆金属膜68aは、TiやW、Mn、あるいはこれらの金属を主成分とする合金であっても構わない。   In each of the above steps, the electrode films 66 and 67 made of Ag are formed as the base layer, the barrier metal film 61a made of Ni is formed as the barrier layer, and the coated metal film 68a made of Ni is formed as the coating layer. However, the material constituting these metal films is not limited to Ag and Ni, and the electrode films 66 and 67 may be, for example, Cu, Al, or an alloy containing these metals as a main component. Further, the barrier metal film 61a and the covering metal film 68a may be Ti, W, Mn, or an alloy containing these metals as a main component.

<バンク除去工程>
次に、ガラス基板P上に設けられているバンクのうち、第1バンク部31bと第2バンク部31aとを選択除去する。この除去工程では、プラズマアッシングやオゾンアッシング等のアッシング処理により前記バンク部31a、31bを除去する。プラズマアッシングは、プラズマ化した酸素ガス等のガスとバンクとを反応させ、バンクを気化させて除去する方法である。また、オゾンアッシングは、オゾン(O)を分解して活性酸素とし、活性酸素とバンクとを反応させることでバンクを気化させて除去する方法である。このバンク除去工程により、図9(c)に示すように、ガラス基板P上に形成された薄膜トランジスタ(TFT)60を得ることができる。
<Bank removal process>
Next, of the banks provided on the glass substrate P, the first bank part 31b and the second bank part 31a are selectively removed. In this removal step, the bank portions 31a and 31b are removed by an ashing process such as plasma ashing or ozone ashing. Plasma ashing is a method in which a gas such as oxygen gas converted into plasma reacts with a bank, and the bank is vaporized and removed. Ozone ashing is a method in which ozone (O 3 ) is decomposed into active oxygen, and the active oxygen and the bank are reacted to vaporize and remove the bank. Through this bank removal step, a thin film transistor (TFT) 60 formed on the glass substrate P can be obtained as shown in FIG.

<画素電極形成工程>
次に、TFT60が形成されたガラス基板P上に、図4に示した画素電極19を形成する。この画素電極形成工程は、バンク形成工程と、撥液化処理工程と、液体材料配置工程と、焼成工程と、を含むものである。
<Pixel electrode formation process>
Next, the pixel electrode 19 shown in FIG. 4 is formed on the glass substrate P on which the TFT 60 is formed. This pixel electrode forming step includes a bank forming step, a liquid repellent treatment step, a liquid material arranging step, and a firing step.

{バンク形成工程}
次に、図10(a)に示すように、基板P上の所定位置に画素電極19を形成するためのバンクを形成する。このバンク31cは、図10に示すようにTFT60を部分的に覆って形成され、平面的には図4に示した各画素電極19を取り囲む略格子状に形成される。バンクの形成はフォトリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、形成するバンクの高さに合わせてアクリル樹脂等を主体とする有機系感光性材料を塗布して感光性材料層を形成し、その後バンク形状に合わせて感光性材料層に対して紫外線を照射する。
ここでは、TFT60の構成部材のうち、ドレイン電極35が、バンク31cに囲まれる領域内に突出するようにバンク31cをパターン形成する。またこのバンク31cのパターニングにおいて、基板P上に既設のドレイン電極35の表面部分には被覆金属膜68aが形成されているので、エッチング液が電極膜66,67に進入してこれらを侵食するのを防止することができる。
{Bank formation process}
Next, as shown in FIG. 10A, a bank for forming the pixel electrode 19 at a predetermined position on the substrate P is formed. The bank 31c is formed so as to partially cover the TFT 60 as shown in FIG. 10, and is formed in a substantially lattice shape surrounding each pixel electrode 19 shown in FIG. The bank can be formed by an arbitrary method such as a photolithography method or a printing method. For example, when photolithography is used, organic photosensitivity mainly composed of acrylic resin or the like according to the height of the bank to be formed by a predetermined method such as spin coating, spray coating, roll coating, die coating, dip coating, etc. The material is applied to form a photosensitive material layer, and then the photosensitive material layer is irradiated with ultraviolet rays in accordance with the bank shape.
Here, among the constituent members of the TFT 60, the bank 31c is patterned so that the drain electrode 35 protrudes into a region surrounded by the bank 31c. In the patterning of the bank 31c, the coating metal film 68a is formed on the surface portion of the existing drain electrode 35 on the substrate P. Therefore, the etching solution enters the electrode films 66 and 67 and erodes them. Can be prevented.

また、バンク31cは、ポリシラザンを含む液体材料等を用いて形成した無機物の構造体であってもよい。無機材料のバンクを形成する場合、樹脂材料等の有機材料を用いてバンクを形成するのに比べ、硬化時の加熱温度が高くなる場合が多いが、上記材料を用いることでバンク31cの硬化温度を250℃以下とすることができる。これにより、半導体層33での水素脱離を効果的に防止することができ、もって形成される薄膜トランジスタのON抵抗の上昇やキャリア移動度の低下を防止することができる。   The bank 31c may be an inorganic structure formed using a liquid material containing polysilazane. When forming a bank of an inorganic material, the heating temperature at the time of curing is often higher than when forming a bank using an organic material such as a resin material. However, the curing temperature of the bank 31c can be increased by using the above material. Can be set to 250 ° C. or lower. Thereby, hydrogen desorption in the semiconductor layer 33 can be effectively prevented, and an increase in ON resistance and a decrease in carrier mobility of the thin film transistor formed can be prevented.

なお、バンク31cに囲まれる領域におけるバンク形成時のレジスト(有機物)残渣を除去するために、残渣処理を施すことが好ましい。この残渣処理としては、紫外線を照射することにより残渣処理を行うUV照射処理や大気雰囲気中で酸素を処理ガスとするOアッシング処理等を選択できるが、ここではOアッシング処理を実施する。アッシング処理の条件は、先のバンク30のパターニング時に用いた条件と同等の条件でよい。 In order to remove a resist (organic matter) residue at the time of bank formation in a region surrounded by the bank 31c, it is preferable to perform a residue treatment. As this residue treatment, a UV irradiation treatment for performing a residue treatment by irradiating ultraviolet rays, an O 2 ashing treatment using oxygen as a processing gas in an air atmosphere, or the like can be selected. Here, an O 2 ashing treatment is performed. The condition of the ashing process may be the same as the condition used when patterning the bank 30 previously.

{撥液化処理工程}
続いて、バンク31cに対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、先に述べた撥液化処理と同様の処理方法を用いることができる。
なお、バンク31cに対する撥液化処理により、先に行われた残渣処理により親液化されたゲート絶縁膜83の表面に多少は影響があるものの、ゲート絶縁膜83には撥液化処理によるフッ素基の導入が起こりにくいため、その親液性(濡れ性)を損なうことはない。また、バンク31cを、撥液性を有する材料(例えばフッ素基を有する樹脂材料)によって形成している場合には撥液処理を省略することができる。
{Liquid repellency treatment process}
Subsequently, a liquid repellency treatment is performed on the bank 31c to impart liquid repellency to the surface. As the lyophobic treatment, the same treatment method as that described above can be used.
Although the surface of the gate insulating film 83 made lyophilic by the residue treatment performed previously is somewhat affected by the lyophobic treatment for the bank 31c, introduction of fluorine groups into the gate insulating film 83 by the lyophobic treatment is performed. Is unlikely to occur, so its lyophilicity (wetting) is not impaired. Further, when the bank 31c is formed of a liquid repellent material (for example, a resin material having a fluorine group), the liquid repellent treatment can be omitted.

{液体材料配置形成工程}
次に、図10(b)に示すように、液滴吐出装置IJによる液滴吐出法を用いて、画素電極を形成するためのインク(液体材料)をバンク31cに囲まれた領域に塗布する。ここでは、ITO、IZO、FTO等の透光性導電材料の微粒子を溶媒(分散媒)に分散させたインクを吐出するが、本実施形態では特に、焼成温度250℃以下でも良好な透光性と導電性を得られる透光性導電膜形成用の液体材料が用いられる。このような液体材料としては、ITO微粒子とシリコン有機化合物とを含む液体材料や、ITO微粒子とインジウム有機化合物と錫有機化合物とを含む液体材料を例示することができる。これらの液体材料を用いることで、ITO微粒子同士が前記金属有機化合物から生成したSiOやITOのマトリクスで強固に接着された構造の透光性導電膜を形成することができ、焼成温度が低温であってもITO微粒子が緻密に配置され、微粒子間で良好な導電性が得られる透光性導電膜を形成することができる。
{Liquid material arrangement forming process}
Next, as shown in FIG. 10B, ink (liquid material) for forming a pixel electrode is applied to a region surrounded by the bank 31c by using a droplet discharge method by the droplet discharge device IJ. . Here, ink in which fine particles of a light-transmitting conductive material such as ITO, IZO, FTO, etc. are dispersed in a solvent (dispersion medium) is ejected. In this embodiment, particularly, a light-transmitting property is good even at a baking temperature of 250 ° C. or less. And a liquid material for forming a translucent conductive film that can obtain electrical conductivity. Examples of such a liquid material include a liquid material containing ITO fine particles and a silicon organic compound, and a liquid material containing ITO fine particles, an indium organic compound and a tin organic compound. By using these liquid materials, it is possible to form a translucent conductive film having a structure in which ITO fine particles are firmly bonded to each other by a matrix of SiO 2 or ITO generated from the metal organic compound, and the firing temperature is low. Even so, it is possible to form a light-transmitting conductive film in which ITO fine particles are densely arranged and good conductivity can be obtained between the fine particles.

この画素電極形成工程では、液滴吐出装置IJの液滴吐出ヘッド301から画素電極形成材料を含むインク69を液滴にして吐出し、バンク31cによって囲まれた領域に配置する。このとき、バンク31cには撥液性が付与されているため、吐出された液滴の一部がバンク部上に載っても、バンク表面が撥液性となっていることによりバンク表面で弾かれ、滴下されたインク(液滴)69は、図10(b)に示すようにバンク31cに囲まれた領域31dに流れ落ちる。   In this pixel electrode forming step, ink 69 containing a pixel electrode forming material is discharged as droplets from the droplet discharge head 301 of the droplet discharge device IJ and is disposed in a region surrounded by the bank 31c. At this time, since the bank 31c has liquid repellency, even if a part of the ejected droplets is placed on the bank portion, the bank surface has liquid repellency, so Then, the dropped ink (droplet) 69 flows down to the region 31d surrounded by the bank 31c as shown in FIG.

次いで、電極形成用インクからなる液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば180℃加熱を60分間程度行う。この加熱はN雰囲気下など、必ずしも大気中で行う必要はない。 Next, after discharging droplets made of electrode forming ink, a drying process is performed as necessary to remove the dispersion medium. The drying process can be performed, for example, by a heating process using a normal hot plate or an electric furnace that heats the substrate P. In this embodiment, for example, 180 ° C. heating is performed for about 60 minutes. This heating is not necessarily performed in the air, such as in an N 2 atmosphere.

また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、先の第1電極層形成工程後の中間乾燥工程で挙げたものを用いることができる。また加熱時の出力も同様に100W〜1000Wの範囲とすることができる。この中間乾燥工程を行うことにより、図10(c)に示すように、所望の画素電極19が形成される。   This drying process can also be performed by lamp annealing. As a light source of light used for lamp annealing, those mentioned in the intermediate drying step after the first electrode layer forming step can be used. Similarly, the output during heating can be in the range of 100W to 1000W. By performing this intermediate drying step, a desired pixel electrode 19 is formed as shown in FIG.

{焼成工程}
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。
{Baking process}
The dried film after the discharging process needs to completely remove the dispersion medium in order to improve the electrical contact between the fine particles. Further, when a coating agent such as an organic substance is coated on the surface of the conductive fine particles in order to improve dispersibility, it is also necessary to remove this coating agent. For this reason, the substrate after the discharge process is subjected to heat treatment and / or light treatment.

熱処理及び/又は光処理は通常大気中で行われるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。
本実施形態では、画素電極19を形成するための液体材料が、上述した構成の液体材料とされていることで、この焼成工程における熱処理を250℃以下で行うことができるようになっている。これにより、半導体層33における水素脱離に起因して薄膜トランジスタにON抵抗の上昇やキャリア移動度の低下が生じるのを良好に防止することができ、形成される薄膜トランジスタの動作信頼性を維持できるようになっている。
The heat treatment and / or light treatment is usually performed in the air, but may be performed in an inert gas atmosphere such as nitrogen, argon, helium, etc., if necessary. The treatment temperature of the heat treatment and / or the light treatment depends on the boiling point (vapor pressure) of the dispersion medium, the type and pressure of the atmospheric gas, the thermal behavior such as the dispersibility and oxidation of the fine particles, the presence and amount of the coating agent, It is determined appropriately in consideration of the heat resistant temperature.
In the present embodiment, since the liquid material for forming the pixel electrode 19 is the liquid material having the above-described configuration, the heat treatment in this baking step can be performed at 250 ° C. or less. Thereby, it is possible to satisfactorily prevent an increase in ON resistance and a decrease in carrier mobility due to hydrogen desorption in the semiconductor layer 33, and to maintain the operational reliability of the formed thin film transistor. It has become.

以上の工程により、吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換される結果、基板P上に画素電極19が形成され、図4に示した薄膜トランジスタを具備したTFTアレイ基板を製造することができる。   As a result of the above steps, the dry film after the discharge process ensures electrical contact between the fine particles and is converted into a conductive film. As a result, the pixel electrode 19 is formed on the substrate P, and the thin film transistor shown in FIG. 4 is provided. The TFT array substrate thus manufactured can be manufactured.

そして、本実施形態の製造方法によれば、半導体層33がガラス基板P上に形成された後の加熱処理における加熱温度が250℃以下とされているので、半導体層33における水素脱離を効果的に防止することができる。これにより、ON抵抗の上昇やキャリア移動度の低下を防止することができ、動作信頼性に優れたTFT60、及び高信頼性のTFTアレイ基板を得ることができる。   And according to the manufacturing method of this embodiment, since the heating temperature in the heat treatment after the semiconductor layer 33 is formed on the glass substrate P is set to 250 ° C. or less, hydrogen desorption in the semiconductor layer 33 is effective. Can be prevented. Thereby, an increase in ON resistance and a decrease in carrier mobility can be prevented, and a TFT 60 excellent in operation reliability and a highly reliable TFT array substrate can be obtained.

上記実施形態では、ソース電極34及びドレイン電極35を形成するに際して、バリア金属膜61a、電極膜66,67、被覆金属膜68の焼成を同時に行うようにした場合について説明したが、各々の金属膜の焼成を順次行うようにすることもできる。つまり、バリア金属膜61aを焼成した後、電極膜66,67を形成するためのインクを吐出配置して電極膜を形成し、電極膜66,67の焼成を行った後に被覆金属膜61を形成するためのインクを吐出配置する方法も採用することができる。この場合、基板P上に既設の金属膜の溶媒(分散媒)に対する安定性が向上することとなる。   In the above embodiment, when the source electrode 34 and the drain electrode 35 are formed, the barrier metal film 61a, the electrode films 66 and 67, and the covering metal film 68 are fired at the same time. The firing may be performed sequentially. That is, after firing the barrier metal film 61a, ink for forming the electrode films 66 and 67 is ejected and arranged to form the electrode film, and after firing the electrode films 66 and 67, the coated metal film 61 is formed. It is also possible to employ a method of discharging and arranging ink for this purpose. In this case, the stability of the existing metal film on the substrate P with respect to the solvent (dispersion medium) is improved.

なお、上記第1実施形態及び第2実施形態では、液滴(液体材料)を配置するために液滴吐出装置を用いた液滴吐出法を採用しているが、その他の方法として、例えば図11に示すようなCapコート法を採用することもできる。Capコート法は毛細管現象を利用した成膜法で、塗布液70にスリット71を差し込み、その状態で塗布液面を上昇させるとスリット71の上端に液盛72が生成される。この液盛72に対して基板Pを接触させ、所定方向に基板Pを平行移動させることにより、塗布液70を基板P面に塗布することができる。   In the first embodiment and the second embodiment, a droplet discharge method using a droplet discharge device is used to dispose droplets (liquid material). As another method, for example, FIG. A Cap coating method as shown in FIG. 11 can also be employed. The Cap coating method is a film forming method using a capillary phenomenon, and when a slit 71 is inserted into the coating liquid 70 and the coating liquid level is raised in this state, a liquid deposit 72 is generated at the upper end of the slit 71. The coating liquid 70 can be applied to the surface of the substrate P by bringing the substrate P into contact with the liquid deposit 72 and translating the substrate P in a predetermined direction.

さらに、各実施形態で示した薄膜トランジスタの製造方法は、薄膜トランジスタを具備した各種電気光学装置の製造方法に適用することができる。例えば、液晶装置、有機エレクトロルミネッセンス表示装置、プラズマ表示装置等の薄膜トランジスタを形成する際に採用するのが好適である。   Furthermore, the thin film transistor manufacturing method described in each embodiment can be applied to various electro-optical device manufacturing methods including the thin film transistor. For example, it is preferably employed when forming a thin film transistor such as a liquid crystal device, an organic electroluminescence display device, or a plasma display device.

(電子機器)
図12は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、本発明の液晶表示装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
上記各実施の形態の電気光学装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、映像モニタ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができる。このような電子機器は、安価でありながら信頼性に優れたものとなる。
(Electronics)
FIG. 12 is a perspective view showing an example of an electronic apparatus according to the present invention. A cellular phone 1300 shown in this figure includes the liquid crystal display device of the present invention as a small-sized display portion 1301 and includes a plurality of operation buttons 1302, an earpiece 1303, and a mouthpiece 1304.
The electro-optical device according to each of the embodiments is not limited to the mobile phone, but is an electronic book, a personal computer, a digital still camera, a video monitor, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, a pager, and an electronic device. It can be suitably used as an image display means for devices such as notebooks, calculators, word processors, workstations, videophones, POS terminals, and touch panels. Such an electronic device is inexpensive and excellent in reliability.

実施形態に係る液晶表示装置の等価回路図。1 is an equivalent circuit diagram of a liquid crystal display device according to an embodiment. 同、全体構成を示す平面図。The top view which shows the whole structure same as the above. 同、1画素領域を示す平面構成図。FIG. 2 is a plan configuration diagram showing one pixel region. 同、TFTアレイ基板の部分断面構成図。The partial cross section block diagram of a TFT array board | substrate same as the above. (a)は液滴吐出装置の一例を示す図、(b)は吐出ヘッドの概略図。(A) is a figure which shows an example of a droplet discharge apparatus, (b) is the schematic of an ejection head. 薄膜トランジスタの製造方法を説明するための断面工程図。Sectional process drawing for demonstrating the manufacturing method of a thin-film transistor. 薄膜トランジスタの製造方法を説明するための断面工程図。Sectional process drawing for demonstrating the manufacturing method of a thin-film transistor. 薄膜トランジスタの製造方法を説明するための断面工程図。Sectional process drawing for demonstrating the manufacturing method of a thin-film transistor. 薄膜トランジスタの製造方法を説明するための断面工程図。Sectional process drawing for demonstrating the manufacturing method of a thin-film transistor. 薄膜トランジスタの製造方法を説明するための断面工程図。Sectional process drawing for demonstrating the manufacturing method of a thin-film transistor. Capコート法を説明するための概略断面図。The schematic sectional drawing for demonstrating Cap coat method. 電子機器の一例を示す斜視構成図。FIG. 11 is a perspective configuration diagram illustrating an example of an electronic device.

符号の説明Explanation of symbols

P…ガラス基板(基板)、80a…ゲート電極(導電部材)、81…第1電極層(基体層)、82…第2電極層(被覆層)、83…ゲート絶縁膜、84…半導体層、85…Nシリコン層、30,31c…バンク、31b…第1バンク部、31a…第2バンク部、34…ソース電極(導電部材)、35…ドレイン電極(導電部材)、60…TFT(薄膜トランジスタ)、61a…バリア金属膜(バリア層)、66…ソース電極膜(基体層)、67…ドレイン電極膜(基体層)、68a…被覆金属膜(被覆層) P ... glass substrate (substrate), 80a ... gate electrode (conductive member), 81 ... first electrode layer (base layer), 82 ... second electrode layer (covering layer), 83 ... gate insulating film, 84 ... semiconductor layer, 85 ... N + silicon layer, 30, 31c ... bank, 31b ... first bank portion, 31a ... second bank portion, 34 ... source electrode (conductive member), 35 ... drain electrode (conductive member), 60 ... TFT (thin film transistor) ), 61a ... barrier metal film (barrier layer), 66 ... source electrode film (base layer), 67 ... drain electrode film (base layer), 68a ... coated metal film (cover layer)

Claims (4)

基板上に、走査線と、データ線と、前記走査線と前記データ線の交差に設けられた薄膜トランジスタと、外部回路と接続される実装端子と、を具備し、前記薄膜トランジスタは半導体層と電極膜を有する電気光学装置の製造方法であって、
前記基板上に前記半導体層を形成する工程と、
前記電極部材に対応する第1領域を囲むとともに、前記実装端子に対応する第2領域を囲むバンクを形成する工程と、
前記第1領域及び第2領域に液体材料を塗布する工程と、
前記液体材料を乾燥させて、前記第1領域に前記電極膜を形成し、前記第2領域に前記実装端子を形成する工程と、
酸化チタンを含む中間層を前記電極膜上に形成する工程と、
Ni,Ti,W,Mnから選ばれる1種又は2種以上の金属材料を前記第1領域及び第2領域に塗布し、被膜金属膜を前記中間層の上に形成する工程と、
を有する電気光学装置の製造方法。
A scanning line; a data line; a thin film transistor provided at an intersection of the scanning line and the data line; and a mounting terminal connected to an external circuit. The thin film transistor includes a semiconductor layer and an electrode film. A method of manufacturing an electro-optical device having:
Forming the semiconductor layer on the substrate;
Forming a bank surrounding a first region corresponding to the electrode member and surrounding a second region corresponding to the mounting terminal;
Applying a liquid material to the first region and the second region;
Drying the liquid material, forming the electrode film in the first region, and forming the mounting terminal in the second region;
Forming an intermediate layer containing titanium oxide on the electrode film;
Applying one or more metal materials selected from Ni, Ti, W, and Mn to the first region and the second region, and forming a coated metal film on the intermediate layer;
A method of manufacturing an electro-optical device having
前記バンクは、前記半導体層と重なる領域に設けられた第1バンク部と、前記半導体層を取り囲む第2バンク部をさらに有する請求項に記載の電気光学装置の製造方法。 The bank has a first bank portion provided in a region which overlaps with the semiconductor layer, the method of manufacturing an electro-optical device according to claim 1, further comprising a second bank portion surrounding the semiconductor layer. 前記電極膜は、前記薄膜トランジスタのソース電極又はゲート電極であり、
前記電極膜は、前記実装端子と同時に形成される請求項1又は請求項2に記載の電気光学装置の製造方法。
The electrode film is a source electrode or a gate electrode of the thin film transistor,
The electrode film, method of manufacturing the electro-optical device according to claim 1 or claim 2 is formed simultaneously with the mounting terminal.
前記電極膜は、前記走査線又は前記データ線であり、
前記電極膜は、前記実装端子と同時に形成される請求項1又は請求項2に記載の電気光学装置の製造方法。
The electrode film is the scanning line or the data line,
The electrode film, method of manufacturing the electro-optical device according to claim 1 or claim 2 is formed simultaneously with the mounting terminal.
JP2004306606A 2004-10-21 2004-10-21 Manufacturing method of electro-optical device Expired - Fee Related JP4892822B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004306606A JP4892822B2 (en) 2004-10-21 2004-10-21 Manufacturing method of electro-optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004306606A JP4892822B2 (en) 2004-10-21 2004-10-21 Manufacturing method of electro-optical device

Publications (2)

Publication Number Publication Date
JP2006120826A JP2006120826A (en) 2006-05-11
JP4892822B2 true JP4892822B2 (en) 2012-03-07

Family

ID=36538430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004306606A Expired - Fee Related JP4892822B2 (en) 2004-10-21 2004-10-21 Manufacturing method of electro-optical device

Country Status (1)

Country Link
JP (1) JP4892822B2 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3322556B2 (en) * 1996-03-19 2002-09-09 シャープ株式会社 Flat panel display
JP3305235B2 (en) * 1997-07-01 2002-07-22 松下電器産業株式会社 Active element array substrate
JP4197206B2 (en) * 1998-12-25 2008-12-17 シャープ株式会社 Multilayer metal wiring, thin film transistor substrate, and manufacturing method thereof
JP3980312B2 (en) * 2001-09-26 2007-09-26 株式会社日立製作所 Liquid crystal display device and manufacturing method thereof
JP4250893B2 (en) * 2001-12-21 2009-04-08 セイコーエプソン株式会社 Manufacturing method of electronic device
JP4098039B2 (en) * 2002-08-30 2008-06-11 シャープ株式会社 Pattern forming substrate and pattern forming method
JP4615197B2 (en) * 2002-08-30 2011-01-19 シャープ株式会社 Manufacturing method of TFT array substrate and manufacturing method of liquid crystal display device
EP1592052A4 (en) * 2003-02-05 2014-04-23 Semiconductor Energy Lab Method for manufacturing display

Also Published As

Publication number Publication date
JP2006120826A (en) 2006-05-11

Similar Documents

Publication Publication Date Title
KR100726273B1 (en) Thin film transistor, electro-optical device and electronic apparatus
US7567309B2 (en) Pixel electrodes and switching elements formed on same substrate in openings of insulating film formed on the substrate
US7767504B2 (en) Methods for forming film patterns by disposing a liquid within a plural-level partition structure
JP4254743B2 (en) Thin film transistor manufacturing method
US7723133B2 (en) Method for forming pattern, and method for manufacturing liquid crystal display
US7799407B2 (en) Bank structure, wiring pattern forming method, device, electro-optical device, and electronic apparatus
JP4438685B2 (en) Transparent conductive film and method for forming the same, electro-optical device, and electronic apparatus
KR100807231B1 (en) Pixel electrode, method for forming the same, electrooptical device, and electronic apparatus
JP2007142022A (en) Metal wiring and method of manufacturing same, thin film transistor, electro-optical device and electronic apparatus
JP2007115743A (en) Patterning method, thin film transistor, and electronic apparatus
JP4729975B2 (en) Thin film transistor manufacturing method, electro-optical device, and electronic apparatus
KR100833926B1 (en) Method for manufacturing display, display, and electronic device
JP4892822B2 (en) Manufacturing method of electro-optical device
JP2006142147A (en) Maintenance method of droplet-discharging device, droplet-discharging device, electro-optical device and electronic equipment
JP2006140316A (en) Method of forming conductive film, method of manufacturing thin film transistor, electro-optical device, and electronic apparatus
JP2006319161A (en) Method for manufacturing thin film transistor, electrooptical device, and electronic apparatus
JP2007116050A (en) Patterning method, thin film transistor, and electronic apparatus
JP2007115742A (en) Patterning method, thin film transistor, and electronic apparatus
JP2007115741A (en) Patterning method, thin film transistor, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees