JP2007150531A - 画像処理装置および画像処理方法 - Google Patents
画像処理装置および画像処理方法 Download PDFInfo
- Publication number
- JP2007150531A JP2007150531A JP2005340117A JP2005340117A JP2007150531A JP 2007150531 A JP2007150531 A JP 2007150531A JP 2005340117 A JP2005340117 A JP 2005340117A JP 2005340117 A JP2005340117 A JP 2005340117A JP 2007150531 A JP2007150531 A JP 2007150531A
- Authority
- JP
- Japan
- Prior art keywords
- block data
- image
- read
- image processing
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 64
- 238000003672 processing method Methods 0.000 title claims description 4
- 238000012937 correction Methods 0.000 claims abstract description 162
- 238000013500 data storage Methods 0.000 claims description 66
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 238000007726 management method Methods 0.000 claims description 9
- 230000006870 function Effects 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000001174 ascending effect Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 34
- ADTDNFFHPRZSOT-PVFUSPOPSA-N ram-330 Chemical group C([C@H]1N(CC2)C)C3=CC=C(OC)C(OC)=C3[C@]32[C@@]1(O)CC[C@@H](OC(=O)OCC)C3 ADTDNFFHPRZSOT-PVFUSPOPSA-N 0.000 description 26
- 238000010586 diagram Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- 230000008859 change Effects 0.000 description 16
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000000926 separation method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Editing Of Facsimile Originals (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Image Processing (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
- Projection Apparatus (AREA)
Abstract
【解決手段】プロジェクタは、補正前の画像のラインをDRAMから斜め方向にブロック単位で読み込み、キャッシュメモリに格納する。キャッシュ制御回路は、キーストーン補正回路からの求めに応じて、キャッシュメモリ上に、目的のブロックデータが格納されているか否かを判別する。その結果、キャッシュメモリに目的のブロックが格納されている場合には、キャッシュメモリからブロックデータを読み込む。一方、キャッシュメモリに目的のブロックデータが格納されていない場合には、DRAMから目的のブロックデータを読み込む。そして、キーストーン補正回路は、読み込んだブロックデータと所定の補間フィルタとを用いて補正後の画像の画素値を補間する。
【選択図】図1
Description
画像を投写表示する際に生じる水平方向の台形歪みを補正して補正後の画像を表示する画像処理装置であって、
前記補正の対象となる補正前の画像を記憶するフレームメモリと、
前記フレームメモリから読み込まれた前記補正前の画像の一部を、N×M個の画素からなるブロックデータを単位として保持するブロックデータ記憶メモリと、
前記補正後の画像の水平方向の各ラインに対応する前記補正前の画像のラインを前記補正前の画像から読み込むための読込角度を、前記補正の程度および前記水平方向の各ラインの位置に応じて設定する角度設定手段と、
前記補正後の画像の各画素の位置に対応する前記補正前の画像における画素位置を、前記角度設定手段によって設定された読込角度を用いて前記ラインに沿って求める座標変換手段と、
前記座標変換手段によって求められた前記補正前の画素位置を包含するブロックデータが、前記ブロックデータ記憶メモリに保持されているか否かを判定する判定手段と、
前記判定手段による判定結果に応じて、前記補正前の画素位置を包含するブロックデータを、前記ブロックデータ記憶メモリおよび前記フレームメモリの少なくともいずれか一方から読み込むとともに、前記補正前の画素位置を包含するブロックデータが前記ブロックデータ記憶メモリに保持されていない場合には、前記フレームメモリから読み込んだブロックデータを前記ブロックデータ記憶メモリに書き込む読込制御手段と、
前記読込制御手段によって読み込んだ前記ブロックデータ内の画素の画素値を用いて、前記補正後の画像における各画素の画素値を前記ライン毎に求め、前記表示される補正後の画像を生成する表示画像生成手段とを備えることを要旨とする。
前記読込制御手段は、前記判定手段によって前記補正前の画素位置を包含するブロックデータが前記ブロックデータ記憶メモリに保持されていると判定された場合に、前記ブロックデータ記憶メモリから該ブロックデータを読み込み、前記判定手段によって前記補正前の画素位置を包含するブロックデータが前記ブロックデータ記憶メモリに保持されていないと判定された場合に、前記フレームメモリから該ブロックデータを読み込むとともに該読み込んだブロックデータを前記ブロックデータ記憶メモリに書き込むものとすることができる。
前記読込角度は所定の角度範囲内において複数に区分されており、前記角度設定手段によって設定された読込角度の区分が変化した場合に、前記ブロックデータ記憶メモリをクリアする手段を備えるものとしてもよい。
前記ブロックデータ記憶メモリは、一または複数の前記ブロックデータを格納する一または複数のエントリから構成されており、
前記角度設定手段によって設定された前記読込角度の前記区分に応じて、前記エントリの数と、1エントリあたりに格納可能な前記ブロックデータの数とを設定するキャッシュ構造設定手段を備えるものとしてもよい。
前記キャッシュ構造設定手段は、前記読込角度の区分と前記エントリ数と前記ブロックデータの数とが対応付けて記録された所定のテーブルに基づき、前記読込角度の区分に応じて、前記エントリ数と前記ブロックデータの数とを設定するものとしてもよい。
前記キャッシュ構造設定手段が参照する前記テーブルには、前記エントリ数が、前記区分に応じて前記補正前の画像から読み出される前記ブロックデータのY方向への数に応じて定義されており、前記ブロックデータの数が、前記区分に応じて前記補正前の画像から読み出される前記ブロックデータのX方向への1エントリあたりの最大個数に応じて定義されているものとしてもよい。
前記ブロックデータ記憶メモリに記憶された前記ブロックデータの位置を管理するための管理用メモリを備え、
前記読込制御手段は、前記ブロックデータ記憶メモリから前記ブロックデータの読み込みを行う際に、前記管理用メモリを参照して、前記ブロックデータが記憶されている位置を検出し、該位置に基づき、前記ブロックデータ記憶メモリから、前記ブロックデータの読み込みを行うものとしてもよい。
前記管理用メモリには、前記エントリ毎に、該エントリの有効性を表す識別子と、該エントリに記憶されているブロックデータの最小X座標と、該エントリに記憶されているブロックデータの最大X座標と、前記最小X座標のブロックデータが記憶されている前記ブロックデータ記憶メモリ内の実アドレスと、が対応付けて記憶されているものとしてもよい。
前記判定手段は、現在の補正前の画素位置のY座標に対応する前記ブロックデータ記憶メモリ内のエントリにおいて、前記識別子が有効である旨を表し、かつ、現在の補正前の画素位置のX座標が、前記最小X座標と前記最大X座標との範囲に含まれる場合に、該補正前の画素位置を包含するブロックデータが、前記ブロックデータ記憶メモリに保持されていると判定するものとしてもよい。
前記読込制御手段は、前記判定手段によって前記補正前の画素位置を包含するブロックデータが前記ブロックデータ記憶メモリに保持されていないと判定された場合において、前記フレームメモリから読み込んだブロックデータを、前記読込角度が0以上の場合には、前記エントリ内のアドレスの低い順に書き込み、前記読込角度が0未満の場合には、前記エントリ内の、アドレスの高い順に書き込むものとしてもよい。
前記表示画像生成手段は、前記ブロックデータ内の各画素の画素値と、N×Mの行列からなる所定の補間フィルタとを乗じることで、前記補正後の画像における各画素の画素値を求めるものとしてもよい。
前記フレームメモリは、M個のバンクから構成されており、前記補正前の画像を、ライン毎に前記M個のバンクに割り振って記憶するものとしてもよい。
A.プロジェクタのハードウェア構成:
B.キーストーン補正の概念:
C.キャッシュメモリのデータ構造:
D.キャッシュ制御回路の詳細:
(D−1)ブロックデータ読み出し処理:
(D−2)タグRAM更新処理:
E.効果:
F.変形例:
図1は、本願の画像処理装置の実施例としてのプロジェクタ10のハードウェア構成を示す説明図である。図示するように、本実施例のプロジェクタ10は、画像信号入力回路110と、画像信号入力回路110に接続された画像処理回路120と、画像処理回路120に接続され、フレームメモリとして用いられるDRAM130と、DRAM130に接続され、キャッシュメモリ160を備えたキャッシュ制御回路150と、キャッシュ制御回路150に接続されたキーストーン補正回路140と、キーストーン補正回路140に接続された液晶ドライバ170と、液晶ドライバ170に接続された液晶パネル180と、液晶パネル180に形成された画像を照射する光源ランプ190と、光源ランプ190から射出され、液晶パネル180を透過した光を投写スクリーンSC上に拡大投写する光学系200と、画像処理回路120やキーストーン補正回路140に接続されたCPU210と、CPU210に接続された操作パネル220とを備えている。これらの回路のうち、キーストーン補正回路140は、本願の「角度設定手段」と「座標変換手段」と「表示画像生成手段」とに対応し、キャッシュ制御回路150は、本願の「判定手段」と「読込制御手段」とに対応する。
図3は、キーストーン補正回路140によって行われるキーストーン補正の概念を示す説明図である。図3(a)には、図2(a)に示したように、投写スクリーンSCに対して左側から画像を投写した場合に生じる台形歪みを補正する方法を示した。この場合、キーストーン補正回路140は、図2(a)に示した歪みと左右で逆の歪みを有する画像を補正後の画像として生成することにより台形歪みを補正する。なお、以下では、投写スクリーンSCに対して、左側から画像を投写した場合に生じる台形歪みを補正することを、「左投写補正」という場合がある。
D=Dm−(2・Dm・Y/Ym) …(2)
Y2=Y−X・tan(D) …(5)
Y2=Y+(Xm−X)・tan(D) …(6)
YE=Y/4 …(10)
次に、DRAM130から読み込んだブロックデータをキャッシュするキャッシュメモリ160のデータ構造について、図4ないし図6に基づき説明する。
図9は、キャッシュ制御回路150の詳細な構成を示す説明図である。図示するように、キャッシュ制御回路150は、X座標変換回路300と、Y座標変換回路310と、図6に示したキャッシュ構造テーブルTBLを保持するキャッシュ構造変更回路350と、キャッシュ構造変更回路350に接続されたライトポインタ制御回路320と、Y座標変換回路310およびキャッシュ構造変更回路350に接続されたタグRAM330と、タグRAM330およびX座標変換回路300に接続されたキャッシュ判定回路340と、キャッシュ判定回路340に接続されたDRAM制御回路360と、タグRAM330およびX座標変換回路300に接続された減算器370と、減算器370およびタグRAM330に接続された加算器380と、キャッシュ判定回路340、加算器380およびライトポインタ制御回路320に接続されたアドレス演算器390と、アドレス演算器390およびDRAM制御回路360に接続されたキャッシュメモリ160と、タグRAM330、キャッシュ判定回路340およびライトポインタ制御回路320に接続されたタグRAM更新回路400とを備えている。
図12は、キャッシュ制御回路150がキーストーン補正回路140からの求めに応じてブロックデータを読み出す手順を示すフローチャートである。キャッシュ制御回路150には、キーストーン補正回路140から補正後の画像の座標X,Yに対応する補正前の画像の座標X2,Y2がライン毎に順次走査されて入力される。そのため、図示するように、キャッシュ制御回路150は、まず、X座標変換回路300によって、キーストーン補正回路140から上記式(4)によって算出された座標X2を入力すると共に、Y座標変換回路310によって、キーストーン補正回路140から上記式(5)または式(6)によって算出された座標Y2を入力する。そして、更に、キャッシュ構造変更回路350によって、キーストーン補正回路140から上記式(1)または式(2)によって算出された読込角度Dを入力する(ステップS100)。
図13は、図12のステップS210で示したタグRAM330の更新処理の手順を示すフローチャートである。この更新処理が実行されると、まず、タグRAM更新回路400は、現在のブロック座標YEに対応するタグRAM330内のエントリの識別子VALIDが「1」であるか否かを判定する(ステップS300)。その結果、識別子VALIDが「0」であれば(ステップS300:No)、そのエントリが上記ステップS120による初期化処理等によって無効化されており、その結果、キャッシュミスが発生したと判断できる。そこで、上記ステップS200によってDRAM130からキャッシュメモリ160に転送されたブロックデータの位置を管理するため、次のように、タグRAM330の各パラメータを更新する。すなわち、現在のブロック座標YEに対応するタグRAM330のエントリの識別子VALIDを「1」とすることで、そのエントリを有効化し、X座標最小値MINXの値とX座標最大値MAXXの値とを、両者とも現在のブロック座標XEの値とする。そして、X座標最小値MINXのブロックデータの格納位置を表すアドレスADRを、上記式(14)に示したライトアドレスWTADR(=YE・EL+WPTR)の値とする。
以上で説明した本実施例のプロジェクタ10によれば、水平方向の台形歪みを補正する際に、斜め方向への画素データの読み込みをブロック単位で行うことができる。そのため、補正前の画像から効率的に画素データを読み込むことができる。また、ブロック単位でDRAM130から読み出した画素データは、一旦、キャッシュメモリ160にキャッシュされる。そのため、斜め方向に読み込みを行うラインの読込角度Dが図6に示した1区分内で変更されたとしても、キャッシュメモリ160に既に記憶されたデータを利用して、補間を行うことができる。この結果、補間時に用いるすべての画素データをキャッシュメモリ160よりも低速なDRAM130から読み込む必要がなく、水平方向の台形歪み補正を高速に行うことが可能になる。
以上、本発明の種々の実施例について説明したが、本発明はこのような実施例に限定されず、その趣旨を逸脱しない範囲で種々の構成を採ることができることはいうまでもない。例えば、以下のような変形が可能である。
上記実施例では、DRAM130の連続したアドレス空間に画像データが記録されることを前提にキーストーン補正を行う例を示した。これに対して、本変形例では、DRAM130は、複数のバンクを有するものとする。
上記実施例では、プロジェクタ10が外部機器から入力した画像に対してキーストーン補正を行うものとした。しかし、キーストーン補正は、プロジェクタ10に限らず、コンピュータ等の他の画像処理装置によっても行うことができる。かかる場合には、上記実施例においてハードウェアによって実現した機能を、コンピュータに所定のコンピュータプログラムをインストールすることで、ソフトウェア的に実現するものとする。このような構成であれば、プロジェクタとコンピュータとを接続した投写システムにおいて、プロジェクタではなく、コンピュータによって、事前に画像をキーストーン補正することが可能になる。
上記実施例では、4×4の補間フィルタを用いて単純な行列演算によって補間を行うものとしたが、その他にも、4×4の画素値にバイキュービック法を適用して、補正後の画素値を求めることができる。また、読み出しを行うブロックのサイズを2×2画素とし、最近傍法や線形補間法などによって補正後の画素値を求めるものとしてもよい。
110…画像信号入力回路
112…同期分離回路
114…A/D変換回路
120…画像処理回路
130…DRAM
140…キーストーン補正回路
145…表示画像バッファ
150…キャッシュ制御回路
160…キャッシュメモリ
170…液晶ドライバ
180…液晶パネル
190…光源ランプ
200…光学系
210…CPU
220…操作パネル
300…X座標変換回路
310…Y座標変換回路
320…ライトポインタ制御回路
330…タグRAM
340…キャッシュ判定回路
350…キャッシュ構造変更回路
360…DRAM制御回路
370…減算器
380…加算器
390…アドレス演算器
400…タグRAM更新回路
SC…投写スクリーン
TBL…キャッシュ構造テーブル
Claims (16)
- 画像を投写表示する際に生じる水平方向の台形歪みを補正して補正後の画像を表示する画像処理装置であって、
前記補正の対象となる補正前の画像を記憶するフレームメモリと、
前記フレームメモリから読み込まれた前記補正前の画像の一部を、N×M個の画素からなるブロックデータを単位として保持するブロックデータ記憶メモリと、
前記補正後の画像の水平方向の各ラインに対応する前記補正前の画像のラインを前記補正前の画像から読み込むための読込角度を、前記補正の程度および前記水平方向の各ラインの位置に応じて設定する角度設定手段と、
前記補正後の画像の各画素の位置に対応する前記補正前の画像における画素位置を、前記角度設定手段によって設定された読込角度を用いて前記ラインに沿って求める座標変換手段と、
前記座標変換手段によって求められた前記補正前の画素位置を包含するブロックデータが、前記ブロックデータ記憶メモリに保持されているか否かを判定する判定手段と、
前記判定手段による判定結果に応じて、前記補正前の画素位置を包含するブロックデータを、前記ブロックデータ記憶メモリおよび前記フレームメモリの少なくともいずれか一方から読み込むとともに、前記補正前の画素位置を包含するブロックデータが前記ブロックデータ記憶メモリに保持されていない場合には、前記フレームメモリから読み込んだブロックデータを前記ブロックデータ記憶メモリに書き込む読込制御手段と、
前記読込制御手段によって読み込んだ前記ブロックデータ内の画素の画素値を用いて、前記補正後の画像における各画素の画素値を前記ライン毎に求め、前記表示される補正後の画像を生成する表示画像生成手段と
を備える画像処理装置。 - 請求項1に記載の画像処理装置であって、
前記読込制御手段は、前記判定手段によって前記補正前の画素位置を包含するブロックデータが前記ブロックデータ記憶メモリに保持されていると判定された場合に、前記ブロックデータ記憶メモリから該ブロックデータを読み込み、前記判定手段によって前記補正前の画素位置を包含するブロックデータが前記ブロックデータ記憶メモリに保持されていないと判定された場合に、前記フレームメモリから該ブロックデータを読み込むとともに該読み込んだブロックデータを前記ブロックデータ記憶メモリに書き込む
画像処理装置。 - 請求項1または請求項2に記載の画像処理装置であって、
前記読込角度は所定の角度範囲内において複数に区分されており、前記角度設定手段によって設定された読込角度の区分が変化した場合に、前記ブロックデータ記憶メモリをクリアする手段を備える
画像処理装置。 - 請求項3に記載の画像処理装置であって、
前記ブロックデータ記憶メモリは、一または複数の前記ブロックデータを格納する一または複数のエントリから構成されており、
前記角度設定手段によって設定された前記読込角度の前記区分に応じて、前記エントリの数と、1エントリあたりに格納可能な前記ブロックデータの数とを設定するキャッシュ構造設定手段を備える
画像処理装置。 - 請求項4に記載の画像処理装置であって、
前記キャッシュ構造設定手段は、前記読込角度の区分と前記エントリ数と前記ブロックデータの数とが対応付けて記録された所定のテーブルに基づき、前記読込角度の区分に応じて、前記エントリ数と前記ブロックデータの数とを設定する
画像処理装置。 - 請求項5に記載の画像処理装置であって、
前記キャッシュ構造設定手段が参照する前記テーブルには、前記エントリ数が、前記区分に応じて前記補正前の画像から読み出される前記ブロックデータのY方向への数に応じて定義されており、前記ブロックデータの数が、前記区分に応じて前記補正前の画像から読み出される前記ブロックデータのX方向への1エントリあたりの最大個数に応じて定義されている
画像処理装置。 - 請求項4に記載の画像処理装置であって、
前記ブロックデータ記憶メモリに記憶された前記ブロックデータの位置を管理するための管理用メモリを備え、
前記読込制御手段は、前記ブロックデータ記憶メモリから前記ブロックデータの読み込みを行う際に、前記管理用メモリを参照して、前記ブロックデータが記憶されている位置を検出し、該位置に基づき、前記ブロックデータ記憶メモリから、前記ブロックデータの読み込みを行う
画像処理装置。 - 請求項7に記載の画像処理装置であって、
前記管理用メモリには、前記エントリ毎に、該エントリの有効性を表す識別子と、該エントリに記憶されているブロックデータの最小X座標と、該エントリに記憶されているブロックデータの最大X座標と、前記最小X座標のブロックデータが記憶されている前記ブロックデータ記憶メモリ内の実アドレスと、が対応付けて記憶されている
画像処理装置。 - 請求項8に記載の画像処理装置であって、
前記判定手段は、現在の補正前の画素位置のY座標に対応する前記ブロックデータ記憶メモリ内のエントリにおいて、前記識別子が有効である旨を表し、かつ、現在の補正前の画素位置のX座標が、前記最小X座標と前記最大X座標との範囲に含まれる場合に、該補正前の画素位置を包含するブロックデータが、前記ブロックデータ記憶メモリに保持されていると判定する
画像処理装置。 - 請求項4に記載の画像処理装置であって、
前記読込制御手段は、前記判定手段によって前記補正前の画素位置を包含するブロックデータが前記ブロックデータ記憶メモリに保持されていないと判定された場合において、前記フレームメモリから読み込んだブロックデータを、前記読込角度が0以上の場合には、前記エントリ内のアドレスの低い順に書き込み、前記読込角度が0未満の場合には、前記エントリ内の、アドレスの高い順に書き込む
画像処理装置。 - 請求項1ないし請求項10のいずれかに記載の画像処理装置であって、
前記表示画像生成手段は、前記ブロックデータ内の各画素の画素値と、N×Mの行列からなる所定の補間フィルタとを乗じることで、前記補正後の画像における各画素の画素値を求める
画像処理装置。 - 請求項1ないし請求項11のいずれかに記載の画像処理装置であって、
前記フレームメモリは、M個のバンクから構成されており、前記補正前の画像を、ライン毎に前記M個のバンクに割り振って記憶する
画像処理装置。 - 請求項1ないし請求項12のいずれかに記載の画像処理装置を備えたプロジェクタ。
- 画像処理装置が、画像を投写表示する際に生じる水平方向の台形歪みを補正して補正後の画像を表示する画像処理方法であって、
前記画像処理装置は、前記補正の対象となる補正前の画像を記憶するフレームメモリと、前記フレームメモリから読み込まれた前記補正前の画像の一部を、N×M個の画素からなるブロックデータを単位として保持するブロックデータ記憶メモリとを備えており、
前記補正後の画像の水平方向の各ラインに対応する前記補正前の画像のラインを前記補正前の画像から読み込むための読込角度を、前記補正の程度および前記水平方向の各ラインの位置に応じて設定し、
前記補正後の画像の各画素の座標に対応する前記補正前の画像における画素位置を、前記設定された読込角度を用いて前記ラインに沿って求め、
前記求められた前記補正前の画素位置を包含するブロックデータが、前記ブロックデータ記憶メモリに保持されているか否かを判定し、
前記判定の結果に応じて、前記補正前の画素位置を包含するブロックデータを、前記ブロックデータ記憶メモリおよび前記フレームメモリの少なくともいずれか一方から読み込むとともに、前記補正前の画素位置を包含するブロックデータが前記ブロックデータ記憶メモリに保持されていない場合には、前記フレームメモリから読み込んだブロックデータを前記ブロックデータ記憶メモリに書き込み、
前記読み込んだブロックデータ内の画素の画素値を用いて、前記補正後の画像における各画素の画素値を前記ライン毎に求め、前記表示される補正後の画像を生成する
画像処理方法。 - コンピュータが、画像を投写表示する際に生じる水平方向の台形歪みを補正して補正後の画像を表示するためのコンピュータプログラムであって、
前記コンピュータは、前記補正の対象となる補正前の画像を記憶するフレームメモリと、前記フレームメモリから読み込まれた前記補正前の画像の一部を、N×M個の画素からなるブロックデータを単位として保持するブロックデータ記憶メモリとを備えており、
前記補正後の画像の水平方向の各ラインに対応する前記補正前の画像のラインを前記補正前の画像から読み込むための読込角度を、前記補正の程度および前記水平方向の各ラインの位置に応じて設定する機能と、
前記補正後の画像の各画素の位置に対応する前記補正前の画像における画素位置を、前記設定された読込角度を用いて前記ラインに沿って求める機能と、
前記求められた前記補正前の画素位置を包含するブロックデータが、前記ブロックデータ記憶メモリに保持されているか否かを判定する機能と、
前記判定の結果に応じて、前記補正前の画素位置を包含するブロックデータを、前記ブロックデータ記憶メモリおよび前記フレームメモリの少なくともいずれか一方から読み込むとともに、前記補正前の画素位置を包含するブロックデータが前記ブロックデータ記憶メモリに保持されていない場合には、前記フレームメモリから読み込んだブロックデータを前記ブロックデータ記憶メモリに書き込む機能と、
前記読み込んだブロックデータ内の画素の画素値を用いて、前記補正後の画像における各画素の画素値を前記ライン毎に求め、前記表示される補正後の画像を生成する機能と
をコンピュータに実現させるためのコンピュータプログラム。 - 請求項15に記載のコンピュータプログラムを記録したコンピュータ読取可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005340117A JP4706458B2 (ja) | 2005-11-25 | 2005-11-25 | 画像処理装置および画像処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005340117A JP4706458B2 (ja) | 2005-11-25 | 2005-11-25 | 画像処理装置および画像処理方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010291414A Division JP5387558B2 (ja) | 2010-12-28 | 2010-12-28 | 画像処理装置および画像処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007150531A true JP2007150531A (ja) | 2007-06-14 |
JP4706458B2 JP4706458B2 (ja) | 2011-06-22 |
Family
ID=38211433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005340117A Active JP4706458B2 (ja) | 2005-11-25 | 2005-11-25 | 画像処理装置および画像処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4706458B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009217462A (ja) * | 2008-03-10 | 2009-09-24 | Seiko Epson Corp | 画像処理装置、プロジェクタおよび画像処理方法 |
US20090238490A1 (en) * | 2008-03-18 | 2009-09-24 | Seiko Epson Corporation | Projector, electronic apparatus, and method of controlling projector |
JP2011188051A (ja) * | 2010-03-05 | 2011-09-22 | Seiko Epson Corp | プロジェクターおよび射影変換処理装置 |
JP2011188227A (ja) * | 2010-03-09 | 2011-09-22 | Seiko Epson Corp | プロジェクター |
JP2011199804A (ja) * | 2010-03-24 | 2011-10-06 | Seiko Epson Corp | 画像表示装置、プロジェクター、および、画像表示装置におけるデータの取得方法 |
JP2011199626A (ja) * | 2010-03-19 | 2011-10-06 | Seiko Epson Corp | プロジェクター |
JP2012150627A (ja) * | 2011-01-19 | 2012-08-09 | Toshiba Corp | 画像処理装置及び画像処理システム |
JP2012190382A (ja) * | 2011-03-14 | 2012-10-04 | Dainippon Printing Co Ltd | 画像変形装置および命令付加装置 |
WO2013176005A1 (ja) * | 2012-05-22 | 2013-11-28 | 株式会社Jvcケンウッド | 投射装置、画像補正方法およびプログラム |
JP2015026911A (ja) * | 2013-07-24 | 2015-02-05 | キヤノン株式会社 | 画像処理装置およびその制御方法 |
JP2016103169A (ja) * | 2014-11-28 | 2016-06-02 | 株式会社リコー | 画像処理装置、画像処理方法および電子機器 |
JP2016181294A (ja) * | 2016-07-07 | 2016-10-13 | 株式会社メガチップス | データ転送装置およびデータ転送方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0612489A (ja) * | 1992-06-29 | 1994-01-21 | Fujitsu Ltd | 画像処理装置及び画像処理方法 |
WO2004034326A1 (ja) * | 2002-10-08 | 2004-04-22 | Sony Corporation | 画像変換装置、画像変換方法、および、画像投射装置 |
JP2004349979A (ja) * | 2003-05-21 | 2004-12-09 | Sony Corp | 画像処理装置、画像処理方法および画像投射装置 |
JP2005012407A (ja) * | 2003-06-18 | 2005-01-13 | Sony Corp | 画像投射装置および画像処理方法 |
JP2005222180A (ja) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 画像データ配置方法 |
-
2005
- 2005-11-25 JP JP2005340117A patent/JP4706458B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0612489A (ja) * | 1992-06-29 | 1994-01-21 | Fujitsu Ltd | 画像処理装置及び画像処理方法 |
WO2004034326A1 (ja) * | 2002-10-08 | 2004-04-22 | Sony Corporation | 画像変換装置、画像変換方法、および、画像投射装置 |
JP2004349979A (ja) * | 2003-05-21 | 2004-12-09 | Sony Corp | 画像処理装置、画像処理方法および画像投射装置 |
JP2005012407A (ja) * | 2003-06-18 | 2005-01-13 | Sony Corp | 画像投射装置および画像処理方法 |
JP2005222180A (ja) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 画像データ配置方法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009217462A (ja) * | 2008-03-10 | 2009-09-24 | Seiko Epson Corp | 画像処理装置、プロジェクタおよび画像処理方法 |
US8300978B2 (en) | 2008-03-18 | 2012-10-30 | Seiko Epson Corporation | Projector, electronic apparatus, and method of controlling projector |
US20090238490A1 (en) * | 2008-03-18 | 2009-09-24 | Seiko Epson Corporation | Projector, electronic apparatus, and method of controlling projector |
JP2009225226A (ja) * | 2008-03-18 | 2009-10-01 | Seiko Epson Corp | プロジェクタ、電子機器、および、プロジェクタの制御方法 |
JP2011188051A (ja) * | 2010-03-05 | 2011-09-22 | Seiko Epson Corp | プロジェクターおよび射影変換処理装置 |
JP2011188227A (ja) * | 2010-03-09 | 2011-09-22 | Seiko Epson Corp | プロジェクター |
JP2011199626A (ja) * | 2010-03-19 | 2011-10-06 | Seiko Epson Corp | プロジェクター |
JP2011199804A (ja) * | 2010-03-24 | 2011-10-06 | Seiko Epson Corp | 画像表示装置、プロジェクター、および、画像表示装置におけるデータの取得方法 |
JP2012150627A (ja) * | 2011-01-19 | 2012-08-09 | Toshiba Corp | 画像処理装置及び画像処理システム |
JP2012190382A (ja) * | 2011-03-14 | 2012-10-04 | Dainippon Printing Co Ltd | 画像変形装置および命令付加装置 |
WO2013176005A1 (ja) * | 2012-05-22 | 2013-11-28 | 株式会社Jvcケンウッド | 投射装置、画像補正方法およびプログラム |
JP2013243616A (ja) * | 2012-05-22 | 2013-12-05 | Jvc Kenwood Corp | 投射装置、画像補正方法およびプログラム |
JP2015026911A (ja) * | 2013-07-24 | 2015-02-05 | キヤノン株式会社 | 画像処理装置およびその制御方法 |
JP2016103169A (ja) * | 2014-11-28 | 2016-06-02 | 株式会社リコー | 画像処理装置、画像処理方法および電子機器 |
JP2016181294A (ja) * | 2016-07-07 | 2016-10-13 | 株式会社メガチップス | データ転送装置およびデータ転送方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4706458B2 (ja) | 2011-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4706458B2 (ja) | 画像処理装置および画像処理方法 | |
JP5348022B2 (ja) | プロジェクターおよび射影変換処理装置 | |
US8300978B2 (en) | Projector, electronic apparatus, and method of controlling projector | |
JP2005114773A (ja) | コントローラドライバ,表示装置,及びそれらの動作方法 | |
JP5387558B2 (ja) | 画像処理装置および画像処理方法 | |
JP5348035B2 (ja) | プロジェクター | |
JP4487959B2 (ja) | 画像処理装置および画像処理方法、並びにプログラム | |
JP2010081024A (ja) | 画像補間処理装置 | |
JP5569312B2 (ja) | メモリアクセス判定回路、メモリアクセス判定方法、キャッシュ制御装置および電子機器 | |
JP5533109B2 (ja) | 画像表示装置、プロジェクター、および、画像表示装置におけるデータの取得方法 | |
JP2011211274A (ja) | 画像表示装置、プロジェクター、および、画像表示装置におけるデータの取得方法 | |
JP5131986B2 (ja) | 画像処理装置 | |
JP5353772B2 (ja) | プロジェクター | |
US20040183805A1 (en) | Memory access control apparatus | |
JP2007333892A (ja) | メモリ制御装置、バス制御装置及び表示デバイス制御システム | |
US20230022878A1 (en) | Cache-based warp engine | |
JP5413265B2 (ja) | 画像表示装置およびプロジェクター | |
JP2018197799A (ja) | 画像処理装置、方法およびプログラム | |
JP5708072B2 (ja) | 画像変形装置および命令付加装置 | |
US20060268014A1 (en) | System and method for efficiently supporting image deformation procedures in an electronic device | |
JP2015069272A (ja) | 画像変形装置および画像変形方法 | |
TW201740719A (zh) | 扭曲畫面校正裝置及方法 | |
JP2011199463A (ja) | プロジェクター | |
JP2015034891A (ja) | レジスタ設定制御装置 | |
JP2003281564A (ja) | 画像生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4706458 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |