JP2007148746A - ヘテロマルチプロセッサシステムおよびそのos構成方法 - Google Patents
ヘテロマルチプロセッサシステムおよびそのos構成方法 Download PDFInfo
- Publication number
- JP2007148746A JP2007148746A JP2005341863A JP2005341863A JP2007148746A JP 2007148746 A JP2007148746 A JP 2007148746A JP 2005341863 A JP2005341863 A JP 2005341863A JP 2005341863 A JP2005341863 A JP 2005341863A JP 2007148746 A JP2007148746 A JP 2007148746A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processor
- hetero
- destination
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Abstract
【解決手段】ヘテロマルチプロセッサシステムにおいて、各CPUにおいて割り込みを受け付ける手段と、受け付けた割り込みを割り込み先管理テーブルに問い合わせて割り込み先CPUを選択する手段と、受け付けた割り込みをキューイングする手段と、選択した割り込み先CPUにCPU間割り込みを発生させる手段と、割り込み先CPUにおいて、CPU間割り込みを受け取り、割り込み元CPUの割り込み処理を行い、割り込み元CPUにCPU間割り込みを発生させる各手段と、割り込み元CPUにおいて割り込み終了処理を行う手段と、割り込み先管理テーブルに問い合わせた結果の割り込み先CPUが自CPUであった場合には自CPUにおいて割り込み処理を行う手段とを具備する。
【選択図】図1
Description
Claims (14)
- 少なくとも第1および第2のプロセッサおよび1つまたは複数の割り込みコントローラを含むヘテロマルチプロセッサシステムであって、
各プロセッサにおいて割り込みを受け付ける第1手段と、
前記受け付けた割り込みを割り込み先管理テーブルに問い合わせて割り込み先プロセッサを選択する第2手段と、
前記受け付けた割り込みをキューイングする第3手段と、
前記選択した割り込み先プロセッサにプロセッサ間割り込みを発生させる第4手段と、
前記割り込み先プロセッサにおいて前記プロセッサ間割り込みを受け取る第5手段と、
前記割り込み先プロセッサにおいて割り込み元プロセッサの割り込み処理を行う第6手段と、
前記割り込み先プロセッサにおいて前記割り込み元プロセッサに前記プロセッサ間割り込みを発生させる第7手段と、
前記割り込み元プロセッサにおいて割り込み終了処理を行う第8手段と、
前記割り込み先管理テーブルに問い合わせた結果の前記割り込み先プロセッサが自プロセッサであった場合には自プロセッサにおいて割り込み処理を行う第9手段と、
を具備することを特徴とするヘテロマルチプロセッサシステム。 - 請求項1記載のヘテロマルチプロセッサシステムにおいて、
前記第1手段は、
割り込みコントローラからの割り込みを受け付ける手段と、
プロセッサ内部起因の割り込みを受け付ける手段と、
を具備することを特徴とするヘテロマルチプロセッサシステム。 - 請求項2記載のヘテロマルチプロセッサシステムにおいて、
前記第1手段は、
割り込み受け付け処理を実行するプロセッサ種類毎のコード、
を具備することを特徴とするヘテロマルチプロセッサシステム。 - 請求項1記載のヘテロマルチプロセッサシステムにおいて、
前記第2手段は、
前記割り込み先管理テーブルを前記ヘテロマルチプロセッサシステムが共有する記憶装置に置いて共有するか、もしくはプロセッサ間通信手段を利用してプロセッサ固有の記憶装置にある割り込み先管理テーブルの一貫性を保つ、
ことを特徴とするヘテロマルチプロセッサシステム。 - 請求項4記載のヘテロマルチプロセッサシステムにおいて、
前記第2手段は、
発生したプロセッサ番号と割り込み番号を用いて前記割り込み先管理テーブルのエントリを選択する手段と、
前記選択したエントリから転送先プロセッサと割り込みレベルと終了処理の要否を取り出す手段と、
を具備することを特徴とするヘテロマルチプロセッサシステム。 - 請求項5記載のヘテロマルチプロセッサシステムにおいて、
前記第2手段は、
前記割り込み先管理テーブルに割り込み可能なプロセッサが複数あった場合にはプロセッサのマスクレベルから割り込み可能なプロセッサを選択する手段、
を具備することを特徴とするヘテロマルチプロセッサシステム。 - 請求項5記載のヘテロマルチプロセッサシステムにおいて、
前記第2手段は、
前記割り込み先管理テーブルに割り込み可能なプロセッサが複数あった場合にはNUMA構成等において物理的に近傍にあるプロセッサを選択する手段、
を具備することを特徴とするヘテロマルチプロセッサシステム。 - 請求項5記載のヘテロマルチプロセッサシステムにおいて、
前記第2手段は、
前記割り込み先管理テーブルに割り込み可能なプロセッサが複数あった場合には処理能力の高いプロセッサを選択する手段、
を具備することを特徴とするヘテロマルチプロセッサシステム。 - 請求項1記載のヘテロマルチプロセッサシステムにおいて、
前記第3手段は、
選択したエントリの終了処理の要否に従い割り込み情報に終了割り込みの要否フラグを設定する手段と、
割り込みキューに割り込み情報を登録する手段と、
を具備することを特徴とするヘテロマルチプロセッサシステム。 - 請求項9記載のヘテロマルチプロセッサシステムにおいて、
前記第3手段は、
複数種類のプロセッサの割り込み情報を統一形式に変換して前記割り込みキューに登録する手段と、
複数種類の割り込みコントローラの割り込み情報を統一形式に変換して前記割り込みキューに登録する手段と、
を具備することを特徴とするヘテロマルチプロセッサシステム。 - 少なくとも第1および第2のプロセッサおよび1つまたは複数の割り込みコントローラを含むヘテロマルチプロセッサシステムのOS構成方法であって、
割り込み元プロセッサにおいて割り込みを受け付ける第1手順と、
割り込み情報を生成する第2手順と、
前記割り込み元プロセッサにおいて割り込み先管理テーブルに問い合わせて受け付けた割り込みの割り込み先プロセッサを決定する第3手順と、
前記割り込み先プロセッサが自プロセッサであった場合には、前記割り込み情報を割り込みキューに登録し、現在のマスクレベルと比較して割り込めるならば前記割り込み情報を割り込み処理中に設定して自プロセッサにて割り込み処理を実行し、現在のマスクレベルと比較して割り込めない場合には割り込み前の処理に戻る第4手順と、
前記割り込み先プロセッサが自プロセッサ以外であった場合に、終了処理が必要であれば前記割り込み情報に終了割り込みを待つフラグを設定し、前記割り込み情報を割り込みキューに登録し、前記割り込み先プロセッサにプロセッサ間割り込みを発生させて割り込み前の処理に戻る第5手順と、
を具備することを特徴とするヘテロマルチプロセッサシステムのOS構成方法。 - 請求項11記載のヘテロマルチプロセッサシステムのOS構成方法において、
前記第4手順は、
前記割り込みキューから前記割り込み先プロセッサへの前記割り込み情報を選択する手順と、
前記割り込み情報に含まれる割り込みレベルと割り込み先プロセッサコンテキストの割り込みマスクレベルを比較して割り込みの可否を判断する手順と、
前記選択した割り込み情報の割り込み状態を割り込み処理中に設定する手順と、
前記割り込み先プロセッサにおいて割り込み前のプロセッサコンテキストをプロセッサコンテキストキューのエントリに保存する手順と、
前記割り込み先プロセッサにおいて新しいプロセッサコンテキストエントリを作成して前記プロセッサコンテキストキューに登録する手順と、
前記割り込み先プロセッサのベクタテーブルから割り込みベクタを取り出して実行する手順と、
を具備することを特徴とするヘテロマルチプロセッサシステムのOS構成方法。 - 請求項12記載のヘテロマルチプロセッサシステムのOS構成方法において、
前記第4手順は、
前記割り込み先プロセッサにおける割り込み処理が終わった場合にハイパバイザに割り込み処理終了を伝える手順と、
前記割り込みキューから処理していた割り込みに対応する割り込み情報を選択する手順と、
前記選択した割り込み情報を割り込み処理終了に設定する手順と、
割り込み転送元が他プロセッサであり、終了割り込みを発生させる必要があれば転送元プロセッサにプロセッサ間割り込みを発生する手順と、
前記割り込み転送元が自プロセッサであった場合には、プロセッサまたは割り込みコントローラの割り込み終了処理を行い、前記割り込みキューから割り込み情報を削除する手順と、
前記プロセッサコンテキストキューから現在のコンテキストを削除して割り込み前のコンテキストを現在のコンテキストとして実行を行う手順と、
を具備することを特徴とするヘテロマルチプロセッサシステムのOS構成方法。 - 請求項13記載のヘテロマルチプロセッサシステムのOS構成方法において、
前記第4手順は、
前記割り込みキューから割り込み処理終了となっている割り込み情報を選択する手順と、
前記プロセッサまたは割り込みコントローラの割り込み終了処理を行い、前記割り込みキューから割り込み情報を削除する手順と、
前記プロセッサコンテキストキューから現在のコンテキストを削除して割り込み前のコンテキストを現在のコンテキストとして実行を行う手順と、
を具備することを特徴とするヘテロマルチプロセッサシステムのOS構成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005341863A JP4247228B2 (ja) | 2005-11-28 | 2005-11-28 | ヘテロマルチプロセッサシステムおよびそのos構成方法 |
US11/357,088 US7366814B2 (en) | 2005-11-28 | 2006-02-21 | Heterogeneous multiprocessor system and OS configuration method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005341863A JP4247228B2 (ja) | 2005-11-28 | 2005-11-28 | ヘテロマルチプロセッサシステムおよびそのos構成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007148746A true JP2007148746A (ja) | 2007-06-14 |
JP4247228B2 JP4247228B2 (ja) | 2009-04-02 |
Family
ID=38088854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005341863A Expired - Fee Related JP4247228B2 (ja) | 2005-11-28 | 2005-11-28 | ヘテロマルチプロセッサシステムおよびそのos構成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7366814B2 (ja) |
JP (1) | JP4247228B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010102540A (ja) * | 2008-10-24 | 2010-05-06 | Fujitsu Microelectronics Ltd | マルチプロセッサシステムlsi |
JP5673672B2 (ja) * | 2010-03-30 | 2015-02-18 | 富士通株式会社 | マルチコアプロセッサシステム、制御プログラム、および制御方法 |
US10073810B2 (en) | 2015-10-07 | 2018-09-11 | Fujitsu Limited | Parallel processing device and parallel processing method |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7533201B2 (en) * | 2006-12-26 | 2009-05-12 | Intel Corporation | Queue management mechanism in network processor wherein packets stored at memory device corresponds to addresses stored in plurity of queues within queue management |
JP2008176360A (ja) * | 2007-01-16 | 2008-07-31 | Renesas Technology Corp | マルチプロセッサシステム |
JP5058082B2 (ja) * | 2008-06-18 | 2012-10-24 | 株式会社オートネットワーク技術研究所 | 端子金具及び端子付き電線 |
US7953916B2 (en) * | 2009-04-08 | 2011-05-31 | Intel Corporation | Dynamic, local retriggered interrupt routing discovery method |
US9069741B2 (en) * | 2013-02-25 | 2015-06-30 | Red Hat, Inc. | Emulating level triggered interrupts of physical devices assigned to virtual machine |
US10585826B2 (en) * | 2016-01-25 | 2020-03-10 | Advanced Micro Devices, Inc. | Using processor types for processing interrupts in a computing device |
CN111722916B (zh) * | 2020-06-29 | 2023-11-14 | 长沙新弘软件有限公司 | 一种通过映射表处理msi-x中断的方法 |
CN112783626B (zh) * | 2021-01-21 | 2023-12-01 | 珠海亿智电子科技有限公司 | 中断处理方法、装置、电子设备及存储介质 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2855298B2 (ja) * | 1990-12-21 | 1999-02-10 | インテル・コーポレーション | 割込み要求の仲裁方法およびマルチプロセッサシステム |
JPH04318654A (ja) * | 1991-02-13 | 1992-11-10 | Hewlett Packard Co <Hp> | マイクロプロセッサへの割り込みのリダイレクションシステム |
AU1261995A (en) * | 1993-12-16 | 1995-07-03 | Intel Corporation | Multiple programmable interrupt controllers in a multi-processor system |
US5530891A (en) * | 1994-05-31 | 1996-06-25 | Advanced Micro Devices | System management interrupt mechanism within a symmetrical multiprocessing system |
GB2308686A (en) * | 1995-12-20 | 1997-07-02 | British Aerospace | Integrated circuits for multi-tasking support in single or multiple processor networks |
US5918057A (en) * | 1997-03-20 | 1999-06-29 | Industrial Technology Research Institute | Method and apparatus for dispatching multiple interrupt requests simultaneously |
JP3546678B2 (ja) | 1997-09-12 | 2004-07-28 | 株式会社日立製作所 | マルチos構成方法 |
US6772419B1 (en) | 1997-09-12 | 2004-08-03 | Hitachi, Ltd. | Multi OS configuration system having an interrupt process program executes independently of operation of the multi OS |
US6665761B1 (en) * | 1999-07-28 | 2003-12-16 | Unisys Corporation | Method and apparatus for routing interrupts in a clustered multiprocessor system |
US6738836B1 (en) * | 2000-08-31 | 2004-05-18 | Hewlett-Packard Development Company, L.P. | Scalable efficient I/O port protocol |
JP4453238B2 (ja) * | 2002-03-28 | 2010-04-21 | 日本電気株式会社 | 2重化プロセッサシステム |
GB2409303B (en) * | 2003-12-18 | 2006-10-18 | Advanced Risc Mach Ltd | Inter-processor communication mechanism |
US7089341B2 (en) * | 2004-03-31 | 2006-08-08 | International Business Machines Corporation | Method and apparatus for supporting interrupt devices configured for a particular architecture on a different platform |
US20060095624A1 (en) * | 2004-11-03 | 2006-05-04 | Ashok Raj | Retargeting device interrupt destinations |
US7447820B2 (en) * | 2005-09-30 | 2008-11-04 | Intel Corporation | Retargeting of platform interrupts |
-
2005
- 2005-11-28 JP JP2005341863A patent/JP4247228B2/ja not_active Expired - Fee Related
-
2006
- 2006-02-21 US US11/357,088 patent/US7366814B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010102540A (ja) * | 2008-10-24 | 2010-05-06 | Fujitsu Microelectronics Ltd | マルチプロセッサシステムlsi |
JP5673672B2 (ja) * | 2010-03-30 | 2015-02-18 | 富士通株式会社 | マルチコアプロセッサシステム、制御プログラム、および制御方法 |
US9092255B2 (en) | 2010-03-30 | 2015-07-28 | Fujitsu Limited | Multi-core processor system, computer product, and control method for interrupt execution |
US10073810B2 (en) | 2015-10-07 | 2018-09-11 | Fujitsu Limited | Parallel processing device and parallel processing method |
Also Published As
Publication number | Publication date |
---|---|
US20070124523A1 (en) | 2007-05-31 |
US7366814B2 (en) | 2008-04-29 |
JP4247228B2 (ja) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4247228B2 (ja) | ヘテロマルチプロセッサシステムおよびそのos構成方法 | |
CN106371894B (zh) | 一种配置方法、装置和数据处理服务器 | |
US8589943B2 (en) | Multi-threaded processing with reduced context switching | |
US9772879B2 (en) | System and method for isolating I/O execution via compiler and OS support | |
CN103262002B (zh) | 优化系统调用请求通信 | |
JP5673672B2 (ja) | マルチコアプロセッサシステム、制御プログラム、および制御方法 | |
JPS6275739A (ja) | タスク割当て方法 | |
JP2009265963A (ja) | 情報処理システム及びタスクの実行制御方法 | |
US20160232037A1 (en) | Latency-hiding context management for concurrent distributed tasks | |
US20110219373A1 (en) | Virtual machine management apparatus and virtualization method for virtualization-supporting terminal platform | |
CN114579285B (zh) | 一种任务运行系统、方法及计算设备 | |
CN103582877B (zh) | 计算机系统中断处理 | |
JP4259390B2 (ja) | 並列演算処理装置 | |
KR102576443B1 (ko) | 연산 장치 및 그 잡 스케줄링 방법 | |
CN102736949A (zh) | 改善对非连贯设备要执行的任务的调度 | |
JP6656485B1 (ja) | 割込み処理方法、コンピュータシステムおよびプログラム | |
US9619277B2 (en) | Computer with plurality of processors sharing process queue, and process dispatch processing method | |
CN114327767B (zh) | 任务处理的方法、装置、电子设备及计算机可读存储介质 | |
JP2553526B2 (ja) | マルチタスク処理装置 | |
JP2001166956A (ja) | 複合システムにおけるジョブスケジューリング方式 | |
JP2022055002A (ja) | 情報処理装置、情報処理方法および情報処理プログラム | |
CN111788555A (zh) | 外部异常处理 | |
JP2011257973A (ja) | メモリ管理方法及びメモリ管理装置 | |
WO1992003783A1 (en) | Method of implementing kernel functions | |
CN114911597A (zh) | 一种运行系统的切换方法及计算设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4247228 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |