JP2007129287A - 固体撮像素子の欠陥検出装置および欠陥検出方法、欠陥補正装置および欠陥補正方法ならびに撮像装置 - Google Patents

Abstract

【課題】水平アドレスおよび垂直アドレスが固定符号長であると、十分な量のＲＡＭ容量を装備しなければならず、装置のコストが上昇する。
【解決手段】欠陥画素のアドレスデータとして、固定長符号である水平・垂直アドレスのデータではなく、ある欠陥画素から次の欠陥画素までの水平クロック数を水平クロック数カウンタ２１でカウントすることによってわかる欠陥画素間距離を示すカウンタ値をアドレスエンコード部２４で可変長符号、例えばランレングス符号の一種であるワイル符号にエンコードしてＲＡＭ２５に記憶保持するようにする。
【選択図】図２

Description

本発明は、固体撮像素子の欠陥検出装置および欠陥検出方法、欠陥補正装置および欠陥補正方法ならびに撮像装置に関する。

一般に、ＣＣＤ(Charge Coupled Device)等の半導体で形成した固体撮像素子では、半導体の局部的な結晶欠陥等の画素欠陥が生じることがあり、このような場合、その欠陥画素が画質を劣化させる原因となることが知られている。この欠陥画素に起因する画質劣化をなくすために、ＣＣＤ等を用いた固体撮像装置において、製品の出荷前に、映像信号中の画素欠陥を検出し、これをアドレスデータとしてＲＡＭ等の記憶装置に記憶保持しておき、通常の撮像時に、ＲＡＭ等の記憶装置に記憶保持されたアドレスデータに基づいて画素欠陥の補正（以下、単に「欠陥補正」と記す場合もある）を行うことで、画素欠陥による画質劣化を改善するようにしていた。

しかし、製品の出荷前にＲＡＭ等の記憶装置に記憶保持したアドレスデータを用いて欠陥補正を行うようにしていたのでは、半導体の局部的な結晶欠陥等に伴う画素欠陥には対応できるものの、ビデオカメラやデジタルカメラ等の撮像装置への固体撮像素子の組み込み時の静電破壊や、撮像装置への搭載後の経時変化に伴って発生する画素欠陥には対応できないことになる。

このために、従来は、固体撮像素子の撮像出力を１画素ピッチに相当する期間だけ遅延し、その遅延後の撮像出力を遅延前の撮像出力から減じ、その減算出力のレベルを正負の可変な２つの検出レベルと比較することによって欠陥画素を検出し、これをアドレスデータとしてＲＡＭ等の記憶装置に記憶保持し、通常撮像時には、当該記憶装置に記憶保持されているアドレスデータに基づいて欠陥補正を行うようにしていた（例えば、特許文献１参照）。

特許第３１８６２３０号公報

上記従来技術において、アドレスデータとしては、一般的に、水平および垂直のアドレス値が使われる。すなわち、水平走査に同期してカウント動作を行う水平アドレスカウンタのカウント値と、水平ラインに同期してカウント動作を行う垂直アドレスカウンタのカウント値とがアドレスデータとして用いられる。

図１６に、水平アドレスと垂直アドレスのアドレスデータのイメージを示す。この欠陥アドレスは、例えば６００万画素の固体撮像素子で考えると、水平方向に３０００画素、垂直方向に２０００画素あることから、水平方向で１２bit、垂直方向で１１bit、あわせて２３bitのビット幅、すなわち符号長を必要とする。また、画面上に含まれる欠陥画素数は1個ではなく複数個である可能性もあるために、｛２３bit×欠陥画素数｝分の欠陥補正用ＲＡＭ領域を確保する必要がある。

ここで、水平アドレスおよび垂直アドレスが固定符号長である場合を考える。補正すべき欠陥画素数が少ない場合はＲＡＭ容量が問題となることはない。しかし、補正すべき欠陥画素数が多くなってくると、上述したことから明らかなように、それだけ多くのＲＡＭ領域を必要とするために、十分な量のＲＡＭ容量を装備しなければならず、その結果、装置のコストが上昇することになる。

そこで、本発明は、欠陥画素の位置情報を格納する記憶領域を節約し、装置の低コスト化を可能にした固体撮像素子の欠陥検出装置および検出方法、欠陥補正装置および補正方法ならびに撮像装置を提供することを目的とする。

上記目的を達成するために、本発明では、固体撮像素子の出力信号に基づいて当該固体撮像素子の欠陥画素を検出する一方、前記固体撮像素子の駆動タイミングパルスに同期して当該固体撮像素子上の画素の位置を特定する位置情報を生成する。そして、欠陥画素を検出したときに、生成した前記位置情報を可変長符号に変換して記憶保持する。また、この記憶保持した前記位置情報を用いて欠陥補正を行う。

このように、欠陥画素の位置情報として、固定長符号ではなく、可変長符号を用いて記憶保持することで、欠陥画素の位置情報を格納する記憶領域を節約できる。

本発明によれば、欠陥画素の位置情報を格納する記憶領域を節約できるために、装置の低コスト化を図ることができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明が適用される撮像装置の構成の一例を示すシステム構成図である。ここに、撮像装置とは、撮像デバイスとしての固体撮像素子、当該固体撮像素子の撮像面（受光面）上に被写体の像光を結像させる光学系および当該固体撮像素子の信号処理回路を含み、携帯電話等の電子機器に搭載されて用いられるカメラモジュールや、当該カメラモジュールを搭載したデジタルスチルカメラやビデオカメラ等のカメラシステムを言うものとする。

図１に示すように、本適用例に係る撮像装置１０は、撮像デバイスである例えばＣＣＤ(Charge Coupled Device)固体撮像素子１１、ＣＤＳ(Correlated Double Sampling;相関二重サンプリング)／ＡＧＣ(Automatic Gain Control;自動利得制御)回路１２、Ａ／Ｄ変換回路１３、欠陥検出回路１４、タイミング発生回路１５、アドレスカウンタ１６、アドレスデータ変換・記憶保持回路１７、欠陥補正回路１８および信号処理回路１９を有する構成となっている。

ここでは、撮像デバイスとして、ＣＣＤ固体撮像素子１１を用いているが、これに限られるものではなく、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)固体撮像素子など、固体撮像素子全般に亘って用いることが可能である。

ＣＣＤ固体撮像素子１１は、被写体からの像光をその光強度に応じた信号電荷に変換する光電変換素子を含む画素が行列状に２次元配置されてなり、各画素で得られる信号電荷を垂直・水平転送し、電気信号に変換して撮像信号として出力する。

ＣＤＳ／ＡＧＣ回路１２は、ＣＣＤ固体撮像素子１１から出力される撮像信号に対して相関二重サンプリングによるノイズ除去およびゲインコントロールを行う。Ａ／Ｄ変換回路１３は、ＣＤＳ／ＡＧＣ回路１２を経たアナログ撮像信号をデジタル撮像信号に変換する。

欠陥検出回路１４は、デジタル撮像信号を基に周知の検出手法により、例えば、デジタル撮像信号を１画素ピッチに相当する期間だけ遅延し、その遅延後の撮像信号を遅延前の撮像信号から減じ、その減算出力のレベルを正負の可変な２つの検出レベルと比較することにより、画面上の欠陥（画素欠陥）を検出し、欠陥検出信号をアドレスデータ変換・記憶保持回路１７に送る。

タイミング発生回路１５は、ＣＣＤ固体撮像素子１１およびＣＤＳ／ＡＧＣ回路１２を駆動するための各種のタイミングパルスを生成する。アドレスカウンタ１６は、ＣＣＤ固体撮像素子１１を駆動するときのタイミングパルスに同期して、ＣＣＤ固体撮像素子１１上の画素の位置を特定するための位置情報、即ち水平アドレスおよび垂直アドレスを生成する位置情報生成手段であり、生成した水平アドレスおよび垂直アドレスをアドレスデータ変換・記憶保持回路１７に送る。

アドレスデータ変換・記憶保持回路１７は、欠陥検出時は、欠陥検出回路１４から欠陥検出信号が与えられるタイミングでアドレスカウンタ１６から水平アドレスおよび垂直アドレスを取り込み、固定長符号である水平アドレスおよび垂直アドレスの各データを、可変長符号である例えばランレングス符号、具体的にはランレングス符号の一種であるワイル符号にエンコードし、ＲＡＭなどの記憶回路に記憶保持する。

アドレスデータ変換・記憶保持回路１７はさらに、欠陥補正時は、記憶回路から読み出したワイル符号をデコードして補正用の水平アドレスおよび垂直アドレスとし、これらアドレスを基に補正制御用パルス（以下、「補正パルス」と記す）を生成して欠陥補正回路１８に送る。このアドレスデータ変換・記憶保持回路１７は本発明の特徴とする部分であり、その詳細については後述する。

欠陥補正回路１８は、アドレスデータ変換・記憶保持回路１７から与えられる補正パルスを基に周知の手法により、例えば、欠陥画素の信号を１画素前の画素の信号で置換することにより、欠陥補正の処理を行う。信号処理回路１９は、欠陥補正回路１８で欠陥補正がなされた撮像信号に対して、ガンマ補正などのカメラ信号処理を行い、映像信号として出力する。

（アドレスデータ変換・記憶保持回路）
図２は、アドレスデータ変換・記憶保持回路１７の具体的な構成の一例を示すブロック図である。

図２に示すように、本例に係るアドレスデータ変換・記憶保持回路１７は、水平クロック数カウンタ２１，２２、カウンタ制御部２３、アドレスエンコード部２４、記憶回路であるＲＡＭ２５、ＲＡＭ制御部２６、アドレスデコード部２７および一致検出部２８を有する構成となっている。

水平クロック数カウンタ２１，２２は、タイミング発生回路１５（図１参照）から与えられる、ＣＣＤ固体撮像素子１１の水平走査の基準となる水平クロックをカウントし、そのカウント値を出力する。カウンタ制御部２３は、アドレスカウンタ１６（図１参照）から与えられる水平アドレスおよび垂直アドレスを基にフレームの開始を検出し、フレームの開始タイミングで水平クロック数カウンタ２１，２２をリセットするとともに、欠陥検出回路１４（図１参照）から与えられる欠陥検出信号に応答して水平クロック数カウンタ２１，２２をリセットする。

アドレスエンコード部２４は、水平クロック数カウンタ２１のカウンタ値をワイル符号にエンコードし、ＲＡＭ２５に供給する。ＲＡＭ制御部２６は、欠陥検出回路１４（図１参照）から与えられる欠陥検出信号を用いて、書き込みパルス／読み出しパルスを生成する。そして、欠陥検出時は、書き込みパルスにより、アドレスエンコード部２４でエンコードされたワイル符号をＲＡＭ２５に欠陥データとして順番に書き込み、また欠陥補正時には、読み出しパルスにより、ＲＡＭ２５に記憶保持されているワイル符号を順番に読み出す制御を行う。

アドレスデコード部２７は、ＲＡＭ２５から読み出されたワイル符号をカウンタ値にデコードする。このカウンタ値は、欠陥検出時の水平クロック数カウンタ２１のカウンタ値に対応し、欠陥補正用のアドレスとなる。一致検出部２８は、この欠陥補正用のアドレスと現在の水平アドレス・垂直アドレス、即ち水平クロック数カウンタ２２のカウンタ値とを比較し、両者が一致したときに補正パルス補正パルスを欠陥補正回路１８（図１参照）に送る。

ここで、欠陥検出は、例えばシステム立ち上げ時などの特定の期間で行われることになる。一方、欠陥補正は、当然のことながら、通常の撮像時に行われることになる。

上記構成のアドレスデータ変換・記憶保持回路１７において、その特徴とするところは、欠陥検出時には、検出した欠陥画素の画面上の位置を示す位置情報（アドレスデータ）として、固定長符号である水平・垂直アドレスのデータではなく、ある欠陥画素から次の欠陥画素までの水平クロック数をカウントすることによってわかる画素間の距離（以下、これを「欠陥画素間距離」と記す）、具体的には欠陥画素間距離を示すカウンタ値を、欠陥の発生率に応じた可変長符号、例えばランレングス符号の一種であるワイル符号を用いて記憶保持し、欠陥補正時には、この記憶保持してあるワイル符号を用いて欠陥補正を行う点にある。

図３に、欠陥画素間距離によるアドレスデータのイメージを示す。欠陥画素間距離をアドレス（位置情報）として用いた際の特徴としては、以下のようなことが言える。
（１）個々の欠陥画素間距離は、全画素の相互間の距離の総和を超えない範囲の有限の値である。
（２）個々の欠陥画素間距離の総和は、全画素の相互間の距離の総和に等しくなる。
（３）欠陥画素数が多くなると、欠陥画素間距離の比較的小さい値の生起確立が高くなる傾向にある。
すなわち、上記特徴から鑑みるに、欠陥画素数が多くなればなるほど、欠陥画素間距離の比較的小さい値での生起確率が高くなる傾向にあることがわかる。

図４に、欠陥画素間距離の比較的小さい値での生起確率を確認するためのシミュレーション結果を示す。同図では、シミュレーションの条件として、総画素数を６００万画素とし、Ｘ軸に欠陥画素間距離、Ｙ軸に画面上の欠陥画素数を与えており、その結果からＺ軸に各欠陥画素数における欠陥画素間距離の頻度分布、即ち各欠陥画素数における欠陥画素間距離の生起確率を表している。

このシミュレーション結果から、欠陥画素数が多くなるにつれて欠陥画素間距離の小さい値での生起確率が高くなっていく様子がわかる。逆に、このシミュレーション結果から、１５００以下の欠陥画素数では、上記の生起確率はそれほど高くなく、むしろ生起確率は欠陥画素間距離によらずフラットに近づいていることがわかる。

ここで、欠陥画素の位置情報、即ち欠陥画素間距離を示すカウンタ値を可変長符号化するために導入するランレングス符号について考察する。

ランレングス符号は、入力データを符号化する際に生起確率の最も高いデータから順に短い符号を割り当てていく符号化であり、圧縮された出力データ系列を得ることができるものである。

ここでは、ランレングス符号の一種であるワイル符号を用いることにする。ワイル符号とは、“１”、“０”の組み合わせで生成される２進数のデータ系列があるときに、その系列において例えば“０”の生起確率が限りなく１に近い場合に、最も符号を圧縮できるとされる符号である。また、瞬時に復号可能な符号と呼ばれ、このデータを受け取っての復号化は瞬時に可能であることが証明されている。

以下に、データ系列の一例を示す。ここで、データ系列の“１”は欠陥画素を意味し、“０”は欠陥画素以外を意味している。
データ系列の例：１０００１０１０００００００１０００００・・・

図５に、データ系列のワイル符号の変換例を示す。ここで、“連”とは、入力データ系列の一部を切り出したものである。

また、ＣＣＤ固体撮像素子１１の画素数を例えば６００万画素と仮定すると、ワイル符号は図６のように考えることができる。ここで、“＊”は任意の２進数を表している。また、連の長さは欠陥画素間距離を表している。

図７は、図６のワイル符号を用いて、補正する欠陥画素数と、必要となるＲＡＭ２５の領域（以下、「メモリ領域」と記す場合もある）のビット数との関係を、従来方式と本提案方式の別に示した図である。

ここで、“Ｂｅｓｔ−Ｃａｓｅ”とは、メモリ容量の使用量が最も少なくなるときを表し、“Ｗｏｒｓｔ−Ｃａｓｅ”とは、メモリ容量の使用量がもっとも多くなるときを表している。また、“Ｓｉｍｕｌａｔｉｏｎ”では、実際にシミュレーションを行った結果を表している。ただし、そのときの欠陥画素の水平・垂直位置の発生には自然乱数を用いている。

図７において、太字は、従来方式のメモリ容量の使用量に対してそれぞれの提案方式のメモリ容量の使用量が小さい場合を表している。すなわち、本提案方式が有効である部分を示している。

図８に、“Ｂｅｓｔ−Ｃａｓｅ”と“Ｗｏｒｓｔ−Ｃａｓｅ”との違いをイメージで示す。同図では、一例として、欠陥点数（欠陥画素数）が５個の場合を示している。

“Ｂｅｓｔ−Ｃａｓｅ”では、同一ライン上に近接した欠陥画素が４個、そして画面上の離れたところに欠陥画素が1個ある場合を示している。この場合、欠陥画素間距離は、４つの非常に小さい符号長と１つの非常に大きな符号長（とはいっても、高々４４ｂｉｔではある）となり、それ全体としての符号長は十分小さいものになる。一方、“Ｗｏｒｓｔ−Ｃａｓｅ”では、画面上等間隔に５個の欠陥画素がある場合であり、全体としての符号長は最大になる。

図９に、欠陥点数（欠陥画素数）と必要メモリ容量との関係を示す。この関係図は、図７をグラフ化した図である。同図では、横軸で補正している欠陥点数（個数）を表しており、縦軸でその欠陥点数を補正するのに必要となるメモリ容量（Ｂｉｔ）を表している。なお、図１０は、図９の欠陥個数が０〜３０００個のときの拡大図である。

図９および図１０からわかるように、本提案方式は欠陥点数が約１５００個以上（約２５０ｐｐｍ以上）であるときには確実にＲＡＭ２５のメモリ容量の節約が可能となり、また実際のシミュレーション結果からさらに１５００個より少ない点数でもメモリ容量の節約効果が期待できることがわかる。

さらに、ワイル符号の構成変更について検討する。ここでは、さらにＲＡＭ２５のメモリ容量を圧縮することを目的として、図１０の１０〜１５００個の“Ｗｏｒｓｔ−Ｃａｓｅ”の特徴を考えると、そのときのワイル符号の連の長さは図１１より、ビット数が３〜３４という範囲にあることがわかる。

そこで、図１１に示すようなワイル符号を定義する。ここでは、連の長さが５〜２６２１４４の区間では、ビット数が１８ｂｉｔとなり、短い符号長を割り当てることができている。これは、従来方式の固定符号長が２３ｂｉｔ（水平１２ｂｉｔ＋垂直１１ｂｉｔ）であること比べて明らかに短く、符号化の点で優位である。

図１２は、図１１のワイル符号を用いて、補正する欠陥点数と必要となるＲＡＭ２５のメモリ領域のビット数の関係を、従来方式と本提案方式（構成変更後）の別に示した図である。

図１３に、構成変更後での“Ｂｅｓｔ−Ｃａｓｅ”と“Ｗｏｒｓｔ−Ｃａｓｅ”との違いをイメージで示す。

“Ｂｅｓｔ−Ｃａｓｅ”では、最小のビット幅でも１８ｂｉｔであるために明らかである。一方、“Ｗｏｒｓｔ−Ｃａｓｅ”では、３６ｂｉｔ以上の符号長になる場合を考えると、２６２，１４５の連の長さから約２３個の欠陥個数が含まれる可能性を考えることができる。

図１４に、構成変更後の欠陥点数と必要メモリ容量との関係を示す。この関係図は、図１２をグラフ化した図である。同図では、横軸で補正している欠陥点数を表しており、縦軸でその欠陥点数を補正するのに必要となるメモリ容量を表している。なお、図１５は、図１４の欠陥個数が０〜３０００個のときの拡大図である。

図１４および図１５からわかるように、ワイル符号を構成変更することで、欠陥点数が１２８点以上においてＲＡＭ２５のメモリ容量の節約ができることがわかる。逆に、１２８点（約２１ｐｐｍ）以下の場合には、メモリ容量の節約効果はないことになるが、装置に備えられているメモリ容量は従来方式において１２８点よりも大きいと考えることを前提にすれば、まったく問題にはならない。

上述したように、欠陥画素のアドレスデータとして、固定長符号である水平・垂直アドレスのデータではなく、欠陥画素間距離、具体的には欠陥画素間距離を示すカウンタ値を可変長符号、例えばランレングス符号の一種であるワイル符号を用いてＲＡＭ２５に記憶保持することで、ＲＡＭ２５のメモリ容量を節約することができるために、装置の低コスト化を図ることができる。

また、節約したメモリ領域については新たに欠陥検出および欠陥補正のために使うことで、欠陥補正の対象となる欠陥画素の個数の増加させることもできる。すなわち、撮像装置への固体撮像素子の組み込み時の静電破壊や、撮像装置への搭載後の経時変化に伴って発生する欠陥画素についても、そのアドレスデータを節約したメモリ領域に記憶保持することで、欠陥補正の対象となる欠陥画素の個数を増やすことができる。

また、本提案の欠陥補正方式（構成変更前のものと構成変更後のもの）と従来の欠陥補正方式とを組み合わせていずれかの欠陥補正方式を選択的に用いるようにすることで、欠陥画素数に応じて最適な欠陥補正方式を選択して用いることができる。すなわち、補正すべき欠陥画素数が余りに多い場合は、構成変更前のワイル符号を用いる欠陥補正方式を選択した方がＲＡＭ２５のメモリ容量の節約になり、欠陥画素数が１２８点程度である場合は、構成変更後のワイル符号を用いる欠陥補正方式を選択した方が良い。

また、他の目的でメモリ領域を共有するために欠陥補正個数を明確にしＲＡＭの必要領域を固定で確保しておきたい場合が考えられる。例えば、欠陥補正点数を１６個のみに固定し、それ以外の領域は他の目的に使用する場合で、製品のスペック上は「欠陥補正対応１６点まで」とうたいたい場合があったとする。そういった場合には、従来の欠陥補正方式を選択できるようにしておけば、必要に応じてＲＡＭの必要領域を固定にすることも容易に可能である。

なお、上記実施形態では、欠陥画素間距離のアドレスの与え方として、ワイル符号を用いるとしたが、ワイル符号に限られるものではなく、符号圧縮できる２ビット区切り方式などの他のランレングス符号を用いることも可能である。

本発明が適用される撮像装置の構成の一例を示すシステム構成図である。 アドレスデータ変換・記憶保持回路の構成の一例を示すブロック図である。 欠陥画素間距離によるアドレスデータのイメージを示す図である。 欠陥画素間距離の比較的小さい値での生起確率を確認するためのシミュレーション結果を示す図である。 データ系列のワイル符号の変換例を示す図である。 ６００万画素で必要となるワイル符号の例を示す図である。 図６のワイル符号を用いて、補正する欠陥画素数と、必要となるメモリ容量のビット数との関係を、従来方式と本提案方式の別に示した図である。 “Ｂｅｓｔ−Ｃａｓｅ”と“Ｗｏｒｓｔ−Ｃａｓｅ”との違いをイメージで示す図である。 欠陥点数と必要メモリ容量との関係を示す図である。 図９の欠陥個数が０〜３０００個のときの拡大図である。 ６００万画素で必要となる構成変更後のワイル符号の例を示す図である。 図１１のワイル符号を用いて、補正する欠陥点数と必要となるＲＡＭ２５のメモリ領域のビット数の関係を、従来方式と本提案方式（構成変更後）の別に示した図である。 構成変更後での“Ｂｅｓｔ−Ｃａｓｅ”と“Ｗｏｒｓｔ−Ｃａｓｅ”との違いをイメージで示す図である。 構成変更後の欠陥点数と必要メモリ容量との関係を示す図である。 図１４の欠陥個数が０〜３０００個のときの拡大図である。 水平アドレスと垂直アドレスのアドレスデータのイメージ図である。

符号の説明

１０…撮像装置、１１…ＣＣＤ固体撮像素子、１２…ＣＤＳ／ＡＧＣ回路、１３…Ａ／Ｄ変換回路、１４…欠陥検出回路、１５…タイミング発生回路、１６…アドレスカウンタ、１７…アドレスデータ変換・記憶保持回路、１８…欠陥補正回路、１９…信号処理回路、２１，２２…水平クロック数カウンタ、２３…カウンタ制御部、２４…アドレスエンコード部、２５…ＲＡＭ、２６…ＲＡＭ制御部、２７…アドレスデコード部、２８…一致検出部

Claims (8)

1. 固体撮像素子の出力信号に基づいて当該固体撮像素子の欠陥画素を検出する欠陥検出手段と、
   前記固体撮像素子の駆動タイミングに同期して当該固体撮像素子上の画素の位置を特定する位置情報を生成する位置情報生成手段と、
   前記欠陥検出手段の検出信号に応答して、前記位置情報生成手段で生成された前記位置情報を可変長符号に変換して記憶保持する変換手段と
   を備えたことを特徴とする固体撮像素子の欠陥検出装置。
2. 前記可変長符号はランレングス符号である
   ことを特徴とする請求項１記載の固体撮像素子の欠陥検出装置。
3. 前記ランレングス符号はライル符号である
   ことを特徴とする請求項２記載の固体撮像素子の欠陥検出装置。
4. 前記変換手段は、
   前記固体撮像素子の水平走査の基準となる水平クロックをカウントするカウンタと、
   フレームの開始タイミングおよび前記欠陥検出手段が欠陥画素を検出したときに前記カウンタをリセットするカウンタ制御手段と、
   前記カウンタの値を可変長符号にエンコードしてアドレスデータとするエンコード手段と、
   前記欠陥検出手段が欠陥画素を検出したときに、前記エンコード手段でエンコードされた前記アドレスデータを記憶保持する記憶手段とを有する
   ことを特徴とする請求項１記載の固体撮像素子の欠陥検出装置。
5. 固体撮像素子の出力信号に基づいて当該固体撮像素子の欠陥画素を検出する欠陥検出ステップと、
   前記固体撮像素子の駆動タイミングパルスに同期して当該固体撮像素子上の画素の位置を特定する位置情報を生成する位置情報生成ステップと、
   前記欠陥検出ステップで欠陥画素を検出したときに、前記位置情報生成ステップで生成した前記位置情報を可変長符号に変換して記憶保持する変換ステップと
   を有することを特徴とする固体撮像素子の欠陥検出方法。
6. 固体撮像素子の欠陥画素の位置を特定する位置情報を可変長符号にて記憶保持する記憶手段と、
   前記固体撮像素子の出力信号に基づいて当該固体撮像素子の欠陥画素を検出する欠陥検出手段と、
   前記欠陥検出手段の検出信号に応答して、前記記憶手段から読み出される前記位置情報に基づいて、前記固体撮像素子の出力信号に対して欠陥補正を行う欠陥補正手段と
   を備えたことを特徴とする固体撮像素子の欠陥補正装置。
7. 固体撮像素子の欠陥画素の位置を特定する位置情報をあらかじめ記憶保持し、この記憶保持した前記位置情報を用いて欠陥補正を行う固体撮像素子の欠陥補正方法であって、
   前記位置情報を可変長符号にて記憶手段に記憶保持する記憶保持ステップと、
   前記固体撮像素子の出力信号に基づいて当該固体撮像素子の欠陥画素を検出する欠陥検出ステップ、
   前記欠陥検出ステップで欠陥画素を検出したときに、前記記憶手段から読み出される前記位置情報に基づいて、前記固体撮像素子の出力信号に対して欠陥補正を行う欠陥補正ステップと
   を有することを特徴とする固体撮像素子の欠陥補正方法。
8. 固体撮像素子と、
   前記固体撮像素子の出力信号に基づいて当該固体撮像素子の欠陥画素を検出する欠陥検出手段と、
   前記固体撮像素子の駆動タイミングに同期して当該固体撮像素子上の画素の位置を特定する位置情報を生成する位置情報生成手段と、
   欠陥検出時に前記欠陥検出手段の検出信号に応答して、前記位置情報生成手段で生成された前記位置情報を可変長符号に変換して記憶手段に記憶保持する変換手段と
   欠陥補正時に前記欠陥検出手段の検出信号に応答して、前記記憶手段から読み出される前記位置情報に基づいて、前記固体撮像素子の出力信号に対して欠陥補正を行う欠陥補正手段と
   を備えたことを特徴とする撮像装置。
   

Images