JP2007118512A - 記録素子および記録素子のテスト方法 - Google Patents

Abstract

【課題】 記録ヘッドに搭載される記録素子の長尺化に伴い懸念される回路の動作速度の低下、およびテスト時のプロービング負荷の低減を行う。
【解決手段】 記録素子の回路ブロックの機能を、ノズル列方向中心付近を境界として分離したものとする。またさらに、回路ブロックへの電源および信号の入出力を行うパッドをノズル列中心に直交する線に対して対称に配置する構成とする。
【選択図】 図１

Description

本発明はインクジェット記録ヘッド及びその記録ヘッドを用いた記録装置に関し、特にインクを吐出するために必要な熱エネルギーを発生する電気熱変換素子とそれを駆動するための駆動回路を同一の基板上に形成したインクジェット記録ヘッド及びその記録ヘッドを用いた記録装置に関するものである。

例えばワードプロセッサ、パーソナルコンピュータ、ファクシミリ等における情報出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に記録を行うプリンタがある。

プリンタの記録方式としては様々な方式が知られているが、用紙等の記録媒体に非接触記録が可能である、カラー化が容易である、静粛性に富む、等の理由でインクジェット方式が近年特に注目されており、又その構成としては所望される記録情報に応じてインクを吐出する記録ヘッドを装着すると共に用紙等の記録媒体の送り方向と直角な方向に往復走査しながら記録を行うシリアル記録方式が安価で小型化が容易などの点から一般的に広く用いられている。

特にヒータに数μ秒程度通電することで発生する熱エネルギーにより誘発されるインクの発泡現象をインク液滴の吐出に利用するサーマルインクジェット方式は、高密度に多数のノズルをヘッドに形成することが可能である。

このようなサーマルインクジェット方式の記録ヘッドでは、シリコン単結晶基板などに半導体集積回路プロセスによりインク加熱を行うヒータとその保護膜、およびヒータに電流を流すためのドライバ回路とその制御を行う論理回路などを一体で形成した記録素子（以下ヒータボードと称する）を用いている。以下にサーマルインクジェットプリントヘッドのヒータボードにおける制御の一例を述べる。

図３はヒータボードにおける制御の一例を説明するための、ヒータボード内部回路のブロック図である。

４０１はヒータボード基体である。基体４０１上には、外部との電気的接続を行うためのパッド４０３ａ〜ｈ、および４０４ａ〜ｈが基体の長手方向の両端部に配置されている。

このパッドには、外部から画像データをヒータボードへ転送するための信号端子および駆動のための電源端子などが割り当てられている。

本従来例のヒータボードには、外部から画像データを示すシリアルデータがDATA端子 ４０３ｆに入力される。このDATA信号は、４０３ｃに入力されるCLK信号に同期して入力されるものである。

これらのDATA信号、およびCLK信号は、静電保護回路および波形整形回路などを備える入力回路４０５ａおよび４０５ｂを介してシフトレジスタ４０６ａへ入力される。シフトレジスタ４０６ａにシリアルデータを入力した後、このデータを一時的に保持するためのラッチ回路へとデータを記憶させるためのラッチ信号を、ＬＴ端子 ４０４ｃに入力、入力回路４０５ｃを介してシフトレジスタ４０６ａに含まれるラッチ回路へと信号が伝達される。ここでラッチ回路に保持された信号は、任意のヒータを選択、確定するためのＡＮＤアレイ４０８ａおよび４０８ｂへ出力する。

また、これらＤＡＴＡ信号およびＣＬＫ信号は、チップの反対側に配置されたＳ／Ｒ ４０６ｂにも供給される。このＳ／Ｒ ４０６ｂでは、ＤＡＴＡ端子４０３ｆより入力されたシリアル信号の一部をバラレルデータに変換し、隣接するデコーダ４０７ｂへ出力している。この信号に基づき、デコーダ４０７ｂでデコードした信号を、ＡＮＤアレイ４０８ａおよび４０８ｂへと出力する。

ＡＮＤアレイは、ヒータの数に対応した数だけのＡＮＤ回路がアレイ状に配置された回路であり、各々の回路ではシフトレジスタ４０６ａからの信号とデコーダ４０７ｂからの信号のＡＮＤ演算を行っている。このＡＮＤ演算の結果が真となった場合、ＡＮＤ回路に対応して配置されたドライバアレイ４０９ａ、ｂのドライバ回路がオン状態となり、該当するヒータアレイ４４０ａ、ｂの任意のヒータに電流が流れてインクを加熱、発泡し、インクを吐出することとなる。

ここでインクを加熱する時間は、ＨＥ信号４０４ｆにより規定される。本従来例においては、デコーダ４０７ｂの出力がＨＥ信号４０４ｆが真となった状態で有効となる構成とすることで、このインクを加熱する時間を規定している。

なお、インクはヒータボード基体４０１の中心付近に形成されたインク供給口４１１よりヒータ上に形成されたノズルへと導入される構成となっている。

従来例としては、例えば特許文献１と特許文献２をあげることが出来る。
特開２００２−８６７２８号公報 特開平９−３００６２１号公報

ところで一般的なシリアルプリンタにおいては、配置されたノズル列の長さは記録媒体へ記録できる長さと等しくなる。すなわち記録媒体の幅だけ記録ヘッドを移動させながら記録を行った後、記録媒体をその記録ヘッドのノズル列の長さ分だけ未記録の記録媒体の方向へ移動してさらにヘッドを移動させながら記録を行い、これらの動作を繰り返す事で媒体全体への記録を行うこととなる。なお場合によっては記録ヘッドの移動を任意の記録媒体の領域に対して複数回行い、記録品位を向上することも行われている。

こうした方式のプリンタにおいて求められる要求の一つに、記録速度の向上があるが、記録速度向上のためには、ノズル数を多くするとともにノズル列の長さを長くすることで一度のヘッド移動で記録媒体に記録できる記録面積を大きくするということが求められる。

さらに究極的には、ノズル列の長さを記録媒体の幅と等しくすることでヘッド移動なしに記録媒体全体への記録を一度に行うことができるヘッドにより、記録速度のさらなる向上が考えられる。

こうしたノズル数・ノズル列長の増加に加え、ノズルからインク液滴を吐出する周期を短くすること（インク液滴を吐出する周波数を高くすること）で記録速度の向上が達成される。

ここで記録速度向上のためにノズル列を長くするためには、ヒータボードの物理的な長さを長くする必要が生じる場合がある。

またノズル数を増加するためには、それらの制御を行うヒータボード内部の論理回路のゲート数をそれに応じて増加させる必要がある。

さらにインク吐出周波数を高くするためには、論理回路の動作速度を相応に早くする必要もある。

ここでヒータボードは半導体プロセスを用いた集積回路によりその制御論理回路を形成すため、ヒータボード自体の長さが長くなると、それに従いヒータボード内部の論理回路などの配線長も長いものとなり、記録ヘッドに用いられるヒータボード固有の課題が生じる。

すなわち一般的には微細化によりその動作速度の向上を達成している集積回路技術にあって、記録速度の向上目的から配線長の増加を招いてしまう記録ヘッドにおいては、配線に存在する寄生抵抗や寄生容量の影響が無視できないものとなり、回路の動作速度の低下やヒータボード両端での信号遅延による動作タイミングのずれなどが問題となる場合がある。

また更に、物理長が長いヒータボードでは、両端部に配置されたパッド間隔が広くなっている。この間隔が数ｃｍから十数ｃｍ、あるいはそれ以上の長さとなった場合、この電気的動作の試験時において、試験機とヒータボードの電気的な接続を行うためのプローブの接触（プロービング）を行うために要求されるアライメント精度が高いものが要求されることとなる。またさらに、通常このプロービングにおいては多数のプローブが配置されたプローブカードを使用するが、広いパッド間隔に対応したプローブカードは特殊な形態となり、汎用的な試験機での対応が困難な場合がある。

本発明は以上の点に鑑みてなされたものであり、記録速度の向上を目的としてヒータボードのノズル列方向の長さを長くした場合においても、その配線長の増加に起因する寄生抵抗および寄生容量の影響などによる動作速度の低下を抑制するとともに、その長さによらずプロービングの負荷についても低減可能となるヒータボードを提供するものである。

具体的には、ヒータボードに上の回路ブロックをチップの長手方向（ノズル列方向）の中心付近を境界として電気的に分離された２つの独立ブロックとし、それぞれのブロックに対してチップ端部に配置したパッドから電気信号や電源電位を供給することで、電気的なヒータボード長を実際の半分の長さとしたヒータボードである。電気的なヒータボード長が半分になるため、動作速度の低下、動作タイミングのずれなどの影響が低減される。

さらに、電気的な接続を行うためにヒータボード上に配置されたパッドの配置を、ノズル列の中心に直行する軸に対して線対称となるように配置されたものとする。

このような構成とすることで、プロービング時においては任意のヒータボードの一方の端部に配置されたパッドに対してのみプロービングを行い、その一方の端部により通電、制御される回路ブロックに対して試験機による電気的な動作の確認を行う。この動作確認が終了した後に、ヒータボードの他方の端部に配置されたパッドに対してプロービングを行い、残りの回路ブロックの動作確認を行うことでヒータボード全体の電気的な動作確認とするものである。

パッドの配置がノズル列中心軸に対して線対称となっているために、一方の端部のパッドから他方の端部のパッドへプローブを移動させるのは、単純にノズル列に平行な方向へのスキャンで対応可能である。

またプローブカードに配置するプローブは、一端のパッド列に対する分だけとなり、そのプローブの間隔がヒータボードの長さに対応して広くする必要はなくなるため、一般的な試験機で対応可能なプローブカードを用いた試験が可能となる。

またさらに、パッドに割り当てる電気的な機能についても中心軸に対して線対称とすることにより、テストプログラムの簡略化を達成することが可能となる。

以上説明したように本発明によれば、従来から微細化により回路の動作速度の向上を果たしてきた半導体集積回路技術を用いて製造されるサーマルインクジェットプリントヘッドのヒータボードにおいて、記録速度向上のために必要とされる印字幅の拡大に伴うチップサイズの長大化が引き起こす動作速度の低下、テスト時のプロービングの負荷増大に対して有効な対策を取ることが可能となる。

（実施例１）
図１は本発明に係る第１の実施例を示すブロック図である。

１０１はヒータボード基体である。１０２はヒータボードのノズル列中心軸を示す線であり、実際の基体上に存在するものではない。基体１０１上には、外部との電気的接続を行うためのパッド１０３ａ〜ｊ、および１０４ａ〜ｊが基体の長手方向の両端部に配置されている。

このパッドには、外部から画像データをヒータボードへ転送するための信号端子および駆動のための電源端子などが割り当てられている。

両端部のパッドから供給される信号は、それぞれ独立した回路ブロックに対して供給されるものであり、本実施例においては中心線を境に分離されている。なお、この分離個所は特に中心線で行わなくてはならないものではなく、またさらに、電源ラインなど共通とすることで回路ブロックの機能の独立性が損なわれない端子は両端部のパッドの間を電気的に接続しても問題はない。

ここで言う回路ブロックの機能の独立性とは、例えばANDアレイ１０８ａへ電源を供給するためにパッドＶＤＤ−Ａ：１０３ｂおよびＶＳＳ−Ａ：１０３ｉからの電源ラインと、ＡＮＤアレイ１０８ｂへ電源を供給するパッド１０４ｂ：ＶＤＤ−Ｂおよび１０４i：VSS−Bがブロック間で接続された場合においても、任意の一方の端部からの電源供給のみでANDアレイの動作は可能となっている状態を指している。

まず左側の回路ブロックのみについてその動作の概略を説明する。ヒータボードには外部から画像データを示すシリアルデータが１０３ｄのDATA端子に入力される。このDATA信号は、１０３ｃに入力されるCLK信号に同期して入力されるものである。

これらのDATA信号、およびCLK信号は、静電保護回路などを備える入力回路１０５ａを介してシフトレジスタ１０６ａへ入力される。シフトレジスタ１０６ａに必要な数のシリアルデータを入力した後、このシリアルデータを一時的に保持するためのラッチ回路へとデータを記憶させるためのラッチ信号を、パッド１０３ｈに入力、入力回路１０５ｂを介してシフトレジスタ１０６ａに含まれるラッチ回路へと信号が伝達される。ここでラッチ回路に保持された信号は、その一部を任意のヒータを確定するためのＡＮＤアレイ１０８ａおよび１０８ｂへ出力するとともに、他の一部をさらにデコードするためにデコーダ１０７ａへと出力する。デコーダ１０７ａは、シフトレジスタ１０６ａからの出力信号をデコードし、そのデコードした信号をＡＮＤアレイ１０８ａおよび１０８ｂへと出力する。
ＡＮＤアレイは、ヒータの数に対応した数だけのＡＮＤ回路がアレイ状に配置された回路であり、各々の回路ではシフトレジスタ１０６ａからの信号とデコーダ１０７ａからの信号のＡＮＤ演算を行っている。このＡＮＤ演算の結果が真となった場合、ＡＮＤ回路アレイに対応して配置されたドライバアレイ１０９ａ、ｂのドライバ回路がオン状態となり、該当するヒータアレイ１１０ａ、ｂのヒータに電流が流れてインクを加熱、発泡し、インクを吐出することとなる。

なお、インクはヒータボード基体１０１の中心付近に形成されたインク供給口１１１よりヒータ上に形成されたノズルへと導入される構成となっている。
一方、ヒータボード基体１０１の右側の回路ブロックについても同様な回路動作となっており、ここでは説明を省略する。

両端の回路ブロックが機能的に独立しており、信号は各々の端部から供給される構成となっているため、回路動作上のチップ長さは実際の長さの半分となり、配線が長くなったことによる回路動作速度の低下などの影響を半減することが可能となる。

またさらに、本実施例の特徴として、入力パッド１０３ａ〜ｊと、入力パッド１０４ａ〜ｊはヒータボード基体１０１の中心軸１０２に対して対称な位置に配置されている。かつ、これらのパッドの信号の種類や電源電圧など、割り当てられた機能についても中心軸１０２に対して対称なものとしている。

本実施例の構成とすることで、ヒータボードのテストにおいて、ヒータボードの長さが数ｃｍから十数ｃｍと長い場合、この両端に配置されたパッドに同時にプロービングを行うことの負荷が大きくなるが、プロービングを片側のパッドのみに対して行うことで、プロービングの負荷の低減を図ることができる。ヒータボードの機能的には左右のパッドを独立しているため、片方のパッド列に対してのプロービングのみでヒータボードのテストを行うことについては問題とならない。

さらに、他方のパッド列へのプロービングを行う時には、プローブをパッドから離した状態でノズル列方向にヒータボードをスキャンした後にプロービングを行うこととなる。ここでパッドの信号の種類や電源電圧など、割り当てられた機能について中心軸１０２に対して対称なものとなっているため、単純なノズル列方向のスキャンのみで他方の回路ブロックのテストが実現可能となる。

（実施例２）
図２は本発明に係る第２の実施例を示すブロック図である。

第１の実施例においては、任意のヒータボードについて機能的に左右に配置されたブロックが独立している場合のテスト方法について、独立したブロックをひとつずつテストする場合について述べた。

この場合、ヒータボードひとつに対して２回のプロービングが必要となることとなる。

通常のＩＣでは、複数のチップがウエハ上に格子状に複数配置されている。そのため、隣接するチップのパッドはチップの長さに関らず、ウエハ上の隣接チップの切断領域（スクライブライン）の幅とチップ端からのパッドまでの距離で規定される。

この距離は、比較的短く、一般的に数百μｍ程度であり、この間のプロービングの負荷はさほど大きいものではない。

そのため、隣接チップの片方ずつのパッドについて同時にプロービングすることで、一度のプロービングで実効的に１チップ分のプロービングが可能となる。

図２に本実施例の概略を説明するためのスクライブラインをはさんだ回路ブロック図を示す。図２は、スクライブライン２１２を境界として、実施例１と同様のヒータボードが配置されているものであり、２チップのスクライブライン境界付近のブロックを抽出して図示したものである。

ここで回路動作については第１の実施例において説明したとおりであるため、説明は省略する。

本実施例において、プロービングはスクライブライン２１２の両側に配置された２つのヒータボードのパッド列２０４および２０３に対して同時に行われるものである。

これにより、一度のプロービングで同時に２つのヒータボードの半分ずつの端子に対してプロービングが可能となり、結果として１つ分のヒータボードへのプロービングを行っているものと等価とすることが出来る。

またさらに本実施例の特徴として、回路ブロックがチップの両端部で独立さえしていればパッドを中心軸に対称に配置することなく、プロービングが可能となっている。

特に第一の実施例の形態によるプロービングでは、同一直線状にパッド列が並んでいる必要があるが、本実施例でのプロービング方法によればノズル中心軸に対して対称に配置させる必要はなくなり、より自由度の高いパッド配置が可能となる。

本発明第１の実施例を説明するための回路ブロック図。 本発明第２の実施例を説明するための回路ブロック図。 従来の記録ヘッドヒータボードの回路ブロック図例。

符号の説明

１０１ ヒータボード基体
１０２ ノズル列中心軸
１０３ａ〜ｊ、１０４ａ〜ｊ パッド
１０５ａ〜ｄ 入力回路
１０６ａ、ｂ シフトレジスタ
１０７ａ、ｂ デコーダ
１０８ａ〜ｄ ＡＮＤアレイ
１０９ａ〜ｄ ドライバーアレイ
１１０ａ〜ｄ ヒータアレイ
１１１ イオン供給口
２０１ ヒータボード基体
２０３、２０４ パッド列
２０５ａ〜ｄ 入力回路
２０６ａ、ｂ シフトレジスタ
２０７ａ、ｂ デコーダ
２０８ａ〜ｄ ＡＮＤアレイ
２０９ａ〜ｄ ドライバーアレイ
２１０ａ〜ｄ ヒータアレイ
２１１ａ、ｂ インク供給口
２１２ スクライブライン
２１３ シフトレジスタデータ出力端子
４０１ ヒータボード基体
４０３ａ〜ｈ パッド
４０４ａ〜ｈ パッド
４０５ａ〜ｄ 入力回路
４０６ａ、ｂ シフトレジスタ
４０７ デコーダ
４０８ａ、ｂ ＡＮＤアレイ
４０９ａ、ｂ ドライバーアレイ
４１０ａ、ｂ ヒータアレイ
４１１ イオン供給口

Claims (14)

1. 記録要素および記録要素の駆動制御を行う回路ブロックが配された記録素子であって、記録素子の両端部に電源および信号を入出力するためのパッドが配置され、一方の端部のパッドからの電源および信号のみにより記録素子内部の回路ブロックの一部を駆動制御可能であり、
   他方の一端のパッドからの電源および信号により記録素子内部の回路ブロックの前記一部以外の部分が駆動制御可能としたことを特徴とする記録素子。
2. 記録要素および記録要素の駆動制御を行う回路ブロックが配された記録素子であって、
   記録素子には電気的接続を行うパッドが配置されており、
   このパッドは記録素子の配列方向に対して直行する記録素子の中心軸に対称となるように配置されたことを特徴とする請求項１記載の記録素子。
3. 記録要素および記録要素の駆動制御を行う回路ブロックが配された記録素子であって、
   記録素子には電気的接続を行うパッドが配置されており、
   このパッドは記録素子の配列方向に対して直行する記録素子の中心軸に対称となるように配置されているとともに、回路ブロックに対するパッドの機能についても記録素子の配列方向に対して直行する記録素子の中心軸に対称となるように配置されていることを特徴とする請求項１記載の記録素子。
4. 請求項１記載の回路ブロックはシフトレジスタであることを特徴とする請求項１記載の記録素子。
5. 請求項１記載の回路ブロックは、デコーダであることを特徴とする請求項１記載の記録素子。
6. 請求項１記載の回路ブロックは、パワートランジスタを含むドライバ回路であることを特徴とする請求項１記載の記録素子。
7. 請求項１記載の回路ブロックは、相補型MOSトランジスタにより構成されることを特徴とする請求項１記載の記録素子。
8. 請求項１記載のパッドの信号は、シフトレジスタへシリアルデータを転送するためのデータ信号およびクロック信号を含むことを特徴とする請求項２記載の記録素子。
9. 請求項１記載のパッドの信号は、シフトレジスタへ転送されたシリアルデータをメモリへ保持するタイミングを規定するためのラッチ信号を含むことを特徴とする請求項２記載の記録素子。
10. 請求項１記載のパッドの信号は、パワートランジスタを含むドライバ回路を駆動する時間を規定するためのパルス信号を含むことを特徴とする請求項４記載の記録素子。
11. 請求項１記載のパッドからの電源は、回路動作を行うための電源電位を供給するための電源端子を含むことを特徴とする請求項１記載の記録素子。
12. 前記記録素子は、半導体基板からなる基体に設けられた電気熱変換体と、インクを吐出するノズルと、前記基体上に形成され、前記電気熱変換体に通電して駆動するドライバ回路とを有することを特徴とする請求項１に記載の記録素子。
13. 請求項１記載の記録素子の試験方法であって、記録素子の配列方向に対して直行する記録素子の中心軸を境界とした任意の半分側に配置されたパッドにのみプロービングを行い、動作確認を行うことを特徴とする記録素子の試験方法。
14. 請求項１記載の記録素子の試験方法であって、第一の記録素子の配列方向に対して直行する第一の記録素子の中心軸を境界とした任意の半分側に配置されたパッドにプロービングを行うとともに、前記第一の記録素子の記録素子の配列方向に隣接する第二の記録素子の中心軸を境界とした第一の記録素子側半分に配置されたパッドにも同時にプロービングを行うことを特徴とする記録素子の試験方法。

Images