JP2007115762A - 半導体検査装置及び半導体検査方法 - Google Patents

Abstract

【課題】半導体製造工程における欠陥検出検査を高精度で行うことが可能な半導体検査装置及び半導体検査方法を提供する。
【解決手段】半導体素子の形成される被検査半導体基板１の露出した導電体層の表面に、窒素を含む反応層を形成する手段と、前記被検査半導体基板における前記半導体素子内の位置に対応する電気的特性の情報を取得する手段と、前記電気的特性情報に基づき選択された領域における外観検査を行う手段を備える。
【選択図】図１

Description

本発明は、半導体装置の製造工程における検査装置及び検査方法に関する。

半導体装置の製造工程において行われている欠陥検出検査として、ウエハ状態での電気的特性検査によるスクリーニングが行われている。これは、接触又は非接触のプローピングにより電子の流れを検出し、パターン間のショート、パターンオープン、抵抗異常など電気的な不良を抽出するものである。

例えば、半導体基板に形成されたＣｕ配線間において、印加電圧２０ｍＶでの電流を測定して電気的特性検査を行ったとき、４μＡの電流を検出すると、５ｋｏｈｍの抵抗値を持つ欠陥（ダスト）による配線間ショート不良として抽出することができる。

このような欠陥検出検査において、配線上に形成される酸化膜に起因する電気的特性測定時のノイズを除去することにより、測定精度を向上させる手法が提案されている（例えば特許文献１参照）。しかしながら、半導体装置の微細化に伴い、さらなる測定精度の向上が要求されている。
特開平１０−１６３２８０号公報

そこで、本発明は、半導体製造工程における欠陥検出検査を高精度で行うことが可能な半導体検査装置及び半導体検査方法を提供するものである。

本発明の一態様によれば、半導体素子の形成される被検査半導体基板の露出した導電体層の表面に、窒素を含む反応層を形成する手段と、前記半導体素子内の位置に対応する電気的特性の情報を取得する手段と、前記電気的特性情報に基づき選択された領域における外観検査を行う手段を備えることを特徴とする半導体検査装置が提供される。

また、本発明の一態様によれば、半導体素子の形成される被検査半導体基板の露出した導電体層の表面に、窒素を含む反応層を形成する工程と、前記被検査半導体基板における半導体素子の位置情報に対応する電気的特性情報を取得する工程と、前記電気的特性情報に基づき選択された領域における外観検査を行う工程を備えることを特徴とする半導体検査方法が提供される。

本発明の一実施態様によれば、半導体製造工程における欠陥検出検査を高精度で行うことが可能となる。

以下本発明の実施形態について、図を参照して説明する。

（実施形態１）
図１に本実施形態の半導体検査装置を示す。図に示すように、被検査半導体基板１が、搬送手段２により、前処理室３から電気的特性評価室４を経て外観検査評価室５へと、連続して移動可能となっている。

前処理室３は、外気の遮断が可能であり、被検査半導体基板１の導電体層上に窒化膜（金属窒化膜）を形成することが可能な窒素含有ガス（以下窒素ガス）を供給するガス供給手段６及び加熱手段７を備えており、評価前の処理が行われる。

電気的特性評価が行われる電気的特性評価室４は、所定の電圧を印加する電源（図示せず）と、被検査半導体基板１に接触させるプローブ８を有する電気的特性測定手段９を備えている。そして、この電気的特性測定手段９は、電気的特性評価結果及びその位置情報を解析する電気的特性解析手段１０と接続されている。

外観評価が行われる外観評価室５は、電気的特性解析手段１０と接続され、外観欠陥を検出するための例えば光学、電子線を用いた画像検査装置１１を備えている。そして、この画像検査装置１１は、外観評価結果を保存・解析、フィードバックするための外観検査結果解析手段１２と接続されている。

このような半導体検査装置を用いて、半導体基板の検査を行う。先ず、図２に示すような配線間寸法１００ｎｍのＣｕ埋め込み配線層１ａ、１ａ’が形成された被検査半導体基板１を、図３に示すように、搬送用ケース１３に格納して、前処理室３に機械搬送する。尚、Ｃｕ埋め込み配線層１ａ’は、その配線層のプロービング専用領域を示している。前処理室３への外気を遮断した後、ガス供給手段６により、窒素ガスを導入する。このとき、窒素ガスを８５℃まで加熱手段７により加熱して、被検査半導体基板１の表面に2分間吹きかけることにより、図４に示すように、Ｃｕ埋め込み配線層１ａ、１ａ’表面に、例えば１ｎｍ〜１０ｎｍ未満の膜厚のＣｕＮｘ反応層１ｂ、１ｂ’を形成する。

ここで、ＣｕＮｘ反応層１ｂ、１ｂ’は、電気的特性測定時における表面のリーク電流を抑えるために形成される。これは、半導体素子の微細化に伴い、電気的特性測定の際、配線間など導電体パターン間にリーク電流が発生し、これがノイズとなって欠陥の検出が困難となるという、ウエハ径が３００ｍｍ以上となると共に、デザインルールが１００ｎｍ以下となる世代において、新たに見出された問題に対応するためである。例えば、配線間１００ｎｍのとき、印加電圧２０ｍＶで電気的特性を測定すると、表面のリーク電流が１０μＡ程度発生するため、本来検出すべき電気的欠陥箇所（例えば５ｋｏｈｍの抵抗値を持つ欠陥）を正確かつ高精度に検出することが困難となってしまう。しかしながら、導電体パターン表面に薄いＣｕＮｘ反応層を形成することにより、表面リーク電流を１０ｐＡ程度まで抑えることができる。

次いで、前処理室３をオープンにし、図５に示すように、被検査半導体基板１を電気的特性評価室４に搬送し、電気的特性評価を行う。そして、プローブ８を配線層のプロービング専用領域１ａ’に接触させ、例えば印加電圧２０ｍＶにおける電流を測定する。このとき、プローブ８は、ＣｕＮｘ反応層１ｂ’を貫通し、Ｃｕ埋め込み配線層１ａ’に接触させる。

このようにして、電気的特性測定を行い、Ｃｕ埋め込み配線層１ａ、１ａ’間のショート、配線オープン、ヴィアのオープンや、下層配線、上層配線間のショートなどの電気的特性異常が検出される。

そして、得られた電気的特性測定結果は、その位置情報（座標）とともに電気的特性解析手段１０において特性解析用のソフトウエアにて処理され、その解析結果に基づき、異常と認められた領域に絞り込んで、外観評価が行われる。

電気的特性評価が行われた被検査半導体基板１を、図６に示すように、電気的特性評価室４より外観評価室５に搬送し、外観評価を行う。先ず、光学又は電子線を用いた画像検査装置１１により、電気的特性解析手段１０において、電気的特性が異常と認められた領域の画像データの取得を行う。そして、電気的特性が異常と認められた領域の画像と、被検査半導体基板１内に存在する同じパターンの画像情報（基準画像情報）とを比較することにより、ダストや配線形状・寸法異常などの欠陥を検出する。尚、画像情報（基準画像情報）は被検査半導体基板内の情報に限定されるものではなく、図７に示すように、ＣＡＤ情報１４から取得したパターンの配置情報など外部から入力される情報を用いることが可能である。さらに、外観検査結果解析手段１２おいて、欠陥のデータとその位置情報（座標）の解析を行う。

そして、電気的特性が異常と認められた領域すべてにおいて、同様に画像評価、解析を行い、これらの解析情報を不良抽出、或いはプロセス異常の検出を行うためにフィードバックする。

このようにして、半導体素子の微細化に伴い困難となる欠陥検査において、リーク電流を抑えて電気的特性評価を行い、その結果に基づいて外観評価を行なうことにより、ノイズを抑え、欠陥を高精度、高感度でかつ高速に検出、フィードバックすることが可能となる。

本実施形態において、前処理室３においてＣｕＮｘ反応層１ｂ、１ｂ’を形成する際、窒素ガスを８５℃まで加熱手段により加熱して導入しているが、窒素ガスの温度は、２５℃以上、２００℃以下とすることが好ましい。より好ましくは４０℃以上である。また、予めアルコールなどによりＣｕ配線層表面を還元処理し、室温で窒素ガスを導入してもＣｕＮｘ反応層の形成は可能である。

（実施形態２）
本実施形態においては、実施形態１と同様に電気的特性評価及び外観評価を行うが、ＣｕＮｘ反応層の形成方法が異なっている。

図８に本実施形態の半導体検査装置を構成する前処理室を示す。図に示すように、実施形態１と同様に、被検査半導体基板２１が、搬送手段２２により、前処理室２３から電気的特性評価室を経て外観検査評価室へと、連続して移動可能となっている。

前処理室２３は、減圧処理可能であり、半導体基板２１上に窒素ガスを供給するガス供給手段２６、ガス排出手段３９、プラズマ発生手段４０を備えており、評価前の処理が行われる。

電気的特性評価室及び外観評価室は、実施形態１と同様の構成となっている。

このような半導体検査装置を用いて、以下のように半導体基板の検査を行う。先ず、実施形態１と同様に、配線間寸法１００ｎｍのＣｕ埋め込み配線層が形成された被検査半導体基板２１を、搬送用ケースに格納して、前処理室２３に機械搬送する。そして、前処理室２３内への外気を遮断した後、ガス排出手段３９によりポンプなどを用いて空気を排出することにより、減圧状態とした後、ガス供給手段２６により、窒素ガスを導入しながらプラズマ発生手段４０によりプラズマ放電を生成させ、生成した窒素プラズマ４１を２分間被検査半導体基板２１表面に供給する。Ｃｕ埋め込み配線層表面に、１ｎｍ〜１０ｎｍ未満の膜厚のＣｕＮｘ反応層を形成する。尚、このとき、３００℃以上、より好ましくは３５０以上４５０℃以下で基板を加熱しても良い
このようにしてＣｕ埋め込み配線層表面にＣｕＮｘ反応層が形成された被検査半導体基板２１について、実施形態１と同様に、電気的特性評価、外観評価及びその解析を行なう。

本実施形態において、実施形態１と同様に、これまで半導体素子の微細化に伴い困難となる欠陥検査において、リーク電流を抑えて電気的特性評価を行い、その結果に基づいて外観評価を行なうことにより、ノイズを抑え、欠陥を高精度、高感度でかつ高速に検出、フィードバックすることが可能となる。

これら実施形態において、画像評価、解析を行う部位の数を規定していないが、特に限定されることなく、自由に設定することができる。また、このような外観検査は、所定の電気的特性異常（例えば、ショートのみ、オープンのみなど）に限定して行うことも可能である。そして、このような電気的特性検査を経て実施される外観検査は、画像認識技術を用いて、基準パターンと比較して異なる点を抽出することにより、ダスト、形状異常、寸法異常を検出するものである。

また、これら実施形態において、Ｃｕ配線層が形成された半導体基板を検査しているが、Ｃｕに限定されるものではなく、Ａｌ、Ｃｏ、Ｎｉ、Ｔｉを主とする導電体材料、或いはこれらを含有する合金を用いた配線層が形成された半導体基板の評価に適応することが可能である。

尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。

本発明の一態様における半導体検査装置を示す図。 本発明の一態様において用いられる被検査半導体基板の断面を示す図。 本発明の一態様における半導体検査装置を示す図。 本発明の一態様において処理された被検査半導体基板の断面を示す図。 本発明の一態様における半導体検査装置を示す図。 本発明の一態様における半導体検査装置を示す図。 本発明の一態様における半導体検査装置を示す図。 本発明の一態様における半導体検査装置を示す図。

符号の説明

１、２１ 被検査半導体基板
２、２２ 搬送手段
３、２３ 前処理室
４ 電気的特性評価室
５ 外観検査評価室
６、２６ ガス供給手段
７ 加熱手段
８、２８ プローブ
９、２９ 電気的特性測定手段
１０、３０ 電気的特性解析手段
１１、３１ 画像検査装置
１２、３２ 外観検査結果解析手段
３９ ガス排出手段
４０ プラズマ発生手段
４１ 窒素プラズマ

Claims (5)

1. 半導体素子の形成される被検査半導体基板の露出した導電体層の表面に、窒素を含む反応層を形成する手段と、
   前記被検査半導体基板における前記半導体素子内の位置に対応する電気的特性の情報を取得する手段と、
   前記電気的特性情報に基づき選択された領域の外観検査を行う手段を備えることを特徴とする半導体検査装置。
2. 前記反応層を形成する手段は、前記被検査半導体基板の表面を、窒素を含有するガス及び／又はプラズマにて処理することを特徴とする請求項１に記載の半導体検査装置。
3. 半導体素子の形成される被検査半導体基板の露出した導電体層の表面に、窒素を含む反応層を形成する工程と、
   前記被検査半導体基板における前記半導体素子の位置に対応する電気的特性の情報を取得する工程と、
   前記電気的特性情報に基づき選択された領域の外観検査を行う工程を備えることを特徴とする半導体検査方法。
4. 前記外観検査を行う工程において、前記選択された領域におけるパターンと、前記被検査半導体基板の他の領域に存在する同じパターンとを比較することにより、欠陥を検出することを特徴とする請求項３に記載の半導体検査方法。
5. 前記外観検査を行う工程において、前記選択された領域におけるパターンと、そのパターンの設計パターンとを比較することにより、欠陥を検出することを特徴とする請求項３に記載の半導体検査方法。

Images