JP2007115622A - Organic electroluminescent display device - Google Patents
Organic electroluminescent display device Download PDFInfo
- Publication number
- JP2007115622A JP2007115622A JP2005308557A JP2005308557A JP2007115622A JP 2007115622 A JP2007115622 A JP 2007115622A JP 2005308557 A JP2005308557 A JP 2005308557A JP 2005308557 A JP2005308557 A JP 2005308557A JP 2007115622 A JP2007115622 A JP 2007115622A
- Authority
- JP
- Japan
- Prior art keywords
- organic
- light emitting
- emitting layer
- dimension
- along
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 17
- 239000003086 colorant Substances 0.000 claims description 6
- 101150081438 EMT1 gene Proteins 0.000 abstract description 37
- 239000010410 layer Substances 0.000 description 181
- 238000005401 electroluminescence Methods 0.000 description 86
- 239000010408 film Substances 0.000 description 19
- 239000012044 organic layer Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 238000005192 partition Methods 0.000 description 8
- 238000002161 passivation Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Abstract
Description
本発明は、有機エレクトロルミネッセンス(EL)表示装置に関する。 The present invention relates to an organic electroluminescence (EL) display device.
カラー画像を表示可能な有機EL表示装置の多くは、発光色が赤色、緑色、青色の有機EL素子を含んでいる。これら有機EL素子は、発光層の材料が互いに異なっている。したがって、例えば、真空蒸着法を利用する場合には、発光層はマスクを用いて発光色毎に形成する。 Many organic EL display devices capable of displaying a color image include organic EL elements whose emission colors are red, green, and blue. In these organic EL elements, the materials of the light emitting layer are different from each other. Therefore, for example, when a vacuum deposition method is used, the light emitting layer is formed for each light emission color using a mask.
この方法では、発光層と画素電極との相対位置のずれに起因して、発光し得ない有機EL素子を生じることがある。したがって、この方法では、マスクと基板との位置合わせ精度やマスクの熱膨張などを考慮して、発光層を形成することが必要な領域よりも広い領域に発光層の材料を堆積させるのが一般的である。しかしながら、このような構成を採用すると、隣り合う発光層が部分的に重なり合い易くなる。部分的に重なり合った発光層の発光色が互いに異なっていると、これら発光層を含んだ有機EL素子の発光色が表示すべき色からずれる可能性がある。 In this method, an organic EL element that cannot emit light may be generated due to a shift in the relative position between the light emitting layer and the pixel electrode. Therefore, in this method, in consideration of the alignment accuracy between the mask and the substrate and the thermal expansion of the mask, the material of the light emitting layer is generally deposited in a region wider than the region where it is necessary to form the light emitting layer. Is. However, when such a configuration is adopted, adjacent light emitting layers are likely to partially overlap. If the light emission colors of the partially overlapping light emission layers are different from each other, the light emission color of the organic EL element including these light emission layers may be shifted from the color to be displayed.
本発明の目的は、発光層と画素電極との相対位置のずれに起因して発光し得ない有機EL素子を生じることを抑制し、さらに、隣り合う発光層が部分的に重なり合うことに起因した色ずれを抑制することにある。 The object of the present invention is to suppress the generation of an organic EL element that cannot emit light due to a shift in the relative position between the light emitting layer and the pixel electrode, and further, the adjacent light emitting layers partially overlap each other. It is to suppress color misregistration.
本発明の第1側面によると、絶縁基板と、その上に隣り合って配置され、各々が、前記絶縁基板上に配置された画素電極と、これと向き合った対向電極と、それらの間に介在すると共に発光層を含んだ活性層とを備えた第1及び第2有機EL素子とを具備し、前記第1有機EL素子は、前記第2有機EL素子とは前記発光層の発光色が異なると共に、前記第2有機EL素子と比較してより小さな電圧で発光し、前記第1有機EL素子が含む前記発光層の前記第1及び第2有機EL素子の配列方向に沿った寸法LB1と前記第1有機EL素子が含む前記画素電極の前記活性層と接触している第1部分の前記配列方向に沿った寸法LA1との差LB1−LA1は、前記第2有機EL素子が含む前記発光層の前記配列方向に沿った寸法LB2と前記第2有機EL素子が含む前記画素電極の前記活性層と接触している第2部分の前記配列方向に沿った寸法LA2との差LB2−LA2と比較してより小さいことを特徴とする有機EL表示装置が提供される。
According to the first aspect of the present invention, an insulating substrate is disposed adjacent to the insulating substrate, each of which is disposed on the insulating substrate, a counter electrode facing the pixel electrode, and an intervening therebetween. And a first organic EL element having an active layer including a light emitting layer, and the first organic EL element has a light emitting color different from that of the second organic EL element. In addition, the light emitting layer emits light at a voltage smaller than that of the second organic EL element, and the
本発明の第2側面によると、絶縁基板と、その上に隣り合って配置され、各々が、前記絶縁基板上に配置された画素電極と、これと向き合った対向電極と、それらの間に介在すると共に発光層を含んだ活性層とを備えた第1乃至第3有機EL素子とを具備し、前記第1有機EL素子は前記第2有機EL素子を挟んで前記第3有機EL素子と隣り合い、前記第1乃至第3有機EL素子は前記発光層の発光色が互いに異なり、前記第1有機EL素子は前記第2有機EL素子と比較してより小さな電圧で発光し、前記第2有機EL素子は前記第3有機EL素子と比較してより小さな電圧で発光し、前記第1有機EL素子が含む前記発光層の前記第1及び第2有機EL素子の配列方向に沿った寸法LB1と前記第1有機EL素子が含む前記画素電極の前記活性層と接触している第1部分の前記配列方向に沿った寸法LA1との差LB1−LA1は、前記第2有機EL素子が含む前記発光層の前記配列方向に沿った寸法LB2と前記第2有機EL素子が含む前記画素電極の前記活性層と接触している第2部分の前記配列方向に沿った寸法LA2との差LB2−LA2と比較してより小さく、前記差LB2−LA2は、前記第3有機EL素子が含む前記発光層の前記配列方向に沿った寸法LB3と前記第3有機EL素子が含む前記画素電極の前記活性層と接触している第3部分の前記配列方向に沿った寸法LA3との差LB3−LA3と比較してより小さいことを特徴とする有機EL表示装置が提供される。
According to the second aspect of the present invention, an insulating substrate is disposed adjacent to the insulating substrate, each of which is disposed on the insulating substrate, a counter electrode facing the pixel electrode, and an intervening therebetween. And first to third organic EL elements each having an active layer including a light emitting layer, and the first organic EL element is adjacent to the third organic EL element with the second organic EL element interposed therebetween. In addition, the first to third organic EL elements have different emission colors from the light emitting layer, and the first organic EL element emits light with a voltage lower than that of the second organic EL element, and the second organic EL element emits light. The EL element emits light at a voltage lower than that of the third organic EL element, and the dimension L B along the arrangement direction of the first and second organic EL elements of the light emitting layer included in the first organic EL element. 1 and the pixel electrode included in the first organic EL element Serial difference L B 1-
本発明によると、発光層と画素電極との相対位置のずれに起因して発光し得ない有機EL素子を生じることを抑制し、さらに、隣り合う発光層が部分的に重なり合うことに起因した色ずれを抑制することが可能となる。 According to the present invention, it is possible to suppress the generation of an organic EL element that cannot emit light due to a shift in the relative position between the light emitting layer and the pixel electrode, and further, the color caused by the overlapping of adjacent light emitting layers. The shift can be suppressed.
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, in each figure, the same referential mark is attached | subjected to the component which exhibits the same or similar function, and the overlapping description is abbreviate | omitted.
図1は、本発明の一態様に係る表示装置を概略的に示す平面図である。図2は、図1の表示装置に採用可能な構造の一例を概略的に示す断面図である。図3は、図1の表示装置に採用可能な発光層の配置の一例を概略的に示す平面図である。 FIG. 1 is a plan view schematically showing a display device according to one embodiment of the present invention. FIG. 2 is a cross-sectional view schematically showing an example of a structure that can be employed in the display device of FIG. FIG. 3 is a plan view schematically showing an example of the arrangement of light emitting layers that can be employed in the display device of FIG.
なお、図2では、表示装置を、その表示面,すなわち前面又は光出射面,が下方を向き、背面が上方を向くように描いている。また、図3において、領域TPLは、発光色が互いに異なる3つの画素からなるトリプレットに割り当てられる領域を示している。 In FIG. 2, the display device is drawn such that its display surface, that is, the front surface or the light emitting surface faces downward, and the back surface faces upward. In FIG. 3, a region TPL indicates a region assigned to a triplet composed of three pixels having different emission colors.
図1の表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機EL表示装置である。この有機EL表示装置は、表示パネルDPと、映像信号線ドライバXDRと、走査信号線ドライバYDRとを含んでいる。 The display device of FIG. 1 is a bottom emission organic EL display device that employs an active matrix driving method. This organic EL display device includes a display panel DP, a video signal line driver XDR, and a scanning signal line driver YDR.
表示パネルDPは、図1及び図2に示すように、例えば、ガラス基板などの絶縁基板SUBを含んでいる。 As illustrated in FIGS. 1 and 2, the display panel DP includes an insulating substrate SUB such as a glass substrate, for example.
基板SUB上には、図2に示すように、アンダーコート層UCが形成されている。アンダーコート層UCは、例えば、基板SUB上にSiNx層とSiOx層とをこの順に積層してなる。 On the substrate SUB, as shown in FIG. 2, an undercoat layer UC is formed. For example, the undercoat layer UC is formed by laminating a SiN x layer and a SiO x layer in this order on the substrate SUB.
アンダーコート層UC上には、例えば不純物を含有したポリシリコンからなる半導体パターンが形成されている。この半導体パターンの一部は、図2の半導体層SCとして利用している。半導体層SCには、ソース及びドレインとして利用する不純物拡散領域と、ソース及びドレイン間に配置されるチャネルとが形成されている。また、この半導体パターンの他の一部は、後述するキャパシタCの下部電極として利用している。下部電極は、後述する画素PX1乃至PX3に対応して配列している。 On the undercoat layer UC, a semiconductor pattern made of, for example, polysilicon containing impurities is formed. A part of this semiconductor pattern is used as the semiconductor layer SC of FIG. In the semiconductor layer SC, impurity diffusion regions used as a source and a drain and a channel disposed between the source and the drain are formed. Further, another part of the semiconductor pattern is used as a lower electrode of a capacitor C described later. The lower electrodes are arranged corresponding to pixels PX1 to PX3 described later.
なお、画素PX1乃至PX3は、この順にX方向に並んでおり、トリプレットを構成している。表示領域内では、このトリプレットがX方向とY方向とに配列している。すなわち、表示領域内では、画素PX1をY方向に並べてなる画素列と、画素PX2をY方向に並べてなる画素列と、画素PX3をY方向に並べてなる画素列とがこの順にX方向に並べられ、さらに、これら3つの画素列がX方向に繰り返し並べられている。 Note that the pixels PX1 to PX3 are arranged in this order in the X direction to form a triplet. In the display area, the triplets are arranged in the X direction and the Y direction. That is, in the display area, a pixel column in which the pixels PX1 are arranged in the Y direction, a pixel column in which the pixels PX2 are arranged in the Y direction, and a pixel column in which the pixels PX3 are arranged in the Y direction are arranged in this order in the X direction. In addition, these three pixel columns are repeatedly arranged in the X direction.
半導体パターンは、図2に示すゲート絶縁膜GIで被覆されている。ゲート絶縁膜GIは、例えばTEOS(tetraethyl orthosilicate)などを用いて形成することができる。 The semiconductor pattern is covered with the gate insulating film GI shown in FIG. The gate insulating film GI can be formed using, for example, TEOS (tetraethyl orthosilicate).
ゲート絶縁膜GI上には、図1に示す走査信号線SL1及びSL2が形成されている。走査信号線SL1及びSL2は、各々がX方向に延びており、Y方向に交互に配列している。走査信号線SL1及びSL2は、例えばMoWなどからなる。 On the gate insulating film GI, the scanning signal lines SL1 and SL2 shown in FIG. 1 are formed. The scanning signal lines SL1 and SL2 each extend in the X direction and are alternately arranged in the Y direction. The scanning signal lines SL1 and SL2 are made of, for example, MoW.
ゲート絶縁膜GI上には、キャパシタCの上部電極がさらに配置されている。上部電極は、画素PX1乃至PX3に対応して配列しており、下部電極と向き合っている。上部電極は、例えばMoWなどからなり、走査信号線SL1及びSL2と同一の工程で形成することができる。 An upper electrode of the capacitor C is further disposed on the gate insulating film GI. The upper electrode is arranged corresponding to the pixels PX1 to PX3, and faces the lower electrode. The upper electrode is made of, for example, MoW and can be formed in the same process as the scanning signal lines SL1 and SL2.
走査信号線SL1及びSL2は、半導体層SCと交差している。走査信号線SL1と半導体層SCとの交差部は図1及び図2に示すスイッチングトランジスタSWaを構成しており、走査信号線SL2と半導体層SCとの交差部は図1に示すスイッチングトランジスタSWb及びSWcを構成している。また、下部電極と上部電極とそれらの間に介在した絶縁膜GIとは図1に示すキャパシタCを構成しており、上部電極の延在部と半導体層SCとの交差部は図1に示す駆動トランジスタDRを構成している。 The scanning signal lines SL1 and SL2 intersect the semiconductor layer SC. The intersection of the scanning signal line SL1 and the semiconductor layer SC constitutes the switching transistor SWa shown in FIGS. 1 and 2, and the intersection of the scanning signal line SL2 and the semiconductor layer SC is the switching transistor SWb shown in FIG. SWc is configured. Further, the lower electrode, the upper electrode, and the insulating film GI interposed therebetween constitute the capacitor C shown in FIG. 1, and the intersection of the extended portion of the upper electrode and the semiconductor layer SC is shown in FIG. A drive transistor DR is configured.
なお、この例では、駆動トランジスタDR及びスイッチングトランジスタSWa乃至SWcは、トップゲート型のpチャネル薄膜トランジスタである。また、図2に参照符号Gで示す部分は、スイッチングトランジスタSWaのゲートである。 In this example, the drive transistor DR and the switching transistors SWa to SWc are top-gate p-channel thin film transistors. Further, the portion indicated by reference numeral G in FIG. 2 is the gate of the switching transistor SWa.
ゲート絶縁膜GI、走査信号線SL1及びSL2、並びに上部電極は、図2に示す層間絶縁膜IIで被覆されている。層間絶縁膜IIは、例えばプラズマCVD法により堆積させたSiOxなどからなる。 The gate insulating film GI, the scanning signal lines SL1 and SL2, and the upper electrode are covered with an interlayer insulating film II shown in FIG. The interlayer insulating film II is made of, for example, SiO x deposited by a plasma CVD method.
層間絶縁膜II上には、図1に示す映像信号線DLと電源線PSLとが形成されている。映像信号線DLは、図1に示すように、各々がY方向に延びており、X方向に配列している。電源線PSLは、例えば、各々がY方向に延びており、X方向に配列している。 On the interlayer insulating film II, the video signal line DL and the power supply line PSL shown in FIG. 1 are formed. As shown in FIG. 1, each video signal line DL extends in the Y direction and is arranged in the X direction. For example, each of the power supply lines PSL extends in the Y direction and is arranged in the X direction.
層間絶縁膜II上には、図2に示すソース電極SE及びドレイン電極DEがさらに形成されている。ソース電極SE及びドレイン電極DEは、画素PX1乃至PX3の各々において素子同士を接続している。 On the interlayer insulating film II, the source electrode SE and the drain electrode DE shown in FIG. 2 are further formed. The source electrode SE and the drain electrode DE connect elements in each of the pixels PX1 to PX3.
映像信号線DLと電源線PSLとソース電極SEとドレイン電極DEとは、例えば、Mo/Al/Moの三層構造を有している。これらは、同一工程で形成可能である。 The video signal line DL, the power supply line PSL, the source electrode SE, and the drain electrode DE have, for example, a three-layer structure of Mo / Al / Mo. These can be formed in the same process.
映像信号線DLと電源線PSLとソース電極SEとドレイン電極DEとは、図2に示すパッシベーション膜PSで被覆されている。パッシベーション膜PSは、例えばSiNxなどからなる。 The video signal line DL, the power supply line PSL, the source electrode SE, and the drain electrode DE are covered with a passivation film PS shown in FIG. The passivation film PS is made of, for example, SiN x .
パッシベーション膜PS上では、図2に示す画素電極PEが、画素PX1乃至PX3に対応して配列している。各画素電極PEは、パッシベーション膜PSに設けたコンタクトホールを介してドレイン電極DEに接続されており、このドレイン電極はスイッチングトランジスタSWaのドレインに接続されている。 On the passivation film PS, the pixel electrodes PE shown in FIG. 2 are arranged corresponding to the pixels PX1 to PX3. Each pixel electrode PE is connected to the drain electrode DE through a contact hole provided in the passivation film PS, and this drain electrode is connected to the drain of the switching transistor SWa.
画素電極PEは、この例では光透過性の前面電極である。また、画素電極PEは、この例では陽極である。画素電極PEの材料としては、例えば、ITO(indium tin oxide)などの透明導電性酸化物を使用することができる。 In this example, the pixel electrode PE is a light-transmitting front electrode. Further, the pixel electrode PE is an anode in this example. As a material of the pixel electrode PE, for example, a transparent conductive oxide such as ITO (indium tin oxide) can be used.
パッシベーション膜PS上には、さらに、図2に示す隔壁絶縁層PIが形成されている。隔壁絶縁層PIには、画素電極PEに対応した位置に貫通孔が設けられているか、或いは、画素電極PEが形成する列に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層PIには、画素電極PEに対応した位置に貫通孔が設けられていることとする。 A partition insulating layer PI shown in FIG. 2 is further formed on the passivation film PS. In the partition insulating layer PI, a through hole is provided at a position corresponding to the pixel electrode PE, or a slit is provided at a position corresponding to a column formed by the pixel electrode PE. Here, as an example, the partition insulating layer PI is provided with a through hole at a position corresponding to the pixel electrode PE.
隔壁絶縁層PIは、例えば、有機絶縁層である。隔壁絶縁層PIは、例えば、フォトリソグラフィ技術を用いて形成することができる。 The partition insulating layer PI is, for example, an organic insulating layer. The partition insulating layer PI can be formed using, for example, a photolithography technique.
画素電極PE上には、活性層として、発光層を含んだ有機物層ORGが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。なお、図2には有機物層ORGとして発光層のみを描いているが、この有機物層ORGは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。 On the pixel electrode PE, an organic layer ORG including a light emitting layer is formed as an active layer. The light emitting layer is, for example, a thin film containing a luminescent organic compound whose emission color is red, green, or blue. In FIG. 2, only the light-emitting layer is depicted as the organic layer ORG. However, in addition to the light-emitting layer, the organic layer ORG includes a hole injection layer, a hole transport layer, a hole blocking layer, an electron transport layer, an electron An injection layer and the like can be further included.
図3に参照符号EMT1乃至EMT3で示す部材は、それぞれ、画素PX1乃至PX3が含む発光層である。発光層EMT1乃至EMT3は、発光色が互いに異なっている。 The members indicated by reference numerals EMT1 to EMT3 in FIG. 3 are light emitting layers included in the pixels PX1 to PX3, respectively. The light emitting layers EMT1 to EMT3 have different emission colors.
隔壁絶縁層PI及び有機物層ORGは、対向電極CEで被覆されている。この例では、対向電極CEは、画素PX1乃至PX3間で互いに接続された電極,すなわち共通電極,である。また、この例では、対向電極CEは、陰極であり且つ光反射性の背面電極である。対向電極CEは、例えば、パッシベーション膜PSと隔壁絶縁層PIとに設けられたコンタクトホールを介して、映像信号線DLと同一の層上に形成された電極配線(図示せず)に電気的に接続されている。各々の有機EL素子OLEDは、画素電極PEと、有機物層ORGと、対向電極CEとを含んでいる。 The partition insulating layer PI and the organic layer ORG are covered with the counter electrode CE. In this example, the counter electrode CE is an electrode connected to each other between the pixels PX1 to PX3, that is, a common electrode. In this example, the counter electrode CE is a cathode and a light-reflecting back electrode. The counter electrode CE is electrically connected to an electrode wiring (not shown) formed on the same layer as the video signal line DL through, for example, a contact hole provided in the passivation film PS and the partition insulating layer PI. It is connected. Each organic EL element OLED includes a pixel electrode PE, an organic layer ORG, and a counter electrode CE.
画素PX1乃至PX3の各々は、図1に示すように、駆動トランジスタDRと、スイッチングトランジスタSWa乃至SWcと、有機EL素子OLEDと、キャパシタCとを含んでいる。上記の通り、この例では、駆動トランジスタDR及びスイッチングトランジスタSWa乃至SWcはpチャネル薄膜トランジスタである。 Each of the pixels PX1 to PX3 includes a drive transistor DR, switching transistors SWa to SWc, an organic EL element OLED, and a capacitor C as shown in FIG. As described above, in this example, the drive transistor DR and the switching transistors SWa to SWc are p-channel thin film transistors.
駆動トランジスタDRとスイッチングトランジスタSWaと有機EL素子OLEDとは、第1電源端子ND1と第2電源端子ND2との間で、この順に直列に接続されている。この例では、電源端子ND1は高電位電源端子であり、電源端子ND2は低電位電源端子である。 The drive transistor DR, the switching transistor SWa, and the organic EL element OLED are connected in series in this order between the first power supply terminal ND1 and the second power supply terminal ND2. In this example, the power supply terminal ND1 is a high potential power supply terminal, and the power supply terminal ND2 is a low potential power supply terminal.
スイッチングトランジスタSWaのゲートは、走査信号線SL1に接続されている。スイッチングトランジスタSWbは映像信号線DLと駆動トランジスタDRのドレインとの間に接続されており、そのゲートは走査信号線SL2に接続されている。スイッチングトランジスタSWcは駆動トランジスタDRのドレインとゲートとの間に接続されており、そのゲートは走査信号線SL2に接続されている。 The gate of the switching transistor SWa is connected to the scanning signal line SL1. The switching transistor SWb is connected between the video signal line DL and the drain of the drive transistor DR, and its gate is connected to the scanning signal line SL2. The switching transistor SWc is connected between the drain and gate of the driving transistor DR, and the gate is connected to the scanning signal line SL2.
キャパシタCは、駆動トランジスタDRのゲートと定電位端子ND1’との間に接続されている。この例では、定電位端子ND1’は、電源端子ND1に接続されている。 The capacitor C is connected between the gate of the driving transistor DR and the constant potential terminal ND1 '. In this example, the constant potential terminal ND1 'is connected to the power supply terminal ND1.
映像信号線ドライバXDRには、映像信号線DLが接続されている。この例では、映像信号線ドライバXDRには、電源線PSLがさらに接続されている。映像信号線ドライバXDRは、映像信号線DLに映像信号として電流信号を出力するとともに、電源線PSLに電源電圧を供給する。 A video signal line DL is connected to the video signal line driver XDR. In this example, a power supply line PSL is further connected to the video signal line driver XDR. The video signal line driver XDR outputs a current signal as a video signal to the video signal line DL and supplies a power supply voltage to the power supply line PSL.
走査信号線ドライバYDRには、走査信号線SL1及びSL2が接続されている。走査信号線ドライバYDRは、走査信号線SL1及びSL2にそれぞれ第1及び第2走査信号として電圧信号を出力する。 Scanning signal lines SL1 and SL2 are connected to the scanning signal line driver YDR. The scanning signal line driver YDR outputs voltage signals as first and second scanning signals to the scanning signal lines SL1 and SL2, respectively.
この有機EL表示装置で画像を表示する場合、例えば、走査信号線SL1及びSL2の各々を線順次駆動する。すなわち、画素PX1乃至PX3を行毎に走査(選択)する。画素PX1乃至PX3を選択している選択期間では書込動作を行い、非選択期間では表示動作を行う。 When an image is displayed on this organic EL display device, for example, each of the scanning signal lines SL1 and SL2 is line-sequentially driven. That is, the pixels PX1 to PX3 are scanned (selected) for each row. The writing operation is performed in the selection period in which the pixels PX1 to PX3 are selected, and the display operation is performed in the non-selection period.
或る行の画素PX1乃至PX3を選択する選択期間では、まず、走査信号線ドライバから、先の画素PX1乃至PX3が接続された走査信号線SL1にスイッチングトランジスタSWaを開く(非導通状態とする)走査信号を電圧信号として出力し、続いて、先の画素PX1乃至PX3が接続された走査信号線SL2にスイッチングトランジスタSWb及びSWcを閉じる(導通状態とする)走査信号を電圧信号として出力する。この状態で、映像信号線ドライバから、映像信号線DLに映像信号を電流信号(書込電流)Isigとして出力し、駆動トランジスタDRのゲート−ソース間電圧Vgsを、先の映像信号Isigに対応した大きさに設定する。その後、走査信号線ドライバから、先の画素PX1乃至PX3が接続された走査信号線SL2にスイッチングトランジスタSWb及びSWcを開く走査信号を電圧信号として出力し、続いて、先の画素PX1乃至PX3が接続された走査信号線SL1にスイッチングトランジスタSWaを閉じる走査信号を電圧信号として出力する。これにより、選択期間を終了する。 In the selection period in which the pixels PX1 to PX3 in a certain row are selected, first, the scanning signal line driver opens the switching transistor SWa to the scanning signal line SL1 to which the previous pixels PX1 to PX3 are connected (set to a non-conductive state). The scanning signal is output as a voltage signal, and subsequently, the scanning signal that closes the switching transistors SWb and SWc (sets the conductive state) to the scanning signal line SL2 to which the previous pixels PX1 to PX3 are connected is output as the voltage signal. In this state, the video signal line driver outputs the video signal to the video signal line DL as a current signal (write current) I sig , and the gate-source voltage V gs of the drive transistor DR is changed to the previous video signal I sig. Set to a size corresponding to. Thereafter, a scanning signal for opening the switching transistors SWb and SWc is output as a voltage signal from the scanning signal line driver to the scanning signal line SL2 to which the previous pixels PX1 to PX3 are connected, and then the previous pixels PX1 to PX3 are connected. A scanning signal for closing the switching transistor SWa is output to the scanning signal line SL1 as a voltage signal. This ends the selection period.
非選択期間では、スイッチングトランジスタSWaは閉じたままとし、スイッチングトランジスタSWb及びSWcは開いたままとする。非選択期間では、有機EL素子OLEDには、駆動トランジスタDRのゲート−ソース間電圧Vgsに対応した大きさの駆動電流Idrvが流れる。有機EL素子OLEDは、駆動電流Idrvの大きさに対応した輝度で発光する。 In the non-selection period, the switching transistor SWa remains closed and the switching transistors SWb and SWc remain open. In the non-selection period, a drive current I drv having a magnitude corresponding to the gate-source voltage V gs of the drive transistor DR flows through the organic EL element OLED. The organic EL element OLED emits light with a luminance corresponding to the magnitude of the drive current I drv .
この有機EL表示装置は、例えば、以下の方法により製造することができる。
まず、先に説明した表示パネルDPから対向電極CEと有機物層ORGとを除いた構造,すなわちアレイ基板,を準備する。
This organic EL display device can be manufactured, for example, by the following method.
First, a structure in which the counter electrode CE and the organic layer ORG are removed from the display panel DP described above, that is, an array substrate is prepared.
次に、画素電極PE上に、有機物層ORGが含む各層を真空蒸着法によって形成する。有機物層ORGが含む層のうち発光層EMT1乃至EMT3は、マスクを用いた真空蒸着方により順次形成する。 Next, each layer included in the organic layer ORG is formed on the pixel electrode PE by a vacuum deposition method. Of the layers included in the organic layer ORG, the light emitting layers EMT1 to EMT3 are sequentially formed by a vacuum deposition method using a mask.
その後、有機物層ORG上に対向電極CEを形成する。さらに、有機EL素子OLEDを封止し、表示パネルDPに映像信号線ドライバXDRと走査信号線ドライバYDRとを実装する。以上のようにして、図1の有機EL表示装置を得る。 Thereafter, the counter electrode CE is formed on the organic layer ORG. Further, the organic EL element OLED is sealed, and the video signal line driver XDR and the scanning signal line driver YDR are mounted on the display panel DP. As described above, the organic EL display device of FIG. 1 is obtained.
図4は、有機EL素子の電圧輝度特性の例を示すグラフである。図中、横軸は画素電極PEと対向電極CEとの間に印加する電圧を示し、縦軸は有機EL素子OLEDの輝度を示している。また、曲線VL1乃至VL3は、それぞれ、画素PX1乃至PX3が含む有機EL素子OLEDの電圧輝度特性を示している。 FIG. 4 is a graph showing an example of voltage luminance characteristics of the organic EL element. In the figure, the horizontal axis indicates the voltage applied between the pixel electrode PE and the counter electrode CE, and the vertical axis indicates the luminance of the organic EL element OLED. Further, curves VL1 to VL3 indicate voltage luminance characteristics of the organic EL elements OLED included in the pixels PX1 to PX3, respectively.
図4に示す例では、画素PX1が含む有機EL素子OLEDは画素PX2が含む有機EL素子OLEDと比較してより小さな電圧で発光し、画素PX2が含む有機EL素子OLEDは画素PX3が含む有機EL素子OLEDと比較してより小さな電圧で発光する。すなわち、画素PX1が含む有機EL素子OLEDは、画素PX2が含む有機EL素子OLEDと比較して発光開始電圧がより小さい。 In the example illustrated in FIG. 4, the organic EL element OLED included in the pixel PX1 emits light at a voltage lower than that of the organic EL element OLED included in the pixel PX2, and the organic EL element OLED included in the pixel PX2 includes the organic EL included in the pixel PX3. It emits light with a smaller voltage compared to the element OLED. That is, the organic EL element OLED included in the pixel PX1 has a lower emission start voltage than the organic EL element OLED included in the pixel PX2.
この場合、発光層EMT1及びEMT2に図2及び図3の構造を採用すると、発光層EMT2と画素電極PEとの相対位置のずれに起因して発光し得ない有機EL素子OLEDが生じるのを抑制することができる。加えて、発光層EMT1と発光層EMT2とが部分的に重なり合うことに起因した色ずれを抑制することができる。 In this case, when the structures of FIGS. 2 and 3 are employed in the light emitting layers EMT1 and EMT2, it is possible to suppress the generation of an organic EL element OLED that cannot emit light due to a relative positional shift between the light emitting layer EMT2 and the pixel electrode PE. can do. In addition, it is possible to suppress color misregistration caused by the light emitting layer EMT1 and the light emitting layer EMT2 partially overlapping.
図5は、一比較例に係る有機EL表示装置の発光層の配置を概略的に示す平面図である。図6は、図5の構造において発光層と画素電極との相対位置がずれている状態の一例を概略的に示す平面図である。図7は、図5の構造において発光層と画素電極との相対位置がずれている状態の他の例を概略的に示す平面図である。 FIG. 5 is a plan view schematically showing the arrangement of the light emitting layers of an organic EL display device according to a comparative example. FIG. 6 is a plan view schematically showing an example of a state in which the relative positions of the light emitting layer and the pixel electrode are shifted in the structure of FIG. FIG. 7 is a plan view schematically showing another example of a state in which the relative positions of the light emitting layer and the pixel electrode are shifted in the structure of FIG.
図5において、参照符号P1は画素PX1が含む画素電極PEの活性層ORGと接触している部分を示し、参照符号P2は画素PX2が含む画素電極PEの活性層ORGと接触している部分を示し、参照符号P3は画素PX3が含む画素電極PEの活性層ORGと接触している部分を示している。参照符号LA1は接触部P1のX方向に沿った寸法を示し、参照符号LA2は接触部P2のX方向に沿った寸法を示し、参照符号LA3は接触部P3のX方向に沿った寸法を示している。参照符号LB1は発光層EMT1のX方向に沿った寸法を示し、参照符号LB2は発光層EMT2のX方向に沿った寸法を示し、参照符号LB3は発光層EMT3のX方向に沿った寸法を示している。参照符号D12は接触部P1及びP2間のX方向に沿った距離を示し、参照符号D23は接触部P2及びP3間のX方向に沿った距離を示している。
In FIG. 5, reference symbol P1 indicates a portion in contact with the active layer ORG of the pixel electrode PE included in the pixel PX1, and reference symbol P2 indicates a portion in contact with the active layer ORG of the pixel electrode PE included in the pixel PX2. Reference numeral P3 indicates a portion in contact with the active layer ORG of the pixel electrode PE included in the pixel PX3.
図5の構造において、寸法LA1乃至寸法LA3は互いに等しく、寸法LB1乃至寸法LB3は互いに等しく、距離D12及びD23は互いに等しい。また、寸法LB1と寸法LA1との差LB1−LA1は距離D12と等しく、寸法LB2と寸法LA2との差LB2−LA2は距離D12と等しい。
In the structure of FIG. 5, the
この構造を採用した場合、図6に示すように、発光層EMT2の位置のX方向に平行なずれSFTがD12/2以下であれば、接触部P2に発光層EMT2と向き合っていない領域が生じることはない。しかしながら、図7に示すように、ずれSFTがD12/2を超えると、接触部P2に発光層EMT2と向き合っていない領域が生じてしまう。この場合、画素PX2の有機EL素子OLEDは、発光しない可能性がある。 If this structure is employed, as shown in FIG. 6, is equal to parallel shift SFT in the X-direction position of the light-emitting layer EMT2 is D 12/2 or less, not face the light-emitting layer EMT2 the contact portion P2 region It does not occur. However, as shown in FIG. 7, when the shift SFT exceeds D 12/2, the region not facing the light-emitting layer EMT2 the contact portion P2 occurs. In this case, the organic EL element OLED of the pixel PX2 may not emit light.
図8は、図3の構造において発光層と画素電極との相対位置がずれている状態の一例を概略的に示す平面図である。 FIG. 8 is a plan view schematically showing an example of a state in which the relative positions of the light emitting layer and the pixel electrode are shifted in the structure of FIG.
図3の構造では、寸法LB1と寸法LA1との差LB1−LA1は距離D12以下であり、寸法LB2と寸法LA2との差LB2−LA2は距離D12と比較してより大きい。すなわち、寸法LA1と寸法LB1と寸法LA2と寸法LB2と距離D12とは、以下の不等式(1)及び(2)に示す関係を満足している。
In the structure of FIG. 3, the difference L B 1-
LB1−LA1≦D12 …(1)
LB2−LA2>D12 …(2)
図3の構造を採用した場合、図8に示すように、ずれSFTが(LB2−LA2)/2以下であれば、接触部P2に発光層EMT2と向き合っていない領域が生じることはない。不等式(2)から明らかなように、(LB2−LA2)/2はD12/2よりも大きい。すなわち、図3の構造は、図5の構造と比較して、接触部P2に発光層EMT2と向き合っていない領域を生じ難い。
When the structure of FIG. 3 is adopted, as shown in FIG. 8, if the deviation SFT is (
また、図8の構造では、接触部P1の上方で発光層EMT1と発光層EMT2とが部分的に重なり合っているが、図4を参照しながら説明したように、発光層EMT2を含む有機EL素子OLEDは、発光層EMT1を含む有機EL素子OLEDと比較して発光開始電圧がより大きい。すなわち、接触部P1の上方で発光層EMT1と発光層EMT2とが部分的に重なり合っていても、印加電圧が十分に小さければ、この重複部で発光層EMT2が発光することはない。したがって、この重なり合いに起因した色ずれを抑制することができる。 In the structure of FIG. 8, the light emitting layer EMT1 and the light emitting layer EMT2 partially overlap above the contact part P1, but as described with reference to FIG. 4, the organic EL element including the light emitting layer EMT2 The OLED has a higher emission start voltage than the organic EL element OLED including the light emitting layer EMT1. That is, even if the light-emitting layer EMT1 and the light-emitting layer EMT2 partially overlap above the contact portion P1, the light-emitting layer EMT2 does not emit light at the overlapping portion if the applied voltage is sufficiently small. Therefore, color misregistration due to this overlap can be suppressed.
なお、差LB2−LA2と同様、差LB1−LA1をD12よりも大きくすれば、発光層EMT1の位置がX方向に平行に大きくずれたとしても、接触部P1に発光層EMT1と向き合っていない領域が生じることはない。しかしながら、この場合、以下の問題を生じる。
As in the case of the difference L B 2 -
図9は、他の比較例に係る有機EL表示装置の発光層の配置を概略的に示す平面図である。図10は、図9の構造において発光層と画素電極との相対位置がずれている状態の一例を概略的に示す平面図である。 FIG. 9 is a plan view schematically showing the arrangement of the light emitting layers of an organic EL display device according to another comparative example. FIG. 10 is a plan view schematically showing an example of a state in which the relative positions of the light emitting layer and the pixel electrode are shifted in the structure of FIG.
図9の構造では、差LB1−LA1はD12よりも大きい。したがって、図10に示すように、発光層EMT1の位置がX方向に平行に大きくずれたとしても、接触部P1に発光層EMT1と向き合っていない領域が生じることはない。
In the structure of FIG. 9, the
しかしながら、図10に示すように、発光層EMT1の位置のずれSFTが大きい場合、接触部P2の上方で、発光層EMT1と発光層EMT2とが部分的に重なり合う。図4を参照しながら説明したように、発光層EMT1を含む有機EL素子OLEDは、発光層EMT2を含む有機EL素子OLEDと比較して発光開始電圧がより小さい。すなわち、接触部P2の上方で発光層EMT1と発光層EMT2とが部分的に重なり合っていると、この重複部で発光層EMT1が発光する。したがって、この重なり合いに起因した色ずれを生ずる。 However, as shown in FIG. 10, when the positional shift SFT of the light emitting layer EMT1 is large, the light emitting layer EMT1 and the light emitting layer EMT2 partially overlap above the contact portion P2. As described with reference to FIG. 4, the organic EL element OLED including the light emitting layer EMT1 has a lower emission start voltage than the organic EL element OLED including the light emitting layer EMT2. That is, when the light emitting layer EMT1 and the light emitting layer EMT2 partially overlap above the contact portion P2, the light emitting layer EMT1 emits light at the overlapping portion. Therefore, color misregistration due to this overlap occurs.
以上から明らかなように、差LB2−LA2が差LB1−LA1と比較してより大きい場合、発光層EMT2のX方向への位置ずれに起因して画素PX2の有機EL素子OLEDが発光できなくなるのを抑制することができる。加えて、この場合、発光層EMT1及びEMT2のX方向への位置ずれに起因して画素PX1及びPX2の有機EL素子OLEDに色ずれが生じるのを抑制することができる。
As is clear from the above, when the
図2及び図3の構造では、寸法LA1と寸法LA2とを互いに等しくし、寸法LB1を寸法LB2よりも大きくすることにより、差LB2−LA2を差LB1−LA1と比較してより大きくしている。上述した効果は、以下に図11乃至図13を参照しながら説明するように、寸法LB1と寸法LB2とを互いに等しくし、寸法LA2を寸法LA1よりも小さくすることにより、差LB2−LA2を差LB1−LA1と比較してより大きくした場合にも得ることができる。
2 and 3, the
図11は、図1の表示装置に採用可能な発光層の配置の他の例を概略的に示す平面図である。図12は、図11の構造において発光層と画素電極との相対位置がずれている状態の一例を概略的に示す平面図である。図13は、図11の構造において発光層と画素電極との相対位置がずれている状態の他の例を概略的に示す平面図である。 FIG. 11 is a plan view schematically showing another example of the arrangement of the light emitting layers that can be employed in the display device of FIG. FIG. 12 is a plan view schematically showing an example of a state in which the relative positions of the light emitting layer and the pixel electrode are shifted in the structure of FIG. FIG. 13 is a plan view schematically showing another example of a state in which the relative position between the light emitting layer and the pixel electrode is shifted in the structure of FIG.
図11の構造においても、図3の構造と同様、寸法LA1と寸法LB1と寸法LA2と寸法LB2と距離D12とは、不等式(1)及び(2)に示す関係を満足している。したがって、図12に示すように、ずれSFTが比較的大きい場合であっても、接触部P2に発光層EMT2と向き合っていない領域は生じない。
Also in the structure of FIG. 11, the
図12の状態では、接触部P1の上方で発光層EMT1と発光層EMT2とが部分的に重なり合っている。しかしながら、図4を参照しながら説明したように、発光層EMT2を含む有機EL素子OLEDは、発光層EMT1を含む有機EL素子OLEDと比較して発光開始電圧がより大きい。そのため、接触部P1の上方で発光層EMT1と発光層EMT2とが部分的に重なり合っていても、印加電圧が十分に小さければ、この重複部で発光層EMT2が発光することはない。したがって、この重なり合いに起因した色ずれを抑制することができる。 In the state of FIG. 12, the light emitting layer EMT1 and the light emitting layer EMT2 partially overlap above the contact portion P1. However, as described with reference to FIG. 4, the organic EL element OLED including the light emitting layer EMT2 has a higher emission start voltage than the organic EL element OLED including the light emitting layer EMT1. Therefore, even if the light emitting layer EMT1 and the light emitting layer EMT2 partially overlap above the contact portion P1, the light emitting layer EMT2 does not emit light at the overlapping portion if the applied voltage is sufficiently small. Therefore, color misregistration due to this overlap can be suppressed.
また、図13では、発光層EMT1の位置のX方向へのずれSFTは、接触部P1に発光層EMT1と向き合っていない領域を生じない範囲内で最大である。この状態において、接触部P2の上方で発光層EMT1と発光層EMT2とは重なり合っていない。したがって、それらの重なり合いに起因した色ずれは生じない。 Further, in FIG. 13, the displacement SFT in the X direction of the position of the light emitting layer EMT1 is the maximum within a range where no region that does not face the light emitting layer EMT1 is generated in the contact portion P1. In this state, the light emitting layer EMT1 and the light emitting layer EMT2 do not overlap above the contact portion P2. Therefore, there is no color shift due to the overlap.
以上から明らかなように、寸法LB1と寸法LB2とを互いに等しくし、寸法LA2を寸法LA1よりも小さくした場合にも、発光層EMT2のX方向への位置ずれに起因して画素PX2の有機EL素子OLEDが発光できなくなるのを抑制することができる。加えて、この場合、発光層EMT1及びEMT2のX方向への位置ずれに起因して画素PX1及びPX2の有機EL素子OLEDに色ずれが生じるのを抑制することができる。
As is clear from the above, even when the
上述した設計は、画素PX2及びPX3にも適用可能である。これについて、図14乃至図18を参照しながら説明する。 The design described above can also be applied to the pixels PX2 and PX3. This will be described with reference to FIGS.
図14は、図1の表示装置に採用可能な発光層の配置のさらに他の例を概略的に示す平面図である。図15は、図14の構造において発光層と画素電極との相対位置がずれている状態の一例を概略的に示す平面図である。図16は、図14の構造において発光層と画素電極との相対位置がずれている状態の他の例を概略的に示す平面図である。図17は、図14の構造において発光層と画素電極との相対位置がずれている状態のさらに他の例を概略的に示す平面図である。図18は、図14の構造において発光層と画素電極との相対位置がずれている状態のさらに他の例を概略的に示す平面図である。 FIG. 14 is a plan view schematically showing still another example of the arrangement of the light emitting layers that can be employed in the display device of FIG. FIG. 15 is a plan view schematically showing an example of a state in which the relative positions of the light emitting layer and the pixel electrode are shifted in the structure of FIG. FIG. 16 is a plan view schematically showing another example of a state in which the relative positions of the light emitting layer and the pixel electrode are shifted in the structure of FIG. FIG. 17 is a plan view schematically showing still another example of a state in which the relative positions of the light emitting layer and the pixel electrode are shifted in the structure of FIG. FIG. 18 is a plan view schematically showing still another example of a state in which the relative position between the light emitting layer and the pixel electrode is shifted in the structure of FIG.
図14の構造においても、図3の構造と同様、寸法LA1と寸法LB1と寸法LA2と寸法LB2と距離D12とは、不等式(1)及び(2)に示す関係を満足している。これに加え、図14の構造では、寸法LA2と寸法LB2と寸法LA3と寸法LB3と距離D23とは、不等式(3)及び(4)に示す関係を満足している。なお、不等式(1)乃至(4)に示す関係を達成する場合、不等式(2)及び(3)から明らかなように、距離D23は距離D12と比較してより長くなる。
In the structure of FIG. 14 as well, the
LB2−LA2≦D23 …(3)
LB3−LA3>D23 …(4)
したがって、図15及び図17に示すように、発光層EMT2の位置ずれSFTが比較的大きい場合であっても、接触部P2に発光層EMT2と向き合っていない領域は生じない。加えて、図18に示すように、発光層EMT3の位置ずれSFTが比較的大きい場合であっても、接触部P3に発光層EMT3と向き合っていない領域は生じない。
L B 3 -L A 3> D 23 (4)
Therefore, as shown in FIGS. 15 and 17, even when the positional deviation SFT of the light emitting layer EMT2 is relatively large, a region that does not face the light emitting layer EMT2 does not occur in the contact portion P2. In addition, as shown in FIG. 18, even if the positional deviation SFT of the light emitting layer EMT3 is relatively large, a region that does not face the light emitting layer EMT3 does not occur in the contact portion P3.
図15の状態では、接触部P1の上方で発光層EMT1と発光層EMT2とが部分的に重なり合っている。しかしながら、図4を参照しながら説明したように、発光層EMT2を含む有機EL素子OLEDは、発光層EMT1を含む有機EL素子OLEDと比較して発光開始電圧がより大きい。そのため、接触部P1の上方で発光層EMT1と発光層EMT2とが部分的に重なり合っていても、印加電圧が十分に小さければ、この重複部で発光層EMT2が発光することはない。したがって、この重なり合いに起因した色ずれを抑制することができる。 In the state of FIG. 15, the light emitting layer EMT1 and the light emitting layer EMT2 partially overlap above the contact portion P1. However, as described with reference to FIG. 4, the organic EL element OLED including the light emitting layer EMT2 has a higher emission start voltage than the organic EL element OLED including the light emitting layer EMT1. Therefore, even if the light emitting layer EMT1 and the light emitting layer EMT2 partially overlap above the contact portion P1, the light emitting layer EMT2 does not emit light at the overlapping portion if the applied voltage is sufficiently small. Therefore, color misregistration due to this overlap can be suppressed.
図16では、発光層EMT1の位置のX方向へのずれSFTは、接触部P1に発光層EMT1と向き合っていない領域を生じない範囲内で最大である。この状態において、接触部P2の上方で発光層EMT1と発光層EMT2とは重なり合っていない。したがって、それらの重なり合いに起因した色ずれは生じない。 In FIG. 16, the shift SFT in the X direction of the position of the light emitting layer EMT1 is the maximum within a range in which no region that does not face the light emitting layer EMT1 is generated in the contact portion P1. In this state, the light emitting layer EMT1 and the light emitting layer EMT2 do not overlap above the contact portion P2. Therefore, there is no color shift due to the overlap.
図17では、発光層EMT2の位置のX方向へのずれSFTは、接触部P2に発光層EMT2と向き合っていない領域を生じない範囲内で最大である。この状態において、接触部P3の上方で発光層EMT2と発光層EMT3とは重なり合っていない。したがって、それらの重なり合いに起因した色ずれは生じない。 In FIG. 17, the displacement SFT in the X direction of the position of the light emitting layer EMT2 is the maximum within a range in which a region that does not face the light emitting layer EMT2 is not generated in the contact portion P2. In this state, the light emitting layer EMT2 and the light emitting layer EMT3 do not overlap above the contact portion P3. Therefore, there is no color shift due to the overlap.
図18の状態では、接触部P2の上方で発光層EMT2と発光層EMT3とが部分的に重なり合っている。しかしながら、図4を参照しながら説明したように、発光層EMT3を含む有機EL素子OLEDは、発光層EMT2を含む有機EL素子OLEDと比較して発光開始電圧がより大きい。そのため、接触部P2の上方で発光層EMT2と発光層EMT3とが部分的に重なり合っていても、印加電圧が十分に小さければ、この重複部で発光層EMT3が発光することはない。したがって、この重なり合いに起因した色ずれを抑制することができる。 In the state of FIG. 18, the light emitting layer EMT2 and the light emitting layer EMT3 partially overlap above the contact portion P2. However, as described with reference to FIG. 4, the organic EL element OLED including the light emitting layer EMT3 has a higher emission start voltage than the organic EL element OLED including the light emitting layer EMT2. Therefore, even if the light-emitting layer EMT2 and the light-emitting layer EMT3 partially overlap above the contact portion P2, the light-emitting layer EMT3 does not emit light at the overlapping portion if the applied voltage is sufficiently small. Therefore, color misregistration due to this overlap can be suppressed.
以上から明らかなように、差LB2−LA2が差LB1−LA1と比較してより大きい場合、発光層EMT2のX方向への位置ずれに起因して画素PX2の有機EL素子OLEDが発光できなくなるのを抑制することができる。加えて、この場合、発光層EMT1及びEMT2のX方向への位置ずれに起因して画素PX1及びPX2の有機EL素子OLEDに色ずれが生じるのを抑制することができる。
As is clear from the above, when the
また、差LB3−LA3が差LB2−LA2と比較してより大きい場合、発光層EMT3のX方向への位置ずれに起因して画素PX3の有機EL素子OLEDが発光できなくなるのを抑制することができる。加えて、この場合、発光層EMT2及びEMT3のX方向への位置ずれに起因して画素PX2及びPX3の有機EL素子OLEDに色ずれが生じるのを抑制することができる。
In addition, when the difference L B 3 -L A 3 is larger than the difference L B 2 -
寸法LA1乃至寸法LA3は、互いに等しくてもよく、或いは、異なっていてもよい。寸法LA1乃至寸法LA3は、例えば、発光効率などに基づいて定めてもよい。
The
差LB1−LA1と差LB2−LA2と差LB3−LA3との各々は、例えば、3μm乃至25μmの範囲内とする。差が小さい場合、発光層の位置が僅かにずれただけで、有機EL素子OLEDが発光できなくなる可能性がある。差が大きい場合、開口率が低下するか、又は、色ずれを防止するうえで高い位置精度が必要になる可能性がある。
Each of the difference L B 1 -
本態様では、本発明を下面発光型の有機EL表示装置に適用したが、本発明は上面発光型の有機EL表示装置にも適用可能である。また、本態様では、画素回路に映像信号として電流信号を書き込む構成を採用したが、画素回路に映像信号として電圧信号を書き込む構成を採用することも可能である。 In this embodiment, the present invention is applied to a bottom emission type organic EL display device, but the present invention is also applicable to a top emission type organic EL display device. Further, in this aspect, the configuration in which the current signal is written as the video signal in the pixel circuit is adopted, but the configuration in which the voltage signal is written in the pixel circuit as the video signal may be employed.
C…キャパシタ、CE…対向電極、DE…ドレイン電極、DL…映像信号線、DP…表示パネル、DR…駆動トランジスタ、EMT1…発光層、EMT2…発光層、EMT3…発光層、G…ゲート、GI…ゲート絶縁膜、II…層間絶縁膜、ND1…電源端子、ND1’…定電位端子、ND2…電源端子、OLED…有機EL素子、ORG…有機物層、PE…画素電極、PI…隔壁絶縁層、PS…パッシベーション膜、PSL…電源線、PX1…画素、PX2…画素、PX3…画素、SC…半導体層、SE…ソース電極、SFT…ずれ、SL1…走査信号線、SL2…走査信号線、SUB…絶縁基板、SWa…スイッチングトランジスタ、SWb…スイッチングトランジスタ、SWc…スイッチングトランジスタ、TPL…領域、UC…アンダーコート層、VL1…曲線、VL2…曲線、VL3…曲線、XDR…映像信号線ドライバ、YDR…走査信号線ドライバ。 C ... capacitor, CE ... counter electrode, DE ... drain electrode, DL ... video signal line, DP ... display panel, DR ... drive transistor, EMT1 ... light emitting layer, EMT2 ... light emitting layer, EMT3 ... light emitting layer, G ... gate, GI DESCRIPTION OF SYMBOLS ... Gate insulating film, II ... Interlayer insulating film, ND1 ... Power supply terminal, ND1 '... Constant potential terminal, ND2 ... Power supply terminal, OLED ... Organic EL element, ORG ... Organic substance layer, PE ... Pixel electrode, PI ... Partition insulating layer, PS ... Passivation film, PSL ... Power supply line, PX1 ... Pixel, PX2 ... Pixel, PX3 ... Pixel, SC ... Semiconductor layer, SE ... Source electrode, SFT ... Shift, SL1 ... Scanning signal line, SL2 ... Scanning signal line, SUB ... Insulating substrate, SWa ... Switching transistor, SWb ... Switching transistor, SWc ... Switching transistor, TPL ... Region, UC ... Ann Bar coating layer, VL1 ... curve, VL2 ... curve, VL3 ... curve, XDR ... video signal line driver, YDR ... scanning signal line driver.
Claims (8)
前記第1有機EL素子は、前記第2有機EL素子とは前記発光層の発光色が異なると共に、前記第2有機EL素子と比較してより小さな電圧で発光し、
前記第1有機EL素子が含む前記発光層の前記第1及び第2有機EL素子の配列方向に沿った寸法LB1と前記第1有機EL素子が含む前記画素電極の前記活性層と接触している第1部分の前記配列方向に沿った寸法LA1との差LB1−LA1は、前記第2有機EL素子が含む前記発光層の前記配列方向に沿った寸法LB2と前記第2有機EL素子が含む前記画素電極の前記活性層と接触している第2部分の前記配列方向に沿った寸法LA2との差LB2−LA2と比較してより小さいことを特徴とする有機EL表示装置。 Insulating substrate, adjacent to each other, each pixel electrode disposed on said insulating substrate, counter electrode facing this, and active layer interposed between them and including a light emitting layer And first and second organic EL elements comprising:
The first organic EL element is different from the second organic EL element in the emission color of the light emitting layer, and emits light at a voltage lower than that of the second organic EL element.
The dimension L B 1 along the arrangement direction of the first and second organic EL elements of the light emitting layer included in the first organic EL element and the active layer of the pixel electrode included in the first organic EL element are in contact with each other. The difference L B 1 -L A 1 between the first portion and the dimension L A 1 along the arrangement direction is a dimension L B 2 along the arrangement direction of the light emitting layer included in the second organic EL element. And the difference L B 2−L A 2 between the second portion in contact with the active layer of the pixel electrode included in the second organic EL element and the dimension L A 2 along the arrangement direction. An organic EL display device characterized by being small.
前記第1有機EL素子は前記第2有機EL素子を挟んで前記第3有機EL素子と隣り合い、
前記第1乃至第3有機EL素子は前記発光層の発光色が互いに異なり、
前記第1有機EL素子は前記第2有機EL素子と比較してより小さな電圧で発光し、前記第2有機EL素子は前記第3有機EL素子と比較してより小さな電圧で発光し、
前記第1有機EL素子が含む前記発光層の前記第1及び第2有機EL素子の配列方向に沿った寸法LB1と前記第1有機EL素子が含む前記画素電極の前記活性層と接触している第1部分の前記配列方向に沿った寸法LA1との差LB1−LA1は、前記第2有機EL素子が含む前記発光層の前記配列方向に沿った寸法LB2と前記第2有機EL素子が含む前記画素電極の前記活性層と接触している第2部分の前記配列方向に沿った寸法LA2との差LB2−LA2と比較してより小さく、
前記差LB2−LA2は、前記第3有機EL素子が含む前記発光層の前記配列方向に沿った寸法LB3と前記第3有機EL素子が含む前記画素電極の前記活性層と接触している第3部分の前記配列方向に沿った寸法LA3との差LB3−LA3と比較してより小さいことを特徴とする有機EL表示装置。 Insulating substrate, adjacent to each other, each pixel electrode disposed on said insulating substrate, counter electrode facing this, and active layer interposed between them and including a light emitting layer And first to third organic EL elements including:
The first organic EL element is adjacent to the third organic EL element across the second organic EL element,
The first to third organic EL elements have different emission colors of the light emitting layer,
The first organic EL element emits light at a voltage lower than that of the second organic EL element, the second organic EL element emits light at a voltage lower than that of the third organic EL element,
The dimension L B 1 along the arrangement direction of the first and second organic EL elements of the light emitting layer included in the first organic EL element and the active layer of the pixel electrode included in the first organic EL element are in contact with each other. The difference L B 1 -L A 1 between the first portion and the dimension L A 1 along the arrangement direction is a dimension L B 2 along the arrangement direction of the light emitting layer included in the second organic EL element. And the difference L B 2−L A 2 between the second portion in contact with the active layer of the pixel electrode included in the second organic EL element and the dimension L A 2 along the arrangement direction. small,
The difference L B 2−L A 2 is the dimension L B 3 along the arrangement direction of the light emitting layer included in the third organic EL element and the active layer of the pixel electrode included in the third organic EL element. the organic EL display device, characterized in that smaller compared to the difference L B 3-L a 3 with dimensions L a 3 along the arrangement direction of the third portion in contact.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005308557A JP4703363B2 (en) | 2005-10-24 | 2005-10-24 | Organic EL display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005308557A JP4703363B2 (en) | 2005-10-24 | 2005-10-24 | Organic EL display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007115622A true JP2007115622A (en) | 2007-05-10 |
JP4703363B2 JP4703363B2 (en) | 2011-06-15 |
Family
ID=38097607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005308557A Active JP4703363B2 (en) | 2005-10-24 | 2005-10-24 | Organic EL display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4703363B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021105A (en) * | 2007-07-12 | 2009-01-29 | Hitachi Displays Ltd | Organic el display device |
JP2009021396A (en) * | 2007-07-12 | 2009-01-29 | Hitachi Displays Ltd | Organic el display device |
US8283854B2 (en) | 2008-03-31 | 2012-10-09 | Japan Display Central Inc. | Organic EL display device and method of manufacturing the same |
WO2021181575A1 (en) * | 2020-03-11 | 2021-09-16 | シャープ株式会社 | Display device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001290441A (en) * | 1999-02-26 | 2001-10-19 | Sanyo Electric Co Ltd | Color display device |
JP2002365632A (en) * | 2001-06-07 | 2002-12-18 | Seiko Epson Corp | Liquid crystal display device and electronic instrument |
JP2003108068A (en) * | 2001-09-28 | 2003-04-11 | Toshiba Corp | Display device |
JP2003257665A (en) * | 2002-03-05 | 2003-09-12 | Sanyo Electric Co Ltd | Organic electroluminescence display device and its manufacturing method |
JP2004111082A (en) * | 2002-09-13 | 2004-04-08 | Sanyo Electric Co Ltd | Electroluminescence display device and pattern layout method therefor |
JP2005222915A (en) * | 2003-02-20 | 2005-08-18 | Sanyo Electric Co Ltd | Color light emitting display device |
-
2005
- 2005-10-24 JP JP2005308557A patent/JP4703363B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001290441A (en) * | 1999-02-26 | 2001-10-19 | Sanyo Electric Co Ltd | Color display device |
JP2002365632A (en) * | 2001-06-07 | 2002-12-18 | Seiko Epson Corp | Liquid crystal display device and electronic instrument |
JP2003108068A (en) * | 2001-09-28 | 2003-04-11 | Toshiba Corp | Display device |
JP2003257665A (en) * | 2002-03-05 | 2003-09-12 | Sanyo Electric Co Ltd | Organic electroluminescence display device and its manufacturing method |
JP2004111082A (en) * | 2002-09-13 | 2004-04-08 | Sanyo Electric Co Ltd | Electroluminescence display device and pattern layout method therefor |
JP2005222915A (en) * | 2003-02-20 | 2005-08-18 | Sanyo Electric Co Ltd | Color light emitting display device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021105A (en) * | 2007-07-12 | 2009-01-29 | Hitachi Displays Ltd | Organic el display device |
JP2009021396A (en) * | 2007-07-12 | 2009-01-29 | Hitachi Displays Ltd | Organic el display device |
US8283854B2 (en) | 2008-03-31 | 2012-10-09 | Japan Display Central Inc. | Organic EL display device and method of manufacturing the same |
TWI470787B (en) * | 2008-03-31 | 2015-01-21 | Japan Display Inc | Organic el display device and method of manufacturing the same |
WO2021181575A1 (en) * | 2020-03-11 | 2021-09-16 | シャープ株式会社 | Display device |
JP7352722B2 (en) | 2020-03-11 | 2023-09-28 | シャープ株式会社 | display device |
Also Published As
Publication number | Publication date |
---|---|
JP4703363B2 (en) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11908409B2 (en) | Display apparatus | |
US7883386B2 (en) | OLED pixel structure and method for manufacturing the same | |
JP5127265B2 (en) | Organic EL display device | |
US20060290633A1 (en) | Light emitting display and thin film transistor (TFT) | |
JP2009054328A (en) | Organic electroluminescent display device | |
JP7261071B2 (en) | Display device | |
EP1536472A1 (en) | Organic electroluminescent display device and manufacturing method thereof | |
JP4703363B2 (en) | Organic EL display device | |
US8710508B2 (en) | Organic light emitting diode display device and method of fabricating the same | |
KR102191823B1 (en) | Organic light emitting diode device and method of fabricating the same | |
JP2006284915A (en) | Display device and array substrate | |
WO2019082469A1 (en) | Display device | |
US7355220B2 (en) | Array substrate | |
CN110021238B (en) | Display apparatus and image pickup apparatus | |
JP2007042443A (en) | Indicating device | |
US20060290632A1 (en) | Display and array substrate | |
TWI453917B (en) | Display device, electronic device, and fabrication method for display device | |
JP2007010872A (en) | Display device and array substrate | |
JP2019192467A (en) | Organic EL display panel | |
US20080211392A1 (en) | Method of manufacturing organic el element | |
JP2006284942A (en) | Display device and array substrate | |
KR102341493B1 (en) | Organic light emitting display device | |
JP4945087B2 (en) | Display device | |
JP2010224111A (en) | Organic el display | |
JP2007072187A (en) | Organic el display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4703363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |