JP4945087B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP4945087B2 JP4945087B2 JP2005105096A JP2005105096A JP4945087B2 JP 4945087 B2 JP4945087 B2 JP 4945087B2 JP 2005105096 A JP2005105096 A JP 2005105096A JP 2005105096 A JP2005105096 A JP 2005105096A JP 4945087 B2 JP4945087 B2 JP 4945087B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning signal
- signal line
- terminal
- video signal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 37
- 238000005401 electroluminescence Methods 0.000 description 20
- 239000010408 film Substances 0.000 description 18
- 239000010409 thin film Substances 0.000 description 9
- 238000005192 partition Methods 0.000 description 8
- 238000002161 passivation Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000012044 organic layer Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Description
本発明は、アクティブマトリクス型表示装置及びそれに用いるアレイ基板に関する。 The present invention relates to an active matrix display device and an array substrate used therefor.
以下の特許文献１には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機エレクトロルミネッセンス（ＥＬ）表示装置が記載されている。このカレントコピー型の画素回路は、駆動制御素子であるｎチャネル電界効果トランジスタと、有機ＥＬ素子と、キャパシタと、出力制御スイッチと、映像信号供給制御スイッチと、ダイオード接続スイッチとを含んでいる。
駆動制御素子のソースは低電位の第１電源線に接続されており、キャパシタは駆動制御素子のゲートと第１電源線との間に接続されている。出力制御スイッチは駆動制御素子のドレインと有機ＥＬ素子の陰極との間に接続されており、有機ＥＬ素子の陽極はより高電位の第２電源線に接続されている。映像信号供給制御スイッチは駆動制御素子のドレインと映像信号線との間に接続されており、ダイオード接続スイッチは駆動制御素子のドレインとゲートとの間に接続されている。なお、各スイッチには、通常、電界効果トランジスタを使用する。 The source of the drive control element is connected to the first power supply line having a low potential, and the capacitor is connected between the gate of the drive control element and the first power supply line. The output control switch is connected between the drain of the drive control element and the cathode of the organic EL element, and the anode of the organic EL element is connected to a second power supply line having a higher potential. The video signal supply control switch is connected between the drain of the drive control element and the video signal line, and the diode connection switch is connected between the drain and gate of the drive control element. Note that a field effect transistor is usually used for each switch.
このカレントコピー型回路では、駆動制御素子のドレインとゲートとの間に１つのダイオード接続スイッチを接続する代わりに、それらの間で複数のダイオード接続スイッチを直列に接続することができる。こうすると、書込期間において設定したキャパシタの電極間電圧が有効表示期間において変化するのを抑制することができる（特許文献２）。 In this current copy type circuit, instead of connecting one diode connection switch between the drain and gate of the drive control element, a plurality of diode connection switches can be connected in series between them. In this way, it is possible to suppress a change in the inter-electrode voltage of the capacitor set during the writing period during the effective display period (Patent Document 2).
しかしながら、本発明者は、本発明を為すに際し、そのような画素回路を含んだ有機ＥＬ表示装置の製造においては、有機ＥＬ素子を完成するまでの間に、ダイオード接続スイッチなどの静電破壊（electrostatic damage）が生じ易いことを見い出している。
本発明の目的は、直列に接続した複数のダイオード接続スイッチの静電破壊を抑制することにある。 An object of the present invention is to suppress electrostatic breakdown of a plurality of diode-connected switches connected in series.
本発明の一側面によると、絶縁基板と、その上で配列した複数の画素と、前記複数の画素が形成する行に沿って配列した複数の第１及び第２走査信号線と、前記複数の画素が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、
制御端子と、第１電源端子に接続された第１端子と、それらの間の電圧に対応した大きさの駆動電流を出力する第２端子とを含んだ駆動制御素子と、画素電極と、第２電源端子に接続された対向電極と、それらの間に介在した活性層とを含んだ表示素子と、制御端子が前記第１走査信号線に接続され、前記第２端子と前記画素電極との間に接続された出力制御スイッチと、制御端子が前記第２走査信号線に接続され、前記第２端子と前記映像信号線との間に接続された映像信号供給制御スイッチと、各々の制御端子が前記第２走査信号線に接続され、前記第２端子と前記制御端子との間で直列に接続された複数のダイオード接続スイッチと、前記駆動制御素子の制御端子と定電位端子との間に接続された第１キャパシタと、前記第１走査信号線と前記複数のダイオード接続スイッチ同士を接続している接続点との間に接続され、０．０１ｐＦ乃至０．１ｐＦのキャパシタンスを有している第２キャパシタとを含み、或る画素に映像信号を書き込む書込期間では、前記出力制御スイッチを開く走査信号を前記第１走査信号線に供給し、続いて、前記映像信号供給制御スイッチ及び前記複数のダイオード接続スイッチを閉じる走査信号を前記第２走査信号線に供給し、この状態で前記映像信号線に映像信号を供給し、その後、前記映像信号供給制御スイッチ及び前記複数のダイオード接続スイッチを開く走査信号を前記第２走査信号線に供給し、続いて、前記出力制御スイッチを閉じる走査信号を前記第１走査信号線に供給するように構成されたことを特徴とする表示装置が提供される。
According to an aspect of the present invention, an insulating substrate, a plurality of pixels arranged thereon, a plurality of first and second scanning signal lines arranged along a row formed by the plurality of pixels, and the plurality of pixels A plurality of video signal lines arranged along a column formed by the pixels, and each of the plurality of pixels includes:
A drive control element including a control terminal, a first terminal connected to the first power supply terminal, and a second terminal for outputting a drive current having a magnitude corresponding to a voltage between the control terminal, a pixel electrode, A display element including a counter electrode connected to two power supply terminals and an active layer interposed therebetween; a control terminal connected to the first scanning signal line; and a connection between the second terminal and the pixel electrode An output control switch connected in between, a control terminal connected to the second scanning signal line, a video signal supply control switch connected between the second terminal and the video signal line, and each control terminal Is connected to the second scanning signal line, a plurality of diode connection switches connected in series between the second terminal and the control terminal, and between the control terminal and the constant potential terminal of the drive control element a first capacitor connected, the first scan signal Which is connected a plurality of diode-connected switches together between a connection point connecting, seen including a second capacitor having a capacitance of 0.01pF to 0.1 pF, a video signal to a certain pixel and In the writing period in which the scanning signal for opening the output control switch is supplied to the first scanning signal line, the scanning signal for closing the video signal supply control switch and the plurality of diode connection switches is subsequently supplied to the second scanning signal line. A scanning signal line is supplied, and in this state, a video signal is supplied to the video signal line, and then a scanning signal for opening the video signal supply control switch and the plurality of diode connection switches is supplied to the second scanning signal line. , followed by a display device is provided, wherein a scan signal for closing the output control switch arranged to supply to the first scanning signal line
本発明によると、直列に接続した複数のダイオード接続スイッチの静電破壊を抑制することが可能となる。 According to the present invention, electrostatic breakdown of a plurality of diode-connected switches connected in series can be suppressed.
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, in each figure, the same referential mark is attached | subjected to the component which exhibits the same or similar function, and the overlapping description is abbreviate | omitted.
図１は、本発明の一態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す断面図である。図３は、図１の表示装置が含む画素の等価回路図である。図４は、図１の表示装置が含む画素に採用可能な構造の一例を概略的に示す平面図である。 FIG. 1 is a plan view schematically showing a display device according to one embodiment of the present invention. FIG. 2 is a cross-sectional view schematically showing an example of a structure that can be employed in the display device of FIG. FIG. 3 is an equivalent circuit diagram of a pixel included in the display device of FIG. FIG. 4 is a plan view schematically showing an example of a structure that can be employed in a pixel included in the display device of FIG.
なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。また、図４には、表示面側から見た画素の構造を描いている。 In FIG. 2, the display device is drawn such that its display surface, that is, the front surface or the light emitting surface faces downward, and the back surface faces upward. FIG. 4 shows a pixel structure viewed from the display surface side.
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。 This display device is a bottom emission type organic EL display device adopting an active matrix driving method. This organic EL display device includes, for example, an insulating substrate SUB such as a glass substrate.
基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣとして、例えば、ＳｉＮx層とＳｉＯx層とが順次積層されている。 On the substrate SUB, as shown in FIG. 2, for example, a SiN x layer and a SiO x layer are sequentially stacked as the undercoat layer UC.
アンダーコート層ＵＣ上には、例えばチャネル及びソース・ドレインが形成されたポリシリコン層である半導体層ＳＣ、例えばＴＥＯＳ（TetraEthyl OrthoSilicate）などを用いて形成され得るゲート絶縁膜ＧＩ、及び例えばＭｏＷなどからなるゲートＧが順次積層されており、それらはトップゲート型の薄膜トランジスタを構成している。この例では、これら薄膜トランジスタは、ｐチャネル薄膜トランジスタであり、図１、図３及び図４の画素ＰＸが含む駆動制御素子ＤＲ及びスイッチＳＷ１、ＳＷ２及びＳＷ３ａ乃至ＳＷ３ｅとして利用している。 On the undercoat layer UC, for example, a gate insulating film GI that can be formed using a semiconductor layer SC that is a polysilicon layer in which a channel and a source / drain are formed, for example, TEOS (TetraEthyl OrthoSilicate), etc., and MoW, for example, The gates G are sequentially stacked, and they constitute a top gate type thin film transistor. In this example, these thin film transistors are p-channel thin film transistors, and are used as the drive control element DR and the switches SW1, SW2, and SW3a to SW3e included in the pixel PX of FIGS.
半導体層ＳＣのうちスイッチＳＷ３ａ及びＳＷ３ｄのドレインに対応した部分は、それぞれ、後述するキャパシタＣ２ａの一方の電極及びキャパシタＣ２ｂの一方の電極として利用する。また、それらの上に位置したゲート絶縁膜ＧＩは、キャパシタＣ２ａ及びＣ２ｂの誘電体層として利用する。 Portions of the semiconductor layer SC corresponding to the drains of the switches SW3a and SW3d are used as one electrode of a capacitor C2a and one electrode of a capacitor C2b, which will be described later. Further, the gate insulating film GI located on them is used as a dielectric layer of the capacitors C2a and C2b.
ゲート絶縁膜ＧＩ上には、図１、図３及び図４に示す走査信号線ＳＬ１及びＳＬ２並びに図４に示す電極Ｅ１がさらに配置されている。走査信号線ＳＬ１及びＳＬ２並びに電極Ｅ１は、ゲートＧと同一の工程で形成可能である。 On the gate insulating film GI, scanning signal lines SL1 and SL2 shown in FIGS. 1, 3, and 4 and an electrode E1 shown in FIG. 4 are further arranged. The scanning signal lines SL1 and SL2 and the electrode E1 can be formed in the same process as the gate G.
走査信号線ＳＬ１及びＳＬ２は、図１に示すように、各々が画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に交互に配列している。これら走査信号線ＳＬ１及びＳＬ２は、走査信号線ドライバＹＤＲに接続されている。走査信号線ＳＬ１の一部は、キャパシタＣ２ａ及びＣ２ｂの各々の他方の電極として利用する。 As shown in FIG. 1, the scanning signal lines SL1 and SL2 each extend in the row direction (X direction) of the pixels PX, and are alternately arranged in the column direction (Y direction) of the pixels PX. These scanning signal lines SL1 and SL2 are connected to the scanning signal line driver YDR. A part of the scanning signal line SL1 is used as the other electrode of each of the capacitors C2a and C2b.
電極Ｅ１は、駆動制御素子ＤＲのゲートＧに接続されている。電極Ｅ１は、後述するキャパシタＣ１の一方の電極として利用する。 The electrode E1 is connected to the gate G of the drive control element DR. The electrode E1 is used as one electrode of a capacitor C1 described later.
ゲート絶縁膜ＧＩ、ゲートＧ、走査信号線ＳＬ１及びＳＬ２、並びに電極Ｅ１は、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。この層間絶縁膜ＩＩのうち電極Ｅ１上の部分は、キャパシタＣ１の誘電体層として利用する。 The gate insulating film GI, the gate G, the scanning signal lines SL1 and SL2, and the electrode E1 are covered with an interlayer insulating film II shown in FIG. The interlayer insulating film II is made of, for example, SiO x formed by a plasma CVD method or the like. A portion of the interlayer insulating film II on the electrode E1 is used as a dielectric layer of the capacitor C1.
層間絶縁膜ＩＩ上には、図２と図４とに示すソース電極ＳＥ及びドレイン電極ＤＥ、図１と図３と図４とに示す映像信号線ＤＬ及び電源線ＰＳＬ、並びに図４に示す電極Ｅ２が配置されている。これらは、同一工程で形成可能であり、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。 On the interlayer insulating film II, the source electrode SE and the drain electrode DE shown in FIGS. 2 and 4, the video signal line DL and the power supply line PSL shown in FIGS. 1, 3 and 4, and the electrode shown in FIG. E2 is arranged. These can be formed in the same process and have, for example, a three-layer structure of Mo / Al / Mo.
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。 The source electrode SE and drain electrode DE are electrically connected to the source and drain of the thin film transistor through contact holes provided in the interlayer insulating film II.
映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。これら映像信号線ＤＬは、映像信号線ドライバＸＤＲに接続されている。 As shown in FIG. 1, each video signal line DL extends in the Y direction and is arranged in the X direction. These video signal lines DL are connected to a video signal line driver XDR.
電源線ＰＳＬは、この例では、図４に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。 In this example, as shown in FIG. 4, the power supply lines PSL each extend in the Y direction and are arranged in the X direction.
電極Ｅ２は、電源線ＰＳＬに接続されている。電極Ｅ２は、キャパシタＣ１の他方の電極として利用する。 The electrode E2 is connected to the power supply line PSL. The electrode E2 is used as the other electrode of the capacitor C1.
ソース電極ＳＥ、ドレイン電極ＤＥ、映像信号線ＤＬ、電源線ＰＳＬ、及び電極Ｅ２は、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。 The source electrode SE, the drain electrode DE, the video signal line DL, the power supply line PSL, and the electrode E2 are covered with the passivation film PS shown in FIG. The passivation film PS is made of, for example, SiN x .
パッシベーション膜ＰＳ上には、図２に示すように、前面電極として、光透過性の第１電極ＰＥが互いから離間して並置されている。各第１電極ＰＥは、画素電極であり、図２及び図３に示すように、パッシベーション膜ＰＳに設けた貫通孔を介して、スイッチＳＷ１のドレイン電極ＤＥに接続されている。 On the passivation film PS, as shown in FIG. 2, light-transmitting first electrodes PE are juxtaposed apart from each other as a front electrode. Each first electrode PE is a pixel electrode, and is connected to the drain electrode DE of the switch SW1 through a through hole provided in the passivation film PS as shown in FIGS.
第１電極ＰＥは、この例では陽極である。第１電極ＰＥの材料としては、例えば、ＩＴＯ（Indium Tin Oxide）のような透明導電性酸化物を使用することができる。 The first electrode PE is an anode in this example. As a material of the first electrode PE, for example, a transparent conductive oxide such as ITO (Indium Tin Oxide) can be used.
パッシベーション膜ＰＳ上には、さらに、図２に示す隔壁絶縁層ＰＩが配置されている。隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、第１電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられていることとする。 A partition insulating layer PI shown in FIG. 2 is further disposed on the passivation film PS. In the partition insulating layer PI, through holes are provided at positions corresponding to the first electrodes PE, or slits are provided at positions corresponding to columns or rows formed by the first electrodes PE. Here, as an example, the partition insulating layer PI is provided with a through hole at a position corresponding to the first electrode PE.
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。 The partition insulating layer PI is, for example, an organic insulating layer. The partition insulating layer PI can be formed using, for example, a photolithography technique.
第１電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。 On the first electrode PE, an organic layer ORG including a light emitting layer is disposed as an active layer. The light emitting layer is, for example, a thin film containing a luminescent organic compound whose emission color is red, green, or blue. The organic layer ORG can further include a hole injection layer, a hole transport layer, a hole blocking layer, an electron transport layer, an electron injection layer, and the like in addition to the light emitting layer.
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、背面電極である第２電極ＣＥで被覆されている。第２電極ＣＥは、画素ＰＸ間で互いに接続された対向電極，すなわち共通電極，であり、この例では光反射性の陰極である。第２電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、第１電極ＰＥ、有機物層ＯＲＧ及び第２電極ＣＥで構成されている。 The partition insulating layer PI and the organic layer ORG are covered with a second electrode CE that is a back electrode. The second electrode CE is a counter electrode connected to each other between the pixels PX, that is, a common electrode, and is a light-reflective cathode in this example. For example, the second electrode CE is electrically connected to an electrode wiring (not shown) formed on the same layer as the video signal line DL through a contact hole provided in the passivation film PS and the partition insulating layer PI. It is connected to the. Each organic EL element OLED includes a first electrode PE, an organic layer ORG, and a second electrode CE.
各画素ＰＸを構成している画素回路は、この例では、図１、図３及び図４に示すように、有機ＥＬ素子ＯＬＥＤと、駆動制御素子ＤＲと、出力制御スイッチＳＷ１と、映像信号供給制御スイッチＳＷ２と、ダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｅと、キャパシタＣ１と、キャパシタＣ２ａ及びＣ２ｂとを含んでいる。上記の通り、この例では、駆動制御素子ＤＲ及びスイッチＳＷ１、ＳＷ２及びＳＷ３ａ乃至ＳＷ３ｅはｐチャネル薄膜トランジスタである。また、この例では、ダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｅは第１スイッチ群ＳＷ３を構成しており、映像信号供給制御スイッチＳＷ２と第１スイッチ群ＳＷ３とは、駆動制御素子ＤＲのドレインと映像信号線ＤＬ、駆動制御素子ＤＲのドレインと駆動制御素子ＤＲのゲートとの接続状態を、それらが互いに接続された第１状態と、それらが互いから遮断された第２状態との間で切り替える第２スイッチ群を構成している。 In this example, the pixel circuit constituting each pixel PX includes an organic EL element OLED, a drive control element DR, an output control switch SW1, and a video signal supply, as shown in FIGS. It includes a control switch SW2, diode connection switches SW3a to SW3e, a capacitor C1, and capacitors C2a and C2b. As described above, in this example, the drive control element DR and the switches SW1, SW2, and SW3a to SW3e are p-channel thin film transistors. In this example, the diode connection switches SW3a to SW3e constitute a first switch group SW3, and the video signal supply control switch SW2 and the first switch group SW3 include the drain of the drive control element DR and the video signal line DL. The second switch group for switching the connection state between the drain of the drive control element DR and the gate of the drive control element DR between the first state in which they are connected to each other and the second state in which they are disconnected from each other Is configured.
駆動制御素子ＤＲと出力制御スイッチＳＷ１と有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、第１電源端子ＮＤ１は高電位電源端子であり、第２電源端子ＮＤ２は低電位電源端子である。 The drive control element DR, the output control switch SW1, and the organic EL element OLED are connected in series in this order between the first power supply terminal ND1 and the second power supply terminal ND2. In this example, the first power supply terminal ND1 is a high potential power supply terminal, and the second power supply terminal ND2 is a low potential power supply terminal.
出力制御スイッチＳＷ１のゲートは、走査信号線ＳＬ１に接続されている。映像信号供給制御スイッチＳＷ２は駆動制御素子ＤＲのドレインと映像信号線ＤＬとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。ダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｅは、駆動制御素子ＤＲのドレインとゲートとの間で、この順に直列に接続されている。ダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｅのゲートは、走査信号線ＳＬ２に接続されている。 The gate of the output control switch SW1 is connected to the scanning signal line SL1. The video signal supply control switch SW2 is connected between the drain of the drive control element DR and the video signal line DL, and the gate thereof is connected to the scanning signal line SL2. The diode connection switches SW3a to SW3e are connected in series in this order between the drain and gate of the drive control element DR. The gates of the diode connection switches SW3a to SW3e are connected to the scanning signal line SL2.
キャパシタＣ１は、駆動制御素子ＤＲのゲートと定電位端子ＮＤ１’との間に接続されている。キャパシタＣ２ａは、走査信号線ＳＬ１とダイオード接続スイッチＳＷ３ａのドレインとの間に接続されている。キャパシタＣ２ｂは、走査信号線ＳＬ１とダイオード接続スイッチＳＷ３ｄのドレインとの間に接続されている。 The capacitor C1 is connected between the gate of the drive control element DR and the constant potential terminal ND1 '. The capacitor C2a is connected between the scanning signal line SL1 and the drain of the diode connection switch SW3a. The capacitor C2b is connected between the scanning signal line SL1 and the drain of the diode connection switch SW3d.
なお、この有機ＥＬ表示装置から第２電極ＣＥや有機物層ＯＲＧを除いた構造がアレイ基板に相当している。 A structure obtained by removing the second electrode CE and the organic layer ORG from the organic EL display device corresponds to an array substrate.
この有機ＥＬ表示装置で画像を表示する場合、例えば、走査信号線ＳＬ１及びＳＬ２の各々を線順次駆動する。そして、或る画素ＰＸに映像信号を書き込む書込期間では、まず、走査信号線ドライバＹＤＲから、先の画素ＰＸが接続された走査信号線ＳＬ１にスイッチＳＷ１を開く（ＯＦＦ）走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続された走査信号線ＳＬ２にスイッチＳＷ２及びＳＷ３ａ乃至ＳＷ３ｅを閉じる（ＯＮ）走査信号を電圧信号として出力する。この状態で、映像信号線ドライバＸＤＲから、先の画素ＰＸが接続された映像信号線ＤＬに映像信号を電流信号として出力し、駆動制御素子ＤＲのゲート−ソース間電圧を、先の映像信号に対応した大きさに設定する。その後、走査信号線ドライバＹＤＲから、先の画素ＰＸが接続された走査信号線ＳＬ２にスイッチＳＷ２及びＳＷ３ａ乃至ＳＷ３ｅを開く（ＯＦＦ）走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続された走査信号線ＳＬ１にスイッチＳＷ１を閉じる（ＯＮ）走査信号を電圧信号として出力する。 When an image is displayed on this organic EL display device, for example, each of the scanning signal lines SL1 and SL2 is line-sequentially driven. In a writing period in which a video signal is written to a certain pixel PX, first, the scanning signal line driver YDR opens (OFF) the switch SW1 to the scanning signal line SL1 to which the previous pixel PX is connected. Subsequently, the switch SW2 and the switches SW3a to SW3e are closed (ON) to the scanning signal line SL2 to which the previous pixel PX is connected, and a scanning signal is output as a voltage signal. In this state, the video signal line driver XDR outputs the video signal as a current signal to the video signal line DL to which the previous pixel PX is connected, and the gate-source voltage of the drive control element DR is converted to the previous video signal. Set to the corresponding size. Thereafter, the scanning signal line driver YDR outputs a scanning signal as a voltage signal that opens (OFF) the switches SW2 and SW3a to SW3e to the scanning signal line SL2 to which the previous pixel PX is connected. Subsequently, the previous pixel PX The switch SW1 is closed (ON) to the connected scanning signal line SL1, and a scanning signal is output as a voltage signal.
スイッチＳＷ１を閉じている（ＯＮ）有効表示期間では、有機ＥＬ素子ＯＬＥＤには、駆動制御素子ＤＲのゲート−ソース間電圧に対応した大きさの駆動電流が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流の大きさに対応した輝度で発光する。 In the effective display period in which the switch SW1 is closed (ON), a drive current having a magnitude corresponding to the gate-source voltage of the drive control element DR flows through the organic EL element OLED. The organic EL element OLED emits light with a luminance corresponding to the magnitude of the drive current.
さて、上記の通り、従来のカレントコピー型回路で複数のダイオード接続スイッチを直列に接続した構造を採用した場合、有機ＥＬ素子を完成するまでの間に、ダイオード接続スイッチなどの静電破壊が生じ易い。ダイオード接続スイッチなどの静電気破壊を生じた画素は、輝点又は滅点として視認される可能性がある。
本発明者は、この現象について詳細に調べた。その結果、以下の事実を見い出した。
As described above, when a structure in which a plurality of diode connection switches are connected in series in a conventional current copy type circuit is employed, electrostatic breakdown such as diode connection switches occurs until the organic EL element is completed. easy. A pixel in which electrostatic breakdown has occurred, such as a diode connection switch, may be visually recognized as a bright spot or a dark spot.
The inventor examined this phenomenon in detail. As a result, we found the following facts.
画素電極を形成してから有機ＥＬ素子を完成するまでの間、薄膜トランジスタの半導体層は対向電極で覆われていない。そのため、半導体層は、例えば、蒸着用の金属マスクをアレイ基板に近づけた場合などにキャパシタを形成し、薄膜トランジスタのソース及びドレインに電位変化を生じさせる。 From the formation of the pixel electrode to the completion of the organic EL element, the semiconductor layer of the thin film transistor is not covered with the counter electrode. Therefore, the semiconductor layer forms a capacitor when a metal mask for vapor deposition is brought close to the array substrate, for example, and causes a potential change in the source and drain of the thin film transistor.
この電位変化は、半導体層のうち、配線などとキャパシタンスが十分に大きなキャパシタを形成しているか或いはキャパシタンスが十分に大きなキャパシタに接続されている部分又はその近傍では大きくはない。電位変化が小さければ、薄膜トランジスタのソース又はドレインとゲートとの間に大きな電圧が加わることはないため、それらの短絡は生じ難い。 This potential change is not large in the semiconductor layer where a capacitor having a sufficiently large capacitance with a wiring or the like is connected, or in the vicinity thereof, connected to a capacitor having a sufficiently large capacitance. If the potential change is small, a large voltage is not applied between the source or drain of the thin film transistor and the gate, so that a short circuit between them is unlikely to occur.
しかしながら、従来のカレントコピー型回路で複数のダイオード接続スイッチを直列に接続しただけでは、これらダイオード接続スイッチの半導体層は、配線などとキャパシタンスが十分に大きなキャパシタを形成せず、また、キャパシタンスが十分に大きなキャパシタに接続されもしない。このため、ダイオード接続スイッチのソース又はドレインとゲートとの間には大きな電圧が加わり、それらの短絡が生じ易かった。 However, if a plurality of diode connection switches are simply connected in series with a conventional current copy circuit, the semiconductor layer of these diode connection switches does not form a capacitor with a sufficiently large capacitance such as wiring, and the capacitance is sufficient. It is not connected to a large capacitor. For this reason, a large voltage is applied between the source or drain of the diode-connected switch and the gate, and short-circuiting easily occurs.
本態様では、ダイオード接続スイッチＳＷ３ａのドレインと走査信号線ＳＬ１との間にキャパシタＣ２ａを接続し、ダイオード接続スイッチＳＷ３ｄのドレインと走査信号線ＳＬ１との間にキャパシタＣ２ｂを接続する。そのため、上述した電位変化を十分に小さくすることができる。したがって、本態様によると、ダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｅのソース又はドレインとゲートとの間に大きな電圧が加わるのを防止することができる。すなわち、ダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｅの静電破壊を生じ難くすることが可能となる。 In this embodiment, the capacitor C2a is connected between the drain of the diode connection switch SW3a and the scanning signal line SL1, and the capacitor C2b is connected between the drain of the diode connection switch SW3d and the scanning signal line SL1. Therefore, the above-described potential change can be sufficiently reduced. Therefore, according to this aspect, it is possible to prevent a large voltage from being applied between the source or drain of the diode connection switches SW3a to SW3e and the gate. That is, it is possible to make the electrostatic breakdown of the diode connection switches SW3a to SW3e difficult to occur.
キャパシタＣ２ａ及びＣ２ｂのキャパシタンスは、例えば、０．０１ｐＦ乃至０．１ｐＦの範囲内とする。キャパシタＣ２ａ及びＣ２ｂのキャパシタンスが小さい場合、上述した効果が十分に得られないことがある。キャパシタＣ２ａ及びＣ２ｂのキャパシタンスが大きい場合、走査信号の鈍りを生じることがある。 The capacitances of the capacitors C2a and C2b are, for example, in the range of 0.01 pF to 0.1 pF. When the capacitances of the capacitors C2a and C2b are small, the above-described effect may not be sufficiently obtained. When the capacitances of the capacitors C2a and C2b are large, the scanning signal may become dull.
本態様では、第１スイッチ群ＳＷ３を５つのダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｅで構成しているが、第１スイッチ群ＳＷ３を構成しているダイオード接続スイッチの数は２以上であれば特に制限はない。また、本態様では、有機ＥＬ表示装置を下面発光型としたが、上面発光型としてもよい。 In this aspect, the first switch group SW3 is composed of five diode connection switches SW3a to SW3e, but there is no particular limitation as long as the number of diode connection switches constituting the first switch group SW3 is two or more. . In this embodiment, the organic EL display device is a bottom emission type, but may be a top emission type.
Ｃ１…キャパシタ、Ｃ２ａ…キャパシタ、Ｃ２ｂ…キャパシタ、ＣＥ…第２電極、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＲ…駆動制御素子、Ｅ１…電極、Ｅ２…電極、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＮＤ１…第１電源端子、ＮＤ１’…定電位端子、ＮＤ２…第２電源端子、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＥ…第１電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷ１…出力制御スイッチ、ＳＷ２…映像信号供給制御スイッチ、ＳＷ３…スイッチ群、ＳＷ３ａ…ダイオード接続スイッチ、ＳＷ３ｂ…ダイオード接続スイッチ、ＳＷ３ｃ…ダイオード接続スイッチ、ＳＷ３ｄ…ダイオード接続スイッチ、ＳＷ３ｅ…ダイオード接続スイッチ、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。 C1 ... capacitor, C2a ... capacitor, C2b ... capacitor, CE ... second electrode, DE ... drain electrode, DL ... video signal line, DR ... drive control element, E1 ... electrode, E2 ... electrode, G ... gate, GI ... gate Insulating film, II ... interlayer insulating film, ND1 ... first power supply terminal, ND1 '... constant potential terminal, ND2 ... second power supply terminal, OLED ... organic EL element, ORG ... organic substance layer, PE ... first electrode, PI ... partition wall Insulating layer, PS ... passivation film, PSL ... power supply line, PX ... pixel, SC ... semiconductor layer, SE ... source electrode, SL1 ... scanning signal line, SL2 ... scanning signal line, SUB ... insulating substrate, SW1 ... output control switch, SW2 ... Video signal supply control switch, SW3 ... Switch group, SW3a ... Diode connection switch, SW3b ... Diode connection switch, SW3c ... Diode connection Switch, SW3d ... diode-connecting switch, SW3e ... diode-connecting switch, UC ... undercoat layer, XDR ... video signal line driver, YDR ... scanning signal line driver.
Claims (1)
制御端子と、第１電源端子に接続された第１端子と、それらの間の電圧に対応した大きさの駆動電流を出力する第２端子とを含んだ駆動制御素子と、
画素電極と、第２電源端子に接続された対向電極と、それらの間に介在した活性層とを含んだ表示素子と、
制御端子が前記第１走査信号線に接続され、前記第２端子と前記画素電極との間に接続された出力制御スイッチと、
制御端子が前記第２走査信号線に接続され、前記第２端子と前記映像信号線との間に接続された映像信号供給制御スイッチと、
各々の制御端子が前記第２走査信号線に接続され、前記第２端子と前記制御端子との間で直列に接続された複数のダイオード接続スイッチと、
前記駆動制御素子の制御端子と定電位端子との間に接続された第１キャパシタと、
前記第１走査信号線と前記複数のダイオード接続スイッチ同士を接続している接続点との間に接続され、０．０１ｐＦ乃至０．１ｐＦのキャパシタンスを有している第２キャパシタと
を含み、或る画素に映像信号を書き込む書込期間では、前記出力制御スイッチを開く走査信号を前記第１走査信号線に供給し、続いて、前記映像信号供給制御スイッチ及び前記複数のダイオード接続スイッチを閉じる走査信号を前記第２走査信号線に供給し、この状態で前記映像信号線に映像信号を供給し、その後、前記映像信号供給制御スイッチ及び前記複数のダイオード接続スイッチを開く走査信号を前記第２走査信号線に供給し、続いて、前記出力制御スイッチを閉じる走査信号を前記第１走査信号線に供給するように構成されたことを特徴とする表示装置。 An insulating substrate, a plurality of pixels arranged thereon, a plurality of first and second scanning signal lines arranged along a row formed by the plurality of pixels, and a column formed by the plurality of pixels A plurality of arranged video signal lines, and each of the plurality of pixels includes:
A drive control element including a control terminal, a first terminal connected to the first power supply terminal, and a second terminal for outputting a drive current having a magnitude corresponding to a voltage between them;
A display element including a pixel electrode, a counter electrode connected to the second power supply terminal, and an active layer interposed therebetween,
An output control switch having a control terminal connected to the first scanning signal line and connected between the second terminal and the pixel electrode;
A video signal supply control switch having a control terminal connected to the second scanning signal line and connected between the second terminal and the video signal line;
A plurality of diode-connected switches each connected to the second scanning signal line, and connected in series between the second terminal and the control terminal;
A first capacitor connected between a control terminal and a constant potential terminal of the drive control element ;
The first is connected between a connection point which the scanning signal line and connecting the plurality of diode-connected switches together, seen including a second capacitor having a capacitance of 0.01pF to 0.1 pF, In a writing period in which a video signal is written to a certain pixel, a scanning signal for opening the output control switch is supplied to the first scanning signal line, and then the video signal supply control switch and the plurality of diode connection switches are closed. A scanning signal is supplied to the second scanning signal line. In this state, a video signal is supplied to the video signal line, and then a scanning signal for opening the video signal supply control switch and the plurality of diode connection switches is supplied to the second scanning signal line. display is supplied to the scanning signal lines, subsequently, characterized in that a scanning signal for closing the output control switch arranged to supply to the first scanning signal line Location.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005105096A JP4945087B2 (en) | 2005-03-31 | 2005-03-31 | Display device |
| US11/389,074 US7355220B2 (en) | 2005-03-31 | 2006-03-27 | Array substrate |
| TW095110972A TWI339379B (en) | 2005-03-31 | 2006-03-29 | Array substrate |
| KR1020060028778A KR100719008B1 (en) | 2005-03-31 | 2006-03-30 | Array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005105096A JP4945087B2 (en) | 2005-03-31 | 2005-03-31 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006284941A JP2006284941A (en) | 2006-10-19 |
| JP4945087B2 true JP4945087B2 (en) | 2012-06-06 |
Family
ID=37406939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005105096A Active JP4945087B2 (en) | 2005-03-31 | 2005-03-31 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4945087B2 (en) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4603233B2 (en) * | 2001-08-29 | 2010-12-22 | 日本電気株式会社 | Current load element drive circuit |
| JP3956347B2 (en) * | 2002-02-26 | 2007-08-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Display device |
| JP4588300B2 (en) * | 2002-06-05 | 2010-11-24 | 株式会社半導体エネルギー研究所 | Semiconductor devices, electronic equipment |
| JP3783064B2 (en) * | 2003-01-22 | 2006-06-07 | 東芝松下ディスプレイテクノロジー株式会社 | Organic EL display and active matrix substrate |
| JP2004341200A (en) * | 2003-05-15 | 2004-12-02 | Toshiba Matsushita Display Technology Co Ltd | Active matrix type display device |
| JP4550372B2 (en) * | 2003-05-16 | 2010-09-22 | 東芝モバイルディスプレイ株式会社 | Active matrix display device |
| JP2004233526A (en) * | 2003-01-29 | 2004-08-19 | Mitsubishi Electric Corp | Liquid crystal display device |
| JP2004361942A (en) * | 2003-05-14 | 2004-12-24 | Toshiba Matsushita Display Technology Co Ltd | Active matrix type display device and its driving method |
| JP2004341351A (en) * | 2003-05-16 | 2004-12-02 | Toshiba Matsushita Display Technology Co Ltd | Active matrix type display device |
| JP2005062725A (en) * | 2003-08-20 | 2005-03-10 | Toshiba Matsushita Display Technology Co Ltd | Display device |
| JP2006065284A (en) * | 2004-07-26 | 2006-03-09 | Seiko Epson Corp | Light-emitting device and electronic apparatus |
-
2005
- 2005-03-31 JP JP2005105096A patent/JP4945087B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006284941A (en) | 2006-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109315049B (en) | Display device and electronic apparatus | |
| US7482187B2 (en) | Display and method of manufacturing the same | |
| JP2010085695A (en) | Active matrix display | |
| JP2007316511A (en) | Active matrix type display device | |
| US20150162393A1 (en) | Organic light emitting diode display, and fabricating and inspecting methods thereof | |
| KR100712152B1 (en) | Display, array substrate and method of driving display | |
| JP2009181014A (en) | Active matrix type display device | |
| JP2006284915A (en) | Display device and array substrate | |
| JP4703363B2 (en) | Organic EL display device | |
| KR100719008B1 (en) | Array substrate | |
| US7639215B2 (en) | El display having a blanking period, scanning period including precharge operation, and display period | |
| JP4945087B2 (en) | Display device | |
| JP2006284942A (en) | Display device and array substrate | |
| JP2007003792A (en) | Display apparatus and array substrate | |
| US20060221010A1 (en) | Display, array substrate, and method of driving display | |
| JP2007042443A (en) | Indicating device | |
| JP2007010872A (en) | Display device and array substrate | |
| KR100853346B1 (en) | Display and method of manufacturing the same | |
| JP2006309179A (en) | Display, array substrate, and method of driving display | |
| JP2007010993A (en) | Display device, array substrate, and driving method of display device | |
| JP2008124073A (en) | Organic electroluminescence element, and organic electroluminescence display | |
| JP2007010873A (en) | Display apparatus and method for manufacturing the same | |
| JP5216345B2 (en) | Active matrix display device | |
| JP2006284943A (en) | Display device, array substrate, and driving method of display device | |
| JP2009026506A (en) | Organic el display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120305 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4945087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |