JP2010224111A - Organic el display - Google Patents
Organic el display Download PDFInfo
- Publication number
- JP2010224111A JP2010224111A JP2009069837A JP2009069837A JP2010224111A JP 2010224111 A JP2010224111 A JP 2010224111A JP 2009069837 A JP2009069837 A JP 2009069837A JP 2009069837 A JP2009069837 A JP 2009069837A JP 2010224111 A JP2010224111 A JP 2010224111A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- light emitting
- light
- subpixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010408 film Substances 0.000 claims abstract description 191
- 239000010409 thin film Substances 0.000 claims abstract description 29
- 239000003086 colorant Substances 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 38
- 239000000463 material Substances 0.000 description 32
- 238000000034 method Methods 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005525 hole transport Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Abstract
Description
本発明は、有機発光素子から構成される画素を複数有する表示装置に関する。 The present invention relates to a display device having a plurality of pixels composed of organic light emitting elements.
フラットパネルディスプレイには、それ自体が発光する自発光型と外光やバックライトを用いる非発光型がある。 There are two types of flat panel displays: a self-luminous type that emits light itself and a non-luminous type that uses external light or a backlight.
有機ELディスプレイパネルは、非発光型の液晶ディスプレイパネルとは異なり、自発光であるため、高コントラスト、高視野角という特徴を持つフラットパネルディスプレイである。 Unlike a non-light-emitting liquid crystal display panel, the organic EL display panel is a flat panel display having features of high contrast and high viewing angle because it is self-luminous.
そして、有機ELディスプレイは、有機EL素子を画素として、これを多数マトリクス状に配置して構成される。有機EL素子の駆動方法としては、パッシブ駆動とアクティブ駆動があるが、アクティブ駆動の方が高精細、高速応答のパネルを実現する上で好ましい。 The organic EL display is configured by arranging a large number of organic EL elements as pixels and arranging them in a matrix. There are two types of driving methods for the organic EL element, passive driving and active driving. Active driving is preferable for realizing a panel with high definition and high-speed response.
また、有機ELディスプレイ素子や、液晶ディスプレイ素子などのフラットパネルディスプレイに使われるTFTは、各画素の動作を制御するスイッチングトランジスタ及び画素を駆動させる駆動用TFTから構成されている。 A TFT used in a flat panel display such as an organic EL display element or a liquid crystal display element is composed of a switching transistor for controlling the operation of each pixel and a driving TFT for driving the pixel.
このような表示装置には、各色を発光する各副画素の効率が各色の有機発光材料の色ごとに異なるため、従来から、異なる電流値を各発光素子に供給しないといけないという課題があった。 In such a display device, since the efficiency of each sub-pixel that emits each color is different for each color of the organic light-emitting material of each color, there has been a problem that a different current value must be supplied to each light-emitting element. .
上記課題を解決するための手段としては、特許文献1や特許文献2が知られている。 As means for solving the above problems, Patent Document 1 and Patent Document 2 are known.
特許文献1は、駆動用薄膜トランジスタのサイズW/LをRGB副画素の効率に合わせて作り分ける構成である。なお、前記Wは駆動用薄膜トランジスタにおけるゲート幅のことであり、前記Lは駆動用薄膜トランジスタのゲート長である。 Patent Document 1 has a configuration in which the size W / L of the driving thin film transistor is separately made in accordance with the efficiency of the RGB sub-pixels. The W is the gate width of the driving thin film transistor, and the L is the gate length of the driving thin film transistor.
しかしながら、特許文献1の方法では、効率が低い材料である副画素の場合、W/Lを大きくする必要がある。さらに、効率だけを考慮すると、Wを5倍以上も大きくしないといけない場合もある。 However, in the method of Patent Document 1, it is necessary to increase W / L in the case of a subpixel that is a material with low efficiency. Furthermore, if only efficiency is taken into consideration, W may have to be increased by 5 times or more.
そのため、シリコン層とゲートメタル層のレイアウト面積が大きくなり、低温ポリシリコン薄膜トランジスタにおける高精細化の妨げになるだけでなく、ボトムエミッション構造では、開口率の低下につながる。 For this reason, the layout area of the silicon layer and the gate metal layer is increased, which not only prevents high definition in the low-temperature polysilicon thin film transistor, but also reduces the aperture ratio in the bottom emission structure.
一方、特許文献2は、RGBの各副画素にそれぞれ異なる電源電圧をRGB副画素の効率に合わせて印加するという方法である。 On the other hand, Patent Document 2 is a method in which different power supply voltages are applied to RGB subpixels in accordance with the efficiency of the RGB subpixels.
しかしながら、特許文献2の方法では、RGBの各副画素にそれぞれ異なる電源電圧を印加するように回路を変更しなければいけないので、回路構成が複雑になるという課題がある。 However, the method of Patent Document 2 has a problem that the circuit configuration becomes complicated because the circuit must be changed so that different power supply voltages are applied to the RGB sub-pixels.
そこで、本発明は、有機ELの開口率の低下の課題、あるいは回路が複雑になる課題を解決しつつ、有機ELのホワイトバランスを容易に調整することができる表示装置を提供する。 Therefore, the present invention provides a display device that can easily adjust the white balance of an organic EL while solving the problem of a decrease in the aperture ratio of the organic EL or the problem of complicated circuitry.
上記課題を解決するために、本発明は、発光素子と前記発光素子に電流を供給する薄膜トランジスタとを含み、前記発光素子が互いに異なる色を発光する副画素を3つ以上有する発光装置であって、前記3つ以上の副画素のうち、少なくとも1つの副画素の薄膜トランジスタのゲート絶縁膜の容量が、他の副画素の薄膜トランジスタのゲート絶縁膜の容量と異なっていることを特徴とする発光装置を提供するものである。 In order to solve the above-described problems, the present invention is a light-emitting device that includes a light-emitting element and a thin-film transistor that supplies current to the light-emitting element, and the light-emitting element includes three or more subpixels that emit different colors. A light emitting device characterized in that a capacity of a gate insulating film of a thin film transistor of at least one subpixel among the three or more subpixels is different from a capacity of a gate insulating film of a thin film transistor of another subpixel. It is to provide.
本発明によれば、有機ELの開口率を低下させずに、回路構成も複雑にすることなく、有機ELのホワイトバランスを制御することができる。 According to the present invention, it is possible to control the white balance of the organic EL without reducing the aperture ratio of the organic EL and without complicating the circuit configuration.
本発明の表示装置は、有機ELのホワイトバランスを回路構成や設計を変更することなく、かつ容易に制御することができる表示装置である。 The display device of the present invention is a display device that can easily control the white balance of the organic EL without changing the circuit configuration or design.
以下、図面を用いて本発明に係る表示装置について具体的に説明する。 Hereinafter, the display device according to the present invention will be specifically described with reference to the drawings.
図1は本発明をEL表示装置18に応用した例を示す図であり、EL素子に電流を供給するEL駆動用TFTを記載した平面図である。
FIG. 1 is a view showing an example in which the present invention is applied to an
図1には、各表示副画素が赤色13R、緑色13G及び青色13Bを発光する場合であって、各表示副画素に配置された駆動用TFTのソース14及びドレイン15を備えた低温ポリシリコン層の活性層17と、ゲート16の層を示している。
FIG. 1 shows a case where each display subpixel emits red 13R, green 13G, and blue 13B, and includes a low-temperature polysilicon layer provided with a
ここで、副画素と画素の関係を説明すると、3つ以上の副画素の発光素子が互いに異なる色を発光する副画素の集まりを画素という。即ち、図1では、副画素赤色13R、緑色13G及び青色13Bの集まりが画素である。 Here, the relationship between subpixels will be described. A group of subpixels in which light emitting elements of three or more subpixels emit different colors is referred to as a pixel. That is, in FIG. 1, a collection of sub-pixels red 13R, green 13G, and blue 13B is a pixel.
なお、本発明をEL表示装置に応用した例は、図1のEL表示装置に限定されるわけではない。 An example in which the present invention is applied to an EL display device is not limited to the EL display device of FIG.
図2は本発明を例えば、図1のようなEL表示装置に応用した例を示す図であり、EL表示装置の表示副画素の各レイヤのレイアウトを表す平面図である。 FIG. 2 is a diagram showing an example in which the present invention is applied to, for example, an EL display device as shown in FIG. 1, and is a plan view showing a layout of each layer of display subpixels of the EL display device.
図2に示すEL表示装置には、複数の走査ライン10が図2の左右方向に、また複数の信号ライン11が図2の上下方向に走っており、それらの走査ライン10と信号ライン11は互いに交差している。
In the EL display device shown in FIG. 2, a plurality of
さらに、図2について説明すると、図2の12は、電源供給ライン12である。そして、図2の20〜22は、駆動用TFTのチャネル20、駆動用TFTのソース21、駆動用TFTのドレイン22である。
Further, referring to FIG. 2,
図3は本発明を例えば、図1のようなEL表示装置に応用したときのEL表示装置の副画素の等価回路図である。ここで、図3の33は、電流を流すことによって発光する有機EL素子33である。
FIG. 3 is an equivalent circuit diagram of the sub-pixel of the EL display device when the present invention is applied to, for example, the EL display device as shown in FIG. Here,
図3には、走査ライン10、信号ライン11に接続された有機EL素子33に電流を供給し有機EL素子33を駆動する有機EL素子駆動用TFT32と、このEL素子駆動用TFT32のドレインに陽極が接続された有機EL素子33が形成されている。
FIG. 3 shows an organic EL element driving TFT 32 for driving the
なお、駆動用TFT32と有機EL素子33の接続については、駆動用TFT32から有機EL素子33に電流を供給できれば、上記接続でなくても良い。
The connection between the driving
また、図1に示すEL表示装置には、各色の表示副画素13R、13G、13Bが図3のような回路としてマトリクス状に配置されている。
Further, in the EL display device shown in FIG. 1,
図4は図2のEL表示装置における駆動用TFTのゲート絶縁膜のA−A’の断面23を示す図である。以下に、図4に示す駆動用TFTのゲート絶縁膜周辺の断面図について説明する。
FIG. 4 is a diagram showing an A-A ′
基板401上には、基板401からの不純物の拡散を防止する、下地層402が成膜されている。基板401の材料としては、例えば、ガラス等が用いられ、下地層402の材料としては、例えば、窒化シリコン等が用いられる。
Over the
なお、下地層402の成膜は、プラズマCVD法で成膜しても良いし、スパッタ膜でも良い。また、これらの成膜方法に限ったものではない。
Note that the
下地層402上には、シリコン層403が成膜されている。シリコン層403の材料としては、例えば、a−Si等が用いられる。なお、シリコン層403の成膜は、プラズマCVD法で成膜しても良いし、スパッタ膜でも良い。また、これらの成膜方法に限ったものではない。
A
さらに、シリコン層403は、例えば、エキシマレーザー等を用いて結晶化させることにより、p−Siの膜を形成している。
Furthermore, the
シリコン層403上には、ゲート絶縁膜404が成膜されている。なお、ゲート絶縁膜404は、駆動用TFTのチャネルに接している。
A
ゲート絶縁膜404上には、ゲートメタル405が形成されている。なお、ゲートメタル405の形成は、例えば、スパッタ法等で行われ、その後、パターニングされ、エッチングされる。
A
ゲートメタル405上には、層間絶縁膜406が成膜されている。なお、層間絶縁膜406の成膜は、例えば、プラズマCVD法等で行われる。
An interlayer insulating
層間絶縁膜406上には、配線メタル407が形成されている。なお、配線メタル407の形成は、例えば、スパッタ法等で行われ、その後、パターニングされ、エッチングされる。
A
配線メタル407上には、平坦化を行うために平坦化絶縁膜408が成膜されている。平坦化絶縁膜408の材料としては、平坦化しやすい塗布性の材料が用いられ、例えば、シリコン酸化物もしくはアクリルを主成分とした透明な材料等が用いられるが、これに限らない。
A
平坦化絶縁膜408上には、アノード409が成膜されている。アノード409の材料としては、例えば、ITO(Indium Tin Oxide)というインジウムとスズを主成分とした酸化物等が用いられるが、ITOに限ったものではない。
An anode 409 is formed over the
なお、アノード409の成膜は、例えば、スパッタ法等で行われ、その後、パターニングされ、エッチングされる。図4の上方に光を取り出すトップエミッション構造をとる場合は、アノード409の下に例えば、銀やアルミ等を主成分とした反射メタルを設けてもよい。 The anode 409 is formed by, for example, a sputtering method, and then patterned and etched. In the case of adopting a top emission structure in which light is extracted upward in FIG. 4, for example, a reflective metal mainly composed of silver or aluminum may be provided under the anode 409.
アノード409上には、バンク410が形成されている。バンク410の材料としては、例えば、ポリイミドやアクリルが骨格となる高分子材料等が好ましい。
A
バンク410上には、ホール輸送層411が形成されている。なお、ホール輸送層411の形成は、例えば、真空蒸着法等で行われる。
A
ホール輸送層411上には、発光層412が形成されている。なお、発光層412の形成は、RGB副画素ごとに、例えば、真空蒸着法等で行われる。
A
発光層412上には、電子注入層413が形成されている。なお、電子注入層413の形成は、例えば、真空蒸着法等で行われる。
On the
電子注入層413上には、カソード414が形成されている。カソード414の材料としては、ボトムエミッション構造では、例えば、AlやAl合金等が用いられる。
A
また、トップエミッション構造では、例えば、膜厚が薄いAlやAgや光透過性のあるITOや、それらの組み合わせ等が用いられる。 In the top emission structure, for example, thin Al, Ag, light-transmitting ITO, or a combination thereof is used.
次に、本発明の特徴を述べると、本発明は、発光素子と前記発光素子に電流を供給する薄膜トランジスタとを含み、前記発光素子が互いに異なる色を発光する副画素を3つ以上有する発光装置である。 Next, the characteristics of the present invention will be described. The present invention includes a light emitting device that includes a light emitting element and a thin film transistor that supplies current to the light emitting element, and the light emitting element has three or more subpixels that emit different colors. It is.
さらに、前記3つ以上の副画素のうち、少なくとも1つの副画素の薄膜トランジスタのゲート絶縁膜の容量が、他の副画素の薄膜トランジスタのゲート絶縁膜の容量と異なることを特徴とする。 Further, the capacitance of the gate insulating film of the thin film transistor of at least one subpixel among the three or more subpixels is different from the capacitance of the gate insulating film of the thin film transistor of the other subpixel.
そして、前記発光装置が有する前記3つ以上の副画素は、3つであるのが好適であり、また、前記発光装置は前記3つの副画素を構成要素とする画素を、複数有するのが好適である。 The three or more sub-pixels included in the light-emitting device are preferably three, and the light-emitting device preferably includes a plurality of pixels including the three sub-pixels as constituent elements. It is.
本発明では、3つの副画素RGBを用い、各副画素に接続する駆動用TFTのゲート絶縁膜を上記のとおり設計するために、少なくとも1つの副画素の駆動用TFTのゲート絶縁膜の膜厚を、他の副画素の駆動用TFTのゲート絶縁膜の膜厚と異なる厚さにする。 In the present invention, the thickness of the gate insulating film of the driving TFT of at least one subpixel is used in order to design the gate insulating film of the driving TFT connected to each subpixel as described above using three subpixels RGB. Is different from the thickness of the gate insulating film of the driving TFT of the other subpixel.
また、RGBの各副画素に接続する駆動用TFTのゲート絶縁膜を上記のとおり設計するために、少なくとも1つの副画素の駆動用TFTのゲート絶縁膜の誘電率を、他の副画素の駆動用TFTのゲート絶縁膜の誘電率と異なる値にする。 In addition, in order to design the gate insulating film of the driving TFT connected to each RGB sub-pixel as described above, the dielectric constant of the gate insulating film of the driving TFT of at least one sub-pixel is set to drive other sub-pixels. The value is different from the dielectric constant of the gate insulating film of the TFT for use.
ここで、図4を用いて、ゲート絶縁膜404の成膜について説明すると、従来は、p−Siの膜を形成後にp−Siをパターニングして、エッチングすることでアイランドを形成してからゲート絶縁膜404を成膜していた。
Here, the formation of the
しかし、本発明では、発光装置が有するRGBの各副画素の駆動用TFTのうち、少なくとも1つの副画素の駆動用TFTのゲート絶縁膜404の膜厚を、他の副画素の駆動用TFTのゲート絶縁膜404の膜厚と異なる厚さに作り分ける。
However, in the present invention, among the driving TFTs of the RGB subpixels included in the light-emitting device, the thickness of the
よって、シリコン膜403とゲート絶縁膜404を連続して成膜してからシリコン層403とゲート絶縁膜404をシリコン層403用のマスクでパターニングした後に、エッチングすることが望ましい。
Therefore, it is desirable that the
なお、RGBのうち、1つの副画素の駆動用TFTのゲート絶縁膜の膜厚のみを他の副画素の駆動用TFTのゲート絶縁膜の膜厚と異なる厚さにすれば、RGBの各副画素の駆動用TFTのゲート絶縁膜の膜厚を全て異なる厚さにするよりもプロセスが少なくて済む。 If only the thickness of the gate insulating film of the driving TFT of one sub-pixel is different from the thickness of the gate insulating film of the driving TFT of the other sub-pixel, the sub-pixels of RGB The number of processes is less than when the gate insulating film thicknesses of the pixel driving TFTs are all different.
上記のように、RGBのうち、少なくとも1つの副画素の駆動用TFTのゲート絶縁膜の膜厚を、他の副画素の駆動用TFTのゲート絶縁膜の膜厚と異なる厚さに作り分ける際の断面の一例が図5である。 As described above, when the thickness of the gate insulating film of the driving TFT of at least one subpixel is made different from the thickness of the gate insulating film of the driving TFT of the other subpixel as described above. An example of the cross section is shown in FIG.
また、このように作り分ける方法としては、例えば、ゲート絶縁膜の膜厚が最も厚く設計されたゲート絶縁膜を、膜厚の薄いゲート絶縁膜となる副画素のマスクでパターニングしてエッチングすることで駆動用TFTのゲート絶縁膜の膜厚を作り分ける方法もある。 In addition, as a method for creating the gate insulating film in this way, for example, a gate insulating film designed to have the largest thickness of the gate insulating film is patterned and etched with a mask of a sub-pixel that becomes a thin gate insulating film. There is also a method in which the thickness of the gate insulating film of the driving TFT is made differently.
この方法で駆動用TFTのゲート絶縁膜を作製したときのゲート絶縁膜の断面図が図6である。 FIG. 6 is a cross-sectional view of the gate insulating film when the gate insulating film of the driving TFT is manufactured by this method.
以降では、発光装置が有するRGBの各副画素の駆動用TFTのうち、少なくとも1つの副画素の駆動用TFTのゲート絶縁膜を他の副画素の駆動用TFTのゲート絶縁膜とは別に作り分ける本発明の好適な実施形態を示す。 Hereinafter, among the driving TFTs of the RGB subpixels of the light emitting device, the gate insulating film of the driving TFT of at least one subpixel is formed separately from the gate insulating film of the driving TFT of the other subpixel. 1 shows a preferred embodiment of the present invention.
なお、RGBの各副画素の駆動用TFTのゲート絶縁膜をそれぞれ「赤色副画素のゲート絶縁膜」「緑色副画素のゲート絶縁膜」「青色副画素のゲート絶縁膜」ということもある。 The gate insulating films of the driving TFTs of the RGB subpixels may be referred to as “red subpixel gate insulating film”, “green subpixel gate insulating film”, and “blue subpixel gate insulating film”, respectively.
(第1の実施形態)
第1の実施形態は、RGBのうち、少なくとも1つの副画素の駆動用TFTのゲート絶縁膜の膜厚を、他の副画素の駆動用TFTのゲート絶縁膜の膜厚と異なる厚さにすることによって、CIE D65にホワイトバランスを合わせる方法である。
(First embodiment)
In the first embodiment, the thickness of the gate insulating film of the driving TFT of at least one subpixel of RGB is different from the thickness of the gate insulating film of the driving TFT of another subpixel. This is a method of adjusting white balance to CIE D65.
第1の実施形態においては、RGBの各表示副画素に配置する発光材料の発光効率(それぞれを「赤色の発光効率」「緑色の発光効率」「青色の発光効率」ということもある)を緑色の発光効率>赤色の発光効率>青色の発光効率とするが、この発光効率に限らない。 In the first embodiment, the light emission efficiency of the light emitting material disposed in each of the RGB display subpixels (which may be referred to as “red light emission efficiency”, “green light emission efficiency”, and “blue light emission efficiency”) is green. Luminous efficiency> red luminous efficiency> blue luminous efficiency, but is not limited to this luminous efficiency.
ここでは、緑色の発光効率Egと、赤色の発光効率Erと、青色の発光効率Ebの比がEg:Er:Eb=20(cd/A):10(cd/A):3.5(cd/A)の場合について説明するが、この発光効率の比でなくても良い。 Here, the ratio of the green luminous efficiency E g , the red luminous efficiency Er and the blue luminous efficiency E b is E g : E r : E b = 20 (cd / A): 10 (cd / A) : 3.5 (cd / A) will be described, but the ratio of the luminous efficiency is not necessarily required.
(第1の例)
まず、第1の実施形態の一態様として、RGBの各副画素に配置する発光材料の発光効率のみを考慮し、RGBの各副画素のゲート絶縁膜の膜厚を異なる厚さにすることによって、CIE D65にホワイトバランスを合わせる場合を示す。
(First example)
First, as one aspect of the first embodiment, by considering only the light emission efficiency of the luminescent material disposed in each RGB sub-pixel, the thickness of the gate insulating film of each RGB sub-pixel is set to a different thickness. The case where white balance is adjusted to CIE D65 is shown.
RGBの各副画素のゲート絶縁膜の設計値は、発光効率の逆数に比例する。よって、RGBの各副画素に配置する発光材料の発光効率が高くなるほど、RGBの各副画素のゲート絶縁膜の膜厚を厚くし、前記ゲート絶縁膜の容量を小さくする。 The design value of the gate insulating film of each RGB sub-pixel is proportional to the reciprocal of the light emission efficiency. Therefore, as the luminous efficiency of the light emitting material disposed in each RGB sub-pixel increases, the thickness of the gate insulating film of each RGB sub-pixel is increased and the capacitance of the gate insulating film is reduced.
このことから、Eg:Er:Eb=20:10:3.5の場合、緑色副画素のゲート絶縁膜の膜厚、赤色副画素のゲート絶縁膜の膜厚、青色副画素のゲート絶縁膜の膜厚の比は、2.9:1.4:1となる。 From this, when E g : E r : E b = 20: 10: 3.5, the thickness of the gate insulating film of the green subpixel, the thickness of the gate insulating film of the red subpixel, and the gate of the blue subpixel The ratio of the insulating film thickness is 2.9: 1.4: 1.
また、このとき、上記膜厚比から、RGBの各副画素のゲート絶縁膜の容量は、青色副画素のゲート絶縁膜の容量>赤色副画素のゲート絶縁膜の容量>緑色副画素のゲート絶縁膜の容量、となる。 At this time, from the film thickness ratio, the capacitance of the gate insulating film of each of the RGB sub-pixels is as follows: the capacitance of the gate insulating film of the blue sub-pixel> the capacitance of the gate insulating film of the red sub-pixel> the gate insulation of the green sub-pixel. The capacity of the film.
なお、発光層の発光材料によっては、発光効率が最も高い色、例えば、緑色と、発光効率が次に高い色、例えば、赤色副画素のゲート絶縁膜の膜厚が同じであって、発光効率が最も低い色、例えば、青色副画素のゲート絶縁膜の膜厚だけが薄くても良い。 Depending on the light emitting material of the light emitting layer, the color with the highest light emission efficiency, for example, green, and the color with the next highest light emission efficiency, for example, the gate insulating film thickness of the red subpixel are the same. However, only the thickness of the gate insulating film of the blue subpixel may be thin.
さらに、発光効率が最も低い色、例えば、青色と、発光効率が次に低い色、例えば、赤色副画素のゲート絶縁膜の膜厚が同じであって、発光効率が最も高い色、例えば、緑色副画素のゲート絶縁膜の膜厚だけが厚くても、効果が得られる。 Furthermore, the color with the lowest light emission efficiency, for example, blue, and the color with the next lowest light emission efficiency, for example, the same color as the gate insulating film of the red subpixel, and the color with the highest light emission efficiency, for example, green Even if only the gate insulating film of the sub-pixel is thick, the effect can be obtained.
RGBの各副画素に配置する発光材料の色度を考慮しなくても良い場合には、RGBの各副画素のゲート絶縁膜を上記の設計値にすることにより、CIE D65にホワイトバランスを合わせることができる。 When it is not necessary to consider the chromaticity of the light-emitting material disposed in each RGB subpixel, the white balance is adjusted to CIE D65 by setting the gate insulating film of each RGB subpixel to the above design value. be able to.
(第2の例)
次に、第1の実施形態の他の一態様として、RGBの各副画素に配置する発光材料の発光効率及び色度を考慮し、RGBの各副画素のゲート絶縁膜の膜厚を異なる厚さにすることによって、CIE D65にホワイトバランスを合わせる場合を示す。
(Second example)
Next, as another aspect of the first embodiment, in consideration of the light emission efficiency and chromaticity of the light emitting material disposed in each RGB subpixel, the thickness of the gate insulating film of each RGB subpixel is set to a different thickness. The case where white balance is adjusted to CIE D65 will be shown.
ここでは、RGBの各副画素に配置する発光材料の色度をそれぞれR(0.67,0.33)、G(0.29,0.72)、B(0.14,0.09)とするが、この色度に限定されるわけではない。 Here, the chromaticities of the light emitting materials arranged in the RGB sub-pixels are R (0.67, 0.33), G (0.29, 0.72), and B (0.14, 0.09), respectively. However, the chromaticity is not limited to this.
CIE D65にホワイトバランスを合わせようとすると、各色を発光する有機EL素子に供給する電流値の比はIr:Ig:Ib=17:21:23となる。なお、Rの電流量をIr、Gの電流量をIg、Bの電流量をIbとする。 When the white balance is adjusted to CIE D65, the ratio of the current values supplied to the organic EL elements that emit light of each color is I r : I g : I b = 17: 21: 23. Note that the current amount of R is I r , the current amount of G is I g , and the current amount of B is I b .
そして、CIE D65にホワイトバランスを合わせるように調整すると、例えば、赤色副画素のゲート絶縁膜の膜厚を135nmとした場合、緑色副画素のゲート絶縁膜の膜厚は110nm、青色副画素のゲート絶縁膜の膜厚は100nmとなる。 When the white balance is adjusted to CIE D65, for example, when the thickness of the gate insulating film of the red subpixel is 135 nm, the thickness of the gate insulating film of the green subpixel is 110 nm, and the gate of the blue subpixel The thickness of the insulating film is 100 nm.
上記膜厚値で、RGBの各副画素の駆動用TFTのゲート絶縁膜近傍の断面図を図示したのが図5である。 FIG. 5 shows a cross-sectional view of the vicinity of the gate insulating film of the driving TFT of each of the RGB sub-pixels with the above film thickness values.
また、上記膜厚値で設計すると、RGBの各副画素のゲート絶縁膜の容量は、青色副画素のゲート絶縁膜の容量>緑色副画素のゲート絶縁膜の容量>赤色副画素のゲート絶縁膜の容量、となる。 Further, when designed with the above film thickness values, the capacitance of the gate insulating film of each RGB sub-pixel is: the capacitance of the gate insulating film of the blue sub-pixel> the capacitance of the gate insulating film of the green sub-pixel> the gate insulating film of the red sub-pixel. Capacity.
ただし、CIE D65にホワイトバランスを合わせることができれば、RGBの各副画素のゲート絶縁膜の膜厚は、上記膜厚値でなくても良い。 However, as long as the white balance can be adjusted to CIE D65, the film thickness of the gate insulating film of each RGB sub-pixel may not be the above-described film thickness value.
なお、発光効率は材料によって異なるため、上記膜厚の順番は材料によって入れ替わることがある。また、RGBのうち、1つの副画素の駆動用TFTのゲート絶縁膜の膜厚のみが、他の副画素の駆動用TFTのゲート絶縁膜の膜厚と異なることもある。 Note that since the luminous efficiency varies depending on the material, the order of the film thickness may be changed depending on the material. Further, among RGB, only the thickness of the gate insulating film of the driving TFT of one subpixel may be different from the thickness of the gate insulating film of the driving TFT of another subpixel.
上記膜厚値の場合、プロセスの増加を考えると、緑色副画素のゲート絶縁膜の膜厚と青色副画素のゲート絶縁膜の膜厚はほぼ同じとして、二種類の膜厚でRGBの各副画素のゲート絶縁膜を作る方が、上記RGB材料の効率の面で好ましい。 In the case of the above film thickness values, considering the increase in the process, the thickness of the gate insulating film of the green subpixel and the thickness of the gate insulating film of the blue subpixel are almost the same, and each of the RGB subpixels has two types of film thicknesses. Making the gate insulating film of the pixel is preferable in terms of the efficiency of the RGB material.
(第2の実施形態)
次に、RGBのうち、少なくとも1つの副画素の駆動用TFTのゲート絶縁膜を他の副画素の駆動用TFTのゲート絶縁膜とは別に作り分ける本発明の他の好適な実施形態である第2の実施形態を示す。
(Second Embodiment)
Next, in RGB, another preferred embodiment of the present invention in which the gate insulating film of the driving TFT of at least one subpixel is separately formed from the gate insulating film of the driving TFT of the other subpixel among RGB. 2 shows an embodiment.
第2の実施形態は、RGB全ての副画素の駆動用TFTのゲート絶縁膜の膜厚を発光する色ごとに変えずに、CIE D65にホワイトバランスを合わせる方法である。 The second embodiment is a method of adjusting white balance to CIE D65 without changing the film thickness of the gate insulating film of the driving TFTs of all RGB sub-pixels for each color to be emitted.
正確には、RGBのうち、少なくとも1つの副画素の駆動用TFTのゲート絶縁膜の誘電率を、他の副画素の駆動用TFTのゲート絶縁膜の誘電率と異なる値にすることによって、CIE D65にホワイトバランスを合わせる方法である。 To be exact, by making the dielectric constant of the gate insulating film of the driving TFT of at least one subpixel of RGB different from the dielectric constant of the gate insulating film of the driving TFT of the other subpixel, CIE This is a method for adjusting white balance to D65.
第1の実施形態よりはプロセスが煩雑化するが、駆動用TFTのゲート絶縁膜の物理的な膜厚を薄くすることによる駆動用TFTのゲート絶縁膜のリーク不良が生じにくくなる。 Although the process is more complicated than in the first embodiment, a leak failure of the gate insulating film of the driving TFT is less likely to occur by reducing the physical film thickness of the gate insulating film of the driving TFT.
第2の実施形態においては、RGBの各表示副画素に配置する発光材料の発光効率は第1の実施形態と同じとするが、第1の実施形態と同じ発光効率に限定されるわけではない。 In the second embodiment, the light emission efficiency of the light emitting material disposed in each RGB display subpixel is the same as that of the first embodiment, but is not limited to the same light emission efficiency as that of the first embodiment. .
(第1の例)
まず、第2の実施形態の一態様として、RGBの各副画素に配置する発光材料の発光効率のみを考慮し、RGBの各副画素のゲート絶縁膜の誘電率を異なる値にすることによって、CIE D65にホワイトバランスを合わせる場合を示す。
(First example)
First, as one aspect of the second embodiment, considering only the luminous efficiency of the luminescent material arranged in each RGB sub-pixel, the dielectric constant of the gate insulating film of each RGB sub-pixel is set to a different value, The case where white balance is adjusted to CIE D65 is shown.
前述のとおり、RGBの各副画素のゲート絶縁膜の設計値は、発光効率の逆数に比例する。よって、RGBの各副画素に配置する発光材料の発光効率が高くなるほど、RGBの各副画素のゲート絶縁膜の誘電率を小さくし、前記ゲート絶縁膜の容量も小さくする。 As described above, the design value of the gate insulating film of each RGB sub-pixel is proportional to the reciprocal of the light emission efficiency. Therefore, the higher the luminous efficiency of the light emitting material arranged in each RGB subpixel, the smaller the dielectric constant of the gate insulating film of each RGB subpixel and the smaller the capacitance of the gate insulating film.
このことから、Eg:Er:Eb=20:10:3.5の場合、RGBの各副画素のゲート絶縁膜の誘電率は、青色副画素のゲート絶縁膜の誘電率>赤色副画素のゲート絶縁膜の誘電率>緑色副画素のゲート絶縁膜の誘電率、となる。 From this, when E g : E r : E b = 20: 10: 3.5, the dielectric constant of the gate insulating film of each RGB subpixel is such that the dielectric constant of the gate insulating film of the blue subpixel> the red subpixel. The dielectric constant of the gate insulating film of the pixel> the dielectric constant of the gate insulating film of the green subpixel.
このとき、上記誘電率の関係から、RGBの各副画素のゲート絶縁膜の容量は、青色副画素のゲート絶縁膜の容量>赤色副画素のゲート絶縁膜の容量>緑色副画素のゲート絶縁膜の容量、となる。 At this time, due to the above dielectric constant, the capacitance of the gate insulating film of each of the RGB sub-pixels is: the capacitance of the gate insulating film of the blue sub-pixel> the capacitance of the gate insulating film of the red sub-pixel> the gate insulating film of the green sub-pixel. Capacity.
なお、発光層の発光材料によっては、発光効率が最も高い色、例えば、緑色と、発光効率が次に高い色、例えば、赤色副画素のゲート絶縁膜の誘電率が同じであって、発光効率が最も低い色、例えば、青色副画素のゲート絶縁膜の誘電率だけが高くても良い。 Depending on the light-emitting material of the light-emitting layer, the color with the highest light emission efficiency, for example, green, and the color with the next highest light emission efficiency, for example, the dielectric constant of the gate insulating film of the red subpixel may be the same. May be the lowest color, for example, only the dielectric constant of the gate insulating film of the blue subpixel.
さらに、発光効率が最も低い色、例えば、青色と、発光効率が次に低い色、例えば、赤色副画素のゲート絶縁膜の誘電率が同じであって、発光効率が最も高い色、例えば、緑色副画素のゲート絶縁膜の誘電率だけが低くても、効果が得られる。 Furthermore, the color with the lowest light emission efficiency, for example, blue, and the color with the next lowest light emission efficiency, for example, the color having the same dielectric constant of the gate insulating film of the red subpixel and the highest light emission efficiency, for example, green Even if only the dielectric constant of the gate insulating film of the subpixel is low, the effect can be obtained.
RGBの各副画素に配置する発光材料の色度を考慮しなくても良い場合には、RGBの各副画素のゲート絶縁膜を上記の設計値にすることにより、CIE D65にホワイトバランスを合わせることができる。 When it is not necessary to consider the chromaticity of the light-emitting material disposed in each RGB subpixel, the white balance is adjusted to CIE D65 by setting the gate insulating film of each RGB subpixel to the above design value. be able to.
(第2の例)
次に、第2の実施形態の他の一態様として、RGBの各副画素に配置する発光材料の発光効率及び色度を考慮し、RGBの各副画素のゲート絶縁膜の誘電率を異なる値にすることによって、CIE D65にホワイトバランスを合わせる場合を示す。
(Second example)
Next, as another aspect of the second embodiment, considering the luminous efficiency and chromaticity of the light emitting material disposed in each RGB subpixel, the dielectric constant of the gate insulating film of each RGB subpixel is set to a different value. This shows a case where white balance is adjusted to CIE D65.
ここでは、RGBの各副画素に配置する発光材料の色度をそれぞれR(0.67,0.33)、G(0.29,0.72)、B(0.14,0.09)とするが、この色度に限定されるわけではない。 Here, the chromaticities of the light emitting materials arranged in the RGB sub-pixels are R (0.67, 0.33), G (0.29, 0.72), and B (0.14, 0.09), respectively. However, the chromaticity is not limited to this.
CIE D65にホワイトバランスを合わせようとすると、各色を発光する有機EL素子に供給する電流値の比はIr:Ig:Ib=17:21:23となる。なお、Rの電流量をIr、Gの電流量をIg、Bの電流量をIbとする。 When the white balance is adjusted to CIE D65, the ratio of the current values supplied to the organic EL elements that emit light of each color is I r : I g : I b = 17: 21: 23. Note that the current amount of R is I r , the current amount of G is I g , and the current amount of B is I b .
そして、CIE D65にホワイトバランスを合わせるように調整すると、例えば、赤色副画素のゲート絶縁膜の膜厚をSiO2=100nmとした場合は、緑色副画素のゲート絶縁膜の膜厚をSiO2=60nm、SiN=40nmとする。 Then, when adjusting the white balance to CIE D65, for example, when the film thickness of the gate insulating film of the red subpixel is SiO 2 = 100 nm, the film thickness of the gate insulating film of the green subpixel is SiO 2 = 60 nm and SiN = 40 nm.
このとき、青色副画素のゲート絶縁膜の膜厚をSiO2=40nm、SiN=60nmとすることでほぼ上記RGBの電流値を得られる。 At this time, by setting the film thickness of the gate insulating film of the blue subpixel to SiO 2 = 40 nm and SiN = 60 nm, the above RGB current values can be obtained.
上記膜厚値で、RGBの各副画素の駆動用TFTのゲート絶縁膜近傍の断面図を図示したのが図7である。ここでの駆動用TFTのゲート絶縁膜の誘電率はSiO2を4.1、SiNを7.0とした。 FIG. 7 shows a cross-sectional view of the vicinity of the gate insulating film of the driving TFT of each of the RGB sub-pixels with the film thickness value. Here, the dielectric constant of the gate insulating film of the driving TFT is 4.1 for SiO 2 and 7.0 for SiN.
誘電率が上記のとおり異なるSiO2とSiNを、上記膜厚値で積層することにより、RGBの各副画素のゲート絶縁膜の誘電率は、青色副画素のゲート絶縁膜の誘電率>緑色副画素のゲート絶縁膜の誘電率>赤色副画素のゲート絶縁膜の誘電率、となる。 By laminating SiO 2 and SiN having different dielectric constants as described above at the above film thickness values, the dielectric constant of the gate insulating film of each RGB sub-pixel is such that the dielectric constant of the gate insulating film of the blue sub-pixel> the green sub-pixel. Dielectric constant of the gate insulating film of the pixel> dielectric constant of the gate insulating film of the red subpixel.
また、このとき、RGBの各副画素のゲート絶縁膜の容量は、青色副画素のゲート絶縁膜の容量>緑色副画素のゲート絶縁膜の容量>赤色副画素のゲート絶縁膜の容量、となる。 Further, at this time, the capacitance of the gate insulating film of each of the RGB sub-pixels becomes the capacitance of the gate insulating film of the blue sub-pixel> the capacitance of the gate insulating film of the green sub-pixel> the capacitance of the gate insulating film of the red sub-pixel. .
なお、RGBの各副画素のゲート絶縁膜の誘電率は、赤色副画素のゲート絶縁膜の誘電率を基準として、緑色及び青色副画素のゲート絶縁膜の誘電率を決定した。 Note that the dielectric constant of the gate insulating film of each of the RGB subpixels was determined based on the dielectric constant of the gate insulating film of the red subpixel.
即ち、緑色及び青色副画素のゲート絶縁膜については、赤色副画素のゲート絶縁膜の誘電率を基準として、誘電率が異なるSiO2とSiNを積層し、これらの膜厚を変えることにより、決定したが、この方法に限らない。 That is, the gate insulating films of the green and blue sub-pixels are determined by stacking SiO 2 and SiN having different dielectric constants based on the dielectric constant of the gate insulating film of the red sub-pixel and changing the film thicknesses thereof. However, it is not limited to this method.
そして、SiNの膜厚を変えたときのRGBの各副画素のゲート絶縁膜の容量比を表した図が図8である。 FIG. 8 shows the capacitance ratio of the gate insulating film of each RGB subpixel when the film thickness of SiN is changed.
ただし、CIE D65にホワイトバランスを合わせることができれば、SiO2及びSiNの膜厚、SiO2及びSiNの誘電率は、上記値でなくても良い。 However, if it is possible to adjust the white balance to CIE D65, SiO 2 and SiN having a thickness of, SiO 2 and the dielectric constant of the SiN may not be the value.
なお、発光効率は材料によって異なるため、上記誘電率の順番は材料によって入れ替わることがある。また、RGBのうち、1つの副画素の駆動用TFTのゲート絶縁膜の誘電率のみが、他の副画素の駆動用TFTのゲート絶縁膜の誘電率と異なることもある。 Note that since the luminous efficiency varies depending on the material, the order of the dielectric constants may be changed depending on the material. In addition, among RGB, only the dielectric constant of the gate insulating film of the driving TFT of one subpixel may be different from the dielectric constant of the gate insulating film of the driving TFT of another subpixel.
なお、このときのゲート絶縁膜について説明すると、シリコン窒化物膜は欠陥密度が多くシリコン界面と接しているとTFT特性を悪化させるので好ましくない。ゆえに、図7のように、シリコン酸化物膜の上にシリコン窒化膜がある積層構成が好ましい。 The gate insulating film at this time will be described. Since the silicon nitride film has a large defect density and is in contact with the silicon interface, the TFT characteristics are deteriorated, which is not preferable. Therefore, as shown in FIG. 7, a laminated structure in which a silicon nitride film is provided on a silicon oxide film is preferable.
以上から、本発明の実施形態について述べると、RGBの各副画素のゲート絶縁膜を各色の発光効率に応じて設計することにより、EL駆動電源の電流値を色ごとに調整して供給する必要がない。それらの各電圧を調整するとなると、回路構成が複雑になる。 From the above, the embodiment of the present invention will be described. It is necessary to adjust the current value of the EL drive power supply for each color by designing the gate insulating film of each RGB sub-pixel according to the light emission efficiency of each color. There is no. When these voltages are adjusted, the circuit configuration becomes complicated.
また、RGBの副画素のうち、少なくとも1つの副画素のゲート絶縁膜の膜厚または誘電率をその表示副画素に配置された発光素子の発光材料の発光効率に応じて他の副画素のゲート絶縁膜の膜厚または誘電率と異なる値にしている。 In addition, among the RGB subpixels, the gate insulating film thickness or dielectric constant of at least one subpixel is set according to the light emission efficiency of the light emitting material of the light emitting element arranged in the display subpixel. The value is different from the film thickness or dielectric constant of the insulating film.
こうすることにより、駆動電源からの電圧を色ごとに変えることによる回路構成の複雑化を防ぐことができる。 By doing so, it is possible to prevent the circuit configuration from becoming complicated by changing the voltage from the drive power supply for each color.
その上、シリコン層とゲートメタル層のレイアウト面積を大きくしなくてよいため、開口率の低下を防ぐことができる。さらに、低温ポリシリコンTFTでは、高精細化を実現できる。 In addition, since it is not necessary to increase the layout area of the silicon layer and the gate metal layer, a decrease in the aperture ratio can be prevented. Further, high definition can be realized in the low temperature polysilicon TFT.
なお、本発明の実施形態では、駆動用TFTのゲート絶縁膜の膜厚、誘電率のどちらか一方を色ごとに変えた実施形態を示したが、駆動用TFTのゲート絶縁膜の膜厚、誘電率の両方を色ごとに変えても良い。 In the embodiment of the present invention, an embodiment in which either the film thickness of the gate insulating film of the driving TFT or the dielectric constant is changed for each color is shown. However, the film thickness of the gate insulating film of the driving TFT, You may change both dielectric constants for every color.
また、本発明の実施形態として、同じ色の表示画素が上下方向に並んだストライプ構造にもとづいて説明したが、本発明はそれに限定されるものではなく、デルタ配列等においても同様の効果が得られる。 Further, the embodiment of the present invention has been described based on a stripe structure in which display pixels of the same color are arranged in the vertical direction. However, the present invention is not limited thereto, and the same effect can be obtained in a delta arrangement or the like. It is done.
なお、本発明の実施形態におけるEL素子駆動用TFTとしては、ゲートメタルがゲート絶縁膜を介してシリコン層の上方に設けられたトップゲート構造を備えた場合を説明した。 As the EL element driving TFT in the embodiment of the present invention, the case where the gate metal is provided with the top gate structure provided above the silicon layer through the gate insulating film has been described.
しかしながら、本発明はゲートメタルがゲート絶縁膜の下方に設けられたいわゆるボトムゲート構造を備えた場合にも同様な効果が得られる。 However, the present invention can provide the same effect when a so-called bottom gate structure in which the gate metal is provided below the gate insulating film is provided.
さらに、本発明をEL表示装置に応用したときのRGB副画素の等価回路は図3の回路に限定するものではない。 Furthermore, the equivalent circuit of RGB subpixels when the present invention is applied to an EL display device is not limited to the circuit of FIG.
他に自発光素子に電流を供給する期間を制御するスイッチング用薄膜トランジスタや各薄膜トランジスタの閾値電圧を補正するための薄膜トランジスタを含んでいても良い。 In addition, a switching thin film transistor for controlling a period during which a current is supplied to the self light emitting element and a thin film transistor for correcting a threshold voltage of each thin film transistor may be included.
また、スイッチング用薄膜トランジスタの場合、ゲート絶縁膜は必要なオン抵抗以下に設定されていればよく、表示画素によって異なっていても、同じでも本発明の効果に影響しない。 In the case of a switching thin film transistor, the gate insulating film only needs to be set to a required on-resistance or lower, and even if it differs depending on the display pixel, the effect of the present invention is not affected.
10 走査ライン
11 信号ライン
12 電源供給ライン
13R 赤色の表示副画素
13G 緑色の表示副画素
13B 青色の表示副画素
14 ソース
15 ドレイン
16 ゲート
17 活性層
18 EL表示装置
20 チャネル
21 ソース
22 ドレイン
23 A−A’の断面
30 スイッチング用TFT
31 容量
32 駆動用TFT
33 有機EL素子
34 GND
401 基板
402 下地層
403 シリコン層
404 ゲート絶縁膜
405 ゲートメタル
406 層間絶縁膜
407 配線メタル
408 平坦化絶縁膜
409 アノード
410 バンク
411 ホール輸送層
412 発光層
413 電子輸送層
414 カソード
51R 赤色の表示副画素の断面図
51G 緑色の表示副画素の断面図
51B 青色の表示副画素の断面図
61R 赤色の表示副画素の断面図
61G 緑色の表示副画素の断面図
61B 青色の表示副画素の断面図
71R 赤色の表示副画素の断面図
71G 緑色の表示副画素の断面図
71B 青色の表示副画素の断面図
72 シリコン酸化膜ゲート絶縁膜
73 シリコン窒化膜ゲート絶縁膜
10
31
33
401
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009069837A JP2010224111A (en) | 2009-03-23 | 2009-03-23 | Organic el display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009069837A JP2010224111A (en) | 2009-03-23 | 2009-03-23 | Organic el display |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010224111A true JP2010224111A (en) | 2010-10-07 |
Family
ID=43041386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009069837A Withdrawn JP2010224111A (en) | 2009-03-23 | 2009-03-23 | Organic el display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010224111A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015037327A1 (en) * | 2013-09-12 | 2015-03-19 | ソニー株式会社 | Display apparatus, manufacturing method therefor, and electronic device |
-
2009
- 2009-03-23 JP JP2009069837A patent/JP2010224111A/en not_active Withdrawn
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015037327A1 (en) * | 2013-09-12 | 2015-03-19 | ソニー株式会社 | Display apparatus, manufacturing method therefor, and electronic device |
US9640599B2 (en) | 2013-09-12 | 2017-05-02 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
US10026796B2 (en) | 2013-09-12 | 2018-07-17 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
US10103212B2 (en) | 2013-09-12 | 2018-10-16 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
US10121841B2 (en) | 2013-09-12 | 2018-11-06 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
US10147779B2 (en) | 2013-09-12 | 2018-12-04 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
US10312314B2 (en) | 2013-09-12 | 2019-06-04 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
CN109994077A (en) * | 2013-09-12 | 2019-07-09 | 索尼公司 | Display device, the method and electronic equipment for manufacturing display device |
US10615237B2 (en) | 2013-09-12 | 2020-04-07 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
US10615238B2 (en) | 2013-09-12 | 2020-04-07 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
CN109994077B (en) * | 2013-09-12 | 2021-02-02 | 索尼公司 | Display device, method of manufacturing display device, and electronic apparatus |
US11004924B2 (en) | 2013-09-12 | 2021-05-11 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
US11233109B2 (en) | 2013-09-12 | 2022-01-25 | Sony Group Corporation | Display device, method of manufacturing the same, and electronic apparatus |
US11569325B2 (en) | 2013-09-12 | 2023-01-31 | Sony Group Corporation | Display device, method of manufacturing the same, and electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102302362B1 (en) | Thin Film Transistor Substrate And Display Using The Same | |
JP4443179B2 (en) | Organic EL panel | |
CN109904337B (en) | Organic light emitting diode display | |
US8963137B2 (en) | Organic light-emitting display device and method of fabricating the same | |
JP4775863B2 (en) | Organic EL display device and manufacturing method thereof | |
JP4488709B2 (en) | Organic EL panel | |
US10700154B2 (en) | Display device and method of manufacturing display device | |
KR102334953B1 (en) | Display Device And Method For Driving Of The Same | |
JP6516236B2 (en) | Electro-optical device | |
KR102346544B1 (en) | Thin Film Transistor Substrate And Display Using The Same | |
US10790344B2 (en) | Display device and method for manufacturing the same | |
CN111326673B (en) | Display device | |
KR20110015757A (en) | Organic light emitting display device and method for fabricating the same | |
TW201639213A (en) | Organic light emitting diode display | |
US9704925B2 (en) | EL display device | |
US20210296407A1 (en) | Organic light emitting diode display device | |
JP2015069757A (en) | Organic el display device | |
KR20080058540A (en) | The organic light emitting device | |
US8710508B2 (en) | Organic light emitting diode display device and method of fabricating the same | |
JP6603831B1 (en) | Organic EL display device and method of manufacturing organic EL display device | |
KR20140079120A (en) | Organic Light Emitting Diode Display And Method For Manufacturing The Same | |
KR20210018591A (en) | Display device | |
JP2007115622A (en) | Organic electroluminescent display device | |
KR20070031707A (en) | Organic Electro Luminescence Display Device | |
JP2010224111A (en) | Organic el display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120605 |