JP2007110152A - Thin film semiconductor epitaxial substrate and manufacturing method thereof - Google Patents
Thin film semiconductor epitaxial substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP2007110152A JP2007110152A JP2006337932A JP2006337932A JP2007110152A JP 2007110152 A JP2007110152 A JP 2007110152A JP 2006337932 A JP2006337932 A JP 2006337932A JP 2006337932 A JP2006337932 A JP 2006337932A JP 2007110152 A JP2007110152 A JP 2007110152A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film semiconductor
- semiconductor epitaxial
- epitaxial substrate
- collector layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
Description
本発明は、ヘテロ接合バイポーラトランジスタ(HBT)の製造に好適な薄膜半導体エピタキシャル基板およびその製造方法に関する。 The present invention relates to a thin film semiconductor epitaxial substrate suitable for manufacturing a heterojunction bipolar transistor (HBT) and a method for manufacturing the same.
マイクロ波帯以上の周波数領域で使用する半導体素子として、最近におけるMOCVD等の優れた結晶成長技術を用いて高性能のヘテロ接合バイポーラトランジスタ(HBT)が製造されている。HBTはエミッタ層にベース層よりもバンドギャップの大きい物質を用いてエミッタ−ベース接合をヘテロ接合とし、正孔がベース層からエミッタ層に流れ込むときのエネルギー障壁をホモ接合のバイポーラトランジスタにくらべて高くし、正孔のエミッタへの流入が抑えられるようにしてエミッタ注入効率を高めるように構成されたものである。 High performance heterojunction bipolar transistors (HBTs) have recently been manufactured using excellent crystal growth techniques such as MOCVD as semiconductor elements used in the frequency region above the microwave band. The HBT uses a material having a band gap larger than that of the base layer for the emitter layer to make the emitter-base junction a heterojunction, and has a higher energy barrier when holes flow from the base layer to the emitter layer, compared to a homojunction bipolar transistor. In addition, the emitter injection efficiency is increased by suppressing the inflow of holes into the emitter.
上述の如く構成されている従来のHBTの電流増幅機構は基本的には従来のホモ接合のバイポーラトランジスタと同一である。したがって、電流増幅率を改善するためにはベース領域で電子がホールと再結合する確率を小さくすることが必要であり、このため、従来にあっては、例えば、エミッタ層及びベース層に組成勾配をもつAlGaAsを用いて電子を加速するための電界が生じるようにしておき、ベース領域の電子の流れを従来型の電子の濃度勾配に起因する拡散による流れとAlGaAs結晶中に作りつけた電界による電子の走行による流れとの相乗効果で加速し、電子のベース領域での走行時間を短縮し、ベース領域で電子がホールと再結合する確率を小さくするようにした構成が公知である。その他、特許文献1、2には、結晶性を改善するための構成が開示されている。
The conventional HBT current amplification mechanism configured as described above is basically the same as a conventional homojunction bipolar transistor. Therefore, in order to improve the current amplification factor, it is necessary to reduce the probability that electrons recombine with holes in the base region. For this reason, conventionally, for example, a composition gradient in the emitter layer and the base layer is required. An electric field for accelerating electrons is generated by using AlGaAs with a base, and the flow of electrons in the base region is caused by diffusion caused by the concentration gradient of conventional electrons and the electric field created in the AlGaAs crystal. A configuration is known that accelerates by a synergistic effect with the flow of electrons traveling, shortens the traveling time of electrons in the base region, and reduces the probability that electrons recombine with holes in the base region. In addition,
このほか、HBTの電流増幅率を向上させるためエミッタ層やベース層の結晶性あるいはその界面を改善することが試みられてきたが、コレクタ層あるいはサブコレクタ層の結晶性と電流増幅率との間の関係はこれまであまり良く調べられていなかった。
しかし、最近になって、コレクタ層とコレクタ電極との間の接触抵抗を低減させるためにこれらの間に設けられる高電導率を有する薄膜層であるサブコレクタ層のキャリア濃度が電流増幅率に大きく影響していることが判ってきた。半導体デバイスの設計を行う上ではサブコレクタ層のキャリア濃度を自由に設定できることが望まれるが、そのキャリア濃度が電流増幅率に大きな影響を与えるとデバイスの設計の自由度に大きな制約が与えられることとなり、所望の特性のデバイスの設計を複雑にすると言う問題が生じる。 However, recently, in order to reduce the contact resistance between the collector layer and the collector electrode, the carrier concentration of the sub-collector layer, which is a thin film layer having a high conductivity provided between them, has a large current gain. It turns out that it is influencing. In designing a semiconductor device, it is desirable that the carrier concentration of the subcollector layer can be set freely. However, if the carrier concentration has a large effect on the current amplification factor, the degree of freedom in device design is severely restricted. Thus, there arises a problem that the design of a device having desired characteristics is complicated.
本発明の目的は、従来技術における上述の問題点を解決することができるようにした、薄膜半導体エピタキシャル基板及びその製造方法を提供することにある。 An object of the present invention is to provide a thin-film semiconductor epitaxial substrate and a method for manufacturing the same, which can solve the above-mentioned problems in the prior art.
本発明の目的は、また、サブコレクタ層のキャリア濃度による電流増幅率への影響を抑えることができるようにした薄膜半導体エピタキシャル基板及びその製造方法を提供することにある。 Another object of the present invention is to provide a thin film semiconductor epitaxial substrate and a method for manufacturing the same, which can suppress the influence on the current amplification factor due to the carrier concentration of the subcollector layer.
本発明の目的は、さらに、信頼性の高い半導体デバイスの製作を可能にする薄膜半導体エピタキシャル基板及びその製造方法を提供することにある。 It is another object of the present invention to provide a thin-film semiconductor epitaxial substrate and a method for manufacturing the same, which make it possible to manufacture a highly reliable semiconductor device.
上記課題を解決するため、本発明では、基板上にサブコレクタ層、コレクタ層、ベース層、及びエミッタ層を気相成長させてHBT製造用の薄膜半導体エピタキシャル基板を製造する場合において、サブコレクタ層及びコレクタ層から成る層部分の少なくとも一部にホウ素(B)を添加する工程を含むようにしたものである。したがって、上述の如くして製造された薄膜半導体エピタキシャル基板にあっては、サブコレクタ層もしくはコレクタ層の少なくとも一部に、或いはサブコレクタ層とコレクタ層との境界面付近等にホウ素(B)が添加された状態となる。 In order to solve the above problems, in the present invention, when a sub-collector layer, a collector layer, a base layer, and an emitter layer are grown on a substrate by vapor phase growth, a sub-collector layer is manufactured. And a step of adding boron (B) to at least a part of the layer portion comprising the collector layer. Therefore, in the thin film semiconductor epitaxial substrate manufactured as described above, boron (B) is present in at least a part of the subcollector layer or the collector layer or in the vicinity of the interface between the subcollector layer and the collector layer. It will be in the added state.
このように、サブコレクタ層及びコレクタ層から成る層部分のの少なくとも一部にホウ素(B)が添加されていると、サブコレクタ層を高濃度にドーピングした場合にこのサブコレクタ層中で生成される複合結晶欠陥がベース層中やエミッタ層中に伝播するのが抑制される。この結果、サブコレクタ層中で生成される複合結晶欠陥がベース層中やエミッタ層中で再結合中心となってベース電流を増大させ電流増幅率を低下させることを有効に防止できる。したがって、サブコレクタ層を高濃度にドーピングした場合であっても電流増幅率への影響を抑え、電流増幅率の低下を防止することができ、同時に半導体デバイスの信頼性を高めることができる。 Thus, when boron (B) is added to at least a part of the layer portion composed of the sub-collector layer and the collector layer, it is generated in this sub-collector layer when the sub-collector layer is highly doped. Propagation of complex crystal defects in the base layer and the emitter layer is suppressed. As a result, it is possible to effectively prevent a complex crystal defect generated in the subcollector layer from becoming a recombination center in the base layer or the emitter layer and increasing the base current and decreasing the current amplification factor. Therefore, even when the subcollector layer is doped at a high concentration, it is possible to suppress the influence on the current amplification factor, to prevent a decrease in the current amplification factor, and to improve the reliability of the semiconductor device at the same time.
請求項1の発明によれば、基板上に、サブコレクタ層、コレクタ層、ベース層及びエミッタ層を有するAlGaAs系のHBT機能層が薄膜半導体エピタキシャル層として形成されている薄膜半導体エピタキシャル基板において、前記サブコレクタ層と前記コレクタ層とから成る層部分の少なくとも一部にホウ素(B)が添加されていることを特徴とする薄膜半導体エピタキシャル基板が提案される。 According to the first aspect of the present invention, in the thin film semiconductor epitaxial substrate, an AlGaAs-based HBT functional layer having a subcollector layer, a collector layer, a base layer and an emitter layer is formed on the substrate as a thin film semiconductor epitaxial layer. A thin film semiconductor epitaxial substrate is proposed in which boron (B) is added to at least a part of a layer portion composed of a subcollector layer and the collector layer.
請求項2の発明によれば、基板上に、サブコレクタ層、コレクタ層、ベース層及びエミッタ層を有するInGaP系のHBT機能層が薄膜半導体エピタキシャル層として形成されている薄膜半導体エピタキシャル基板において、前記サブコレクタ層と前記コレクタ層とから成る層部分の少なくとも一部にホウ素(B)が添加されていることを特徴とする薄膜半導体エピタキシャル基板が提案される。 According to a second aspect of the present invention, in the thin film semiconductor epitaxial substrate, on the substrate, an InGaP-based HBT functional layer having a subcollector layer, a collector layer, a base layer and an emitter layer is formed as a thin film semiconductor epitaxial layer. A thin film semiconductor epitaxial substrate is proposed in which boron (B) is added to at least a part of a layer portion composed of a subcollector layer and the collector layer.
請求項3の発明によれば、請求項1又は2記載の発明において、前記サブコレクタ層がGaAs層である薄膜半導体エピタキシャル基板が提案される。 According to a third aspect of the present invention, there is proposed a thin film semiconductor epitaxial substrate according to the first or second aspect, wherein the subcollector layer is a GaAs layer.
請求項4の発明によれば、請求項1又は2記載の発明において、前記サブコレクタ層と前記コレクタ層とから成る層部分の少なくとも一部の層の全面にホウ素(B)が添加されている薄膜半導体エピタキシャル基板が提案される。 According to a fourth aspect of the invention, in the first or second aspect of the invention, boron (B) is added to the entire surface of at least a part of the layer portion composed of the sub-collector layer and the collector layer. A thin film semiconductor epitaxial substrate is proposed.
請求項5の発明によれば、基板上に、サブコレクタ層、コレクタ層、ベース層及びエミッタ層を有するAlGaAs系のHBT機能層を薄膜半導体エピタキシャル層として形成して薄膜半導体エピタキシャル基板を製造するための方法において、前記サブコレクタ層と前記コレクタ層とから成る層部分の少なくとも一部にホウ素(B)を添加する工程を含むことを特徴とする薄膜半導体エピタキシャル基板の製造方法が提案される。 According to the fifth aspect of the present invention, an AlGaAs-based HBT functional layer having a subcollector layer, a collector layer, a base layer, and an emitter layer is formed on a substrate as a thin film semiconductor epitaxial layer to manufacture a thin film semiconductor epitaxial substrate. In this method, there is proposed a method for manufacturing a thin film semiconductor epitaxial substrate including a step of adding boron (B) to at least a part of a layer portion composed of the subcollector layer and the collector layer.
請求項6の発明によれば、基板上に、サブコレクタ層、コレクタ層、ベース層及びエミッタ層を有するInGaP系のHBT機能層を薄膜半導体エピタキシャル層として形成して薄膜半導体エピタキシャル基板を製造するための方法において、前記サブコレクタ層と前記コレクタ層とから成る層部分の少なくとも一部にホウ素(B)を添加する工程を含むことを特徴とする薄膜半導体エピタキシャル基板の製造方法が提案される。 According to the sixth aspect of the present invention, a thin film semiconductor epitaxial substrate is manufactured by forming an InGaP-based HBT functional layer having a subcollector layer, a collector layer, a base layer and an emitter layer as a thin film semiconductor epitaxial layer on the substrate. In this method, there is proposed a method for manufacturing a thin film semiconductor epitaxial substrate including a step of adding boron (B) to at least a part of a layer portion composed of the subcollector layer and the collector layer.
請求項7の発明によれば、請求項5又は6の発明において、前記サブコレクタ層がGaAs層である薄膜半導体エピタキシャル基板の製造方法が提案される。 According to the invention of claim 7, in the invention of claim 5 or 6, a method of manufacturing a thin film semiconductor epitaxial substrate in which the subcollector layer is a GaAs layer is proposed.
本発明によれば、上述の如く、基板上にサブコレクタ層、コレクタ層、ベース層、及びエミッタ層を気相成長させてHBT製造用の薄膜半導体エピタキシャル基板を製造する場合において、サブコレクタ層及びコレクタ層から成る層部分の少なくとも一部にホウ素(B)を添加する工程を含むようにしたので、上述の如くして製造された薄膜半導体エピタキシャル基板にあっては、サブコレクタ層もしくはコレクタ層の少なくとも一部に、或いはサブコレクタ層とコレクタ層との境界面付近等にホウ素(B)が添加された状態となり、サブコレクタ層を高濃度にドーピングした場合にこのサブコレクタ層中で生成される複合結晶欠陥がベース層中やエミッタ層中に伝播するのが抑制される。この結果、サブコレクタ層中で生成される複合結晶欠陥がベース層中やエミッタ層中で再結合中心となってベース電流を増大させ電流増幅率を低下させることを有効に防止できる。したがって、サブコレクタ層を高濃度にドーピングした場合であっても電流増幅率への影響を抑え、電流増幅率の低下を防止することができ、同時に半導体デバイスの信頼性を高めることができる。 According to the present invention, as described above, when a sub-collector layer, a collector layer, a base layer, and an emitter layer are vapor-phase grown on a substrate to manufacture a thin-film semiconductor epitaxial substrate for HBT manufacturing, Since the step of adding boron (B) to at least a part of the layer portion made of the collector layer is included, in the thin film semiconductor epitaxial substrate manufactured as described above, the subcollector layer or collector layer Boron (B) is added at least partially or near the boundary between the sub-collector layer and the collector layer, and is generated in this sub-collector layer when the sub-collector layer is highly doped. Propagation of complex crystal defects in the base layer and the emitter layer is suppressed. As a result, it is possible to effectively prevent a complex crystal defect generated in the subcollector layer from becoming a recombination center in the base layer or the emitter layer and increasing the base current and decreasing the current amplification factor. Therefore, even when the subcollector layer is doped at a high concentration, it is possible to suppress the influence on the current amplification factor, to prevent a decrease in the current amplification factor, and to improve the reliability of the semiconductor device at the same time.
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。 Hereinafter, an example of an embodiment of the present invention will be described in detail with reference to the drawings.
図1は、本発明の方法によって製造されたHBT用薄膜半導体エピタキシャル基板の一例を模式的に示す層構造図である。薄膜半導体エピタキシャル基板1はGaAs系HBTの製造に用いるためのものであり、以下、本発明の実施の形態の一例として示した薄膜半導体エピタキシャル基板1について説明する。
FIG. 1 is a layer structure diagram schematically showing an example of a thin-film semiconductor epitaxial substrate for HBT manufactured by the method of the present invention. The thin film semiconductor
図1に示した薄膜半導体エピタキシャル基板1の構造は次の通りである。薄膜半導体エピタキシャル基板1は、半絶縁性のGaAs化合物半導体結晶であるGaAs基板2上にMOCVD法を用いて複数の半導体薄膜結晶成長層を以下に説明するようにして次々と積層させて構成されたものである。図1を参照して薄膜半導体エピタキシャル基板1について説明すると、GaAs基板2は半絶縁性GaAs(001)層から成り、GaAs基板2上にi−GaAs層から成るバッファ層3が形成されている。
The structure of the thin film semiconductor
バッファ層3の上にはHBT機能層4が形成されている。HBT機能層4は、バッファ層3の上に、サブコレクタ層41として働くn+ −GaAs層(キャリア濃度3〜5×1018cm-3)が厚さ500nmに形成され、さらに、コレクタ層42として働くn- −GaAs層(キャリア濃度1×1016cm-3)が厚さ700nmに、順次半導体エピタキシャル成長結晶層として形成されている。
An HBT
ここで、コレクタ層42のサブコレクタ層41に接する部分にはホウ素(B)が添加されており、これによりコレクタ層42内にB添加層42Aが形成されている。本実施の形態では、B添加層42Aの厚みは10nmとなっている。B添加層42Aは、コレクタ層42の成長開始時からその厚みが10nmに達するまでの所定期間のみ、ホウ素(B)の原料であるトリエチルボロン(TEB)をコレクタ層42の形成に必要な原料ガスであるアルシン、トリメチルガリウム(TMG)と一緒に反応器内に供給することによりボロン(B)を含んだ薄膜半導体エピタキシャル層の形態で形成することができる。
Here, boron (B) is added to a portion of the
そして、コレクタ層42の上には、ベース層43として働くp+ −GaAs層(キャリア濃度2×1019cm-3)が厚さ90nmに同じく半導体エピタキシャル成長結晶層として形成されている。ベース層43の上にはエミッタ層44として働くn- −AlGaAs層(キャリア濃度5×1017cm-3)が厚さ110nmに形成されている。そしてエミッタ層44の上には、エミッタ層45として働くn- −GaAs層(キャリア濃度1×1017cm-3)が厚さ150nmに形成され、エミッタ層45の上に、サブエミッタ層46として働くn+ −GaAs層(キャリア濃度3×1018cm-3)が厚さ100nmに形成されている。そして、サブエミッタ層46の上には、エミッタコンタクト層47として働くn+ −InGaAs層(キャリア濃度4×1019cm-3)が厚さ120nmに形成されている。
On the
図1に示した薄膜半導体エピタキシャル基板1の特徴は、B添加層42Aがコレクタ層42内の一部に形成されていることである。このように、コレクタ層42内にホウ素(B)を添加した層領域であるB添加層42Aを形成することにより、サブコレクタ層41を高濃度にドーピングした場合にこのサブコレクタ層41中で生成される複合結晶欠陥がベース層43中やエミッタ層44、45中に伝播するのが抑制される。この結果、サブコレクタ層41中で生成される複合結晶欠陥がベース層43中やエミッタ層44、45中で再結合中心となってベース電流を増大させ電流増幅率を低下させることを有効に防止できる。したがって、薄膜半導体エピタキシャル基板1を用いて製造されたHBTによれば、サブコレクタ層41を高濃度にドーピングした場合であっても、電流増幅率への影響を抑え、HBTの電流増幅率の低下を防止することができ、同時にそのHBTの信頼性を高めることができる。
The thin film
図1に示したB添加層42Aを有する薄膜半導体エピタキシャル基板1による層構造の場合と、B添加層42Aを設けることなくコレクタ層42を形成した薄膜半導体エピタキシャル基板の場合とで、電流増幅率特性がどのように異なるかを調べるため、それぞれの場合について試料を作製した。
In the case of the layer structure of the thin-film
(試料A)
成長にはMOCVD法を用い、サブコレクタ層41の成長終了後、コレクタ層42の成長開始からアルシン、TMGの原料ガスと共にトリエチルボロン(TEB)を同時に流し、ホウ素(B)の添加されているB添加層42Aを10nmの厚さに成長させ、しかる後TEBの供給のみを停止してn- −GaAs層を680nmの厚さに成長させた。これにより、サブコレクタ層41に接する部分に10nm厚のB添加層42Aを有するコレクタ層42を形成して図1に示す層構造を有する薄膜半導体エピタキシャル基板の試料(試料A)を作製した。
(Sample A)
The MOCVD method is used for growth. After the growth of the
(試料B)
サブコレクタ層41の成長後、TEBの供給なしにn- −GaAs層を700nmの厚さに成長させ、B添加層42Aを有しないコレクタ層42を形成した。その他は試料Aの場合と全く同じである薄膜半導体エピタキシャル基板の試料(試料B)を作製した。
(Sample B)
After the growth of the
試料Aおよび試料Bを加工してエミッタサイズが100μm×100nmのHBTを作製後、1kA/cm2 の電流密度での電流増幅率測定を行った。B添加層42Aなしの試料Bにより作製したHBT(B)の電流増幅率は50であったが、B添加層42Aを有する試料Aにより作製したHBT(A)の電流増幅率は89と著しく大きくなることが確認された。 Sample A and sample B were processed to produce an HBT having an emitter size of 100 μm × 100 nm, and then the current amplification factor was measured at a current density of 1 kA / cm 2 . The current amplification factor of the HBT (B) manufactured by the sample B without the B-added layer 42A was 50, but the current amplification factor of the HBT (A) prepared by the sample A having the B-added layer 42A was as large as 89. It was confirmed that
上記試料AのB添加層42Aのホウ素(B)添加濃度は、二次イオン質量分析により6×1018cm-3であった。 The boron (B) addition concentration of the B addition layer 42A of the sample A was 6 × 10 18 cm −3 by secondary ion mass spectrometry.
上記実施の形態ではコレクタ層42の下部10nmの部分にB添加層42Aを設けたが、電流増幅率の低下原因を考えると、B添加層42Aは、サブコレクタ層41とベース層43との間、つまりコレクタ層42の領域中であれば、どの位置に設けても同様な効果が得られると考えられる。
In the above embodiment, the B-added layer 42A is provided in the lower 10 nm portion of the
また、上記実施の形態では、サブコレクタ層41からベース層43への空孔拡散を減少させるために、コレクタ層42中にホウ素(B)添加を行ったが、サブエミッタ層46からベース層43への空孔拡散を抑制するために、エミッタ層44、エミッタ層45、サブエミッタ層46の少なくとも一部にホウ素(B)を添加することでも得られると期待される。この場合、ホウ素(B)の添加方法は、上記実施の形態の場合と同様にすることができる。
In the above embodiment, boron (B) is added to the
本発明をAlGaAs系のHBTについて説明してきたが、本発明はAlGaAs系のHBTにのみに限定されるものではなく、InGaP系のHBT製造用の薄膜半導体エピタキシャル基板の場合であっても同様にして適用することができ、同様の効果が得られるものである。 Although the present invention has been described with respect to an AlGaAs-based HBT, the present invention is not limited to an AlGaAs-based HBT, and even in the case of a thin-film semiconductor epitaxial substrate for manufacturing an InGaP-based HBT. The same effect can be obtained.
1 薄膜半導体エピタキシャル基板
2 GaAs基板
3 バッファ層
4 HBT機能層
41 サブコレクタ層
42 コレクタ層
43 ベース層
44、45 エミッタ層
46 サブエミッタ層
47 エミッタコンタクト層
DESCRIPTION OF
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006337932A JP2007110152A (en) | 2006-12-15 | 2006-12-15 | Thin film semiconductor epitaxial substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006337932A JP2007110152A (en) | 2006-12-15 | 2006-12-15 | Thin film semiconductor epitaxial substrate and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002118444A Division JP3936618B2 (en) | 2002-04-19 | 2002-04-19 | Thin film semiconductor epitaxial substrate and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007110152A true JP2007110152A (en) | 2007-04-26 |
Family
ID=38035689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006337932A Pending JP2007110152A (en) | 2006-12-15 | 2006-12-15 | Thin film semiconductor epitaxial substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007110152A (en) |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5851532A (en) * | 1981-09-24 | 1983-03-26 | Hitachi Ltd | Manufacture of semiconductor device |
JPH0582771A (en) * | 1991-09-19 | 1993-04-02 | Nec Corp | Manufacture of semiconductor device |
JPH05267318A (en) * | 1992-03-18 | 1993-10-15 | Fujitsu Ltd | Manufacture of heterojunction bipolar transistor |
JPH0685239A (en) * | 1992-09-01 | 1994-03-25 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH06326118A (en) * | 1993-05-11 | 1994-11-25 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of compound semiconductor device |
JPH07273127A (en) * | 1994-03-31 | 1995-10-20 | Toshiba Corp | Semiconductor device |
JPH0936132A (en) * | 1995-07-07 | 1997-02-07 | Thomson Csf | Bipolar transistor |
JPH09223701A (en) * | 1996-02-16 | 1997-08-26 | Furukawa Electric Co Ltd:The | Heterobipolar transistor |
JP2000183076A (en) * | 1998-10-09 | 2000-06-30 | Toshiba Corp | Semiconductor device and manufacture thereof |
JP2001176880A (en) * | 1999-12-14 | 2001-06-29 | Hitachi Cable Ltd | Semiconductor wafer and hetero bipolar transistor using the same |
JP2001230262A (en) * | 2000-02-17 | 2001-08-24 | Hitachi Cable Ltd | Semiconductor device |
JP2001319937A (en) * | 2000-05-09 | 2001-11-16 | Hitachi Cable Ltd | Compound semiconductor epitaxial wafer and heterobipolar transistor using the same |
JP2002026031A (en) * | 2000-07-06 | 2002-01-25 | Hitachi Cable Ltd | Hetero-bipolar transistor |
-
2006
- 2006-12-15 JP JP2006337932A patent/JP2007110152A/en active Pending
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5851532A (en) * | 1981-09-24 | 1983-03-26 | Hitachi Ltd | Manufacture of semiconductor device |
JPH0582771A (en) * | 1991-09-19 | 1993-04-02 | Nec Corp | Manufacture of semiconductor device |
JPH05267318A (en) * | 1992-03-18 | 1993-10-15 | Fujitsu Ltd | Manufacture of heterojunction bipolar transistor |
JPH0685239A (en) * | 1992-09-01 | 1994-03-25 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH06326118A (en) * | 1993-05-11 | 1994-11-25 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of compound semiconductor device |
JPH07273127A (en) * | 1994-03-31 | 1995-10-20 | Toshiba Corp | Semiconductor device |
JPH0936132A (en) * | 1995-07-07 | 1997-02-07 | Thomson Csf | Bipolar transistor |
JPH09223701A (en) * | 1996-02-16 | 1997-08-26 | Furukawa Electric Co Ltd:The | Heterobipolar transistor |
JP2000183076A (en) * | 1998-10-09 | 2000-06-30 | Toshiba Corp | Semiconductor device and manufacture thereof |
JP2001176880A (en) * | 1999-12-14 | 2001-06-29 | Hitachi Cable Ltd | Semiconductor wafer and hetero bipolar transistor using the same |
JP2001230262A (en) * | 2000-02-17 | 2001-08-24 | Hitachi Cable Ltd | Semiconductor device |
JP2001319937A (en) * | 2000-05-09 | 2001-11-16 | Hitachi Cable Ltd | Compound semiconductor epitaxial wafer and heterobipolar transistor using the same |
JP2002026031A (en) * | 2000-07-06 | 2002-01-25 | Hitachi Cable Ltd | Hetero-bipolar transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3936618B2 (en) | Thin film semiconductor epitaxial substrate and manufacturing method thereof | |
US20170207329A1 (en) | Epitaxial wafer for heterojunction bipolar transistor and heterojunction bipolar transistor | |
JP2007128989A (en) | Heterojunction bipolar transistor | |
JPH08162471A (en) | Heterojunction bipolar transistor | |
JP2007110152A (en) | Thin film semiconductor epitaxial substrate and manufacturing method thereof | |
JP2007258258A (en) | Nitride semiconductor element, and its structure and forming method | |
JP2002359249A (en) | Compound semiconductor device and manufacturing method therefor | |
JP2005183936A (en) | Bipolar transistor | |
WO2016098778A1 (en) | Epitaxial wafer for semiconductor transistors, and semiconductor transistor | |
JP2015225883A (en) | Epitaxial wafer for heterojunction bipolar transistor and heterojunction bipolar transistor | |
JP2009094148A (en) | Heterojunction bipolar transistor | |
JP2010263198A (en) | Method for producing semiconductor substrate and semiconductor substrate | |
JP2002280545A (en) | METHOD FOR MANUFACTURING THIN FILM CRYSTAL WAFER HAVING pn JUNCTION | |
JP4161876B2 (en) | Epitaxial wafer for heterojunction bipolar transistor | |
JP2007103925A (en) | Semiconductor device and method for manufacturing the same | |
TW201351638A (en) | A heterojunction bipolar transistor (HBT) with improved current gain and the fabrication method thereof | |
JP6240061B2 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
JP2010245547A (en) | Compound semiconductor epitaxial substrate | |
JP6096569B2 (en) | Method for manufacturing heterojunction bipolar transistor | |
JP2007194363A (en) | InP-BASED SEMICONDUCTOR DEVICE USING GaAs SUBSTRATE | |
JP2003303829A (en) | Epitaxial wafer for heterojunction bipolar transistor and heterojunction bipolar transistor | |
JP2008098414A (en) | Heterojunction bipolar transistor | |
US20130341681A1 (en) | Heterojunction bipolar transistor with improved current gain and a fabrication method thereof | |
CN117012814A (en) | Epitaxial structure of InP-based heterojunction bipolar transistor and preparation method thereof | |
JP2014027027A (en) | Heterojunction bipolar transistor, manufacturing method for heterojunction bipolar transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110315 |