JP2007109838A - Device and its manufacturing method - Google Patents

Device and its manufacturing method Download PDF

Info

Publication number
JP2007109838A
JP2007109838A JP2005298317A JP2005298317A JP2007109838A JP 2007109838 A JP2007109838 A JP 2007109838A JP 2005298317 A JP2005298317 A JP 2005298317A JP 2005298317 A JP2005298317 A JP 2005298317A JP 2007109838 A JP2007109838 A JP 2007109838A
Authority
JP
Japan
Prior art keywords
wafer
mechanical damage
back surface
mask
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005298317A
Other languages
Japanese (ja)
Inventor
Kazunao Arai
一尚 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2005298317A priority Critical patent/JP2007109838A/en
Publication of JP2007109838A publication Critical patent/JP2007109838A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a device and its manufacturing method which are capable of obtaining gettering effect due to formed mechanical damage and also securing strength and which obtain the foregoing effects and satisfy both strength and high performance. <P>SOLUTION: There is removed mechanical damage imparted to a rear surface of a polishing processing surface of a thinned wafer 1, and a mask 30 is applied to the rear surface via a resist film 20. The exposed part of the resist film 20 is removed after being exposed, and there is formed anew a mechanical damage layer 4 by sand blast at the center of the rear surface exposed through an opening 31 of the mask 30. The circumference of the elliptical mechanical damage layer 4 is made a strength maintenance region 5. Thereafter, the wafer 1 is cut and divided along a street 2 to obtain a semiconductor chip 3. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体ウエーハ等のウエーハを分割して得られる半導体チップ等のデバイスに係り、そのデバイスの裏面に機械的ダメージ層が形成されたデバイスおよびその製造方法に関する。   The present invention relates to a device such as a semiconductor chip obtained by dividing a wafer such as a semiconductor wafer, and more particularly to a device in which a mechanical damage layer is formed on the back surface of the device and a manufacturing method thereof.

携帯電話やデジタルカメラなどの小型デジタル機器に代表されるように、近年の各種電子機器は軽薄短小化が顕著であり、これを達成するには、構成部品として重要な役割を果たす半導体チップないしは半導体パッケージ部品の小型化・薄型化が必要とされる。半導体チップにおいては特に薄型化が求められ、より薄くするには、半導体チップに切り出す前の半導体ウエーハをより薄く加工することによって可能とされる。半導体ウエーハは、シリコン等の材料の単結晶棒をスライスして得られるものであるが、チップ化する前に、素子形成面である表面とは反対側の裏面側を研削して所定の厚さに薄化される。   As represented by small digital devices such as mobile phones and digital cameras, various electronic devices in recent years have been noticeably light and thin, and semiconductor chips or semiconductors that play an important role as components to achieve this. It is necessary to reduce the size and thickness of package parts. The semiconductor chip is particularly required to be thinned, and in order to make it thinner, it is possible to process the semiconductor wafer before it is cut into a semiconductor chip. A semiconductor wafer is obtained by slicing a single crystal rod of a material such as silicon, but before chipping, the back surface side opposite to the surface, which is an element formation surface, is ground to a predetermined thickness. Thinned.

半導体ウエーハを薄化するには、砥石などによる研削といった機械加工が一般に採用されるが、このように機械加工で薄化された半導体ウエーハの加工面には、細かな傷による機械的ダメージが残る。機械的ダメージが残ったままの半導体ウエーハあるいは半導体チップは、薄ければ薄いほど強度を維持することが困難になるという傾向があるため、化学的エッチングや研磨などの方法によって機械的ダメージを除去して強度を保つことが行われている。   In order to thin the semiconductor wafer, machining such as grinding with a grindstone is generally employed, but mechanical damage due to fine scratches remains on the processed surface of the semiconductor wafer thinned by such machining. . Semiconductor wafers or semiconductor chips with mechanical damage remaining tend to be difficult to maintain strength as the thickness is thinner. Therefore, mechanical damage is removed by methods such as chemical etching and polishing. To maintain strength.

ところが、強度を低下させる機械的ダメージは、一方では、ゲッタリング効果を生じさせるものとして有効に利用される場合がある。ゲッタリング効果とは、半導体チップの製造工程において半導体ウエーハに含有された主に重金属を主とする不純物を、半導体チップに形成された電子回路等の素子の形成領域外の歪み場に集めて素子形成領域を清浄化することであり、歪み場として、機械的ダメージが形成された部分が活用される。このゲッタリング効果によって素子形成領域に不純物が存在しにくくなり、結晶欠陥の発生や電気特性の劣化といった不具合が抑制され、半導体チップの特性の安定化や性能の向上が図られるとされている。ゲッタリング効果を得るための方法等は、特許文献1,2等に記載されている。   However, mechanical damage that lowers the strength may be effectively used on the one hand to produce a gettering effect. The gettering effect is an element in which impurities mainly composed of heavy metals contained in a semiconductor wafer in the manufacturing process of a semiconductor chip are collected in a strain field outside the formation region of an element such as an electronic circuit formed on the semiconductor chip. This is to clean the formation region, and a portion where mechanical damage is formed is used as a strain field. This gettering effect makes it difficult for impurities to be present in the element formation region, which suppresses problems such as generation of crystal defects and deterioration of electrical characteristics, thereby stabilizing the characteristics of the semiconductor chip and improving the performance. Methods for obtaining a gettering effect are described in Patent Documents 1 and 2 and the like.

特開平10−70099号公報JP 10-70099 A 特開2005−93869号公報Japanese Patent Laying-Open No. 2005-93869

半導体チップの中には、上記ゲッタリング効果に依存した構造を持つものもあり、このような半導体チップにあっては、強度の確保を目的として機械的ダメージを除去することはゲッタリング効果の損失を招くことになり、また、製品としての歩留まりが低下するといった問題も生じることになっていた。   Some semiconductor chips have a structure that depends on the above-described gettering effect, and in such a semiconductor chip, removing mechanical damage for the purpose of ensuring strength is a loss of gettering effect. In addition, there is a problem that the yield as a product is lowered.

よって本発明は、機械的ダメージが形成されたことによるゲッタリング効果を得ることができながら強度も確保することができ、両者の効果をともに得て強度と高性能が両立するとともに、歩留まりの低下が抑えられるデバイスおよびその製造方法を提供することを目的としている。   Therefore, the present invention can obtain the gettering effect due to the formation of the mechanical damage while ensuring the strength, and both the strength and the high performance can be obtained together, and the yield is reduced. An object of the present invention is to provide a device and a method for manufacturing the same.

本発明のデバイスは、表面に電子回路が形成されたデバイスにおいて、該デバイスの裏面の一部に機械的ダメージ層が形成されていることを特徴としている。本発明のデバイスによれば、裏面の一部に形成された機械的ダメージ層によってゲッタリング効果が得られ、また、その機械的ダメージ層は裏面の一部に形成されていて該ダメージ層以外の部分は強度維持に有効な領域とすることができる。その結果、ゲッタリング効果と強度維持とをともに得ることができる。なお、機械的ダメージ層の大きさは、機械的ダメージ層が形成されることによる強度の損失と得られるゲッタリング効果とのバランスを図りながら適切な大きさに設定される。   The device of the present invention is characterized in that in a device having an electronic circuit formed on the front surface, a mechanical damage layer is formed on a part of the back surface of the device. According to the device of the present invention, a gettering effect is obtained by the mechanical damage layer formed on a part of the back surface, and the mechanical damage layer is formed on a part of the back surface and other than the damage layer. The portion can be a region effective for maintaining strength. As a result, both a gettering effect and strength maintenance can be obtained. The size of the mechanical damage layer is set to an appropriate size while balancing the loss of strength due to the formation of the mechanical damage layer and the obtained gettering effect.

本発明では、機械的ダメージ層が形成されている箇所が、裏面の中央部であることを好ましい形態としている。この形態では、機械的ダメージ層の周囲が強度維持に有効な領域とされ、この強度維持領域はデバイスの外周部分を形成することになるためデバイスの剛性が向上し、外部からの衝撃等に対する抵抗の度合いが高まり強度確保に有効である。また、機械的ダメージ層が曲線を含む形状であると、機械的ダメージ層と強度維持領域との境界に応力が集中しにくくなるため、強度の向上が図られる。さらに機械的ダメージ層が曲線のみからなる形状である場合には、強度が一層向上するので最も好ましい形態とされる。   In this invention, it is set as the preferable form that the location in which the mechanical damage layer is formed is a center part of a back surface. In this configuration, the area around the mechanical damage layer is an effective area for maintaining the strength, and this strength maintaining area forms the outer peripheral portion of the device, so that the rigidity of the device is improved and resistance to external impacts, etc. This is effective in securing strength. Further, when the mechanical damage layer has a shape including a curve, it is difficult for stress to concentrate on the boundary between the mechanical damage layer and the strength maintaining region, so that the strength can be improved. Further, when the mechanical damage layer has a shape consisting only of a curve, the strength is further improved, so that it is the most preferable form.

上記本発明のデバイスは、本発明の製造方法によって好適に製造することができる。その製造方法は、表面に電子回路が形成された複数のデバイスが分割予定ラインによって区画されたウエーハから、デバイスを個々に分割して得るデバイスの製造方法であって、ウエーハの裏面側を研削して所定の厚さに薄化する研削工程と、該ウエーハの裏面に残存する機械的ダメージを除去する機械的ダメージ除去工程と、該ウエーハの裏面全面に保護膜を被覆する保護膜被覆工程と、該保護膜に、デバイスに対応する各領域の一部が開口するマスクを被覆するマスク被覆工程と、保護膜にマスクが施された該ウエーハの裏面を露光する露光工程と、保護膜の露光された部分を除去し、その部分のウエーハの裏面を露出させる保護膜露光部分除去工程と、該ウエーハの裏面の露出部分に機械的ダメージ層を形成する機械的ダメージ層形成工程と、分割予定ラインに沿ってウエーハを分割してデバイスを得る分割工程とを備えることを特徴としている。   The device of the present invention can be preferably manufactured by the manufacturing method of the present invention. The manufacturing method is a device manufacturing method in which a plurality of devices with electronic circuits formed on the surface are divided into individual devices from a wafer partitioned by a predetermined dividing line, and the back side of the wafer is ground. A grinding step for reducing the thickness to a predetermined thickness, a mechanical damage removing step for removing mechanical damage remaining on the back surface of the wafer, and a protective film coating step for coating a protective film on the entire back surface of the wafer; A mask coating step for covering the protective film with a mask in which a part of each region corresponding to the device is opened, an exposure step for exposing the back surface of the wafer on which the protective film is masked, and exposure of the protective film Protective film exposure part removal process of removing the exposed part and exposing the back side of the wafer of the part, and mechanical damage layer formation to form a mechanical damage layer on the exposed part of the back side of the wafer And degree, is characterized by comprising a dividing step of obtaining a device by dividing the wafer along the dividing lines.

上記製造方法によれば、研削工程でウエーハの裏面全面に機械的ダメージが付与されることになるため、研削工程後にウエーハの裏面に残存する機械的ダメージを一旦除去する。除去手段としては、化学的エッチングや研磨などが挙げられる。そして、その裏面に、保護膜とマスクをこの順で被せ、露光する。この場合、保護膜はフォトレジスト法で用いられるポジ型レジスト膜(露光部分が現像液で可溶、非露光部分が残る)が好適とされる。また、マスクは、各デバイスに対応する領域ごとに、後の機械的ダメージ層形成工程で形成される機械的ダメージ層の形状および寸法に対応する開口を有し、その開口を通して保護膜が露光される。   According to the above manufacturing method, mechanical damage is imparted to the entire back surface of the wafer in the grinding process, and therefore mechanical damage remaining on the back surface of the wafer after the grinding process is temporarily removed. Examples of the removing means include chemical etching and polishing. Then, the back surface is covered with a protective film and a mask in this order and exposed. In this case, the protective film is preferably a positive resist film (exposed portion is soluble in a developer and non-exposed portion remains) used in the photoresist method. In addition, the mask has an opening corresponding to the shape and dimensions of the mechanical damage layer formed in the subsequent mechanical damage layer forming process for each region corresponding to each device, and the protective film is exposed through the opening. The

続いて、マスクを除去してから保護膜の露光部分を除去し、ウエーハの裏面における保護膜の除去部分、すなわちマスクの開口に対応する部分を露出させる。次いで、この露出部分に機械的ダメージ層を形成する。機械的ダメージ層の形成手段は、適宜な粒径の砥粒を高圧で吹き付けるサンドブラストが、容易かつ確実に形成できるので推奨される。この後、分割予定ラインを切断してウエーハを分割することにより、裏面の一部に機械的ダメージ層が形成されたデバイスを得る。   Subsequently, after removing the mask, the exposed portion of the protective film is removed, and the removed portion of the protective film on the back surface of the wafer, that is, the portion corresponding to the opening of the mask is exposed. Next, a mechanical damage layer is formed on the exposed portion. As a means for forming the mechanical damage layer, sandblasting in which abrasive grains having an appropriate particle diameter are sprayed at a high pressure can be easily and reliably formed. Thereafter, by dividing the line to be divided and dividing the wafer, a device having a mechanical damage layer formed on a part of the back surface is obtained.

上記製造方法では、保護膜を裏面に被覆することを省略し、マスクを直接ウエーハの裏面に被せた後に機械的ダメージ層を形成するように簡略化することもできる。すなわちその製造方法は、ウエーハの裏面側を研削して所定の厚さに薄化する研削工程と、該ウエーハの裏面に残存する機械的ダメージを除去する機械的ダメージ除去工程と、該ウエーハの裏面に、デバイスに対応する各領域の一部が開口するマスクを被覆するマスク被覆工程と、該ウエーハの裏面のマスクで覆われていない露出部分に機械的ダメージ層を形成する機械的ダメージ層形成工程と、分割予定ラインに沿ってウエーハを分割してデバイスを得る分割工程とを備えることを特徴としている。   In the above manufacturing method, it is possible to omit the covering of the protective film on the back surface, and to simplify the process so that the mechanical damage layer is formed after the mask is directly covered on the back surface of the wafer. That is, the manufacturing method includes a grinding process for grinding the back side of the wafer to a predetermined thickness, a mechanical damage removing process for removing mechanical damage remaining on the back side of the wafer, and a back side of the wafer. And a mask covering step for covering a mask in which a part of each region corresponding to the device is opened, and a mechanical damage layer forming step for forming a mechanical damage layer on an exposed portion not covered with the mask on the back surface of the wafer. And a dividing step of dividing the wafer along the planned dividing line to obtain a device.

上記の製造方法は、研削工程で付与された機械的ダメージを一旦除去し、機械的ダメージ層形成工程で改めて機械的ダメージ層を形成しているが、研削工程で付与された機械的ダメージ層をそのまま残す方法も本発明の製造方法として挙げられる。すなわちその製造方法は、ウエーハの裏面側を研削して所定の厚さに薄化する研削工程と、該ウエーハの裏面全面に保護膜を被覆する保護膜被覆工程と、該保護膜に、デバイスに対応する各領域の中心部領域が開口するマスクを被覆するマスク被覆工程と、保護膜にマスクが施された該ウエーハの裏面を露光する露光工程と、マスクを除去するとともに、保護膜の露光されていない部分を除去し、その部分のウエーハの裏面を露出させる保護膜非露光部分除去工程と、該ウエーハの裏面の露出部分に残存する機械的ダメージを除去し、これによって非露出部分に、研削工程で付与された機械的ダメージを残存させる機械的ダメージ一部残存工程と、分割予定ラインに沿ってウエーハを分割してデバイスを得る分割工程とを備えることを特徴としている。   In the manufacturing method described above, the mechanical damage applied in the grinding process is temporarily removed, and the mechanical damage layer is formed again in the mechanical damage layer forming process. However, the mechanical damage layer applied in the grinding process is removed. The method of leaving as it is is also mentioned as the production method of the present invention. That is, the manufacturing method includes a grinding process for grinding the back surface side of the wafer to a predetermined thickness, a protective film coating process for coating the entire back surface of the wafer with a protective film, and a protective film on the device. A mask coating process for covering the mask in which the central area of each corresponding area opens, an exposure process for exposing the back surface of the wafer with the mask applied to the protective film, and removing the mask and exposing the protective film Protective film non-exposed part removal process that removes the unexposed part and exposes the back side of the wafer of that part, and mechanical damage remaining on the exposed part of the back side of the wafer is removed, thereby grinding the unexposed part Characterized in that it comprises a mechanical damage partial remaining process for remaining mechanical damage applied in the process, and a dividing step for dividing the wafer along a planned dividing line to obtain a device. To have.

この製造方法は研削工程で付与された機械的ダメージを活用する方法であり、その機械的ダメージが付与されたウエーハの裏面に、保護膜とマスクをこの順で被せ、露光する。この場合の保護膜は、フォトレジスト法で用いられるネガ型レジスト膜(非露光部分が現像液で可溶、露光部分が残る)が好適とされる。また、マスクは上記製造方法と同様のもの、すなわち、後の機械的ダメージ層形成工程で形成される機械的ダメージ層の形状および寸法に対応する開口を有するものが用いられ、その開口を通して保護膜が露光される。   In this manufacturing method, mechanical damage imparted in the grinding process is utilized, and a protective film and a mask are covered in this order on the back surface of the wafer to which the mechanical damage has been imparted and exposed. The protective film in this case is preferably a negative resist film used in the photoresist method (the unexposed portion is soluble in the developer and the exposed portion remains). Further, the mask is the same as the above manufacturing method, that is, a mask having an opening corresponding to the shape and size of the mechanical damage layer formed in the subsequent mechanical damage layer forming step, and a protective film is formed through the opening. Are exposed.

続いて、マスクを除去し、さらに保護膜の露光されなかった部分を除去すると、ウエーハの裏面における保護膜の除去部分、すなわちマスクの開口以外に対応する部分が露出する。次いで、この露出部分の研削工程で付与されていた機械的ダメージを、化学的エッチングや研磨などの方法によって除去する。これによって、ウエーハ裏面のマスクの開口に対応する部分には機械的ダメージが残存する。この後、分割予定ラインを切断してウエーハを分割することにより、裏面の一部に機械的ダメージ層が形成されたデバイスを得る。   Subsequently, when the mask is removed and a portion of the protective film that has not been exposed is removed, a portion of the back surface of the wafer where the protective film is removed, that is, a portion other than the opening of the mask is exposed. Next, the mechanical damage imparted in the grinding process of the exposed portion is removed by a method such as chemical etching or polishing. As a result, mechanical damage remains in the portion corresponding to the opening of the mask on the back surface of the wafer. Thereafter, by dividing the line to be divided and dividing the wafer, a device having a mechanical damage layer formed on a part of the back surface is obtained.

この製造方法によれば、研削工程で予め付与された機械的ダメージの一部を残し、これをゲッタリング効果を得るための機械的ダメージ層とするため、後の工程で改めて機械的ダメージ層を形成することが不要になるといった利点を有する。   According to this manufacturing method, in order to leave a part of the mechanical damage preliminarily applied in the grinding process and to make this a mechanical damage layer for obtaining a gettering effect, the mechanical damage layer is changed again in a later process. There is an advantage that it is not necessary to form.

なお、上記の本発明に係る各製造方法においては、裏面に形成される機械的ダメージ層は、マスクの開口に応じた形状および寸法となる。したがって、マスクの開口をデバイスの中央部に相当する位置に配することにより、機械的ダメージ層は裏面の中央部に形成される。そして、マスクの開口を曲線を含む形状にしたり、曲線のみからなる形状にすればそれに応じた形状の機械的ダメージ層が形成される。   In each of the manufacturing methods according to the present invention, the mechanical damage layer formed on the back surface has a shape and dimensions corresponding to the opening of the mask. Therefore, the mechanical damage layer is formed at the center of the back surface by arranging the opening of the mask at a position corresponding to the center of the device. If the opening of the mask is formed into a shape including a curve or a shape consisting only of a curve, a mechanical damage layer having a shape corresponding to the shape is formed.

本発明によれば、デバイスの裏面の一部にゲッタリング効果を得るための機械的ダメージ層が形成され、この機械的ダメージ層以外の部分が強度維持に有効な領域として確保されるので、強度と高性能が両立するデバイスを得ることができるとともに、歩留まりの低下が抑えられるといった効果を奏する。   According to the present invention, a mechanical damage layer for obtaining a gettering effect is formed on a part of the back surface of the device, and a portion other than the mechanical damage layer is secured as an effective area for maintaining strength. As a result, it is possible to obtain a device that achieves both high performance and high performance, and to suppress a decrease in yield.

以下、図面を参照して本発明に係る第1〜第3実施形態を説明する。
[1]第1実施形態
図1は、シリコンウエーハ等からなる円盤状の半導体ウエーハ(以下、ウエーハと略称)1を示している。加工前のウエーハ1の厚さは、例えば700μm程度であり、その表面には、格子状のストリート(分割予定ライン)2によって複数の矩形状の半導体チップ(デバイス)3が区画されている。これら半導体チップ3の表面には、図示せぬ電子回路が形成されている。
Hereinafter, first to third embodiments of the present invention will be described with reference to the drawings.
[1] First Embodiment FIG. 1 shows a disk-shaped semiconductor wafer (hereinafter abbreviated as a wafer) 1 made of a silicon wafer or the like. The thickness of the wafer 1 before processing is, for example, about 700 μm, and a plurality of rectangular semiconductor chips (devices) 3 are partitioned on the surface by grid-like streets (division planned lines) 2. An electronic circuit (not shown) is formed on the surface of the semiconductor chip 3.

本実施形態は、ウエーハ1の裏面側を研削してウエーハ1を所定の厚さに薄化し、薄化したウエーハ1の裏面の、各半導体チップ3に対応した領域の一部に機械的ダメージ層を形成してから、ウエーハ1を分割して半導体チップ3を個々に得る方法である。なお、以下の説明でウエーハ1や半導体チップ3における“表面”は電子回路が形成された側の面、“裏面”は表面とは反対側の電子回路が形成されていない側の面と定義する。   In the present embodiment, the back surface side of the wafer 1 is ground to thin the wafer 1 to a predetermined thickness, and a mechanical damage layer is formed on a part of the region corresponding to each semiconductor chip 3 on the back surface of the thinned wafer 1. Is formed, and the wafer 1 is divided to obtain the semiconductor chips 3 individually. In the following description, the “front surface” of the wafer 1 or the semiconductor chip 3 is defined as the surface on the side where the electronic circuit is formed, and the “back surface” is defined as the surface on the side opposite to the front surface where the electronic circuit is not formed. .

(1)研削工程
ウエーハ1の裏面を研削する前処理として、図2(a)に示すように、ウエーハ1の表面全面に保護テープ10を貼り付ける。保護テープ10としては、例えば、厚さ70〜200μm程度のポリオレフィン等の基材の片面に厚さ5〜20μm程度のアクリル系等の粘着剤を塗布したテープなどが好適に用いられ、粘着剤をウエーハ1の表面に合わせて貼り付ける。この保護テープ10により電子回路が保護される。
(1) Grinding Step As a pretreatment for grinding the back surface of the wafer 1, a protective tape 10 is applied to the entire surface of the wafer 1 as shown in FIG. As the protective tape 10, for example, a tape in which an acrylic adhesive or the like having a thickness of about 5 to 20 μm is applied to one side of a base material such as a polyolefin having a thickness of about 70 to 200 μm is preferably used. Affix it to the surface of the wafer 1. This protective tape 10 protects the electronic circuit.

次に、図2(b)に示すように、保護テープ10が表面に貼り付けられたウエーハ1の裏面を研削して、ウエーハ1を必要に応じた厚さ(例えば25〜100μm程度)に薄化する。研削するための装置としては、例えば、特開2002−25961号公報に記載されるような、真空チャック式のチャックテーブル上にウエーハを吸着、保持し、チャックテーブルを回転させながら、その上方に配された研削ホイールを下降させて砥石によってウエーハの裏面を研削する装置を用いることができる。   Next, as shown in FIG. 2B, the back surface of the wafer 1 with the protective tape 10 attached to the front surface is ground to reduce the thickness of the wafer 1 to a required thickness (for example, about 25 to 100 μm). Turn into. As an apparatus for grinding, for example, as described in JP-A-2002-25961, a wafer is adsorbed and held on a vacuum chuck type chuck table, and the chuck table is rotated and disposed above the chuck table. A device for lowering the ground grinding wheel and grinding the back surface of the wafer with a grindstone can be used.

(2)機械的ダメージ除去工程
上記研削工程で研削されたウエーハ1の裏面には、研削によって機械的ダメージが付与されており、この機械的ダメージを除去する。そのための方法としては、ウエーハ1を所定の化学エッチング液に浸漬して裏面の機械的ダメージ層を溶解させて除去するか、あるいはバフ研磨等を行って研磨により機械的ダメージ層を除去するなどが挙げられる。
(2) Mechanical damage removal process The mechanical damage is given to the back surface of the wafer 1 ground by the said grinding process by grinding, and this mechanical damage is removed. As a method for that purpose, the wafer 1 is immersed in a predetermined chemical etching solution to dissolve and remove the mechanical damage layer on the back surface, or the mechanical damage layer is removed by polishing by performing buffing or the like. Can be mentioned.

(3)保護膜被覆工程
図2(c)に示すように、ウエーハ1の裏面に、保護膜としてフォトレジスト法で用いられるポジ型レジスト膜(露光部分が現像液で可溶、非露光部分が残る)20を、一般周知のスピンコート法等の方法によって塗布する。レジスト膜20の膜厚は1μm程度以上であれば十分とされる。
(3) Protective film coating step As shown in FIG. 2 (c), a positive resist film used in the photoresist method as a protective film on the back surface of the wafer 1 (exposed part is soluble in a developer, non-exposed part is 20) is applied by a generally known method such as spin coating. The film thickness of the resist film 20 is sufficient if it is about 1 μm or more.

(4)マスク被覆工程
図2(d)に示すように、レジスト膜20にマスク30を被せる。マスク30は、ステンレス等の金属製薄板によってウエーハ1とほぼ同径の円盤状に形成されたもので、図3に示すように、格子状に配列された複数の楕円状の開口31を有している。外周縁を互いに合わせてマスク30をウエーハ1に重ね、周方向の相対位置を調整すると、開口31は半導体チップ3の各領域の中央部に位置し、かつ、長径方向が半導体チップ3の長手方向に沿った状態になる。図4に示すように、マスク30をこのような状態になるようにウエーハ1の裏面を被覆するレジスト膜20に重ね、ウエーハ1に着脱可能に装着する。
(4) Mask Covering Step As shown in FIG. 2D, the resist film 20 is covered with a mask 30. The mask 30 is formed of a thin metal plate such as stainless steel in the shape of a disk having substantially the same diameter as the wafer 1, and has a plurality of elliptical openings 31 arranged in a grid as shown in FIG. ing. When the outer peripheral edges are aligned with each other and the mask 30 is overlaid on the wafer 1 and the relative position in the circumferential direction is adjusted, the opening 31 is located at the center of each region of the semiconductor chip 3 and the major axis direction is the longitudinal direction of the semiconductor chip 3. It becomes a state along. As shown in FIG. 4, the mask 30 is overlaid on the resist film 20 covering the back surface of the wafer 1 so as to be in such a state, and is detachably mounted on the wafer 1.

図5は、ウエーハ1における1つの半導体チップ3の部分を抜き出して、ウエーハ1に対する工程を(a)〜(f)の順に示した図である。図5(a)に示すように、マスク被覆工程でレジスト膜20に被せられたマスク30の開口31は半導体チップ3の中央部に位置する。   FIG. 5 is a diagram showing the steps for the wafer 1 in the order of (a) to (f) by extracting a portion of one semiconductor chip 3 from the wafer 1. As shown in FIG. 5A, the opening 31 of the mask 30 covered with the resist film 20 in the mask coating process is located at the center of the semiconductor chip 3.

(5)露光工程
図5(b)に示すように、レジスト膜20にマスク30が施されたウエーハ1の裏面を露光装置40によって露光する。レジスト膜20においては、半導体チップ3の中央部であってマスク30の開口31から露出する楕円状部分が露光される。上記のようにレジスト膜20はポジ型であることから、マスク30で覆われた部分以外のレジスト膜20の露光部分が除去される領域となる。
(5) Exposure Step As shown in FIG. 5B, the back surface of the wafer 1 in which the mask 30 is applied to the resist film 20 is exposed by the exposure device 40. In the resist film 20, an elliptical portion that is exposed from the opening 31 of the mask 30 in the central portion of the semiconductor chip 3 is exposed. As described above, since the resist film 20 is a positive type, an exposed portion of the resist film 20 other than the portion covered with the mask 30 is removed.

(6)保護膜露光部分除去工程
マスク30を除去し、レジスト膜20が被覆されたウエーハ1の裏面を、所定の現像液にさらす。すると、図5(c)に示すように、現像液によってレジスト膜20の露光された部分が溶解して除去され、ウエーハ1の裏面におけるレジスト膜20の除去部分、すなわちマスク30の開口31に対応する部分が露出する。
(6) Protective film exposure part removal process The mask 30 is removed, and the back surface of the wafer 1 coated with the resist film 20 is exposed to a predetermined developer. Then, as shown in FIG. 5C, the exposed portion of the resist film 20 is dissolved and removed by the developer, and corresponds to the removed portion of the resist film 20 on the back surface of the wafer 1, that is, the opening 31 of the mask 30. The part to be exposed is exposed.

(7)機械的ダメージ層形成工程
図5(d)に示すように、レジスト膜20の非露光部分が残っているウエーハ1の裏面にサンドブラスト装置50によってサンドブラストを行う。サンドブラストは、この場合、2000番相当で粒径が4〜5μm程度のアルミナ粒子やシリコンカーバイト粒子を砥粒として用い、この砥粒を空気あるいは水の高圧流体に混合させて、ウエーハ1の裏面に5〜10秒程度噴射させる。このサンドブラストにより、ウエーハ1の裏面のレジスト膜20が除去された部分が砥粒で打撃され、機械的ダメージ層が形成される。この後、残っているレジスト膜20を所定の除去液にさらして除去し、図5(e)に示すように、半導体チップ3の裏面の中央部に楕円状の機械的ダメージ層4が形成されたウエーハ1を得る。
(7) Mechanical Damage Layer Formation Step As shown in FIG. 5D, sand blasting is performed by the sand blasting device 50 on the back surface of the wafer 1 where the non-exposed portion of the resist film 20 remains. In this case, the sandblasting uses alumina particles or silicon carbide particles equivalent to No. 2000 and having a particle size of about 4 to 5 μm as abrasive grains. The abrasive grains are mixed with a high-pressure fluid of air or water, and the back surface of the wafer 1 is used. For about 5 to 10 seconds. By this sandblasting, the portion where the resist film 20 on the back surface of the wafer 1 is removed is struck with abrasive grains to form a mechanical damage layer. Thereafter, the remaining resist film 20 is removed by exposure to a predetermined removal solution, and an elliptical mechanical damage layer 4 is formed at the center of the back surface of the semiconductor chip 3 as shown in FIG. Get a wafer 1.

(8)分割工程
レジスト膜20を除去し、次いで保護テープ10を除去し、ウエーハ1を適宜に洗浄してから全てのストリート2を切断して、個々の半導体チップ3に分割する。ウエーハ1を半導体チップ3に分割するための装置としては、例えば、特開2001−85365号公報に記載されるようなダイシング装置を用いることができる。得られた半導体チップ3は、図5(f)に示すように、裏面の中央部にサンドブラストによって楕円状の機械的ダメージ層4が形成されている。
(8) Division Step The resist film 20 is removed, then the protective tape 10 is removed, the wafer 1 is washed appropriately, and then all the streets 2 are cut and divided into individual semiconductor chips 3. As an apparatus for dividing the wafer 1 into the semiconductor chips 3, for example, a dicing apparatus as described in JP-A-2001-85365 can be used. As shown in FIG. 5F, the obtained semiconductor chip 3 has an elliptical mechanical damage layer 4 formed by sandblasting at the center of the back surface.

以上の製造方法によって得られた半導体チップ3によると、裏面の中央部に形成された機械的ダメージ層4によってゲッタリング効果が得られる。また、裏面の機械的ダメージ層4の周囲の部分は、機械的ダメージ除去工程で機械的ダメージが除去されているので、半導体チップ3自身の強度維持に有効な領域(図5(f)の符号5で示す部分)となる。その結果、ゲッタリング効果と強度維持とをともに得ることができ、強度と高性能が両立するものとなる。   According to the semiconductor chip 3 obtained by the above manufacturing method, the gettering effect can be obtained by the mechanical damage layer 4 formed in the central portion of the back surface. Further, since the mechanical damage is removed in the portion around the mechanical damage layer 4 on the back surface in the mechanical damage removal process, the region effective for maintaining the strength of the semiconductor chip 3 itself (reference numeral in FIG. 5 (f)). 5). As a result, both the gettering effect and strength maintenance can be obtained, and both strength and high performance can be achieved.

また、機械的ダメージ層4が裏面の中央部に形成されており、その周囲の強度維持領域5は半導体チップ3の外周部分を形成することになるため剛性が高く、外部からの衝撃等に対する抵抗の度合いが高まって強度の向上が図られる。特に本実施形態では、機械的ダメージ層4は曲線のみからなる楕円状であるから、この機械的ダメージ層4と強度維持領域5との境界に応力が集中しにくくなり、強度が一層向上したものとなる。   Further, the mechanical damage layer 4 is formed at the center of the back surface, and the surrounding strength maintaining region 5 forms the outer peripheral portion of the semiconductor chip 3, so that it has high rigidity and resistance to external impacts and the like. As a result, the strength is improved. In particular, in the present embodiment, the mechanical damage layer 4 has an elliptical shape consisting of only a curve, so that stress is less likely to concentrate on the boundary between the mechanical damage layer 4 and the strength maintaining region 5 and the strength is further improved. It becomes.

なお、機械的ダメージ層4の形状(すなわちマスク30の開口31の形状)は、上記実施形態のような曲線のみからなる楕円状に限定されることはなく、図6(a)に示す直線を含む楕円状でもよく、また、この他には、図6(b)に示す真円状や、図6(c)に示す矩形状であってもよい。   Note that the shape of the mechanical damage layer 4 (that is, the shape of the opening 31 of the mask 30) is not limited to the elliptical shape including only the curve as in the above embodiment, and the straight line shown in FIG. In addition, the shape may be an ellipse, or may be a perfect circle shown in FIG. 6B or a rectangle shown in FIG.

[2]第2実施形態
次に、本発明の第2実施形態の製造方法を説明する。
第2実施形態の製造方法は、上記第1実施形態での研削工程から機械的ダメージ除去工程までは同じであるが、次の保護膜被覆工程から以降を次の工程に変更したものである。
[2] Second Embodiment Next, a manufacturing method according to a second embodiment of the present invention will be described.
The manufacturing method of the second embodiment is the same from the grinding step to the mechanical damage removal step in the first embodiment, but the following protective film coating step is changed to the next step.

(1)マスク被覆工程
第2実施形態と同様にして研削工程および機械的ダメージ除去工程を経たウエーハ1の裏面に、図7および図8(a)に示すように、上記マスク30を、第1実施形態と同様に各開口31が半導体チップ3の各領域の中央部に位置するようにウエーハ1の裏面に直接重ね、着脱可能に装着する。なお、図8は図5と同様でウエーハ1における1つの半導体チップ3の部分を抜き出して、ウエーハ1に対する工程を(a)〜(d)の順に示した図である。
(1) Mask Covering Step As shown in FIGS. 7 and 8A, the mask 30 is formed on the back surface of the wafer 1 that has undergone the grinding step and the mechanical damage removal step in the same manner as in the second embodiment. As in the embodiment, the openings 31 are directly stacked on the back surface of the wafer 1 so that the openings 31 are located at the center of each region of the semiconductor chip 3 and are detachably mounted. FIG. 8 is a view similar to FIG. 5 showing a part of one semiconductor chip 3 in the wafer 1 and showing steps for the wafer 1 in the order of (a) to (d).

(2)機械的ダメージ層形成工程
図8(b)に示すように、マスク30が施されたウエーハ1の裏面に、第1実施形態と同様にしてサンドブラストを行う。このサンドブラストにより、ウエーハ1の裏面のマスク30の開口31による露出部分が砥粒で打撃されて、図8(c)に示すように、機械的ダメージ層4が形成される。
(2) Mechanical Damage Layer Forming Step As shown in FIG. 8B, sandblasting is performed on the back surface of the wafer 1 on which the mask 30 has been applied in the same manner as in the first embodiment. By this sandblasting, the exposed portion of the opening 30 of the mask 30 on the back surface of the wafer 1 is struck with abrasive grains, and a mechanical damage layer 4 is formed as shown in FIG.

(3)分割工程
マスク30を除去し、次いで保護テープ10を除去し、ウエーハ1を適宜に洗浄してから全てのストリート2に沿ってウエーハ1を分割し、個々の半導体チップ3を得る。得られた半導体チップ3は、図8(d)に示すように、裏面の中央部にサンドブラストによって楕円状の機械的ダメージ層4が形成され、この機械的ダメージ層4の周囲は、研削工程で付与された機械的ダメージが除去された強度維持領域5として残存している。
(3) Dividing Step The mask 30 is removed, then the protective tape 10 is removed, the wafer 1 is washed appropriately, and then the wafer 1 is divided along all the streets 2 to obtain individual semiconductor chips 3. In the obtained semiconductor chip 3, as shown in FIG. 8D, an elliptical mechanical damage layer 4 is formed by sandblasting at the center of the back surface, and the periphery of the mechanical damage layer 4 is subjected to a grinding process. It remains as the strength maintaining region 5 from which the applied mechanical damage is removed.

以上の第2実施形態の製造方法は、第1実施形態でのウエーハ1の裏面へのレジスト膜20の被覆を省略し、マスク30を直接ウエーハ1の裏面に被せてサンドブラストを行って機械的ダメージ層4を形成するもので、第1実施形態と比べると工程の簡略化が図られる。   In the manufacturing method of the second embodiment described above, the coating of the resist film 20 on the back surface of the wafer 1 in the first embodiment is omitted, and the mask 30 is directly covered on the back surface of the wafer 1 to perform sandblasting and perform mechanical damage. The layer 4 is formed, and the process can be simplified as compared with the first embodiment.

[3]第3実施形態
次に、本発明の第3実施形態の製造方法を説明する。
(1)研削工程
第1実施形態と同様に、ウエーハ1の裏面に保護テープ10を貼り付けてから、ウエーハ1の裏面を研削して、ウエーハ1を必要に応じた厚さに薄化する。図9(a)に示すように、ウエーハ1の裏面には、研削によって全面に機械的ダメージ6が付与される。なお、図9はウエーハ1における1つの半導体チップ3の部分を抜き出して、ウエーハ1に対する工程を(a)〜(g)の順に示した図である。
[3] Third Embodiment Next, a manufacturing method according to a third embodiment of the present invention will be described.
(1) Grinding step As in the first embodiment, after the protective tape 10 is applied to the back surface of the wafer 1, the back surface of the wafer 1 is ground to thin the wafer 1 to a thickness as required. As shown in FIG. 9A, mechanical damage 6 is imparted to the entire back surface of the wafer 1 by grinding. FIG. 9 is a diagram showing a process for the wafer 1 in the order of (a) to (g) by extracting a portion of one semiconductor chip 3 in the wafer 1.

(2)保護膜被覆工程
図9(b)に示すように、研削されたウエーハ1の裏面に、保護膜としてフォトレジスト法で用いられるネガ型レジスト膜21(非露光部分が現像液で可溶、露光部分が残る)を、一般周知のスピンコート法等の方法によって塗布する。
(2) Protective film coating step As shown in FIG. 9B, on the back surface of the ground wafer 1, a negative resist film 21 (non-exposed portion is soluble in a developer) used as a protective film by a photoresist method. The exposed portion remains) is applied by a generally known method such as spin coating.

(3)マスク被覆工程
図9(c)に示すように、第1実施形態と同様にしてレジスト膜21に上記マスク30を被せ、該マスク30の開口31を半導体チップ3の各領域の中央部に位置させる。
(3) Mask Covering Step As shown in FIG. 9C, the resist film 21 is covered with the mask 30 in the same manner as in the first embodiment, and the opening 31 of the mask 30 is formed at the center of each region of the semiconductor chip 3. To be located.

(4)露光工程
図9(d)に示すように、レジスト膜21にマスク30が施されたウエーハ1の裏面を露光装置40によって露光する。レジスト膜21においては、半導体チップ3の中央部であってマスク30の開口31で露出する楕円状部分が露光される。上記のようにレジスト膜21はネガ型であることから、マスク30で覆われた非露光部分が除去される領域となる。
(4) Exposure Step As shown in FIG. 9D, the exposure apparatus 40 exposes the back surface of the wafer 1 in which the resist film 21 is masked 30. In the resist film 21, an elliptical portion that is exposed at the opening 31 of the mask 30 at the center of the semiconductor chip 3 is exposed. Since the resist film 21 is a negative type as described above, it becomes a region where the non-exposed portion covered with the mask 30 is removed.

(5)保護膜非露光部分除去工程
マスク30を除去し、レジスト膜21が被覆されたウエーハ1の裏面を、所定の現像液にさらす。すると、図9(e)に示すように、現像液によってレジスト膜21の露光されていない部分が溶解して除去され、ウエーハ1の裏面におけるレジスト膜21の除去部分、すなわちマスク30の開口31以外に対応する部分が露出する。
(5) Protective film non-exposed part removing step The mask 30 is removed, and the back surface of the wafer 1 coated with the resist film 21 is exposed to a predetermined developer. Then, as shown in FIG. 9 (e), the unexposed portion of the resist film 21 is dissolved and removed by the developer, and the resist film 21 is removed from the back surface of the wafer 1, that is, other than the opening 31 of the mask 30. The part corresponding to is exposed.

(6)機械的ダメージ一部残存工程
裏面の中央部が楕円状のレジスト膜21で保護されているウエーハ1の裏面に対し、所定の化学エッチング液をさらして、露出部分に残存する機械的ダメージ6を除去する。これによって、図9(f)に示すようにレジスト膜21で覆われた中央部のみに、研削工程で付与された機械的ダメージ層6が楕円状に残存する。なお、この場合の化学エッチングは、フッ酸と硝酸を主成分とする酸エッチングでもよいし、フッ素系ガスを用いたドライエッチングでもよい。
(6) Mechanical Damage Partially Remaining Step Mechanical damage remaining on the exposed portion by exposing a predetermined chemical etching solution to the back surface of the wafer 1 whose central portion on the back surface is protected by the elliptical resist film 21. 6 is removed. As a result, as shown in FIG. 9F, the mechanical damage layer 6 applied in the grinding process remains in an elliptical shape only in the central portion covered with the resist film 21. In this case, the chemical etching may be acid etching mainly containing hydrofluoric acid and nitric acid, or may be dry etching using a fluorine-based gas.

(7)分割工程
レジスト膜21を所定の除去液で溶解して除去し、次いで保護テープ10を除去し、ウエーハ1を適宜に洗浄してから全てのストリート2を切断して、個々の半導体チップ3に分割する。得られた半導体チップ3は、図9(g)に示すように、裏面の中央部に楕円状の機械的ダメージ層6が形成されている。
(7) Dividing Step The resist film 21 is dissolved and removed with a predetermined removing solution, then the protective tape 10 is removed, the wafer 1 is washed appropriately, and then all the streets 2 are cut to obtain individual semiconductor chips. Divide into three. As shown in FIG. 9G, the obtained semiconductor chip 3 has an elliptical mechanical damage layer 6 formed at the center of the back surface.

以上の第3実施形態の製造方法は、研削工程で付与された機械的ダメージ6をゲッタリング効果を得るための機械的ダメージ層として活用しており、後の工程で改めて機械的ダメージ層をサンドブラスト等の方法で形成する手間が省かれるといった利点を有する。   In the manufacturing method of the third embodiment described above, the mechanical damage 6 applied in the grinding process is used as a mechanical damage layer for obtaining a gettering effect, and the mechanical damage layer is sandblasted again in a later process. Thus, there is an advantage that the labor of forming by such a method can be saved.

なお、上記第1および第3実施形態で用いるマスク30は露光の領域を区画するために用いるマスクである。したがって、上記のように金属製であるものの代わりに、レチクル等の、ガラス板に遮光ペイントを施した露光専用マスクを用いることができる。このような露光専用マスクは遮光ペイントされていない透明部分を光が透過するものであり、本発明で言うマスクの開口は、その光透過部分を指すことになる。一方、第2実施形態でのマスク30はサンドブラストの打撃領域を区画するもので、砥粒が通過する空間である開口31は必須であるから、レチクル等の露光専用マスクを用いることはできず、開口が空けられる金属製薄板等が好適とされる。   The mask 30 used in the first and third embodiments is a mask used for partitioning an exposure region. Therefore, an exposure-only mask in which a light shielding paint is applied to a glass plate, such as a reticle, can be used instead of the metal as described above. Such an exposure-exclusive mask transmits light through a transparent portion that is not shade-painted, and the mask opening referred to in the present invention indicates the light-transmitting portion. On the other hand, the mask 30 in the second embodiment defines a sandblasting hitting area, and an opening 31 that is a space through which abrasive grains pass is essential. Therefore, an exposure-only mask such as a reticle cannot be used, A metal thin plate or the like in which an opening is opened is suitable.

本発明の実施形態で半導体チップに分割されるウエーハの(a)全体平面図(拡大部分は半導体チップ)、(b)側面図である。BRIEF DESCRIPTION OF THE DRAWINGS (a) Whole top view (enlarged part is a semiconductor chip) of the wafer divided | segmented into a semiconductor chip in embodiment of this invention, (b) It is a side view. 第1実施形態に係る半導体チップ製造方法の研削工程からマスク被覆工程を(a)〜(d)の順に示すウエーハの側面図である。It is a side view of a wafer which shows a mask covering process from a grinding process of a semiconductor chip manufacturing method concerning a 1st embodiment in order of (a)-(d). マスクの平面図である。It is a top view of a mask. マスクが装着されたウエーハの裏面図である。It is a reverse view of the wafer with which the mask was mounted | worn. 第1実施形態に係る半導体チップ製造方法のマスク被覆工程から分割工程までを(a)〜(f)の順に示すウエーハの断面図および一部裏面図である。It is sectional drawing and a partial back view of a wafer which show from a mask covering process of a semiconductor chip manufacturing method concerning a 1st embodiment to a division process in order of (a)-(f). 機械的ダメージ層の他の形状例を示す半導体チップの裏面図である。It is a back view of the semiconductor chip which shows the other example of a mechanical damage layer. 本発明の第2実施形態に係るマスク被覆工程でマスクが装着されたウエーハの側面図である。It is a side view of the wafer with which the mask was mounted | worn at the mask coating | coated process which concerns on 2nd Embodiment of this invention. 第2実施形態に係る半導体チップ製造方法のマスク被覆工程から分割工程までを(a)〜(d)の順に示すウエーハの断面図および一部裏面図である。It is sectional drawing and a partial back view of a wafer which show from a mask covering process of a semiconductor chip manufacturing method concerning a 2nd embodiment to a division process in order of (a)-(d). 第3実施形態に係る半導体チップ製造方法の研削工程から分割工程までを(a)〜(g)の順に示すウエーハの断面図および一部裏面図である。It is sectional drawing and a partial back view of a wafer which show from a grinding process of a semiconductor chip manufacturing method concerning a 3rd embodiment to a division process in order of (a)-(g).

符号の説明Explanation of symbols

1…半導体ウエーハ
2…ストリート(分割予定ライン)
3…半導体チップ(デバイス)
4,6…機械的ダメージ層
5…強度維持領域
20,21…レジスト膜(保護膜)
30…マスク
31…マスクの開口
40…露光装置
50…サンドブラスト装置
1 ... Semiconductor wafer 2 ... Street (scheduled line)
3 ... Semiconductor chip (device)
4, 6 ... mechanical damage layer 5 ... strength maintaining area 20, 21 ... resist film (protective film)
DESCRIPTION OF SYMBOLS 30 ... Mask 31 ... Mask opening 40 ... Exposure apparatus 50 ... Sand blasting apparatus

Claims (7)

表面に電子回路が形成されたデバイスにおいて、該デバイスの裏面の一部に機械的ダメージ層が形成されていることを特徴とするデバイス。   A device having an electronic circuit formed on a surface thereof, wherein a mechanical damage layer is formed on a part of the back surface of the device. 前記機械的ダメージ層が前記裏面の中央部に形成されていることを特徴とする請求項1に記載のデバイス。   The device according to claim 1, wherein the mechanical damage layer is formed in a central portion of the back surface. 前記機械的ダメージ層が曲線を含む形状であることを特徴とする請求項1または2に記載のデバイス。   The device according to claim 1, wherein the mechanical damage layer has a shape including a curve. 前記機械的ダメージ層が曲線のみからなる形状であることを特徴とする請求項1または2に記載のデバイス。   The device according to claim 1, wherein the mechanical damage layer has a shape consisting only of a curve. 表面に電子回路が形成された複数のデバイスが分割予定ラインによって区画されたウエーハから、前記デバイスを個々に分割して得るデバイスの製造方法であって、
前記ウエーハの裏面側を研削して所定の厚さに薄化する研削工程と、
該ウエーハの裏面に残存する機械的ダメージを除去する機械的ダメージ除去工程と、
該ウエーハの裏面全面に保護膜を被覆する保護膜被覆工程と、
該保護膜に、前記デバイスに対応する各領域の一部が開口するマスクを被覆するマスク被覆工程と、
前記保護膜に前記マスクが施された該ウエーハの裏面を露光する露光工程と、
前記保護膜の露光された部分を除去し、その部分のウエーハの裏面を露出させる保護膜露光部分除去工程と、
該ウエーハの裏面の露出部分に機械的ダメージ層を形成する機械的ダメージ層形成工程と、
前記分割予定ラインに沿って前記ウエーハを分割して前記デバイスを得る分割工程とを備えることを特徴とするデバイスの製造方法。
A method of manufacturing a device obtained by individually dividing a plurality of devices having electronic circuits formed on a surface thereof from a wafer partitioned by dividing lines,
A grinding step of grinding the back side of the wafer to a predetermined thickness;
A mechanical damage removing step for removing mechanical damage remaining on the back surface of the wafer;
A protective film coating step for coating a protective film on the entire back surface of the wafer;
A mask coating step of covering the protective film with a mask in which a part of each region corresponding to the device is opened; and
An exposure step of exposing a back surface of the wafer having the mask applied to the protective film;
Removing the exposed portion of the protective film and exposing the back surface of the wafer in that portion;
A mechanical damage layer forming step of forming a mechanical damage layer on the exposed portion of the back surface of the wafer;
A dividing step of dividing the wafer along the division line to obtain the device.
表面に電子回路が形成された複数のデバイスが分割予定ラインによって区画されたウエーハから、前記デバイスを個々に分割して得るデバイスの製造方法であって、
前記ウエーハの裏面側を研削して所定の厚さに薄化する研削工程と、
該ウエーハの裏面に残存する機械的ダメージを除去する機械的ダメージ除去工程と、
該ウエーハの裏面に、前記デバイスに対応する各領域の一部が開口するマスクを被覆するマスク被覆工程と、
該ウエーハの裏面の前記マスクで覆われていない露出部分に機械的ダメージ層を形成する機械的ダメージ層形成工程と、
前記分割予定ラインに沿って前記ウエーハを分割して前記デバイスを得る分割工程とを備えることを特徴とするデバイスの製造方法。
A method of manufacturing a device obtained by individually dividing a plurality of devices having electronic circuits formed on a surface thereof from a wafer partitioned by dividing lines,
A grinding step of grinding the back side of the wafer to a predetermined thickness;
A mechanical damage removing step for removing mechanical damage remaining on the back surface of the wafer;
A mask coating step of coating a mask in which a part of each region corresponding to the device is opened on the back surface of the wafer;
A mechanical damage layer forming step of forming a mechanical damage layer on an exposed portion of the back surface of the wafer that is not covered with the mask;
A dividing step of dividing the wafer along the division line to obtain the device.
表面に電子回路が形成された複数のデバイスが分割予定ラインによって区画されたウエーハから、前記デバイスを個々に分割して得るデバイスの製造方法であって、
前記ウエーハの裏面側を研削して所定の厚さに薄化する研削工程と、
該ウエーハの裏面全面に保護膜を被覆する保護膜被覆工程と、
該保護膜に、前記デバイスに対応する各領域の中心部領域が開口するマスクを被覆するマスク被覆工程と、
前記保護膜に前記マスクが施された該ウエーハの裏面を露光する露光工程と、
前記保護膜の露光されていない部分を除去し、その部分のウエーハの裏面を露出させる保護膜非露光部分除去工程と、
該ウエーハの裏面の露出部分に残存する機械的ダメージを除去し、これによって非露出部分に、前記研削工程で付与された機械的ダメージを残存させる機械的ダメージ一部残存工程と、
前記分割予定ラインに沿って前記ウエーハを分割して前記デバイスを得る分割工程とを備えることを特徴とするデバイスの製造方法。
A method of manufacturing a device obtained by individually dividing a plurality of devices having electronic circuits formed on a surface thereof from a wafer partitioned by dividing lines,
A grinding step of grinding the back side of the wafer to a predetermined thickness;
A protective film coating step for coating a protective film on the entire back surface of the wafer;
A mask coating step of covering the protective film with a mask in which a central region of each region corresponding to the device is opened;
An exposure step of exposing a back surface of the wafer having the mask applied to the protective film;
Removing the non-exposed portion of the protective film, and exposing the back surface of the wafer in that portion;
Removing mechanical damage remaining on the exposed portion of the back surface of the wafer, thereby leaving the mechanical damage imparted in the grinding step on the non-exposed portion;
And a dividing step of dividing the wafer along the scheduled dividing line to obtain the device.
JP2005298317A 2005-10-13 2005-10-13 Device and its manufacturing method Pending JP2007109838A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005298317A JP2007109838A (en) 2005-10-13 2005-10-13 Device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005298317A JP2007109838A (en) 2005-10-13 2005-10-13 Device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007109838A true JP2007109838A (en) 2007-04-26

Family

ID=38035473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005298317A Pending JP2007109838A (en) 2005-10-13 2005-10-13 Device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007109838A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142215A (en) * 2010-01-07 2011-07-21 Nano System Solutions:Kk Wafer processing device
JP2013235876A (en) * 2012-05-02 2013-11-21 Disco Abrasive Syst Ltd Wafer processing method
JP2015119111A (en) * 2013-12-19 2015-06-25 国立大学法人東京工業大学 Semiconductor device and manufacturing method of the same
JPWO2015152244A1 (en) * 2014-04-02 2017-04-13 三菱電機株式会社 SENSOR ELEMENT AND ITS MANUFACTURING METHOD, SENSING DEVICE AND ITS MANUFACTURING METHOD
JP2019145715A (en) * 2018-02-22 2019-08-29 新電元工業株式会社 Method for manufacturing semiconductor device and semiconductor device
WO2019239801A1 (en) * 2018-06-12 2019-12-19 東京エレクトロン株式会社 Substrate processing system, and substrate processing method
KR20210052098A (en) * 2019-10-31 2021-05-10 주식회사 시노펙스 the wafer etching method using the sand blast method of construction

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487066A (en) * 1977-12-22 1979-07-11 Mitsubishi Electric Corp Semiconductor wafer
JPS54148474A (en) * 1978-05-15 1979-11-20 Nec Corp Manufacture of semiconductor device
JPS6437030A (en) * 1987-07-31 1989-02-07 Nec Corp Semiconductor silicon single crystal wafer
JPH04277629A (en) * 1991-03-06 1992-10-02 Nec Corp Manufacture of semiconductor device
JP2005277116A (en) * 2004-03-25 2005-10-06 Elpida Memory Inc Semiconductor device and its manufacturing method
WO2006008824A1 (en) * 2004-07-16 2006-01-26 Renesas Technology Corp. Method for manufacturing semiconductor integrated circuit device
JP2006294691A (en) * 2005-04-06 2006-10-26 Toshiba Corp Semiconductor substrate and semiconductor apparatus, and its manufacturing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487066A (en) * 1977-12-22 1979-07-11 Mitsubishi Electric Corp Semiconductor wafer
JPS54148474A (en) * 1978-05-15 1979-11-20 Nec Corp Manufacture of semiconductor device
JPS6437030A (en) * 1987-07-31 1989-02-07 Nec Corp Semiconductor silicon single crystal wafer
JPH04277629A (en) * 1991-03-06 1992-10-02 Nec Corp Manufacture of semiconductor device
JP2005277116A (en) * 2004-03-25 2005-10-06 Elpida Memory Inc Semiconductor device and its manufacturing method
WO2006008824A1 (en) * 2004-07-16 2006-01-26 Renesas Technology Corp. Method for manufacturing semiconductor integrated circuit device
JP2006294691A (en) * 2005-04-06 2006-10-26 Toshiba Corp Semiconductor substrate and semiconductor apparatus, and its manufacturing method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142215A (en) * 2010-01-07 2011-07-21 Nano System Solutions:Kk Wafer processing device
JP2013235876A (en) * 2012-05-02 2013-11-21 Disco Abrasive Syst Ltd Wafer processing method
JP2015119111A (en) * 2013-12-19 2015-06-25 国立大学法人東京工業大学 Semiconductor device and manufacturing method of the same
JPWO2015152244A1 (en) * 2014-04-02 2017-04-13 三菱電機株式会社 SENSOR ELEMENT AND ITS MANUFACTURING METHOD, SENSING DEVICE AND ITS MANUFACTURING METHOD
JP2019145715A (en) * 2018-02-22 2019-08-29 新電元工業株式会社 Method for manufacturing semiconductor device and semiconductor device
JP7094719B2 (en) 2018-02-22 2022-07-04 新電元工業株式会社 Manufacturing method of semiconductor device and semiconductor device
WO2019239801A1 (en) * 2018-06-12 2019-12-19 東京エレクトロン株式会社 Substrate processing system, and substrate processing method
KR20210052098A (en) * 2019-10-31 2021-05-10 주식회사 시노펙스 the wafer etching method using the sand blast method of construction
KR102261577B1 (en) * 2019-10-31 2021-06-08 주식회사 시노펙스 the wafer etching method using the sand blast method of construction

Similar Documents

Publication Publication Date Title
JP2007109838A (en) Device and its manufacturing method
JP4462997B2 (en) Wafer processing method
US20180096892A1 (en) Device wafer processing method
JP6385131B2 (en) Wafer processing method
TWI644354B (en) Wafer processing method
CN110707008B (en) Method for processing semiconductor wafer
JP6730891B2 (en) Wafer processing method
JP2005210038A (en) Fabrication method of semiconductor integrated circuit device
US9236264B2 (en) Wafer processing method
US6462401B2 (en) Semiconductor wafer having a bank on a scribe line
TWI796383B (en) Small-diameter wafer manufacturing method
JP2012069747A (en) Semiconductor device and method of manufacturing the same
JPWO2006008824A1 (en) Manufacturing method of semiconductor integrated circuit device
JP5068705B2 (en) Chuck table of processing equipment
JP2010186971A (en) Wafer processing method
CN100385630C (en) Method of manufacturing semiconductor wafer
JP2007165706A (en) Manufacturing method of semiconductor integrated circuit device
JP2010239161A (en) Method of fabricating semiconductor integrated circuit device
JP5441587B2 (en) Wafer processing method
JP2000091274A (en) Formation of semiconductor chip and manufacture of semiconductor device using the same
JP6315470B2 (en) Split method
JP2009238853A (en) Wafer processing method and wafer processing apparatus
TW202103227A (en) Taiko wafer ring cut process method
JP2011071287A (en) Method of processing wafer
JP6120597B2 (en) Processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214