JP2007109481A - Flat display device, spacer, and inspection method of spacer - Google Patents

Flat display device, spacer, and inspection method of spacer Download PDF

Info

Publication number
JP2007109481A
JP2007109481A JP2005297960A JP2005297960A JP2007109481A JP 2007109481 A JP2007109481 A JP 2007109481A JP 2005297960 A JP2005297960 A JP 2005297960A JP 2005297960 A JP2005297960 A JP 2005297960A JP 2007109481 A JP2007109481 A JP 2007109481A
Authority
JP
Japan
Prior art keywords
electrode
spacer
face
panel
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005297960A
Other languages
Japanese (ja)
Inventor
Atsushi Seki
敦司 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005297960A priority Critical patent/JP2007109481A/en
Publication of JP2007109481A publication Critical patent/JP2007109481A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a spacer used in a flat display device which can reduce the relative luminance variation of a pixel along the spacer, a flat display device incorporating this spacer, and an inspection method of the spacer. <P>SOLUTION: This spacer 140, which is used in a flat display device, is arranged between a cathode panel and an anode panel. The spacer 140 is constructed of a spacer substrate 140A, a first electrode 140B, a second electrode 140C, and an electrode for measuring resistance value 140D of a belt shape. When the resistance value at impressing of a voltage of 1 [kV] between the first electrode and the second electrode is R<SB>12</SB>, and the resistance value at impressing of a voltage of (H<SB>2</SB>/(H<SB>1</SB>+H<SB>2</SB>))×1 [kV], between the second electrode and the electrode for measuring resistance value, is R<SB>23</SB>, 0.95×(H<SB>2</SB>/(H<SB>1</SB>+H<SB>2</SB>))≤R<SB>23</SB>/R<SB>12</SB>≤1.05×(H<SB>2</SB>/(H<SB>1</SB>+H<SB>2</SB>)) is satisfied. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、例えば、文字や画像等の情報を表示する平面型表示装置において使用されるスペーサ、係るスペーサが組み込まれた平面型表示装置、並びに、係るスペーサの検査方法に関する。   The present invention relates to a spacer used in a flat display device that displays information such as characters and images, a flat display device incorporating such a spacer, and a method for inspecting such a spacer.

現在主流の陰極線管(CRT)に代わる画像表示装置として、平面型(フラットパネル形式)の表示装置が種々検討されている。このような平面型の表示装置として、液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(ELD)、プラズマ表示装置(PDP)を例示することができる。また、電子放出源を組み込んだ平面型表示装置の開発も進められている。ここで、電子放出源として、冷陰極電界電子放出素子、金属/絶縁膜/金属型素子(MIM素子とも呼ばれる)、表面伝導型電子放出素子が知られており、これらの電子放出源を組み込んだ平面型表示装置は、高解像度、高輝度のカラー表示、及び、低消費電力の観点から注目を集めている。   As an image display device that can replace the mainstream cathode ray tube (CRT), various types of flat display devices have been studied. Examples of such a flat display device include a liquid crystal display device (LCD), an electroluminescence display device (ELD), and a plasma display device (PDP). Development of a flat display device incorporating an electron emission source is also in progress. Here, cold cathode field emission devices, metal / insulating film / metal type devices (also called MIM devices) and surface conduction type electron emission devices are known as electron emission sources, and these electron emission sources are incorporated. The flat display device is attracting attention from the viewpoint of high resolution, high luminance color display, and low power consumption.

電子放出源としての冷陰極電界電子放出素子を組み込んだ平面型表示装置である冷陰極電界電子放出表示装置(以下、表示装置と略称する場合がある)は、一般に、2次元マトリックス状に配列された各画素(カラー表示の場合には、各サブピクセル)に対応した電子放出領域を有するカソードパネルと、電子放出領域から放出された電子との衝突により励起されて発光する蛍光体層を有するアノードパネルとが、真空状態とされた空間を介して対向配置された構成を有する。電子放出領域には、通常、1又は複数の冷陰極電界電子放出素子(以下、電界放出素子と略称する場合がある)が設けられている。電界放出素子として、スピント型、扁平型、エッジ型、平面型等を挙げることができる。   2. Description of the Related Art A cold cathode field emission display device (hereinafter sometimes abbreviated as a display device), which is a flat display device incorporating a cold cathode field electron emission element as an electron emission source, is generally arranged in a two-dimensional matrix. A cathode panel having an electron emission region corresponding to each pixel (in the case of color display, each subpixel), and an anode having a phosphor layer that emits light when excited by collision with electrons emitted from the electron emission region The panel has a configuration in which the panel is disposed to face each other through a space in a vacuum state. The electron emission region is usually provided with one or a plurality of cold cathode field emission devices (hereinafter sometimes abbreviated as field emission devices). Examples of field emission devices include Spindt type, flat type, edge type, and planar type.

一例として、スピント型電界放出素子を有する表示装置の概念的な一部端面図を図4に示し、カソードパネルCP及びアノードパネルAPを分解したときのカソードパネルCPとアノードパネルAPの一部分の模式的な分解斜視図を図5に示す。この表示装置を構成するスピント型電界放出素子は、支持体10上に形成されたカソード電極11と、支持体10及びカソード電極11上に形成された絶縁層12と、絶縁層12上に形成されたゲート電極13と、ゲート電極13及び絶縁層12に設けられた開口部14(ゲート電極13に設けられた第1開口部14A、及び、絶縁層12に設けられた第2開口部14B)と、開口部14の底部に位置するカソード電極11上に形成された円錐形の電子放出部15から構成されている。   As an example, a conceptual partial end view of a display device having a Spindt-type field emission device is shown in FIG. 4, and a schematic view of a part of the cathode panel CP and the anode panel AP when the cathode panel CP and the anode panel AP are disassembled. A simple exploded perspective view is shown in FIG. The Spindt-type field emission device constituting this display device is formed on a cathode electrode 11 formed on a support 10, an insulating layer 12 formed on the support 10 and the cathode electrode 11, and an insulating layer 12. The gate electrode 13 and the opening 14 provided in the gate electrode 13 and the insulating layer 12 (the first opening 14A provided in the gate electrode 13 and the second opening 14B provided in the insulating layer 12). And a conical electron emission portion 15 formed on the cathode electrode 11 located at the bottom of the opening 14.

この表示装置において、カソード電極11は、第1の方向(図4及び図5においてY方向)に延びている。ゲート電極13は、第1の方向とは異なる第2の方向(図4及び図5においてX方向)に延びている。一般に、カソード電極11とゲート電極13とは、これらの両電極11,13の射影像が互いに直交する方向に各々帯状に形成されている。帯状のカソード電極11と帯状のゲート電極13とが重複する重複領域が、電子放出領域EAであり、1サブピクセルの領域に相当する。そして、係る電子放出領域EAが、カソードパネルCPの有効領域(表示装置の表示領域に対応する領域)内に、通常、2次元マトリックス状に配列されている。   In this display device, the cathode electrode 11 extends in the first direction (the Y direction in FIGS. 4 and 5). The gate electrode 13 extends in a second direction (X direction in FIGS. 4 and 5) different from the first direction. In general, the cathode electrode 11 and the gate electrode 13 are each formed in a strip shape in a direction in which the projected images of both the electrodes 11 and 13 are orthogonal to each other. An overlapping region where the strip-shaped cathode electrode 11 and the strip-shaped gate electrode 13 overlap is an electron emission region EA, which corresponds to a region of one subpixel. The electron emission areas EA are usually arranged in a two-dimensional matrix within the effective area of the cathode panel CP (area corresponding to the display area of the display device).

一方、アノードパネルAPは、基板20上に所定のパターンを有する蛍光体層22(具体的には、赤色発光蛍光体層22R、緑色発光蛍光体層22G、及び、青色発光蛍光体層22B)が形成され、蛍光体層22がアノード電極24で覆われた構造を有する。尚、これらの蛍光体層22の間は、カーボン等の光吸収性材料から成る光吸収層(ブラックマトリックス)23で埋め込まれており、表示画像の色濁り、光学的クロストークの発生を防止している。尚、図中、参照番号21は隔壁を表し、参照番号40は板状のスペーサを表し、参照番号25はスペーサ保持部を表し、参照番号26は枠体を表し、参照番号16は収束電極を表し、参照番号17は層間絶縁層を表す。尚、図5においては、隔壁やスペーサ、スペーサ保持部、収束電極、及び、層間絶縁層の図示を省略した。   On the other hand, the anode panel AP has a phosphor layer 22 (specifically, a red light-emitting phosphor layer 22R, a green light-emitting phosphor layer 22G, and a blue light-emitting phosphor layer 22B) having a predetermined pattern on the substrate 20. The phosphor layer 22 is formed and covered with the anode electrode 24. Between these phosphor layers 22, a light absorbing layer (black matrix) 23 made of a light absorbing material such as carbon is embedded to prevent display image color turbidity and optical crosstalk. ing. In the figure, reference numeral 21 represents a partition, reference numeral 40 represents a plate-shaped spacer, reference numeral 25 represents a spacer holding portion, reference numeral 26 represents a frame, and reference numeral 16 represents a focusing electrode. Reference numeral 17 denotes an interlayer insulating layer. In FIG. 5, illustration of the partition walls, the spacers, the spacer holding portion, the focusing electrode, and the interlayer insulating layer is omitted.

アノード電極24は、蛍光体層22からの発光を反射させる反射膜としての機能の他、蛍光体層22の帯電防止といった機能を有する。また、隔壁21は、蛍光体層22から反跳した電子、あるいは、蛍光体層22から放出された2次電子(以下、これらの電子を総称して、後方散乱電子と呼ぶ)が他の蛍光体層22に衝突し、所謂光学的クロストーク(色濁り)が発生することを防止する機能を有する。   The anode electrode 24 has a function of preventing charging of the phosphor layer 22 in addition to a function as a reflection film that reflects light emitted from the phosphor layer 22. Further, the barrier rib 21 is configured such that electrons recoiled from the phosphor layer 22 or secondary electrons emitted from the phosphor layer 22 (hereinafter, these electrons are collectively referred to as backscattered electrons) are used as other fluorescence. It has a function of preventing so-called optical crosstalk (color turbidity) from colliding with the body layer 22.

1サブピクセルは、カソードパネルCP側の電子放出領域EAと、電子放出領域EAに対面したアノードパネル側の蛍光体層22とによって構成されている。カラー表示の表示装置の場合には、1画素(1ピクセル)は、1つの赤色発光蛍光体層、1つの緑色発光蛍光体層、及び、1つの青色発光蛍光体層の集合から構成されている。有効領域には、係る画素が、例えば数十万〜数百万個ものオーダーにて配列されている。   One subpixel is configured by an electron emission area EA on the cathode panel CP side and a phosphor layer 22 on the anode panel side facing the electron emission area EA. In the case of a color display device, one pixel (one pixel) is composed of a set of one red-emitting phosphor layer, one green-emitting phosphor layer, and one blue-emitting phosphor layer. . In the effective area, such pixels are arranged on the order of hundreds of thousands to millions, for example.

そして、アノードパネルAPとカソードパネルCPとを、電子放出領域EAと蛍光体層22とが対向するように配置し、周縁部において枠体26を介して接合した後、排気し、封止することによって、表示装置を作製することができる。アノードパネルAPとカソードパネルCPと枠体26とによって囲まれた空間は高真空(例えば、1×10-3Pa以下)となっている。 Then, the anode panel AP and the cathode panel CP are arranged so that the electron emission area EA and the phosphor layer 22 face each other, joined at the peripheral portion via the frame body 26, and then exhausted and sealed. Thus, a display device can be manufactured. A space surrounded by the anode panel AP, the cathode panel CP, and the frame body 26 is in a high vacuum (for example, 1 × 10 −3 Pa or less).

従って、アノードパネルAPとカソードパネルCPとの間にスペーサ40を配設しておかないと、大気圧によって表示装置が損傷を受けてしまう。スペーサ40は、スペーサ基材40A、第1電極40B、第2電極40Cから成る。スペーサ基材40Aは、アノードパネルAPと対向する第1端面部、カソードパネルCPと対向する第2端面部、一対の側面部を備えており、第1電極40Bはスペーサ基材40Aの第1端面部の上に、第2電極40Cはスペーサ基材40Aの第2端面部の上に設けられている。尚、必要な場合には、帯電防止膜がスペーサ基材40Aの側面部上に設けられる。   Therefore, if the spacer 40 is not disposed between the anode panel AP and the cathode panel CP, the display device is damaged by the atmospheric pressure. The spacer 40 includes a spacer base 40A, a first electrode 40B, and a second electrode 40C. The spacer base material 40A includes a first end face portion facing the anode panel AP, a second end face portion facing the cathode panel CP, and a pair of side face portions, and the first electrode 40B is a first end face of the spacer base material 40A. The second electrode 40C is provided on the second end surface portion of the spacer base material 40A. If necessary, an antistatic film is provided on the side surface of the spacer base material 40A.

カソード電極11には相対的に負電圧がカソード電極制御回路31から印加され、ゲート電極13には相対的に正電圧がゲート電極制御回路32から印加され、収束電極16には収束電極制御回路(図示せず)から相対的に負電圧(例えば、0ボルト)が印加され、アノード電極24にはゲート電極13よりも更に高い正電圧がアノード電極制御回路33から印加される。係る表示装置において表示を行う場合、例えば、カソード電極11にカソード電極制御回路31から走査信号を入力し、ゲート電極13にゲート電極制御回路32からビデオ信号を入力する。あるいは、カソード電極11にカソード電極制御回路31からビデオ信号を入力し、ゲート電極13にゲート電極制御回路32から走査信号を入力する。カソード電極11とゲート電極13との間に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部15から電子が放出され、この電子がアノード電極24に引き付けられ、アノード電極24を通過して蛍光体層22に衝突する。その結果、蛍光体層22が励起されて発光し、所望の画像を得ることができる。つまり、この冷陰極電界電子放出表示装置の動作は、基本的に、ゲート電極13に印加される電圧、及び、カソード電極11に印加される電圧によって制御される。   A relatively negative voltage is applied to the cathode electrode 11 from the cathode electrode control circuit 31, a relatively positive voltage is applied to the gate electrode 13 from the gate electrode control circuit 32, and a focusing electrode control circuit ( A relatively negative voltage (for example, 0 volts) is applied from an anode electrode control circuit 33, and a higher positive voltage than that of the gate electrode 13 is applied to the anode electrode 24. When performing display in such a display device, for example, a scanning signal is input to the cathode electrode 11 from the cathode electrode control circuit 31, and a video signal is input to the gate electrode 13 from the gate electrode control circuit 32. Alternatively, a video signal is input from the cathode electrode control circuit 31 to the cathode electrode 11, and a scanning signal is input from the gate electrode control circuit 32 to the gate electrode 13. Electrons are emitted from the electron emitter 15 based on the quantum tunnel effect due to an electric field generated when a voltage is applied between the cathode electrode 11 and the gate electrode 13, and the electrons are attracted to the anode electrode 24. It passes and collides with the phosphor layer 22. As a result, the phosphor layer 22 is excited to emit light, and a desired image can be obtained. That is, the operation of the cold cathode field emission display is basically controlled by the voltage applied to the gate electrode 13 and the voltage applied to the cathode electrode 11.

スペーサ40を構成するスペーサ基材40Aは、ムライトやアルミナ、チタン酸バリウム等のセラミック、あるいは、ガラス等の高抵抗剛性材料から成る。スペーサ40は、その両端が、それぞれ、アノード電極24と、収束電極16とに接している。従って、スペーサ40の両端間には、アノード電極24に印加される電圧と、収束電極16に印加される電圧との電位差(電圧)が加わる。尚、表示装置の形式によっては、スペーサのカソード側はゲート電極と接する。この場合には、スペーサの両端間には、アノード電極に印加される電圧と、ゲート電極に印加される電圧との電位差(電圧)が加わる。従って、スペーサ40に過大な電流が流れないように、スペーサ40は基本的に高抵抗であることが必要とされる。また、後述するように、スペーサ40の両端面部(スペーサ40の第1端面部と第2端面部との間)における電位差(電圧)が、スペーサ40の両端面部間で均等に分圧される必要がある。このため、スペーサ基材40Aの両端面部には第1電極40Bと第2電極40Cが設けられており、スペーサ端面部において、良好な電気的接続を得ることができる。例えば、特許文献1には、端面部に電極を有するスペーサが開示されている。   The spacer base 40A constituting the spacer 40 is made of a high resistance rigid material such as mullite, alumina, ceramic such as barium titanate, or glass. Both ends of the spacer 40 are in contact with the anode electrode 24 and the convergence electrode 16, respectively. Therefore, a potential difference (voltage) between the voltage applied to the anode electrode 24 and the voltage applied to the focusing electrode 16 is applied between both ends of the spacer 40. Depending on the type of the display device, the cathode side of the spacer is in contact with the gate electrode. In this case, a potential difference (voltage) between the voltage applied to the anode electrode and the voltage applied to the gate electrode is applied between both ends of the spacer. Therefore, the spacer 40 is basically required to have a high resistance so that an excessive current does not flow through the spacer 40. Further, as will be described later, the potential difference (voltage) at both end surfaces of the spacer 40 (between the first end surface portion and the second end surface portion of the spacer 40) needs to be divided equally between the both end surfaces of the spacer 40. There is. For this reason, the 1st electrode 40B and the 2nd electrode 40C are provided in the both end surface part of 40 A of spacer base materials, and a favorable electrical connection can be obtained in a spacer end surface part. For example, Patent Document 1 discloses a spacer having an electrode on an end surface portion.

図6の(A)及び(B)に、スペーサ40の近傍に位置する画素における電子ビームの軌道を模式的に示す。尚、図6の(A)及び(B)にあっては、隔壁21、スペーサ保持部25、層間絶縁層17の図示を省略した。図6の(A)に示すように、スペーサ基材40Aの比抵抗が均一である場合には、スペーサ40の両端間で電圧が均等に分圧される。従って、スペーサ40の近傍においても電界は平行電界となり、電子放出部15から放出された電子は、蛍光体層22の所定の位置に向かう。しかし、図6の(B)に示すように、スペーサ基材40Aの比抵抗が不均一であると、スペーサ40の近傍において電界が不均一となり、電子の軌道に影響を与える。即ち、電子放出部15から放出された電子は、蛍光体層22の所定の位置に衝突せず、スペーサ40に沿った画素に相対的な輝度変化が生ずる。   6A and 6B schematically show the trajectory of the electron beam in the pixel located in the vicinity of the spacer 40. FIG. In FIGS. 6A and 6B, the partition wall 21, the spacer holding portion 25, and the interlayer insulating layer 17 are not shown. As shown in FIG. 6A, when the specific resistance of the spacer base material 40 </ b> A is uniform, the voltage is equally divided between both ends of the spacer 40. Accordingly, the electric field becomes a parallel electric field also in the vicinity of the spacer 40, and the electrons emitted from the electron emission portion 15 go to a predetermined position on the phosphor layer 22. However, as shown in FIG. 6B, if the specific resistance of the spacer base material 40A is not uniform, the electric field is not uniform in the vicinity of the spacer 40, which affects the electron trajectory. That is, the electrons emitted from the electron emitter 15 do not collide with a predetermined position of the phosphor layer 22, and a relative luminance change occurs in the pixels along the spacer 40.

例えば、スペーサ基材をセラミック材料から構成する場合には、
(a)セラミック粉末を分散質とし、バインダーを添加してグリーンシート用スラリーを調製し、
(b)グリーンシート用スラリーから、グリーンシートを得、その後、
(c)グリーンシートを焼成する、
ことによりセラミック材料を得ることができる。しかし、例えば、スラリー調製時の攪拌混合が不十分であったり、グリーンシートの焼成時の温度の不均一により焼成が不均一であったり、グリーンシートの焼成時の気流の不均一により酸化・還元の程度が不均一であったりすると、セラミック材料の比抵抗が不均一となる。一般に、スペーサ基材において、比抵抗の不均一を完全に無くすことは困難である。
For example, when the spacer substrate is made of a ceramic material,
(A) Using ceramic powder as a dispersoid, adding a binder to prepare a slurry for green sheets,
(B) A green sheet is obtained from the slurry for the green sheet, and then
(C) firing the green sheet;
Thus, a ceramic material can be obtained. However, for example, insufficient stirring and mixing at the time of slurry preparation, non-uniform firing due to non-uniform temperature during green sheet firing, or oxidation / reduction due to non-uniform air flow during green sheet firing If the degree of is non-uniform, the specific resistance of the ceramic material becomes non-uniform. In general, it is difficult to completely eliminate non-uniform resistivity in the spacer base material.

そこで、スペーサ基材の側面部に電極を設けることにより、スペーサ近傍の電界分布を調整することが知られている(例えば、特許文献1、特許文献2参照)。また、スペーサ基材の端面部と側面部に電極が設けられているスペーサにあっては、スペーサの高さ方向(図4〜図6においてZ方向)で電圧が均等に分圧されることを間接的に確かめるために、一方の端面部の電極と側面部の電極との間の抵抗値と、他方の端面部の電極と側面部の電極との間の抵抗値をそれぞれ測定し、その測定結果に基づいて所定の分圧比にあるかどうかを検査することも知られている(例えば、特許文献3参照)。   Therefore, it is known to adjust the electric field distribution in the vicinity of the spacer by providing an electrode on the side surface of the spacer base (see, for example, Patent Document 1 and Patent Document 2). Further, in the spacer in which the electrodes are provided on the end surface portion and the side surface portion of the spacer base material, the voltage is equally divided in the height direction of the spacer (the Z direction in FIGS. 4 to 6). In order to confirm indirectly, the resistance value between the electrode on one end face part and the electrode on the side face part and the resistance value between the electrode on the other end face part and the electrode on the side face part are measured, and the measurement is performed. It is also known to check whether or not a predetermined voltage division ratio is based on the result (see, for example, Patent Document 3).

米国特許第5859502号明細書US Pat. No. 5,859,502 特開2002−108271号公報JP 2002-108271 A 特開2005−93202号公報JP-A-2005-93202

しかしながら、スペーサ基材の端面部と側面部に電極が設けられているスペーサにおいて、スペーサに沿った画素の相対的な輝度変化が実用上の問題とならないためには、側面部に設けられる電極の位置や幅、一方の端面部の電極と側面部の電極との間の抵抗値、他方の端面部の電極と側面部の電極との間の抵抗値が、どのような条件を満たせば良いのかが不明である。また、スペーサの検査方法についても、具体的な評価方法が望まれていた。   However, in a spacer in which electrodes are provided on the end surface portion and the side surface portion of the spacer base material, the relative luminance change of the pixels along the spacer does not become a practical problem. What conditions should be satisfied for the position and width, the resistance value between the electrode on one end face and the electrode on the side face, and the resistance value between the electrode on the other end face and the side face electrode? Is unknown. Also, a specific evaluation method has been desired for the spacer inspection method.

従って、本発明の目的は、スペーサに沿った画素の相対的な輝度変化を軽減することができる平面型表示装置、スペーサ、並びに、スペーサの検査方法を提供することにある。   Accordingly, an object of the present invention is to provide a flat panel display device, a spacer, and a spacer inspection method capable of reducing a relative luminance change of pixels along the spacer.

上記の目的を達成するための本発明の平面型表示装置は、電子を放出する電子放出源が支持体に複数、形成されて成るカソードパネルと、電子放出源から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成るアノードパネルとが、それらの周縁部において接合され、スペーサがカソードパネルとアノードパネルとの間に配置され、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持された平面型表示装置に関する。   In order to achieve the above object, a flat panel display according to the present invention includes a cathode panel in which a plurality of electron emission sources that emit electrons are formed on a support, and a fluorescent light that collides with electrons emitted from the electron emission source. A body layer and an anode panel formed by forming an anode electrode on a substrate are joined at their peripheral portions, a spacer is disposed between the cathode panel and the anode panel, and the space is sandwiched between the cathode panel and the anode panel The present invention relates to a flat display device in which is held in a vacuum.

また、上記の目的を達成するための本発明のスペーサは、電子を放出する電子放出源が支持体に複数、形成されて成るカソードパネルと、電子放出源から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成るアノードパネルとが、それらの周縁部において接合され、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持される平面型表示装置において使用され、カソードパネルとアノードパネルとの間に配置されるスペーサに関する。   In order to achieve the above object, the spacer of the present invention includes a cathode panel in which a plurality of electron emission sources that emit electrons are formed on a support, and a phosphor that collides with electrons emitted from the electron emission source. An anode panel having a layer and an anode electrode formed on a substrate is joined at the periphery thereof, and is used in a flat display device in which a space sandwiched between the cathode panel and the anode panel is maintained in a vacuum. The present invention relates to a spacer disposed between a panel and an anode panel.

また、上記の目的を達成するための本発明のスペーサの検査方法は、電子を放出する電子放出源が支持体に複数、形成されて成るカソードパネルと、電子放出源から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成るアノードパネルとが、それらの周縁部において接合され、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持される平面型表示装置において使用され、カソードパネルとアノードパネルとの間に配置されるスペーサの検査方法に関する。   In addition, the spacer inspection method of the present invention for achieving the above-described object includes a cathode panel in which a plurality of electron emission sources that emit electrons are formed on a support, and an electron emitted from the electron emission source collides. Used in a flat panel display device in which a phosphor layer and an anode panel formed by forming an anode electrode on a substrate are joined at their peripheral portions and the space sandwiched between the cathode panel and the anode panel is maintained in a vacuum The present invention relates to a method for inspecting a spacer disposed between a cathode panel and an anode panel.

本発明の平面型表示装置を構成するスペーサ、本発明のスペーサ、あるいは、本発明のスペーサの検査方法によって検査されるスペーサにあっては、
スペーサは、スペーサ基材、第1電極、第2電極、及び、帯状の抵抗値測定用電極から成り、スペーサ基材は、アノードパネルと対向する第1端面部、カソードパネルと対向する第2端面部、一対の側面部を備えており、第1電極はスペーサ基材の第1端面部の上に、第2電極はスペーサ基材の第2端面部の上に設けられており、帯状の抵抗値測定用電極は、第1端面部側の第1縁部が第1端面部と平行に、第2端面部側の第2縁部が第2端面部と平行に延びるように、スペーサ基材の片側の側面部の上に設けられている。
In the spacer constituting the flat display device of the present invention, the spacer of the present invention, or the spacer inspected by the spacer inspection method of the present invention,
The spacer includes a spacer base material, a first electrode, a second electrode, and a strip-shaped resistance measurement electrode. The spacer base material has a first end face portion facing the anode panel and a second end face facing the cathode panel. A first electrode is provided on the first end surface portion of the spacer base material, and a second electrode is provided on the second end surface portion of the spacer base material. The value measuring electrode includes a spacer base material such that the first edge on the first end face side extends in parallel with the first end face and the second edge on the second end face side extends in parallel with the second end face. Is provided on the side surface of one side of the.

そして、本発明の平面型表示装置を構成するスペーサ、あるいは、本発明のスペーサにあっては、
第1端面部と抵抗値測定用電極の第1縁部との距離をH1、第2端面部と抵抗値測定用電極の第2縁部との距離をH2、抵抗値測定用電極の第1縁部と第2縁部との距離をH3、第1端面部と第2端面部との距離をH4とするとき、0.2×H4≦H1≦0.8×H4、0.2×H4≦H2≦0.8×H4、及び、10μm≦H3≦0.2×H4の全てを満足すると共に、
第1電極と第2電極との間に1[kV]の電圧を印加したときの抵抗値をR12、第2電極と抵抗値測定用電極との間に(H2/(H1+H2))×1[kV]の電圧を印加したときの抵抗値をR23とするとき、0.95×(H2/(H1+H2))≦R23/R12≦1.05×(H2/(H1+H2))を満足することを特徴とする。
And in the spacer constituting the flat display device of the present invention, or the spacer of the present invention,
The distance between the first end face and the first edge of the resistance measurement electrode is H 1 , the distance between the second end face and the second edge of the resistance measurement electrode is H 2 , and the resistance measurement electrode When the distance between the first edge and the second edge is H 3 and the distance between the first end face and the second end face is H 4 , 0.2 × H 4 ≦ H 1 ≦ 0.8 × H 4 , 0.2 × H 4 ≦ H 2 ≦ 0.8 × H 4 and 10 μm ≦ H 3 ≦ 0.2 × H 4
The resistance value when a voltage of 1 [kV] is applied between the first electrode and the second electrode is R 12 , and the resistance value between the second electrode and the resistance value measuring electrode is (H 2 / (H 1 + H 2 )) When a resistance value when a voltage of 1 [kV] is applied is R 23 , 0.95 × (H 2 / (H 1 + H 2 )) ≦ R 23 / R 12 ≦ 1.05 × ( H 2 / (H 1 + H 2 )) is satisfied.

また、本発明のスペーサの検査方法にあっては、
第1端面部と抵抗値測定用電極の第1縁部との距離をH1、第2端面部と抵抗値測定用電極の第2縁部との距離をH2、抵抗値測定用電極の第1縁部と第2縁部との距離をH3、第1端面部と第2端面部との距離をH4とするとき、0.2×H4≦H1≦0.8×H4、0.2×H4≦H2≦0.8×H4、及び、10μm≦H3≦0.2×H4の全てを満足すると共に、
第1電極と第2電極との間に1[kV]の電圧を印加したときの抵抗値をR12、第2電極と抵抗値測定用電極との間に(H2/(H1+H2))×1[kV]の電圧を印加したときの抵抗値をR23とするとき、0.95×(H2/(H1+H2))≦R23/R12≦1.05×(H2/(H1+H2))を満足するスペーサを良品として判断することを特徴とする。
Further, in the spacer inspection method of the present invention,
The distance between the first end face and the first edge of the resistance measurement electrode is H 1 , the distance between the second end face and the second edge of the resistance measurement electrode is H 2 , and the resistance measurement electrode When the distance between the first edge and the second edge is H 3 and the distance between the first end face and the second end face is H 4 , 0.2 × H 4 ≦ H 1 ≦ 0.8 × H 4 , 0.2 × H 4 ≦ H 2 ≦ 0.8 × H 4 and 10 μm ≦ H 3 ≦ 0.2 × H 4
The resistance value when a voltage of 1 [kV] is applied between the first electrode and the second electrode is R 12 , and the resistance value between the second electrode and the resistance value measuring electrode is (H 2 / (H 1 + H 2 )) When a resistance value when a voltage of 1 [kV] is applied is R 23 , 0.95 × (H 2 / (H 1 + H 2 )) ≦ R 23 / R 12 ≦ 1.05 × ( A spacer that satisfies H 2 / (H 1 + H 2 )) is judged as a good product.

本発明の平面型表示装置を構成するスペーサ、あるいは、本発明のスペーサにあっては、上述の各条件を満足することにより、スペーサは必要とされる均一性を保って電圧を分圧する。従って、スペーサ近傍の電界の不均一が過大なものとはならず、スペーサに沿った画素の相対的な輝度変化も、実用上の問題がない程度まで軽減される。尚、スペーサにおいて、抵抗値測定用電極が存在する部分は同電位となる。従って、スペーサによる分圧の均一性の観点から、抵抗値測定用電極の高さ方向の幅に相当する距離H3は、スペーサ基材の高さ方向の幅に相当する距離H4よりも充分短いことが必要であり、10μm≦H3≦0.2×H4、より好ましくは、10μm≦H3≦0.05×H4であることが望ましい。 In the spacer constituting the flat display device of the present invention or the spacer of the present invention, the voltage is divided while maintaining the required uniformity by satisfying the above-mentioned conditions. Accordingly, the non-uniformity of the electric field in the vicinity of the spacer does not become excessive, and the relative luminance change of the pixels along the spacer is also reduced to the extent that there is no practical problem. In the spacer, the portion where the resistance measuring electrode is present has the same potential. Therefore, from the viewpoint of uniformity of the partial pressure by the spacer, the distance H 3 corresponding to the width in the height direction of the electrode for measuring the resistance value is sufficiently larger than the distance H 4 corresponding to the width in the height direction of the spacer base material. It is necessary to be short, and it is desirable that 10 μm ≦ H 3 ≦ 0.2 × H 4 , more preferably 10 μm ≦ H 3 ≦ 0.05 × H 4 .

また、本発明のスペーサの検査方法にあっては、上述の各条件を満足するスペーサを良品として判断する。これにより、スペーサ近傍の電界の不均一が過大にならないスペーサを選別することができる。例えば、予めスペーサを検査して選別し、選別したスペーサのみを用いて平面型表示装置を製造することにより、スペーサに沿った画素の相対的な輝度変化が軽減された平面型表示装置を製造することができる。   In the spacer inspection method of the present invention, a spacer that satisfies the above-described conditions is determined as a good product. As a result, it is possible to select a spacer in which the non-uniformity of the electric field near the spacer does not become excessive. For example, a flat display device in which the relative luminance change of pixels along the spacer is reduced is manufactured by inspecting and sorting the spacers in advance and manufacturing the flat display device using only the selected spacers. be able to.

以下、本発明の平面型表示装置、本発明のスペーサ、又は、本発明のスペーサの検査方法を、単に、本発明と呼ぶ場合がある。また、本発明の平面型表示装置を構成するスペーサ、本発明のスペーサ、又は、本発明のスペーサの検査方法によって検査されたスペーサを、単に、本発明のスペーサと呼ぶ場合がある。更には、本発明の平面型表示装置を、単に、本発明の表示装置と呼ぶ場合がある。   Hereinafter, the flat display device of the present invention, the spacer of the present invention, or the spacer inspection method of the present invention may be simply referred to as the present invention. Moreover, the spacer which comprises the flat type display apparatus of this invention, the spacer of this invention, or the spacer test | inspected by the inspection method of the spacer of this invention may be only called the spacer of this invention. Furthermore, the flat display device of the present invention may be simply referred to as the display device of the present invention.

ここで、本発明のスペーサにあっては、スペーサを構成するスペーサ基材を、セラミックやガラス等の高抵抗剛性材料から成る構成とすることができる。セラミック材料として、ムライト等のケイ酸アルミニウム化合物やアルミナ等の酸化アルミニウム、チタン酸バリウム、チタン酸ジルコン酸鉛、ジルコニア(酸化ジルコニウム)、コーディオライト、硼珪酸塩バリウム、珪酸鉄、ガラスセラミック材料、これらに、酸化チタンや酸化クロム、酸化マグネシウム、酸化鉄、酸化バナジウム、酸化ニッケルを添加したもの等を例示することができるし、例えば、特表2003−524280号公報等に記載されている材料を用いることもできる。また、スペーサを構成するガラスとして、ソーダライムガラスを挙げることができる。   Here, in the spacer of this invention, the spacer base material which comprises a spacer can be set as the structure which consists of high resistance rigid materials, such as a ceramic and glass. Ceramic materials include aluminum silicate compounds such as mullite, aluminum oxide such as alumina, barium titanate, lead zirconate titanate, zirconia (zirconium oxide), cordiolite, barium borosilicate, iron silicate, glass ceramic materials, etc. Examples thereof include those added with titanium oxide, chromium oxide, magnesium oxide, iron oxide, vanadium oxide, nickel oxide, and the like. For example, materials described in JP-T-2003-524280 are used. You can also. Moreover, soda-lime glass can be mentioned as glass which comprises a spacer.

本発明のスペーサにあっては、第1電極、第2電極、及び、抵抗値測定用電極の構成材料として、アルミニウム(Al)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、モリブデン(Mo)、クロム(Cr)、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金(例えばMoW、NiV)あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。また、これらの電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、化学的気相成長(CVD)法やイオンプレーティング法とエッチング法との組合せ;スクリーン印刷法;メッキ法(電気メッキ法や無電解メッキ法);リフトオフ法;レーザアブレーション法;ゾル−ゲル法等を挙げることができる。スクリーン印刷法やメッキ法によれば、直接、帯状の電極を形成することが可能である。 In the spacer of the present invention, aluminum (Al), tungsten (W), niobium (Nb), tantalum (Ta), molybdenum as constituent materials of the first electrode, the second electrode, and the resistance measurement electrode (Mo), chromium (Cr), copper (Cu), gold (Au), silver (Ag), titanium (Ti), nickel (Ni), cobalt (Co), zirconium (Zr), iron (Fe), platinum Metals such as (Pt) and zinc (Zn); alloys (such as MoW and NiV) or compounds containing these metal elements (such as nitrides such as TiN and silicides such as WSi 2 , MoSi 2 , TiSi 2 and TaSi 2) ); Semiconductors such as silicon (Si); carbon thin films such as diamond; and conductive metal oxides such as ITO (indium oxide-tin), indium oxide, and zinc oxide. In addition, as a method for forming these electrodes, for example, a vapor deposition method such as an electron beam vapor deposition method or a hot filament vapor deposition method, a sputtering method, a chemical vapor deposition (CVD) method, a combination of an ion plating method and an etching method; Printing method; plating method (electroplating method or electroless plating method); lift-off method; laser ablation method; sol-gel method and the like. According to the screen printing method or the plating method, it is possible to directly form a strip-like electrode.

本発明のスペーサにあっては、スペーサ基材の表面には、帯電防止膜が設けられていてもよい。帯電防止膜を構成する材料は、その2次電子放出係数が1に近いことが好ましく、帯電防止膜を構成する材料として、グラファイト等の半金属、酸化物、ホウ化物、炭化物、硫化物、及び、窒化物等を用いることができる。例えば、グラファイト等の半金属及びMoSex等の半金属元素を含む化合物、CrOx、NdOx、LaxBa2-xCuO4、LaxBa2-xCuO4、Lax1-xCrO3等の酸化物、AlBx、TiBx等のホウ化物、SiC等の炭化物、MoSx、WSx等の硫化物、及び、BN、TiN、AlN等の窒化物等を挙げることができるし、更には、例えば、特表2004−500688号公報等に記載されている材料等を用いることもできる。帯電防止膜は、単一の種類の材料から成るものであってもよいし、複数の種類の材料から成るものであってもよいし、単層構造であってもよいし、多層構造であってもよい。帯電防止膜は、スパッタリング法、真空蒸着法、CVD法等、周知の方法に基づき形成することができる。 In the spacer of the present invention, an antistatic film may be provided on the surface of the spacer base material. The material constituting the antistatic film preferably has a secondary electron emission coefficient close to 1, and as the material constituting the antistatic film, a semimetal such as graphite, an oxide, a boride, a carbide, a sulfide, and A nitride or the like can be used. For example, compounds containing a metalloid element such as a semi-metal and MoSe x such as graphite, CrO x, NdO x, La x Ba 2-x CuO 4, La x Ba 2-x CuO 4, La x Y 1-x CrO Oxides such as 3 ; borides such as AlB x and TiB x ; carbides such as SiC; sulfides such as MoS x and WS x ; and nitrides such as BN, TiN and AlN; Furthermore, for example, materials described in JP-T-2004-500688 and the like can be used. The antistatic film may be composed of a single type of material, may be composed of a plurality of types of materials, may be a single layer structure, or may be a multilayer structure. May be. The antistatic film can be formed based on a known method such as a sputtering method, a vacuum deposition method, a CVD method, or the like.

本発明において、スペーサ基材をセラミック材料から成る構成とする場合には、スペーサ基材を構成するセラミック基材を、例えば、
(a)セラミック粉末を分散質とし、バインダーを添加してグリーンシート用スラリーを調製し、
(b)グリーンシート用スラリーから、グリーンシートを得、その後、
(c)グリーンシートを焼成する、
ことにより得ることができる。スペーサ基材を構成するセラミック材料は、グリーンシート用スラリー内のセラミック粉末が焼結されることにより形成される。グリーンシート用スラリーの分散質となるセラミック粉末を構成する材料として、上述のスペーサ基材の説明において例示したと同様の材料を挙げることができる。尚、必要な場合には、スラリーに導電性付与材料を分散質として加えてもよい。導電性付与材料は、スラリー内にあっては、必ずしも導電性を示さなくてもよい。導電性付与材料は、グリーンシートの焼成の際に化学的組成が変化するものであってもよいし、焼成により化学的組成が変化しないものであってもよい。具体的には、グリーンシートを焼成することにより、グリーンシート内の導電性付与材料も焼成されるが、焼成された導電性付与材料が導電性を示すものであればよい。グリーンシート用スラリーの分散質となる導電性付与材料として、例えば、金や白金等の貴金属;モリブデン酸化物、ニオブ酸化物、タングステン酸化物、ニッケル酸化物等の金属酸化物;チタン炭化物、タングステン炭化物、ニッケル炭化物等の金属炭化物;モリブデン酸アンモニウム等の金属塩を挙げることができる。更には、これらの混合物であってもよい。また、グリーンシート用スラリーに添加されるバインダーを構成する材料として、有機系バインダー材料(例えば、アクリル系エマルジョンやポリビニルアルコール(PVA)、ポリエチレングリコール)あるいは無機系バインダー材料(例えば、水ガラス)を挙げることができる。
In the present invention, when the spacer base material is made of a ceramic material, the ceramic base material constituting the spacer base material is, for example,
(A) Using ceramic powder as dispersoid, adding a binder to prepare a slurry for green sheet,
(B) A green sheet is obtained from the slurry for the green sheet, and then
(C) firing the green sheet;
Can be obtained. The ceramic material constituting the spacer substrate is formed by sintering the ceramic powder in the green sheet slurry. Examples of the material constituting the ceramic powder serving as the dispersoid of the green sheet slurry include the same materials as exemplified in the description of the spacer base material. If necessary, a conductivity-imparting material may be added to the slurry as a dispersoid. The conductivity-imparting material does not necessarily need to exhibit conductivity in the slurry. The conductivity-imparting material may have a chemical composition that changes when the green sheet is fired, or may have a chemical composition that does not change by firing. Specifically, by firing the green sheet, the conductivity-imparting material in the green sheet is also fired, but any material may be used as long as the fired conductivity-imparting material exhibits conductivity. Examples of the conductivity imparting material used as the dispersoid of the slurry for the green sheet include noble metals such as gold and platinum; metal oxides such as molybdenum oxide, niobium oxide, tungsten oxide, and nickel oxide; titanium carbide, tungsten carbide Metal carbides such as nickel carbide; metal salts such as ammonium molybdate. Furthermore, a mixture thereof may be used. Examples of the material constituting the binder added to the green sheet slurry include organic binder materials (for example, acrylic emulsion, polyvinyl alcohol (PVA), polyethylene glycol) or inorganic binder materials (for example, water glass). be able to.

平面型表示装置を冷陰極電界電子放出表示装置とする場合、電子放出源を構成する冷陰極電界電子放出素子(以下、電界放出素子と略称する)は、カソードパネルに設けられ、
(a)支持体上に形成され、第1の方向に延びる帯状のカソード電極、
(b)カソード電極及び支持体上に形成された絶縁層、
(c)絶縁層上に形成され、第1の方向とは異なる第2の方向に延びる帯状のゲート電極、
(d)カソード電極とゲート電極の重複する重複領域に位置するゲート電極及び絶縁層の部分に設けられ、底部にカソード電極が露出した開口部、及び、
(e)開口部の底部に露出したカソード電極上に設けられた電子放出部、
から成る。
When the flat display device is a cold cathode field electron emission display device, a cold cathode field electron emission device (hereinafter abbreviated as a field emission device) constituting an electron emission source is provided on a cathode panel,
(A) a strip-shaped cathode electrode formed on the support and extending in the first direction;
(B) an insulating layer formed on the cathode electrode and the support;
(C) a strip-shaped gate electrode formed on the insulating layer and extending in a second direction different from the first direction;
(D) an opening provided in a portion of the gate electrode and the insulating layer located in an overlapping region where the cathode electrode and the gate electrode overlap, and an exposed portion of the cathode electrode at the bottom; and
(E) an electron emission portion provided on the cathode electrode exposed at the bottom of the opening,
Consists of.

電界放出素子の型式は特に限定されず、スピント型電界放出素子(円錐形の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子)や、扁平型電界放出素子(略平面の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子)を挙げることができる。   The type of the field emission device is not particularly limited, and a Spindt-type field emission device (a field emission device in which a conical electron emission portion is provided on the cathode electrode positioned at the bottom of the opening) or a flat type field emission device An element (a field emission element in which a substantially planar electron emission portion is provided on a cathode electrode positioned at the bottom of an opening) can be given.

カソードパネルにおいて、カソード電極の射影像とゲート電極の射影像とは直交することが、即ち、第1の方向と第2の方向とは直交することが、冷陰極電界電子放出表示装置の構造の簡素化といった観点から好ましい。そして、カソード電極とゲート電極とが重複する重複部分は電子放出領域に該当し、電子放出領域が2次元マトリックス状に配列されており、各電子放出領域には、1又は複数の電界放出素子が設けられている。   In the cathode panel, the projection image of the cathode electrode and the projection image of the gate electrode are orthogonal to each other, that is, the first direction and the second direction are orthogonal to each other in the structure of the cold cathode field emission display device. It is preferable from the viewpoint of simplification. An overlapping portion where the cathode electrode and the gate electrode overlap corresponds to an electron emission region, the electron emission regions are arranged in a two-dimensional matrix, and one or a plurality of field emission elements are arranged in each electron emission region. Is provided.

冷陰極電界電子放出表示装置にあっては、カソード電極及びゲート電極に印加された電圧によって生じた強電界が電子放出部に加わる結果、量子トンネル効果により電子放出部から電子が放出される。そして、この電子は、アノードパネルに設けられたアノード電極によってアノードパネルへと引き付けられ、蛍光体層に衝突する。そして、蛍光体層への電子の衝突の結果、蛍光体層が発光し、画像として認識することができる。   In the cold cathode field emission display, a strong electric field generated by a voltage applied to the cathode electrode and the gate electrode is applied to the electron emission portion, and as a result, electrons are emitted from the electron emission portion by the quantum tunnel effect. The electrons are attracted to the anode panel by the anode electrode provided on the anode panel, and collide with the phosphor layer. As a result of the collision of electrons with the phosphor layer, the phosphor layer emits light and can be recognized as an image.

冷陰極電界電子放出表示装置において、カソード電極はカソード電極制御回路に接続され、ゲート電極はゲート電極制御回路に接続され、アノード電極はアノード電極制御回路に接続されている。尚、これらの制御回路は周知の回路から構成することができる。実動作時、アノード電極制御回路の出力電圧VAは、通常、一定であり、例えば、5キロボルト〜15キロボルトとすることができる。あるいは又、アノードパネルとカソードパネルとの間の距離をd0(但し、0.5mm≦d0≦10mm)としたとき、VA/d0(単位:キロボルト/mm)の値は、0.5以上20以下、好ましくは1以上10以下、一層好ましくは4以上8以下を満足することが望ましい。冷陰極電界電子放出表示装置の実動作時、カソード電極に印加する電圧VC及びゲート電極に印加する電圧VGに関しては、階調制御方式として電圧変調方式を採用することができる。 In the cold cathode field emission display, the cathode electrode is connected to the cathode electrode control circuit, the gate electrode is connected to the gate electrode control circuit, and the anode electrode is connected to the anode electrode control circuit. Note that these control circuits can be constituted by known circuits. During actual operation, the output voltage V A of the anode electrode control circuit is normally constant, and can be, for example, 5 kilovolts to 15 kilovolts. Alternatively, when the distance between the anode panel and the cathode panel is d 0 (where 0.5 mm ≦ d 0 ≦ 10 mm), the value of V A / d 0 (unit: kilovolt / mm) is 0. It is desirable to satisfy 5 or more and 20 or less, preferably 1 or more and 10 or less, and more preferably 4 or more and 8 or less. In actual operation of the cold cathode field emission display, the voltage modulation method can be adopted as the gradation control method for the voltage V C applied to the cathode electrode and the voltage V G applied to the gate electrode.

電界放出素子は、一般に、以下の方法で製造することができる。
(1)支持体上にカソード電極を形成する工程、
(2)全面(支持体及びカソード電極上)に絶縁層を形成する工程、
(3)絶縁層上にゲート電極を形成する工程、
(4)カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部にカソード電極を露出させる工程、
(5)開口部の底部に位置するカソード電極上に電子放出部を形成する工程。
A field emission device can be generally manufactured by the following method.
(1) forming a cathode electrode on a support;
(2) forming an insulating layer on the entire surface (on the support and the cathode electrode);
(3) forming a gate electrode on the insulating layer;
(4) forming an opening in a portion of the gate electrode and the insulating layer in a region where the cathode electrode and the gate electrode overlap, and exposing the cathode electrode at the bottom of the opening;
(5) A step of forming an electron emission portion on the cathode electrode located at the bottom of the opening.

あるいは又、電界放出素子は、以下の方法で製造することもできる。
(1)支持体上にカソード電極を形成する工程、
(2)カソード電極上に電子放出部を形成する工程、
(3)全面(支持体及び電子放出部上、あるいは、支持体、カソード電極及び電子放出部上)に絶縁層を形成する工程、
(4)絶縁層上にゲート電極を形成する工程、
(5)カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部に電子放出部を露出させる工程。
Alternatively, the field emission device can be manufactured by the following method.
(1) forming a cathode electrode on a support;
(2) forming an electron emission portion on the cathode electrode;
(3) forming an insulating layer on the entire surface (on the support and the electron emission portion or on the support, the cathode electrode and the electron emission portion);
(4) forming a gate electrode on the insulating layer;
(5) A step of forming an opening in a portion of the gate electrode and the insulating layer in an overlapping region between the cathode electrode and the gate electrode and exposing the electron emission portion at the bottom of the opening.

電界放出素子には収束電極が備えられていてもよい。即ち、例えばゲート電極及び絶縁層上には更に層間絶縁層が設けられ、層間絶縁層上に収束電極が設けられている電界放出素子、あるいは又、ゲート電極の上方に収束電極が設けられている電界放出素子とすることもできる。ここで、収束電極とは、開口部から放出され、アノード電極へ向かう放出電子の軌道を収束させ、以て、輝度の向上や隣接画素間の光学的クロストークの防止を可能とするための電極である。アノード電極とカソード電極との間の電位差が数キロボルト以上のオーダーであって、アノード電極とカソード電極との間の距離が比較的長い、所謂高電圧タイプの冷陰極電界電子放出表示装置において、収束電極は特に有効である。収束電極には、収束電極制御回路から相対的な負電圧(例えば、0ボルト)が印加される。収束電極は、必ずしも、カソード電極とゲート電極とが重複する重複部分に設けられた電子放出部あるいは電子放出領域のそれぞれを取り囲むように個別に形成されている必要はなく、例えば、電子放出部あるいは電子放出領域の所定の配列方向に沿って延在させてもよいし、電子放出部あるいは電子放出領域の全てを1つの収束電極で取り囲む構成としてもよく(即ち、収束電極を、冷陰極電界電子放出表示装置としての実用上の機能を果たす中央部の表示領域である有効領域の全体を覆う薄い1枚のシート状の構造としてもよく)、これによって、複数の電子放出部あるいは電子放出領域に共通の収束効果を及ぼすことができる。   The field emission device may be provided with a focusing electrode. That is, for example, a field emission element in which an interlayer insulating layer is further provided on the gate electrode and the insulating layer, and a focusing electrode is provided on the interlayer insulating layer, or a focusing electrode is provided above the gate electrode. It can also be a field emission device. Here, the focusing electrode is an electrode for converging the trajectory of emitted electrons that are emitted from the opening and directed toward the anode electrode, thereby improving the luminance and preventing optical crosstalk between adjacent pixels. It is. In a so-called high voltage type cold cathode field emission display, the potential difference between the anode electrode and the cathode electrode is on the order of several kilovolts or more and the distance between the anode electrode and the cathode electrode is relatively long. The electrode is particularly effective. A relative negative voltage (for example, 0 volts) is applied to the focusing electrode from the focusing electrode control circuit. The focusing electrode does not necessarily have to be individually formed so as to surround each of the electron emission portion or the electron emission region provided in the overlapping portion where the cathode electrode and the gate electrode overlap, for example, the electron emission portion or The electron emission region may be extended along a predetermined arrangement direction, or the electron emission portion or the electron emission region may be surrounded by one focusing electrode (that is, the focusing electrode may be a cold cathode field electron). It may be a thin sheet-like structure covering the entire effective area, which is the central display area that performs a practical function as an emission display device), thereby providing a plurality of electron emission areas or electron emission areas. A common convergence effect can be exerted.

スピント型電界放出素子にあっては、電子放出部を構成する材料として、モリブデン、モリブデン合金、タングステン、タングステン合金、チタン、チタン合金、ニオブ、ニオブ合金、タンタル、タンタル合金、クロム、クロム合金、及び、不純物を含有するシリコン(ポリシリコンやアモルファスシリコン)から成る群から選択された少なくとも1種類の材料を挙げることができる。スピント型電界放出素子の電子放出部は、真空蒸着法の他、例えばスパッタリング法やCVD法によっても形成することができる。   In the Spindt-type field emission device, as the material constituting the electron emission portion, molybdenum, molybdenum alloy, tungsten, tungsten alloy, titanium, titanium alloy, niobium, niobium alloy, tantalum, tantalum alloy, chromium, chromium alloy, and And at least one material selected from the group consisting of silicon (polysilicon and amorphous silicon) containing impurities. The electron emission portion of the Spindt-type field emission device can be formed by, for example, a sputtering method or a CVD method in addition to the vacuum evaporation method.

扁平型電界放出素子にあっては、電子放出部を構成する材料として、カソード電極を構成する材料よりも仕事関数Φの小さい材料から構成することが好ましく、どのような材料を選択するかは、カソード電極を構成する材料の仕事関数、ゲート電極とカソード電極との間の電位差、要求される放出電子電流密度の大きさ等に基づいて決定すればよい。あるいは又、電子放出部を構成する材料として、係る材料の2次電子利得δがカソード電極を構成する導電性材料の2次電子利得δよりも大きくなるような材料から適宜選択してもよい。扁平型電界放出素子にあっては、特に好ましい電子放出部の構成材料として、炭素、より具体的にはアモルファスダイヤモンドやグラファイト、カーボン・ナノチューブ構造体(カーボン・ナノチューブ及び/又はグラファイト・ナノファイバー)、ZnOウィスカー、MgOウィスカー、SnO2ウィスカー、MnOウィスカー、Y23ウィスカー、NiOウィスカー、ITOウィスカー、In23ウィスカー、Al23ウィスカーを挙げることができる。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。 In the flat field emission device, it is preferable that the material constituting the electron emission portion is composed of a material having a work function Φ smaller than that of the material constituting the cathode electrode. What is necessary is just to determine based on the work function of the material which comprises a cathode electrode, the electric potential difference between a gate electrode and a cathode electrode, the magnitude | size of the emission electron current density requested | required, etc. Alternatively, the material constituting the electron emission portion may be appropriately selected from materials in which the secondary electron gain δ of the material is larger than the secondary electron gain δ of the conductive material constituting the cathode electrode. In the flat type field emission device, carbon, more specifically, amorphous diamond or graphite, a carbon nanotube structure (carbon nanotube and / or graphite nanofiber), as a particularly preferable constituent material of the electron emission portion, Examples thereof include ZnO whiskers, MgO whiskers, SnO 2 whiskers, MnO whiskers, Y 2 O 3 whiskers, NiO whiskers, ITO whiskers, In 2 O 3 whiskers, and Al 2 O 3 whiskers. In addition, the material which comprises an electron emission part does not necessarily need to be provided with electroconductivity.

カソード電極、ゲート電極、収束電極の構成材料として、アルミニウム(Al)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、モリブデン(Mo)、クロム(Cr)、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金(例えばMoW)あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。また、これらの電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、CVD法やイオンプレーティング法とエッチング法との組合せ;スクリーン印刷法;メッキ法(電気メッキ法や無電解メッキ法);リフトオフ法;レーザアブレーション法;ゾル−ゲル法等を挙げることができる。スクリーン印刷法やメッキ法によれば、直接、例えば帯状のカソード電極やゲート電極を形成することが可能である。 The constituent materials of the cathode electrode, gate electrode, and focusing electrode are aluminum (Al), tungsten (W), niobium (Nb), tantalum (Ta), molybdenum (Mo), chromium (Cr), copper (Cu), gold ( Metals such as Au), silver (Ag), titanium (Ti), nickel (Ni), cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn); these metal elements Alloys (eg, MoW) or compounds (eg, nitrides such as TiN, silicides such as WSi 2 , MoSi 2 , TiSi 2 , TaSi 2 ); semiconductors such as silicon (Si); carbon thin films such as diamond; ITO ( Examples thereof include conductive metal oxides such as indium oxide-tin oxide, indium oxide, and zinc oxide. In addition, as a method for forming these electrodes, for example, a vapor deposition method such as an electron beam vapor deposition method or a hot filament vapor deposition method, a sputtering method, a combination of a CVD method, an ion plating method and an etching method; a screen printing method; Plating method and electroless plating method); lift-off method; laser ablation method; sol-gel method and the like. According to the screen printing method or the plating method, for example, a strip-like cathode electrode or gate electrode can be formed directly.

絶縁層や層間絶縁層の構成材料として、SiO2、BPSG、PSG、BSG、AsSG、PbSG、SiON、SOG(スピンオングラス)、低融点ガラス、ガラスペーストといったSiO2系材料;SiN系材料;ポリイミド等の絶縁性樹脂を、単独あるいは適宜組み合わせて使用することができる。絶縁層や層間絶縁層の形成には、CVD法、塗布法、スパッタリング法、スクリーン印刷法等の公知のプロセスが利用できる。 As a material for constituting the insulating layer and the interlayer insulating layer, SiO 2, BPSG, PSG, BSG, AsSG, PbSG, SiON, SOG ( spin on glass), low-melting glass, SiO 2 based materials such glass paste; SiN-based materials; polyimide These insulating resins can be used alone or in appropriate combination. For forming the insulating layer or the interlayer insulating layer, a known process such as a CVD method, a coating method, a sputtering method, or a screen printing method can be used.

第1開口部(ゲート電極に形成された開口部)あるいは第2開口部(絶縁層に形成された開口部)の平面形状(支持体表面と平行な仮想平面で開口部を切断したときの形状)は、円形、楕円形、矩形、多角形、丸みを帯びた矩形、丸みを帯びた多角形等、任意の形状とすることができる。第1開口部の形成は、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができ、あるいは又、ゲート電極の形成方法に依っては、第1開口部を直接形成することもできる。第2開口部の形成も、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができる。   Planar shape of the first opening (opening formed in the gate electrode) or the second opening (opening formed in the insulating layer) (shape when the opening is cut in a virtual plane parallel to the support surface) ) Can be any shape such as a circle, an ellipse, a rectangle, a polygon, a rounded rectangle, a rounded polygon. The formation of the first opening can be performed by, for example, anisotropic etching, isotropic etching, a combination of anisotropic etching and isotropic etching, or, depending on the method of forming the gate electrode, The first opening can also be formed directly. The second opening can also be formed by, for example, anisotropic etching, isotropic etching, or a combination of anisotropic etching and isotropic etching.

電界放出素子においては、電界放出素子の構造に依存するが、1つの開口部内に1つの電子放出部が存在してもよいし、1つの開口部内に複数の電子放出部が存在してもよいし、ゲート電極に複数の第1開口部を設け、係る第1開口部と連通する1つの第2開口部を絶縁層に設け、絶縁層に設けられた1つの第2開口部内に1又は複数の電子放出部が存在してもよい。   In the field emission device, depending on the structure of the field emission device, one electron emission portion may exist in one opening, or a plurality of electron emission portions may exist in one opening. In addition, a plurality of first openings are provided in the gate electrode, one second opening communicating with the first opening is provided in the insulating layer, and one or more are provided in one second opening provided in the insulating layer. There may be an electron emission portion.

電界放出素子において、カソード電極と電子放出部との間に抵抗体膜を設けてもよい。抵抗体膜を設けることによって、電界放出素子の動作安定化、電子放出特性の均一化を図ることができる。抵抗体膜を構成する材料として、シリコンカーバイド(SiC)やSiCNといったカーボン系材料、SiN、アモルファスシリコン等の半導体材料、酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル等の高融点金属酸化物を例示することができる。抵抗体膜の形成方法として、スパッタリング法や、CVD法やスクリーン印刷法を例示することができる。1つの電子放出部当たりの電気抵抗値は、概ね1×106〜1×1011Ω、好ましくは数十ギガΩとすればよい。 In the field emission device, a resistor film may be provided between the cathode electrode and the electron emission portion. By providing the resistor film, the operation of the field emission device can be stabilized and the electron emission characteristics can be made uniform. As a material constituting the resistor film, a carbon-based material such as silicon carbide (SiC) or SiCN, a semiconductor material such as SiN or amorphous silicon, or a refractory metal oxide such as ruthenium oxide (RuO 2 ), tantalum oxide, or tantalum nitride. It can be illustrated. Examples of the method for forming the resistor film include a sputtering method, a CVD method, and a screen printing method. The electrical resistance value per one electron emitting portion may be approximately 1 × 10 6 to 1 × 10 11 Ω, preferably several tens of gigaΩ.

カソードパネルを構成する支持体として、あるいは又、アノードパネルを構成する基板として、ガラス基板、表面に絶縁膜が形成されたガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成された半導体基板を挙げることができるが、製造コスト低減の観点からは、ガラス基板、あるいは、表面に絶縁膜が形成されたガラス基板を用いることが好ましい。ガラス基板として、高歪点ガラス、低アルカリガラス、無アルカリガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B23・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)を例示することができる。 As a support constituting the cathode panel or as a substrate constituting the anode panel, a glass substrate, a glass substrate with an insulating film formed on the surface, a quartz substrate, a quartz substrate with an insulating film formed on the surface, and a surface Examples of the semiconductor substrate include an insulating film. From the viewpoint of reducing manufacturing costs, it is preferable to use a glass substrate or a glass substrate having an insulating film formed on the surface. As glass substrates, high strain point glass, low alkali glass, non-alkali glass, soda glass (Na 2 O · CaO · SiO 2 ), borosilicate glass (Na 2 O · B 2 O 3 · SiO 2 ), forsterite ( 2MgO · SiO 2 ) and lead glass (Na 2 O · PbO · SiO 2 ) can be exemplified.

平面型表示装置において、アノード電極と蛍光体層の構成例として、(1)基板上に、アノード電極を形成し、アノード電極の上に蛍光体層を形成する構成、(2)基板上に、蛍光体層を形成し、蛍光体層上にアノード電極を形成する構成、を挙げることができる。尚、(1)の構成において、蛍光体層の上に、アノード電極と導通した所謂メタルバック膜を形成してもよい。また、(2)の構成において、アノード電極の上にメタルバック膜を形成してもよい。   In the flat display device, examples of the configuration of the anode electrode and the phosphor layer include (1) a configuration in which the anode electrode is formed on the substrate and the phosphor layer is formed on the anode electrode, and (2) on the substrate. The structure which forms a fluorescent substance layer and forms an anode electrode on a fluorescent substance layer can be mentioned. In the configuration (1), a so-called metal back film that is electrically connected to the anode electrode may be formed on the phosphor layer. In the configuration (2), a metal back film may be formed on the anode electrode.

アノード電極は、全体として1つのアノード電極から構成されていてもよいし、複数のアノード電極ユニットから構成されていてもよい。後者の場合、アノード電極ユニットとアノード電極ユニットとは抵抗体層によって電気的に接続されていることが好ましい。抵抗体層を構成する材料として、カーボン、シリコンカーバイド(SiC)やSiCNといったカーボン系材料;SiN系材料;酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル、酸化クロム、酸化チタン等の高融点金属酸化物;アモルファスシリコン等の半導体材料;ITOを挙げることができる。また、SiC抵抗膜上に抵抗値の低いカーボン薄膜を積層するといった複数の膜の組み合わせにより、安定した所望のシート抵抗値を実現することも可能である。抵抗体層のシート抵抗値として、1×10-1Ω/□乃至1×1010Ω/□、好ましくは1×103Ω/□乃至1×108Ω/□を例示することができる。アノード電極ユニットの数(Q)は2以上であればよく、例えば、直線状に配列された蛍光体層の列の総数をq列としたとき、Q=qとし、あるいは、q=k・Q(kは2以上の整数であり、好ましくは10≦k≦100、一層好ましくは20≦k≦50)としてもよいし、一定の間隔をもって配設されるスペーサの数に1を加えた数とすることができるし、ピクセルの数あるいはサブピクセルの数と一致した数、あるいは、ピクセルの数あるいはサブピクセルの数の整数分の一とすることもできる。また、各アノード電極ユニットの大きさは、アノード電極ユニットの位置に拘わらず同じとしてもよいし、アノード電極ユニットの位置に依存して異ならせてもよい。 The anode electrode may be composed of one anode electrode as a whole, or may be composed of a plurality of anode electrode units. In the latter case, it is preferable that the anode electrode unit and the anode electrode unit are electrically connected by a resistor layer. As the material constituting the resistor layer, carbon, carbon carbide (SiC), SiCN, and other carbon materials; SiN materials; ruthenium oxide (RuO 2 ), tantalum oxide, tantalum nitride, chromium oxide, titanium oxide, and other high melting point metals Examples thereof include oxides; semiconductor materials such as amorphous silicon; ITO. It is also possible to realize a stable desired sheet resistance value by combining a plurality of films such as laminating a carbon thin film having a low resistance value on the SiC resistance film. Examples of the sheet resistance value of the resistor layer include 1 × 10 −1 Ω / □ to 1 × 10 10 Ω / □, preferably 1 × 10 3 Ω / □ to 1 × 10 8 Ω / □. The number (Q) of anode electrode units may be two or more. For example, when the total number of rows of phosphor layers arranged in a straight line is q, Q = q or q = k · Q (K is an integer of 2 or more, preferably 10 ≦ k ≦ 100, more preferably 20 ≦ k ≦ 50), or a number obtained by adding 1 to the number of spacers arranged at a constant interval. It can also be a number that matches the number of pixels or sub-pixels, or an integer fraction of the number of pixels or sub-pixels. The size of each anode electrode unit may be the same regardless of the position of the anode electrode unit, or may vary depending on the position of the anode electrode unit.

アノード電極(アノード電極ユニットを包含する)は、導電材料層を用いて形成すればよい。導電材料層の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種の物理的気相成長法(PVD法);各種のCVD法;スクリーン印刷法;メタルマスク印刷法;リフトオフ法;ゾル−ゲル法等を挙げることができる。即ち、導電材料から成る導電材料層を形成し、リソグラフィ技術及びエッチング技術に基づき、この導電材料層をパターニングしてアノード電極を形成することができる。あるいは又、アノード電極のパターンを有するマスクやスクリーンを介して導電材料をPVD法やスクリーン印刷法に基づき形成することによって、アノード電極を得ることもできる。尚、抵抗体層も同様の方法で形成することができる。即ち、抵抗体材料から抵抗体層を形成し、リソグラフィ技術及びエッチング技術に基づきこの抵抗体層をパターニングしてもよいし、あるいは、抵抗体層のパターンを有するマスクやスクリーンを介して抵抗体材料のPVD法やスクリーン印刷法に基づく形成により、抵抗体層を得ることができる。基板上(あるいは基板上方)におけるアノード電極の平均厚さ(後述するように隔壁を設ける場合、隔壁の頂面上におけるアノード電極の平均厚さ)として、3×10-8m(30nm)乃至5×10-7m(0.5μm)、好ましくは5×10-8m(50nm)乃至3×10-7m(0.3μm)を例示することができる。 The anode electrode (including the anode electrode unit) may be formed using a conductive material layer. Examples of the method of forming the conductive material layer include various physical vapor deposition methods (PVD methods) such as an evaporation method such as an electron beam evaporation method and a hot filament evaporation method, a sputtering method, an ion plating method, and a laser ablation method; Examples include CVD method; screen printing method; metal mask printing method; lift-off method; sol-gel method. That is, it is possible to form an anode electrode by forming a conductive material layer made of a conductive material and patterning the conductive material layer based on a lithography technique and an etching technique. Alternatively, the anode electrode can be obtained by forming a conductive material based on a PVD method or a screen printing method through a mask or screen having an anode electrode pattern. The resistor layer can also be formed by a similar method. That is, a resistor layer may be formed from a resistor material, and the resistor layer may be patterned based on a lithography technique and an etching technique, or the resistor material may be provided via a mask or screen having a resistor layer pattern. The resistor layer can be obtained by formation based on the PVD method or the screen printing method. 3 × 10 −8 m (30 nm) to 5 as the average thickness of the anode electrode on the substrate (or above the substrate) (when the partition is provided as described later, the average thickness of the anode electrode on the top surface of the partition) Examples include x10 −7 m (0.5 μm), preferably 5 × 10 −8 m (50 nm) to 3 × 10 −7 m (0.3 μm).

アノード電極の構成材料として、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、金(Au)、銀(Ag)、チタン(Ti)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。尚、抵抗体層を形成する場合、抵抗体層の抵抗値を変化させない導電材料からアノード電極を構成することが好ましく、例えば、抵抗体層をシリコンカーバイド(SiC)から構成した場合、アノード電極をモリブデン(Mo)から構成することが好ましい。 As the constituent material of the anode electrode, molybdenum (Mo), aluminum (Al), chromium (Cr), tungsten (W), niobium (Nb), tantalum (Ta), gold (Au), silver (Ag), titanium (Ti) ), Cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn), etc .; alloys or compounds containing these metal elements (for example, nitrides such as TiN, WSi 2 Silicide such as MoSi 2 , TiSi 2 , TaSi 2 ); Semiconductor such as silicon (Si); Carbon thin film such as diamond; Conductive metal oxide such as ITO (indium oxide-tin oxide), indium oxide, zinc oxide can do. When the resistor layer is formed, the anode electrode is preferably made of a conductive material that does not change the resistance value of the resistor layer. For example, when the resistor layer is made of silicon carbide (SiC), the anode electrode is It is preferable to comprise from molybdenum (Mo).

蛍光体層は、単色の蛍光体粒子から構成されていても、3原色の蛍光体粒子から構成されていてもよい。蛍光体層の配列様式はドット状である。具体的には、表示装置がカラー表示の場合、蛍光体層の配置、配列として、デルタ配列、ストライプ配列、ダイアゴナル配列、レクタングル配列を挙げることができる。即ち、直線状に配列された蛍光体層の1列は、全てが赤色発光蛍光体層で占められた列、緑色発光蛍光体層で占められた列、及び、青色発光蛍光体層で占められた列から構成されていてもよいし、赤色発光蛍光体層、緑色発光蛍光体層、及び、青色発光蛍光体層が順に配置された列から構成されていてもよい。ここで、蛍光体層とは、表示装置において1つの輝点を生成する蛍光体領域であると定義する。また、1画素(1ピクセル)は、1つの赤色発光蛍光体層、1つの緑色発光蛍光体層、及び、1つの青色発光蛍光体層の集合から構成され、1サブピクセルは、1つの蛍光体層(1つの赤色発光蛍光体層、あるいは、1つの緑色発光蛍光体層、あるいは、1つの青色発光蛍光体層)から構成される。尚、隣り合う蛍光体層の間の隙間がコントラスト向上を目的とした光吸収層(ブラックマトリックス)で埋め込まれていてもよい。   The phosphor layer may be composed of single-color phosphor particles or may be composed of three primary color phosphor particles. The phosphor layer is arranged in a dot pattern. Specifically, when the display device performs color display, examples of the arrangement and arrangement of the phosphor layers include a delta arrangement, a stripe arrangement, a diagonal arrangement, and a rectangle arrangement. That is, one line of the phosphor layers arranged in a straight line is occupied by a line occupied by the red light emitting phosphor layer, a line occupied by the green light emitting phosphor layer, and a blue light emitting phosphor layer. It may be comprised from the row | line | column, and it may be comprised from the row | line | column in which the red light emission fluorescent substance layer, the green light emission fluorescent substance layer, and the blue light emission fluorescent substance layer were arrange | positioned in order. Here, the phosphor layer is defined as a phosphor region that generates one bright spot in the display device. Further, one pixel (one pixel) is composed of a set of one red light emitting phosphor layer, one green light emitting phosphor layer, and one blue light emitting phosphor layer, and one subpixel is one phosphor. It is composed of layers (one red-emitting phosphor layer, one green-emitting phosphor layer, or one blue-emitting phosphor layer). A gap between adjacent phosphor layers may be filled with a light absorption layer (black matrix) for the purpose of improving contrast.

蛍光体層は、発光性結晶粒子から調製された発光性結晶粒子組成物を使用し、例えば、赤色の感光性の発光性結晶粒子組成物(赤色蛍光体スラリー)を全面に塗布し、露光、現像して、赤色発光蛍光体層を形成し、次いで、緑色の感光性の発光性結晶粒子組成物(緑色蛍光体スラリー)を全面に塗布し、露光、現像して、緑色発光蛍光体層を形成し、更に、青色の感光性の発光性結晶粒子組成物(青色蛍光体スラリー)を全面に塗布し、露光、現像して、青色発光蛍光体層を形成する方法にて形成することができる。あるいは又、赤色発光蛍光体スラリー、緑色発光蛍光体スラリー、青色発光蛍光体スラリーを順次塗布した後、各蛍光体スラリーを順次露光、現像して、各蛍光体層を形成してもよいし、スクリーン印刷法やインクジェット法、フロート塗布法、沈降塗布法、蛍光体フィルム転写法等により各蛍光体層を形成してもよい。基板上における蛍光体層の平均厚さは、限定するものではないが、3μm乃至20μm、好ましくは5μm乃至10μmであることが望ましい。発光性結晶粒子を構成する蛍光体材料としては、従来公知の蛍光体材料の中から適宜選択して用いることができる。カラー表示の場合、色純度がNTSCで規定される3原色に近く、3原色を混合した際の白バランスがとれ、残光時間が短く、3原色の残光時間がほぼ等しくなる蛍光体材料を組み合わせることが好ましい。   The phosphor layer uses a luminescent crystal particle composition prepared from luminescent crystal particles. For example, a red photosensitive luminescent crystal particle composition (red phosphor slurry) is applied to the entire surface, exposed, Development is performed to form a red light-emitting phosphor layer, and then a green photosensitive light-emitting crystal particle composition (green phosphor slurry) is applied to the entire surface, exposed, and developed to form a green light-emitting phosphor layer. Further, a blue light-emitting phosphor crystal particle composition (blue phosphor slurry) is coated on the entire surface, exposed and developed to form a blue light-emitting phosphor layer. . Alternatively, after sequentially applying the red light emitting phosphor slurry, the green light emitting phosphor slurry, and the blue light emitting phosphor slurry, each phosphor slurry may be sequentially exposed and developed to form each phosphor layer. Each phosphor layer may be formed by a screen printing method, an inkjet method, a float coating method, a sedimentation coating method, a phosphor film transfer method, or the like. The average thickness of the phosphor layer on the substrate is not limited, but is preferably 3 μm to 20 μm, preferably 5 μm to 10 μm. The phosphor material constituting the luminescent crystal particles can be appropriately selected from conventionally known phosphor materials. In the case of color display, a phosphor material whose color purity is close to the three primary colors specified by NTSC, white balance is achieved when the three primary colors are mixed, the afterglow time is short, and the afterglow time of the three primary colors is almost equal. It is preferable to combine them.

蛍光体層からの光を吸収する光吸収層が、隣り合う蛍光体層の間、あるいは、隔壁と基板との間に形成されていることが、表示画像のコントラスト向上といった観点から好ましい。ここで、光吸収層は、所謂ブラック・マトリックスとして機能する。光吸収層を構成する材料として、蛍光体層からの光を90%以上吸収する材料を選択することが好ましい。このような材料として、カーボン、金属薄膜(例えば、クロム、ニッケル、アルミニウム、モリブデン等、あるいは、これらの合金)、金属酸化物(例えば、酸化クロム)、金属窒化物(例えば、窒化クロム)、耐熱性有機樹脂、ガラスペースト、黒色顔料や銀等の導電性粒子を含有するガラスペースト等の材料を挙げることができ、具体的には、感光性ポリイミド樹脂、酸化クロムや、酸化クロム/クロム積層膜を例示することができる。尚、酸化クロム/クロム積層膜においては、クロム膜が基板と接する。光吸収層は、例えば、真空蒸着法やスパッタリング法とエッチング法との組合せ、真空蒸着法やスパッタリング法、スピンコーティング法とリフトオフ法との組合せに、スクリーン印刷法、リソグラフィ技術等、使用する材料に依存して適宜選択された方法にて形成することができる。   The light absorption layer that absorbs light from the phosphor layer is preferably formed between adjacent phosphor layers or between the partition wall and the substrate from the viewpoint of improving the contrast of the display image. Here, the light absorption layer functions as a so-called black matrix. As the material constituting the light absorption layer, it is preferable to select a material that absorbs 90% or more of light from the phosphor layer. Such materials include carbon, metal thin films (eg, chromium, nickel, aluminum, molybdenum, etc., or alloys thereof), metal oxides (eg, chromium oxide), metal nitrides (eg, chromium nitride), heat resistance Materials such as photosensitive organic resins, glass pastes, glass pastes containing conductive particles such as black pigments and silver, and specifically, photosensitive polyimide resins, chromium oxides, and chromium oxide / chromium laminated films Can be illustrated. In the chromium oxide / chromium laminated film, the chromium film is in contact with the substrate. For example, the light absorption layer is a combination of a vacuum vapor deposition method, a sputtering method and an etching method, a vacuum vapor deposition method, a sputtering method, a combination of a spin coating method and a lift-off method, a screen printing method, a lithography technique, etc. It can be formed by a method appropriately selected depending on the method.

蛍光体層から反跳した電子、あるいは、蛍光体層から放出された2次電子が他の蛍光体層に入射し、所謂光学的クロストーク(色濁り)が発生することを防止するための、あるいは又、蛍光体層から反跳した電子、あるいは、蛍光体層から放出された2次電子が隔壁を越えて他の蛍光体層に向かって侵入したとき、これらの電子が他の蛍光体層と衝突することを防止するために、隔壁を設けることが好ましい。   In order to prevent electrons rebounding from the phosphor layer or secondary electrons emitted from the phosphor layer from entering other phosphor layers, so-called optical crosstalk (color turbidity) is generated. Alternatively, when electrons recoiled from the phosphor layer or secondary electrons emitted from the phosphor layer enter the other phosphor layer through the barrier ribs, these electrons enter the other phosphor layer. In order to prevent collision, it is preferable to provide a partition wall.

隔壁の形成方法として、スクリーン印刷法、ドライフィルム法、感光法、キャスティング法、サンドブラスト形成法を例示することができる。ここで、スクリーン印刷法とは、隔壁を形成すべき部分に対応するスクリーンの部分に開口が形成されており、スクリーン上の隔壁形成用材料をスキージを用いて開口を通過させ、基板上に隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。ドライフィルム法とは、基板上に感光性フィルムをラミネートし、露光及び現像によって隔壁形成予定部位の感光性フィルムを除去し、除去によって生じた開口に隔壁形成用材料を埋め込み、焼成する方法である。感光性フィルムは焼成によって燃焼、除去され、開口に埋め込まれた隔壁形成用材料が残り、隔壁となる。感光法とは、基板上に感光性を有する隔壁形成用材料層を形成し、露光及び現像によってこの隔壁形成用材料層をパターニングした後、焼成(硬化)を行う方法である。キャスティング法(型押し成形法)とは、ペースト状とした有機材料あるいは無機材料から成る隔壁形成用材料層を型(キャスト)から基板上に押し出すことで隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。サンドブラスト形成法とは、例えば、スクリーン印刷やメタルマスク印刷法、ロールコーター、ドクターブレード、ノズル吐出式コーター等を用いて隔壁形成用材料層を基板上に形成し、乾燥させた後、隔壁を形成すべき隔壁形成用材料層の部分をマスク層で被覆し、次いで、露出した隔壁形成用材料層の部分をサンドブラスト法によって除去する方法である。隔壁を形成した後、隔壁を研磨し、隔壁頂面の平坦化を図ってもよい。   Examples of the partition wall forming method include a screen printing method, a dry film method, a photosensitive method, a casting method, and a sandblast forming method. Here, in the screen printing method, an opening is formed in a portion of the screen corresponding to a portion where a partition is to be formed, and the partition forming material on the screen is passed through the opening using a squeegee, and the partition is formed on the substrate. In this method, after the formation material layer is formed, the partition wall formation material layer is fired. The dry film method is a method of laminating a photosensitive film on a substrate, removing the photosensitive film at the part where the partition wall is to be formed by exposure and development, embedding the partition wall forming material in the opening generated by the removal, and baking. . The photosensitive film is burned and removed by baking, and the partition wall-forming material embedded in the openings remains to form partition walls. The photosensitive method is a method in which a barrier rib-forming material layer having photosensitivity is formed on a substrate, the barrier rib-forming material layer is patterned by exposure and development, and then fired (cured). The casting method (embossing molding method) refers to a method for forming a partition wall forming material layer by extruding a partition wall forming material layer made of a paste-like organic material or inorganic material onto a substrate from a mold (cast). In this method, the partition wall forming material layer is fired. The sand blast forming method is, for example, forming a partition wall forming material layer on a substrate using a screen printing or metal mask printing method, a roll coater, a doctor blade, a nozzle discharge type coater, etc. In this method, the part of the partition wall forming material layer to be covered is covered with a mask layer, and then the exposed part of the partition wall forming material layer is removed by sandblasting. After the partition wall is formed, the partition wall may be polished to flatten the top surface of the partition wall.

隔壁における蛍光体層を取り囲む部分の平面形状(隔壁側面の射影像の内側輪郭線に相当し、一種の開口領域である)として、矩形形状、円形形状、楕円形状、長円形状、三角形形状、五角形以上の多角形形状、丸みを帯びた三角形形状、丸みを帯びた矩形形状、丸みを帯びた多角形等を例示することができる。これらの平面形状(開口領域の平面形状)が2次元マトリックス状に配列されることにより、格子状の隔壁が形成される。この2次元マトリックス状の配列は、例えば井桁様に配列されるものでもよいし、千鳥様に配列されるものでもよい。   As a planar shape of the part surrounding the phosphor layer in the partition wall (corresponding to the inner contour line of the projected image of the partition wall side surface and a kind of opening region), a rectangular shape, a circular shape, an elliptical shape, an oval shape, a triangular shape, Examples include pentagonal or more polygonal shapes, rounded triangular shapes, rounded rectangular shapes, rounded polygons, and the like. By arranging these planar shapes (planar shapes of the opening regions) in a two-dimensional matrix, a grid-like partition is formed. This two-dimensional matrix-like arrangement may be arranged, for example, like a cross or like a zigzag.

隔壁形成用材料として、例えば、感光性ポリイミド樹脂や、酸化コバルト等の金属酸化物により黒色に着色した鉛ガラス、SiO2、低融点ガラスペーストを例示することができる。隔壁の表面(頂面及び側面)には、隔壁に電子ビームが衝突して隔壁からガスが放出されることを防止するための保護層(例えば、SiO2、SiON、あるいは、AlNから成る)を形成してもよい。 Examples of the partition wall forming material include photosensitive polyimide resin, lead glass colored with a metal oxide such as cobalt oxide, SiO 2 , and a low melting point glass paste. A protective layer (for example, made of SiO 2 , SiON, or AlN) is provided on the surface (top surface and side surface) of the partition wall to prevent an electron beam from colliding with the partition wall and releasing gas from the partition wall. It may be formed.

スペーサは、例えば、隔壁と隔壁との間に挟み込んで固定することもできるし、カソードパネル及び/又はアノードパネルにスペーサ保持部を形成し、スペーサ保持部によって固定することもできる。あるいは又、スペーサとカソードパネル及び/又はアノードパネルを、フリットガラスや低融点金属等によって固定することもできる。   For example, the spacer can be fixed by being sandwiched between the partition walls, or can be fixed by forming a spacer holding portion on the cathode panel and / or the anode panel and fixing the spacer. Alternatively, the spacer and the cathode panel and / or the anode panel can be fixed by frit glass, a low melting point metal or the like.

カソードパネルとアノードパネルとを周縁部において接合するが、接合は接着層を用いて行ってもよいし、あるいは、ガラスやセラミック等から成る枠体と接着層とを併用して行ってもよい。枠体と接着層とを併用する場合には、枠体の高さを適宜選択することにより、接着層のみを使用する場合に比べ、カソードパネルとアノードパネルとの間の対向距離をより長く設定することが可能である。尚、接着層の構成材料としては、フリットガラスが一般的であるが、融点が120〜400゜C程度の所謂低融点金属材料を用いてもよい。係る低融点金属材料としては、In(インジウム:融点157゜C);インジウム−金系の低融点合金;Sn80Ag20(融点220〜370゜C)、Sn95Cu5(融点227〜370゜C)等の錫(Sn)系高温はんだ;Pb97.5Ag2.5(融点304゜C)、Pb94.5Ag5.5(融点304〜365゜C)、Pb97.5Ag1.5Sn1.0(融点309゜C)等の鉛(Pb)系高温はんだ;Zn95Al5(融点380゜C)等の亜鉛(Zn)系高温はんだ;Sn5Pb95(融点300〜314゜C)、Sn2Pb98(融点316〜322゜C)等の錫−鉛系標準はんだ;Au88Ga12(融点381゜C)等のろう材(以上の添字は全て原子%を表す)を例示することができる。 The cathode panel and the anode panel are joined at the peripheral edge, but the joining may be performed using an adhesive layer, or may be performed using a frame body made of glass or ceramic and an adhesive layer in combination. When using a frame and an adhesive layer together, the opposing distance between the cathode panel and the anode panel is set longer than when only the adhesive layer is used by appropriately selecting the height of the frame. Is possible. As a constituent material of the adhesive layer, frit glass is generally used, but a so-called low melting point metal material having a melting point of about 120 to 400 ° C. may be used. Such low melting point metal materials include In (indium: melting point 157 ° C.); indium-gold based low melting point alloy; Sn 80 Ag 20 (melting point 220 to 370 ° C.), Sn 95 Cu 5 (melting point 227 to 370 ° C.) C) tin (Sn) type high temperature solder such as Pb 97.5 Ag 2.5 (melting point 304 ° C.), Pb 94.5 Ag 5.5 (melting point 304 to 365 ° C.), Pb 97.5 Ag 1.5 Sn 1.0 (melting point 309 ° C.), etc. Lead (Pb) high temperature solder; zinc (Zn) high temperature solder such as Zn 95 Al 5 (melting point 380 ° C.); Sn 5 Pb 95 (melting point 300 to 314 ° C.), Sn 2 Pb 98 (melting point 316 to 322) Tin-lead standard solder such as ° C); brazing material such as Au 88 Ga 12 (melting point 381 ° C) (the above subscripts all represent atomic%).

カソードパネルとアノードパネルと枠体の三者を接合する場合、三者を同時に接合してもよいし、あるいは、第1段階でカソードパネル又はアノードパネルのいずれか一方と枠体とを接合し、第2段階でカソードパネル又はアノードパネルの他方と枠体とを接合してもよい。三者同時接合や第2段階における接合を高真空雰囲気中で行えば、カソードパネルとアノードパネルと枠体と接着層とにより囲まれた空間は、接合と同時に真空となる。あるいは、三者の接合終了後、カソードパネルとアノードパネルと枠体と接着層とによって囲まれた空間を排気し、真空とすることもできる。接合後に排気を行う場合、接合時の雰囲気の圧力は常圧/減圧のいずれであってもよく、また、雰囲気を構成する気体は、大気であっても、あるいは窒素ガスや周期律表0族に属するガス(例えばArガス)を含む不活性ガスであってもよい。   When joining the three of the cathode panel, the anode panel and the frame, the three may be joined at the same time, or in the first stage, either the cathode panel or the anode panel and the frame are joined, In the second stage, the other of the cathode panel or the anode panel and the frame may be joined. When the three-party simultaneous bonding or the second-stage bonding is performed in a high vacuum atmosphere, the space surrounded by the cathode panel, the anode panel, the frame, and the adhesive layer becomes a vacuum simultaneously with the bonding. Alternatively, the space surrounded by the cathode panel, the anode panel, the frame body, and the adhesive layer can be exhausted and vacuumed after the completion of the joining of the three parties. When exhausting after joining, the pressure of the atmosphere at the time of joining may be normal pressure / depressurized, and the gas constituting the atmosphere may be air, or nitrogen gas or group 0 of the periodic table An inert gas containing a gas belonging to (for example, Ar gas) may be used.

排気を行う場合、排気は、カソードパネル及び/又はアノードパネルに予め接続されたチップ管を通じて行うことができる。チップ管は、典型的にはガラス管、あるいは、低熱膨張率を有する金属、合金[例えば、ニッケル(Ni)を42重量%含有した鉄(Fe)合金や、ニッケル(Ni)を42重量%、クロム(Cr)を6重量%含有した鉄(Fe)合金]から構成され、カソードパネル及び/又はアノードパネルの無効領域(表示装置としての実用上の機能を果たす中央部の表示領域である有効領域を額縁状に包囲する領域)に設けられた貫通部の周囲に、フリットガラス又は上述の低融点金属材料を用いて接合され、空間が所定の真空度に達した後、熱融着によって封じ切られ、あるいは又、圧着することにより封じられる。尚、封じる前に、表示装置全体を一旦加熱してから降温させると、空間に残留ガスを放出させることができ、この残留ガスを排気により空間外へ除去することができるので好適である。   When exhaust is performed, exhaust can be performed through a tip tube connected in advance to the cathode panel and / or the anode panel. The tip tube is typically a glass tube, or a metal or alloy having a low thermal expansion coefficient [for example, an iron (Fe) alloy containing 42 wt% nickel (Ni), 42 wt% nickel (Ni), An iron (Fe) alloy containing 6% by weight of chromium (Cr)], and an ineffective area of the cathode panel and / or the anode panel (an effective area that is a display area in the center portion that performs a practical function as a display device) Is bonded to the periphery of the through-hole provided in the frame-like area) using frit glass or the above-mentioned low-melting-point metal material, and after the space reaches a predetermined degree of vacuum, it is sealed by thermal fusion. Or alternatively sealed by crimping. Note that it is preferable that the entire display device is once heated and then cooled before being sealed because residual gas can be released into the space and the residual gas can be removed out of the space by exhaust.

本発明において、電子放出源として、冷陰極電界電子放出素子(以下、電界放出素子と略称する)、金属/絶縁膜/金属型素子(MIM素子)、表面伝導型電子放出素子を挙げることができる。また、平面型表示装置として、冷陰極電界電子放出素子を備えた平面型表示装置(冷陰極電界電子放出表示装置)、MIM素子が組み込まれた平面型表示装置、表面伝導型電子放出素子が組み込まれた平面型表示装置を挙げることができる。   In the present invention, examples of the electron emission source include a cold cathode field emission device (hereinafter abbreviated as a field emission device), a metal / insulating film / metal type device (MIM device), and a surface conduction electron emission device. . Further, as a flat display device, a flat display device (cold cathode field electron emission display device) provided with a cold cathode field emission device, a flat display device incorporating an MIM element, and a surface conduction electron emission device are incorporated. And a flat display device.

本発明の平面型表示装置を構成するスペーサ、あるいは、本発明のスペーサにあっては、スペーサは必要とされる均一性を保って電圧を分圧する。従って、スペーサ近傍の電界の不均一さが過大なものとはならず、スペーサに沿った画素の相対的な輝度変化も、実用上の問題がない程度まで軽減される。また、本発明のスペーサの検査方法にあっては、スペーサ近傍の電界の不均一さが過大にならないスペーサを選別することができる。予めスペーサを検査して選別し、選別したスペーサのみを用いて平面型表示装置を製造することにより、スペーサに沿った画素の相対的な輝度変化が軽減された平面型表示装置を製造することができる。   In the spacer constituting the flat display device of the present invention or the spacer of the present invention, the spacer divides the voltage while maintaining the required uniformity. Accordingly, the non-uniformity of the electric field in the vicinity of the spacer does not become excessive, and the relative luminance change of the pixels along the spacer is also reduced to the extent that there is no practical problem. Further, according to the spacer inspection method of the present invention, it is possible to select a spacer in which the non-uniformity of the electric field in the vicinity of the spacer does not become excessive. It is possible to manufacture a flat display device in which the relative luminance change of the pixels along the spacer is reduced by manufacturing the flat display device using only the selected spacers by inspecting and sorting the spacers in advance. it can.

以下、図面を参照して、実施例に基づき本発明を説明する。   Hereinafter, the present invention will be described based on examples with reference to the drawings.

実施例の平面型表示装置、及び、スペーサの概念的な一部端面図を、図1に示す。実施例における平面型表示装置は冷陰極電界電子放出表示装置(以下、表示装置と略称する)であり、この表示装置を構成するカソードパネルCP及びアノードパネルAPは、図4及び図5を参照して説明した表示装置におけるカソードパネルCP及びアノードパネルAPと同じ構成、構造を有する。即ち、実施例の表示装置にあっては、電子を放出する電子放出源に相当するスピント型電界放出素子が支持体10に複数、形成されて成るカソードパネルCPと、電子放出源(スピント型電界放出素子)から放出された電子が衝突する蛍光体層22及びアノード電極24が基板20に形成されて成るアノードパネルAPとが、それらの周縁部において接合され、スペーサ140がカソードパネルCPとアノードパネルAPとの間に配置され、カソードパネルCPとアノードパネルAPとによって挟まれた空間が真空に保持されている。これらの構成、動作、及び、作用については、背景技術で説明したと同様であるので、ここでは説明を省略する。   FIG. 1 shows a conceptual partial end view of the flat display device of the embodiment and the spacer. The flat display device in the embodiment is a cold cathode field emission display (hereinafter abbreviated as a display device), and the cathode panel CP and the anode panel AP constituting the display device are shown in FIGS. The display panel described above has the same configuration and structure as the cathode panel CP and the anode panel AP. That is, in the display device of the embodiment, the cathode panel CP in which a plurality of Spindt type field emission elements corresponding to electron emission sources that emit electrons are formed on the support 10 and the electron emission source (Spindt type electric field). The phosphor layer 22 and the anode electrode 24 on which the electrons emitted from the emission element collide are formed on the substrate 20 and are joined at their peripheral portions, and the spacer 140 is the cathode panel CP and the anode panel. A space disposed between the AP and the cathode panel CP and the anode panel AP is held in a vacuum. Since these configurations, operations, and actions are the same as those described in the background art, description thereof is omitted here.

図2の(A)及び(B)を参照して、実施例のスペーサについて説明する。図2の(A)は、実施例のスペーサ140の一部を切り欠いた模式的な斜視図であり、図2の(B)は、実施例のスペーサ140において、第1端面部140Pと、第2端面部140Qと、抵抗値測定用電極140Dとの位置関係を説明するための模式的な断面図である。実施例のスペーサ140は、カソードパネルCPとアノードパネルAPとの間に配置されるスペーサである。そして、スペーサ140は、スペーサ基材140A、第1電極140B、第2電極140C、及び、帯状の抵抗値測定用電極140Dから成る。スペーサ基材140Aは、アノードパネルAPと対向する第1端面部140P、カソードパネルCPと対向する第2端面部140Q、一対の側面部140Rを備えている。第1電極140Bはスペーサ基材140Aの第1端面部140Pの上に、第2電極140Cはスペーサ基材140Aの第2端面部140Cの上に設けられている。帯状の抵抗値測定用電極140Dは、第1端面部側の第1縁部が第1端面部140Pと平行に、第2端面部側の第2縁部が第2端面部140Qと平行に延びるように、スペーサ基材140Aの片側の側面部140Rの上に設けられている。   With reference to FIGS. 2A and 2B, the spacer of the embodiment will be described. FIG. 2A is a schematic perspective view in which a part of the spacer 140 of the embodiment is cut out, and FIG. 2B is a schematic view of the first end surface portion 140P in the spacer 140 of the embodiment. It is typical sectional drawing for demonstrating the positional relationship of 2nd end surface part 140Q and electrode 140D for resistance value measurement. The spacer 140 according to the embodiment is a spacer disposed between the cathode panel CP and the anode panel AP. The spacer 140 includes a spacer base material 140A, a first electrode 140B, a second electrode 140C, and a strip-shaped resistance value measuring electrode 140D. The spacer base material 140A includes a first end surface portion 140P facing the anode panel AP, a second end surface portion 140Q facing the cathode panel CP, and a pair of side surface portions 140R. The first electrode 140B is provided on the first end surface portion 140P of the spacer base material 140A, and the second electrode 140C is provided on the second end surface portion 140C of the spacer base material 140A. The strip-shaped resistance value measuring electrode 140D has a first edge portion on the first end face portion side extending in parallel with the first end face portion 140P and a second edge portion on the second end face portion side extending in parallel with the second end face portion 140Q. As described above, the spacer base 140A is provided on one side surface portion 140R.

そして、実施例のスペーサ140にあっては、第1端面部140Pと抵抗値測定用電極140Dの第1縁部との距離をH1、第2端面部140Qと抵抗値測定用電極140Dの第2縁部との距離をH2、抵抗値測定用電極140Dの第1縁部と第2縁部との距離をH3、第1端面部140Pと第2端面部140Qとの距離をH4とするとき、0.2×H4≦H1≦0.8×H4、0.2×H4≦H2≦0.8×H4、及び、10μm≦H3≦0.2×H4の全てを満足すると共に、第1電極140Bと第2電極140Cとの間に1[kV]の電圧を印加したときの抵抗値をR12、第2電極140Cと抵抗値測定用電極140Dとの間に(H2/(H1+H2))×1[kV]の電圧を印加したときの抵抗値をR23とするとき、0.95×(H2/(H1+H2))≦R23/R12≦1.05×(H2/(H1+H2))を満足する。 In the spacer 140 of the embodiment, the distance between the first end surface portion 140P and the first edge portion of the resistance value measuring electrode 140D is H 1 , and the distance between the second end surface portion 140Q and the resistance value measuring electrode 140D is the first distance portion. The distance between the two edges is H 2 , the distance between the first edge and the second edge of the resistance measurement electrode 140D is H 3 , and the distance between the first end face 140P and the second end face 140Q is H 4. , 0.2 × H 4 ≦ H 1 ≦ 0.8 × H 4 , 0.2 × H 4 ≦ H 2 ≦ 0.8 × H 4 , and 10 μm ≦ H 3 ≦ 0.2 × H 4 is satisfied, the resistance value when a voltage of 1 [kV] is applied between the first electrode 140B and the second electrode 140C is R 12 , the second electrode 140C and the resistance value measuring electrode 140D are when the (H 2 / (H 1 + H 2)) × 1 the resistance value when a voltage is applied to the [kV] R 23 during, 0.95 × (H 2 / ( 1 + H 2)) ≦ R 23 / R 12 ≦ 1.05 × (H 2 / (H 1 + H 2)) satisfying.

本発明のスペーサを組み込んだ表示装置では、スペーサ140に沿った画素の輝度を測定して得た輝度重心と、スペーサ140から離間した画素の輝度を測定して得た輝度重心とのずれが、5μm以内に収まることを確認した。画素の輝度重心については後述する。   In the display device incorporating the spacer of the present invention, the deviation between the luminance centroid obtained by measuring the luminance of the pixels along the spacer 140 and the luminance centroid obtained by measuring the luminance of the pixels separated from the spacer 140 is, It was confirmed that it was within 5 μm. The luminance center of gravity of the pixel will be described later.

次いで、実施例のスペーサの製造方法、実施例のスペーサの検査方法、及び、実施例の表示装置の製造方法を説明する。   Next, a method for manufacturing the spacer of the example, a method for inspecting the spacer of the example, and a method for manufacturing the display device of the example will be described.

[工程−100]
先ず、グリーンシート用スラリーを調製する。平均粒径が1〜2μmとなるように粉砕・分級したアルミナ粉末(アルコア インコーポレイテッド製)、チタニア粉末(関東化学株式会社製)を、体積比が98:2となるように混合し、ポリビニール・ブチラール系樹脂のバインダーと界面活性剤とを加えて、トルエンとエタノールの混合溶媒に分散し、ボールミルによって攪拌し、スラリーを得ることができる。
[Step-100]
First, a green sheet slurry is prepared. Alumina powder (Alcoa Incorporated) and titania powder (Kanto Chemical Co., Ltd.), which have been pulverized and classified so that the average particle size is 1 to 2 μm, are mixed so that the volume ratio is 98: 2. -A butyral resin binder and a surfactant are added, dispersed in a mixed solvent of toluene and ethanol, and stirred by a ball mill to obtain a slurry.

[工程−110]
次いで、グリーンシート用スラリーから、グリーンシートを得る。実施例では、調製したスラリーをブレードコート法によって厚さ約100μmのシートとし、100゜Cで充分に乾燥させることで、グリーンシートを得たが、これに限定するものではない。
[Step-110]
Next, a green sheet is obtained from the slurry for the green sheet. In the examples, the prepared slurry was formed into a sheet having a thickness of about 100 μm by a blade coating method and sufficiently dried at 100 ° C. to obtain a green sheet. However, the present invention is not limited to this.

[工程−120]
その後、グリーンシートを焼成し、セラミック材料を得る。上記のシートをモリブデン製のセッターの上に載せ、1650゜C、窒素:水素=1:3の雰囲気下で、約1時間焼成することにより、セラミック材料を得たが、これに限定するものではない。
[Step-120]
Thereafter, the green sheet is fired to obtain a ceramic material. A ceramic material was obtained by placing the above sheet on a molybdenum setter and firing it for about 1 hour in an atmosphere of 1650 ° C. and nitrogen: hydrogen = 1: 3. Absent.

[工程−130]
次いで、セラミック材料を切断することにより、スペーサ基材140Aを得る。実施例において、スペーサ基材140Aの寸法を、長手方向(図1及び図2においてX方向)に150mm、厚さ方向(図1及び図2においてY方向)に100μm、高さ方向(図1及び図2においてZ方向)に2mmとしたが、これらに限定するものではない。
[Step-130]
Next, the spacer base material 140A is obtained by cutting the ceramic material. In the embodiment, the dimension of the spacer base material 140A is 150 mm in the longitudinal direction (X direction in FIGS. 1 and 2), 100 μm in the thickness direction (Y direction in FIGS. 1 and 2), and the height direction (FIGS. 1 and 2). Although it is 2 mm in the Z direction in FIG. 2, it is not limited thereto.

[工程−140]
次いで、第1電極140B、第2電極140C、及び、帯状の抵抗値測定用電極140Dを設ける。実施例では、これらの電極を構成する材料として白金(Pt)を用い、スパッタリング法とリフトオフ法を用いて、第1電極140B、第2電極140C、及び、帯状の抵抗値測定用電極140Dを形成した。これらの電極の膜厚は、約50μmとした。実施例では、上述したように、第1端面部140Pと第2端面部140Qとの距離H4は2mmであり、第1端面部140Pと抵抗値測定用電極140Dの第1縁部との距離H1を1mm(=0.5×H4)、第2端面部140Qと抵抗値測定用電極140Dの第2縁部との距離H2を0.8mm(=0.4×H4)、抵抗値測定用電極140Dの第1縁部と第2縁部との距離H3を0.2mm(=0.1×H4)とした。
[Step-140]
Next, a first electrode 140B, a second electrode 140C, and a strip-shaped resistance measurement electrode 140D are provided. In the embodiment, platinum (Pt) is used as a material constituting these electrodes, and the first electrode 140B, the second electrode 140C, and the strip-shaped resistance measurement electrode 140D are formed by using a sputtering method and a lift-off method. did. The thickness of these electrodes was about 50 μm. In the embodiment, as described above, the distance H 4 between the first end surface portion 140P and the second end surface portion 140Q is 2 mm, and the distance between the first end surface portion 140P and the first edge portion of the resistance value measuring electrode 140D. H 1 is 1 mm (= 0.5 × H 4 ), and the distance H 2 between the second end face portion 140Q and the second edge of the resistance value measuring electrode 140D is 0.8 mm (= 0.4 × H 4 ), The distance H 3 between the first edge and the second edge of the resistance value measurement electrode 140D was set to 0.2 mm (= 0.1 × H 4 ).

上記の[工程−100]〜[工程−140]によって、スペーサ基材140A、第1電極140B、第2電極140C、及び、帯状の抵抗値測定用電極140Dから成るスペーサ140を得ることができる。   By the above [Step-100] to [Step-140], the spacer 140 including the spacer base 140A, the first electrode 140B, the second electrode 140C, and the strip-shaped resistance measurement electrode 140D can be obtained.

[工程−150]
その後、スペーサの検査を行う。即ち、得られたスペーサ140について、先ず、第1電極140Bと第2電極140Cとの間に1[kV]の電圧を印加し、流れる電流の大きさと電圧の関係に基づき、抵抗値R12を測定する。実施例においては、抵抗値R12は、概ね5ギガΩ〜10ギガΩに分布した。次いで、第2電極140Cと抵抗値測定用電極140Dとの間に(H2/(H1+H2))×1[kV](より具体的には約0.44[kV])の電圧を印加し、流れる電流の大きさと電圧の関係に基づき、抵抗値R23を測定する。実施例においては、抵抗値R23は、概ね2ギガΩ〜5ギガΩに分布した。得られた抵抗値R12,R23に基づき、スペーサが、0.95×(H2/(H1+H2))≦R23/R12≦1.05×(H2/(H1+H2))を満足するか否かを判定し、満足するスペーサを良品として選別した。
[Step-150]
Thereafter, the spacer is inspected. That is, for the obtained spacer 140, first, a voltage of 1 [kV] is applied between the first electrode 140B and the second electrode 140C, and the resistance value R 12 is set based on the relationship between the magnitude of the flowing current and the voltage. taking measurement. In the example, the resistance value R 12 was distributed in a range of approximately 5 gigaΩ to 10 gigaΩ. Next, a voltage of (H 2 / (H 1 + H 2 )) × 1 [kV] (more specifically about 0.44 [kV]) is applied between the second electrode 140C and the resistance value measuring electrode 140D. The resistance value R 23 is measured based on the relationship between the magnitude of the applied current and the voltage. In the example, the resistance value R 23 was distributed in a range of approximately 2 gigaΩ to 5 gigaΩ. Based on the obtained resistance values R 12 and R 23 , the spacer is 0.95 × (H 2 / (H 1 + H 2 )) ≦ R 23 / R 12 ≦ 1.05 × (H 2 / (H 1 + H 2 )) was judged to satisfy or not, and the satisfied spacers were selected as non-defective products.

[工程−160]
次いで、良品として選別したスペーサ140を用いて、図1に示す表示装置の組立を行う。スペーサ140を介して、蛍光体層22と電子放出領域EAとが対向するようにアノードパネルAPとカソードパネルCPとを配置する。アノードパネルAPとカソードパネルCP(より具体的には、支持体10と基板20)とを、例えば枠体26を介して、周縁部において接合する。接合に際しては、枠体26とアノードパネルAPとの接合部位、及び、枠体26とカソードパネルCPとの接合部位にフリットガラスを塗布し、予備焼成にてフリットガラスを乾燥した後、アノードパネルAPとカソードパネルCPと枠体とを貼り合わせ、約450゜Cで10〜30分の本焼成を行う。その後、アノードパネルAPとカソードパネルCPと枠体26とフリットガラスとによって囲まれた空間を、貫通孔(図示せず)及びチップ管(図示せず)を通じて排気し、空間の圧力が10-4Pa程度に達した時点でチップ管を加熱溶融や圧接により封じ切る。このようにして、アノードパネルAPとカソードパネルCPと枠体26とに囲まれた空間を真空にすることができる。その後、必要な外部回路との配線を行い、実施例の表示装置を完成させることができる。
[Step-160]
Next, the display device shown in FIG. 1 is assembled using the spacers 140 selected as non-defective products. The anode panel AP and the cathode panel CP are arranged so that the phosphor layer 22 and the electron emission area EA are opposed to each other with the spacer 140 interposed therebetween. The anode panel AP and the cathode panel CP (more specifically, the support body 10 and the substrate 20) are joined together at the peripheral edge via, for example, the frame body 26. At the time of joining, frit glass is applied to the joining part between the frame body 26 and the anode panel AP and the joining part between the frame body 26 and the cathode panel CP, and the frit glass is dried by pre-baking, and then the anode panel AP. The cathode panel CP and the frame are bonded together, and the main baking is performed at about 450 ° C. for 10 to 30 minutes. Thereafter, the space surrounded by the anode panel AP, the cathode panel CP, the frame 26 and the frit glass is exhausted through a through hole (not shown) and a tip tube (not shown), and the pressure in the space is 10 −4. When the pressure reaches about Pa, the tip tube is sealed by heat melting or pressure welding. In this way, the space surrounded by the anode panel AP, the cathode panel CP, and the frame 26 can be evacuated. Thereafter, wiring with necessary external circuits is performed, and the display device of the embodiment can be completed.

実施例の表示装置を用いて、スペーサ140近傍の画素と、スペーサ140から離間した画素(具体的には、スペーサ140近傍の画素から、スペーサの長手方向と直交する方向に4画素分の間隔を空けたところの画素)における輝度特性を測定した。具体的には、カラー表示の表示装置を用いて、表示領域全面に白色を表示して、スペーサ140近傍の画素(実施例においては1サブピクセル)と、スペーサ140から離間した画素について、以下に説明する方法により、輝度重心の測定を行なった。尚、表示装置の駆動条件を、アノードパネルAP(より具体的には、アノード電極24)に印加される電圧を約10kVとし、この電圧とアノードパネルに流れる電流量の実効値から計算される電力が略20Wとなるように設定した。尚、表示装置の表示領域は約40cm×30cmである。   By using the display device of the embodiment, a pixel in the vicinity of the spacer 140 and a pixel separated from the spacer 140 (specifically, an interval of four pixels from the pixel in the vicinity of the spacer 140 in the direction orthogonal to the longitudinal direction of the spacer is set. Luminance characteristics of the pixel at the empty position were measured. Specifically, using a display device for color display, white is displayed on the entire display region, and a pixel in the vicinity of the spacer 140 (1 subpixel in the embodiment) and a pixel separated from the spacer 140 are described below. The luminance center of gravity was measured by the method described. The driving condition of the display device is such that the voltage applied to the anode panel AP (more specifically, the anode electrode 24) is about 10 kV, and the power calculated from this voltage and the effective value of the amount of current flowing through the anode panel. Was set to approximately 20 W. The display area of the display device is about 40 cm × 30 cm.

先ず、図3の(A)及び(B)を参照して、輝度重心の求め方について説明する。図3の(A)は、スペーサ140の近傍に位置する画素(実施例においては1サブピクセル)における電子ビームの軌道を模式的に示した図である。図3の(B)は、図3の(A)に示す状態において、蛍光体層22の輝度分布を模式的に示した図である。通常、蛍光体層22の周囲部の輝度は、蛍光体層22の中央部の輝度よりも、相対的に低くなる傾向がある。図3の(B)における破線は、蛍光体層22における輝度の等高線を模式的に示したものである。図3の(B)に示すように、測定対象となる画素を構成する蛍光体層22の右上端部を原点(0,0)とし、蛍光体層22上の点(xi,yj)における輝度がL(xi,yj)で与えられるとき、以下の式(1)、式(2)により、輝度の重心の座標(XC,YC)を求めることができる。 First, with reference to (A) and (B) of FIG. FIG. 3A is a diagram schematically showing an electron beam trajectory in a pixel (one subpixel in the embodiment) located in the vicinity of the spacer 140. FIG. 3B is a diagram schematically showing the luminance distribution of the phosphor layer 22 in the state shown in FIG. Usually, the brightness of the peripheral part of the phosphor layer 22 tends to be relatively lower than the brightness of the central part of the phosphor layer 22. A broken line in FIG. 3B schematically shows a luminance contour line in the phosphor layer 22. As shown in FIG. 3B, the upper right end of the phosphor layer 22 constituting the pixel to be measured is the origin (0, 0), and the point (x i , y j ) on the phosphor layer 22 is set. Is given by L (x i , y j ), the coordinates (X C , Y C ) of the center of gravity of the luminance can be obtained by the following equations (1) and (2).

Figure 2007109481
Figure 2007109481

Figure 2007109481
Figure 2007109481

スペーサ140近傍の画素と、スペーサ140から離間した画素について輝度重心を測定した。具体的には、表示装置の測定対象となる画素について、その内部の輝度の分布を、CCDカメラ等により測定した。その測定結果を用いて、輝度L(xi,yj)を求めることができる。次いで、求めた輝度L(xi,yj)を用いて、輝度重心の座標(XC,YC)を計算した。 The luminance centroid was measured for the pixels in the vicinity of the spacer 140 and the pixels separated from the spacer 140. Specifically, the luminance distribution inside the pixel to be measured by the display device was measured with a CCD camera or the like. Using the measurement result, the luminance L (x i , y j ) can be obtained. Next, the coordinates (X C , Y C ) of the luminance centroid were calculated using the calculated luminance L (x i , y j ).

スペーサ140近傍の画素の輝度重心の座標(XC1,YC1)と、スペーサ140から離間した画素の輝度重心の座標(XC2,YC2)とを用いて、測定対象となる画素を構成する蛍光体層22の右上端部を基準としたときの輝度重心のずれ量が求まる。具体的には、両者の輝度重心の距離を計算で求めればよい。実施例では、算出したずれ量は、4μm以下であった。尚、発明者の実験によれば、輝度重心のずれ量が5μm以下であれば、表示画像においてその影響を視認することができず、画像表示の品質は保持される。尚、比較のため、良品と判断されなかったスペーサを用いて比較実験をしたが、スペーサ100本につき、輝度重心のずれ量が5μmを超えるスペーサが約30本観察された。 A pixel to be measured is configured using the coordinates (X C1 , Y C1 ) of the luminance centroid of the pixel near the spacer 140 and the coordinates (X C2 , Y C2 ) of the luminance centroid of the pixel separated from the spacer 140. The deviation amount of the luminance center of gravity when the upper right end portion of the phosphor layer 22 is used as a reference is obtained. Specifically, the distance between the luminance centroids of both may be obtained by calculation. In the example, the calculated deviation amount was 4 μm or less. According to the experiment by the inventors, if the deviation amount of the luminance center of gravity is 5 μm or less, the influence cannot be visually recognized in the display image, and the image display quality is maintained. For comparison, a comparative experiment was performed using spacers that were not judged to be non-defective, and about 30 spacers with a deviation in luminance center of gravity exceeding 5 μm were observed for 100 spacers.

以上、本発明を、好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例にて説明した表示装置、カソードパネルやアノードパネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子の構成、構造は例示であり、適宜変更することができるし、アノードパネルやカソードパネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子の製造方法も例示であり、適宜変更することができる。更には、アノードパネルやカソードパネルの製造において使用した各種材料も例示であり、適宜変更することができる。表示装置においては、専らカラー表示を例にとり説明したが、単色表示とすることもできる。   As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to these Examples. The configurations and structures of the display device, cathode panel and anode panel, cold cathode field emission display device and cold cathode field emission device described in the embodiments are examples, and can be changed as appropriate. A method for manufacturing a panel, a cold cathode field emission display or a cold cathode field emission device is also an example, and can be appropriately changed. Furthermore, various materials used in the manufacture of the anode panel and the cathode panel are also examples, and can be changed as appropriate. The display device has been described by taking color display as an example, but it may also be a single color display.

実施例においては、スペーサ基材の片側の側面部上に抵抗値測定用電極が設けられ、他の側面部には電極が設けられていない態様について説明したが、他の側面部上に電極が設けられている態様であってもよい。例えば、第2の抵抗値測定用電極が他の側面部上に設けられていてもよい。   In the embodiment, the electrode for measuring the resistance value is provided on the side surface portion on one side of the spacer base material and the electrode is not provided on the other side surface portion. However, the electrode is provided on the other side surface portion. The aspect provided may be sufficient. For example, the second resistance measurement electrode may be provided on the other side surface portion.

電界放出素子においては、専ら1つの開口部に1つの電子放出部が対応する形態を説明したが、電界放出素子の構造に依っては、1つの開口部に複数の電子放出部が対応した形態、あるいは、複数の開口部に1つの電子放出部が対応する形態とすることもできる。あるいは又、ゲート電極に複数の第1開口部を設け、絶縁層に係る複数の第1開口部に連通した第2開口部を設け、1又は複数の電子放出部を設ける形態とすることもできる。   In the field emission device, a mode in which one electron emission portion corresponds to one opening has been described. However, depending on the structure of the field emission device, a mode in which a plurality of electron emission portions correspond to one opening. Alternatively, one electron emission portion may correspond to a plurality of openings. Alternatively, a plurality of first openings may be provided in the gate electrode, a second opening connected to the plurality of first openings related to the insulating layer may be provided, and one or a plurality of electron emission portions may be provided. .

表面伝導型電子放出素子と通称される電子放出素子から電子放出源を構成することもできる。この表面伝導型電子放出素子は、例えばガラスから成る支持体上に酸化錫(SnO2)、金(Au)、酸化インジウム(In23)/酸化錫(SnO2)、カーボン、酸化パラジウム(PdO)等の導電材料から成り、微小面積を有し、所定の間隔(ギャップ)を開けて配された一対の電極がマトリックス状に形成されて成る。それぞれの電極の上には炭素薄膜が形成されている。そして、一対の電極の内の一方の電極に行方向配線が接続され、一対の電極の内の他方の電極に列方向配線が接続された構成を有する。一対の電極に電圧を印加することによって、ギャップを挟んで向かい合った炭素薄膜に電界が加わり、炭素薄膜から電子が放出される。係る電子をアノードパネル上の蛍光体層に衝突させることによって、蛍光体層が励起されて発光し、所望の画像を得ることができる。あるいは又、金属/絶縁膜/金属型素子から電子放出源を構成することもできる。 An electron emission source can also be constituted by an electron emission element commonly called a surface conduction electron emission element. This surface conduction electron-emitting device is formed on a support made of glass, for example, tin oxide (SnO 2 ), gold (Au), indium oxide (In 2 O 3 ) / tin oxide (SnO 2 ), carbon, palladium oxide ( A pair of electrodes made of a conductive material such as (PdO), having a small area and arranged with a predetermined gap (gap) are formed in a matrix. A carbon thin film is formed on each electrode. The row direction wiring is connected to one electrode of the pair of electrodes, and the column direction wiring is connected to the other electrode of the pair of electrodes. By applying a voltage to the pair of electrodes, an electric field is applied to the carbon thin films facing each other across the gap, and electrons are emitted from the carbon thin film. By causing the electrons to collide with the phosphor layer on the anode panel, the phosphor layer is excited to emit light, and a desired image can be obtained. Alternatively, the electron emission source can be constituted by a metal / insulating film / metal type element.

図1は、実施例の平面型表示装置、及び、スペーサの概念的な一部端面図である。FIG. 1 is a conceptual partial end view of a flat display device and a spacer according to an embodiment. 図2の(A)は、実施例のスペーサの一部を切り欠いた模式的な斜視図であり、図2の(B)は、実施例のスペーサにおいて、第1端面部と、第2端面部と、抵抗値測定用電極との位置関係を説明するための模式的な断面図である。2A is a schematic perspective view in which a part of the spacer of the embodiment is cut away, and FIG. 2B is a first end face portion and a second end face in the spacer of the embodiment. It is typical sectional drawing for demonstrating the positional relationship of a part and the electrode for resistance value measurement. 図3の(A)は、スペーサの近傍に位置する画素(実施例においては1サブピクセル)における電子ビームの軌道を模式的に示した図であり、図3の(B)は、図3の(A)に示す状態において、蛍光体層の輝度分布を模式的に示した図である。FIG. 3A is a diagram schematically showing the trajectory of the electron beam in a pixel (in the embodiment, one subpixel) located in the vicinity of the spacer, and FIG. 3B is a diagram of FIG. In the state shown to (A), it is the figure which showed typically the luminance distribution of the fluorescent substance layer. 図4は、スピント型電界放出素子を有する従来の冷陰極電界電子放出表示装置の概念的な一部端面図である。FIG. 4 is a conceptual partial end view of a conventional cold cathode field emission display having a Spindt-type field emission device. 図5は、カソードパネル及びアノードパネルを分解したときのカソードパネルとアノードパネルの一部分の模式的な分解斜視図である。FIG. 5 is a schematic exploded perspective view of a part of the cathode panel and the anode panel when the cathode panel and the anode panel are disassembled. 図6の(A)及び(B)は、スペーサの近傍に位置する画素における電子ビームの軌道を模式的に示した図である。6A and 6B are diagrams schematically showing the trajectory of the electron beam in the pixel located in the vicinity of the spacer.

符号の説明Explanation of symbols

CP・・・カソードパネル、AP・・・アノードパネル、10・・・支持体、11・・・カソード電極、12・・・絶縁層、13・・・ゲート電極、14,14A,14B・・・開口部、15・・・電子放出部、16・・・収束電極、17・・・層間絶縁層、20・・・基板、21・・・隔壁、22,22R,22G,22B・・・蛍光体層、23・・・光吸収層、24・・・アノード電極、25・・・スペーサ保持部、26・・・枠体、31・・・カソード電極制御回路、32・・・ゲート電極制御回路、33・・・アノード電極制御回路、40・・・スペーサ、40A・・・スペーサ基材、40B・・・第1電極、40C・・・第2電極、140・・・スペーサ、140A・・・スペーサ基材、140B・・・第1電極、140C・・・第2電極、140D・・・抵抗値測定用電極、140P・・・第1端面部、140Q・・・第2端面部、140R・・・側面部
CP ... cathode panel, AP ... anode panel, 10 ... support, 11 ... cathode electrode, 12 ... insulating layer, 13 ... gate electrode, 14, 14A, 14B ... Opening, 15 ... Electron emission part, 16 ... Converging electrode, 17 ... Interlayer insulating layer, 20 ... Substrate, 21 ... Partition, 22, 22R, 22G, 22B ... Phosphor Layer, 23 ... light absorption layer, 24 ... anode electrode, 25 ... spacer holding part, 26 ... frame, 31 ... cathode electrode control circuit, 32 ... gate electrode control circuit, 33 ... Anode electrode control circuit, 40 ... Spacer, 40A ... Spacer base material, 40B ... First electrode, 40C ... Second electrode, 140 ... Spacer, 140A ... Spacer Base material, 140B ... first electrode, 140C ... 2 electrode, 140D · · · for resistance measurement electrodes, 140P · · · first end surface portion, 140Q · · · second end face portion, 140R · · · side portions

Claims (6)

電子を放出する電子放出源が支持体に複数、形成されて成るカソードパネルと、電子放出源から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成るアノードパネルとが、それらの周縁部において接合され、スペーサがカソードパネルとアノードパネルとの間に配置され、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持された平面型表示装置であって、
スペーサは、スペーサ基材、第1電極、第2電極、及び、帯状の抵抗値測定用電極から成り、スペーサ基材は、アノードパネルと対向する第1端面部、カソードパネルと対向する第2端面部、一対の側面部を備えており、第1電極はスペーサ基材の第1端面部の上に、第2電極はスペーサ基材の第2端面部の上に設けられており、帯状の抵抗値測定用電極は、第1端面部側の第1縁部が第1端面部と平行に、第2端面部側の第2縁部が第2端面部と平行に延びるように、スペーサ基材の片側の側面部の上に設けられており、
第1端面部と抵抗値測定用電極の第1縁部との距離をH1、第2端面部と抵抗値測定用電極の第2縁部との距離をH2、抵抗値測定用電極の第1縁部と第2縁部との距離をH3、第1端面部と第2端面部との距離をH4とするとき、0.2×H4≦H1≦0.8×H4、0.2×H4≦H2≦0.8×H4、及び、10μm≦H3≦0.2×H4の全てを満足すると共に、
第1電極と第2電極との間に1[kV]の電圧を印加したときの抵抗値をR12、第2電極と抵抗値測定用電極との間に(H2/(H1+H2))×1[kV]の電圧を印加したときの抵抗値をR23とするとき、0.95×(H2/(H1+H2))≦R23/R12≦1.05×(H2/(H1+H2))を満足することを特徴とする平面型表示装置。
A cathode panel in which a plurality of electron emission sources for emitting electrons are formed on a support, and an anode panel in which a phosphor layer and an anode electrode with which electrons emitted from the electron emission source collide are formed on a substrate, A flat display device in which a space sandwiched between the cathode panel and the anode panel is held in a vacuum, bonded at the peripheral edge thereof, a spacer is disposed between the cathode panel and the anode panel,
The spacer includes a spacer base material, a first electrode, a second electrode, and a strip-shaped resistance measurement electrode. The spacer base material has a first end face portion facing the anode panel and a second end face facing the cathode panel. A first electrode is provided on the first end surface portion of the spacer base material, and a second electrode is provided on the second end surface portion of the spacer base material. The value measuring electrode includes a spacer base material such that the first edge on the first end face side extends in parallel with the first end face and the second edge on the second end face side extends in parallel with the second end face. On one side of the
The distance between the first end face and the first edge of the resistance measurement electrode is H 1 , the distance between the second end face and the second edge of the resistance measurement electrode is H 2 , and the resistance measurement electrode When the distance between the first edge and the second edge is H 3 and the distance between the first end face and the second end face is H 4 , 0.2 × H 4 ≦ H 1 ≦ 0.8 × H 4 , 0.2 × H 4 ≦ H 2 ≦ 0.8 × H 4 and 10 μm ≦ H 3 ≦ 0.2 × H 4
The resistance value when a voltage of 1 [kV] is applied between the first electrode and the second electrode is R 12 , and the resistance value between the second electrode and the resistance value measuring electrode is (H 2 / (H 1 + H 2 )) When a resistance value when a voltage of 1 [kV] is applied is R 23 , 0.95 × (H 2 / (H 1 + H 2 )) ≦ R 23 / R 12 ≦ 1.05 × ( A flat display device satisfying H 2 / (H 1 + H 2 )).
スペーサ基材は、セラミック材料から成ることを特徴とする請求項1に記載の平面型表示装置。   2. The flat display device according to claim 1, wherein the spacer base material is made of a ceramic material. 電子を放出する電子放出源が支持体に複数、形成されて成るカソードパネルと、電子放出源から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成るアノードパネルとが、それらの周縁部において接合され、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持される平面型表示装置において使用され、カソードパネルとアノードパネルとの間に配置されるスペーサであって、
スペーサは、スペーサ基材、第1電極、第2電極、及び、帯状の抵抗値測定用電極から成り、スペーサ基材は、アノードパネルと対向する第1端面部、カソードパネルと対向する第2端面部、一対の側面部を備えており、第1電極はスペーサ基材の第1端面部の上に、第2電極はスペーサ基材の第2端面部の上に設けられており、帯状の抵抗値測定用電極は、第1端面部側の第1縁部が第1端面部と平行に、第2端面部側の第2縁部が第2端面部と平行に延びるように、スペーサ基材の片側の側面部の上に設けられており、
第1端面部と抵抗値測定用電極の第1縁部との距離をH1、第2端面部と抵抗値測定用電極の第2縁部との距離をH2、抵抗値測定用電極の第1縁部と第2縁部との距離をH3、第1端面部と第2端面部との距離をH4とするとき、0.2×H4≦H1≦0.8×H4、0.2×H4≦H2≦0.8×H4、及び、10μm≦H3≦0.2×H4の全てを満足すると共に、
第1電極と第2電極との間に1[kV]の電圧を印加したときの抵抗値をR12、第2電極と抵抗値測定用電極との間に(H2/(H1+H2))×1[kV]の電圧を印加したときの抵抗値をR23とするとき、0.95×(H2/(H1+H2))≦R23/R12≦1.05×(H2/(H1+H2))を満足することを特徴とするスペーサ。
A cathode panel in which a plurality of electron emission sources for emitting electrons are formed on a support, and an anode panel in which a phosphor layer and an anode electrode with which electrons emitted from the electron emission source collide are formed on a substrate, Spacers that are joined at their peripheral portions and used in a flat display device in which a space sandwiched between a cathode panel and an anode panel is maintained in a vacuum, and are arranged between the cathode panel and the anode panel,
The spacer includes a spacer base material, a first electrode, a second electrode, and a strip-shaped resistance measurement electrode. The spacer base material has a first end face portion facing the anode panel and a second end face facing the cathode panel. A first electrode is provided on the first end surface portion of the spacer base material, and a second electrode is provided on the second end surface portion of the spacer base material. The value measuring electrode includes a spacer base material such that the first edge on the first end face side extends in parallel with the first end face and the second edge on the second end face side extends in parallel with the second end face. On one side of the
The distance between the first end face and the first edge of the resistance measurement electrode is H 1 , the distance between the second end face and the second edge of the resistance measurement electrode is H 2 , and the resistance measurement electrode When the distance between the first edge and the second edge is H 3 and the distance between the first end face and the second end face is H 4 , 0.2 × H 4 ≦ H 1 ≦ 0.8 × H 4 , 0.2 × H 4 ≦ H 2 ≦ 0.8 × H 4 and 10 μm ≦ H 3 ≦ 0.2 × H 4
The resistance value when a voltage of 1 [kV] is applied between the first electrode and the second electrode is R 12 , and the resistance value between the second electrode and the resistance value measuring electrode is (H 2 / (H 1 + H 2 )) When a resistance value when a voltage of 1 [kV] is applied is R 23 , 0.95 × (H 2 / (H 1 + H 2 )) ≦ R 23 / R 12 ≦ 1.05 × ( A spacer characterized by satisfying H 2 / (H 1 + H 2 )).
スペーサ基材は、セラミック材料から成ることを特徴とする請求項3に記載のスペーサ。   The spacer according to claim 3, wherein the spacer substrate is made of a ceramic material. 電子を放出する電子放出源が支持体に複数、形成されて成るカソードパネルと、電子放出源から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成るアノードパネルとが、それらの周縁部において接合され、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持される平面型表示装置において使用され、カソードパネルとアノードパネルとの間に配置されるスペーサの検査方法であって、
スペーサは、スペーサ基材、第1電極、第2電極、及び、帯状の抵抗値測定用電極から成り、スペーサ基材は、アノードパネルと対向する第1端面部、カソードパネルと対向する第2端面部、一対の側面部を備えており、第1電極はスペーサ基材の第1端面部の上に、第2電極はスペーサ基材の第2端面部の上に設けられており、帯状の抵抗値測定用電極は、第1端面部側の第1縁部が第1端面部と平行に、第2端面部側の第2縁部が第2端面部と平行に延びるように、スペーサ基材の片側の側面部の上に設けられており、
第1端面部と抵抗値測定用電極の第1縁部との距離をH1、第2端面部と抵抗値測定用電極の第2縁部との距離をH2、抵抗値測定用電極の第1縁部と第2縁部との距離をH3、第1端面部と第2端面部との距離をH4とするとき、0.2×H4≦H1≦0.8×H4、0.2×H4≦H2≦0.8×H4、及び、10μm≦H3≦0.2×H4の全てを満足すると共に、
第1電極と第2電極との間に1[kV]の電圧を印加したときの抵抗値をR12、第2電極と抵抗値測定用電極との間に(H2/(H1+H2))×1[kV]の電圧を印加したときの抵抗値をR23とするとき、0.95×(H2/(H1+H2))≦R23/R12≦1.05×(H2/(H1+H2))を満足するスペーサを良品として判断することを特徴とするスペーサの検査方法。
A cathode panel in which a plurality of electron emission sources for emitting electrons are formed on a support, and an anode panel in which a phosphor layer and an anode electrode with which electrons emitted from the electron emission source collide are formed on a substrate, In a method for inspecting a spacer disposed between a cathode panel and an anode panel, which is used in a flat panel display device in which a space between the cathode panel and the anode panel is held in a vacuum, which is joined at the peripheral portion thereof. There,
The spacer includes a spacer base material, a first electrode, a second electrode, and a strip-shaped resistance measurement electrode. The spacer base material has a first end face portion facing the anode panel and a second end face facing the cathode panel. A first electrode is provided on the first end surface portion of the spacer base material, and a second electrode is provided on the second end surface portion of the spacer base material. The value measuring electrode includes a spacer base material such that the first edge on the first end face side extends in parallel with the first end face and the second edge on the second end face side extends in parallel with the second end face. On one side of the
The distance between the first end face and the first edge of the resistance measurement electrode is H 1 , the distance between the second end face and the second edge of the resistance measurement electrode is H 2 , and the resistance measurement electrode When the distance between the first edge and the second edge is H 3 and the distance between the first end face and the second end face is H 4 , 0.2 × H 4 ≦ H 1 ≦ 0.8 × H 4 , 0.2 × H 4 ≦ H 2 ≦ 0.8 × H 4 and 10 μm ≦ H 3 ≦ 0.2 × H 4
The resistance value when a voltage of 1 [kV] is applied between the first electrode and the second electrode is R 12 , and the resistance value between the second electrode and the resistance value measuring electrode is (H 2 / (H 1 + H 2 )) When a resistance value when a voltage of 1 [kV] is applied is R 23 , 0.95 × (H 2 / (H 1 + H 2 )) ≦ R 23 / R 12 ≦ 1.05 × ( A spacer inspection method characterized in that a spacer satisfying H 2 / (H 1 + H 2 )) is judged as a non-defective product.
スペーサ基材は、セラミック材料から成ることを特徴とする請求項5に記載のスペーサの検査方法。   6. The spacer inspection method according to claim 5, wherein the spacer substrate is made of a ceramic material.
JP2005297960A 2005-10-12 2005-10-12 Flat display device, spacer, and inspection method of spacer Pending JP2007109481A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005297960A JP2007109481A (en) 2005-10-12 2005-10-12 Flat display device, spacer, and inspection method of spacer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005297960A JP2007109481A (en) 2005-10-12 2005-10-12 Flat display device, spacer, and inspection method of spacer

Publications (1)

Publication Number Publication Date
JP2007109481A true JP2007109481A (en) 2007-04-26

Family

ID=38035199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005297960A Pending JP2007109481A (en) 2005-10-12 2005-10-12 Flat display device, spacer, and inspection method of spacer

Country Status (1)

Country Link
JP (1) JP2007109481A (en)

Similar Documents

Publication Publication Date Title
US7642700B2 (en) Flat-panel type display and spacer
JP2007095649A (en) Flat-panel display
JP5373289B2 (en) Processing method of flat display device
JP5066859B2 (en) Flat panel display
JP5150156B2 (en) Driving method of flat display device
JP4802583B2 (en) Manufacturing method of spacer
JP2008041422A (en) Flat type display apparatus and spacer
JP4844042B2 (en) Flat panel display
JP5514421B2 (en) Flat display device and spacer
JP5002950B2 (en) Flat display device, spacer, and manufacturing method thereof
JP2007109498A (en) Flat display device and spacer
JP4466496B2 (en) Spacer and flat display device
JP2007109481A (en) Flat display device, spacer, and inspection method of spacer
JP4736537B2 (en) Flat panel display
JP2007294168A (en) Flat display device and spacer
JP5345326B2 (en) Flat panel display
JP4997202B2 (en) Flat display device and spacer
JP2007149410A (en) Flat display device
JP5355900B2 (en) Flat panel display
JP5150314B2 (en) Method for manufacturing anode panel and method for forming phosphor region
JP5047817B2 (en) Manufacturing method of spacer
JP4986896B2 (en) Method for manufacturing anode panel
JP5097572B2 (en) Spacer mounting method and flat panel display manufacturing method
JP4857645B2 (en) Flat panel display
JP5173506B2 (en) Method for manufacturing anode panel