JP2007108780A - Contact hole formation method for active matrix substrate - Google Patents
Contact hole formation method for active matrix substrate Download PDFInfo
- Publication number
- JP2007108780A JP2007108780A JP2006339147A JP2006339147A JP2007108780A JP 2007108780 A JP2007108780 A JP 2007108780A JP 2006339147 A JP2006339147 A JP 2006339147A JP 2006339147 A JP2006339147 A JP 2006339147A JP 2007108780 A JP2007108780 A JP 2007108780A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- electrode
- film
- contact
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、絶縁性基板上に形成された絶縁膜や半導体膜にコンタクトホールを形成する方法に関する。さらに詳しくは、本発明は、液晶表示装置に用いられるアクティブマトリクス基板として絶縁性基板上に形成されたクロムまたはクロム化合物からなる電極と上部電極との電気的コンタクト用の穴(以下、コンタクトホールという)を形成するドライエッチング方法およびドライエッチング後の処理方法に関する。 The present invention relates to a method for forming a contact hole in an insulating film or a semiconductor film formed on an insulating substrate. More specifically, the present invention relates to a hole (hereinafter referred to as a contact hole) for electrical contact between an electrode made of chromium or a chromium compound and an upper electrode formed on an insulating substrate as an active matrix substrate used in a liquid crystal display device. ) And a processing method after dry etching.
マトリックス型液晶表示装置は、通常、半導体薄膜からなる薄膜トランジスタ(thin film transistor、以下、TFTという)が設けられた基板と対向基板との2枚の基板のあいだに液晶が挟持され、この表示材料に対して、画素ごとに選択的に電圧が印加されるようにして構成されている。対向基板上には、対向電極、カラーフィルタおよびブラックマトリクスが設けられている。このようなTFTアレイ基板を用いた液晶表示装置(liquid crystal display、以下、LCDという)を、以下、TFT−LCDという。 In a matrix type liquid crystal display device, a liquid crystal is usually sandwiched between two substrates, a substrate provided with a thin film transistor (hereinafter referred to as TFT) made of a semiconductor thin film and a counter substrate. On the other hand, a voltage is selectively applied to each pixel. On the counter substrate, a counter electrode, a color filter, and a black matrix are provided. A liquid crystal display (hereinafter referred to as LCD) using such a TFT array substrate is hereinafter referred to as TFT-LCD.
TFTアレイ基板は、ガラスなどからなる絶縁性基板上に各画素ごとにマトリックス状にTFTおよび画素電極が少なくとも設けられ、その他、配向膜や必要に応じて蓄積容量が設けられるとともに、ゲート配線やソース配線などの信号線が設けられている。 The TFT array substrate is provided with at least TFTs and pixel electrodes in a matrix for each pixel on an insulating substrate made of glass or the like. In addition, an alignment film and a storage capacitor as necessary are provided, and gate wiring and source Signal lines such as wiring are provided.
このようなTFTアレイ基板を用いた液晶表示装置を作製するにはガラス基板上にTFT、ゲート配線、ソース配線およびその他の共通配線をアレイ状に作製して表示領域とするとともに、入力端子、予備配線および駆動回路などを表示領域の周辺に配設する。このとき、それぞれの機能を発現させるために導電膜や絶縁膜を必要に応じて配設する。また、対向基板上には対向電極を設けるとともにカラーフィルタ、ブラックマトリックスを設ける。 In order to manufacture a liquid crystal display device using such a TFT array substrate, TFTs, gate wirings, source wirings and other common wirings are formed in an array on a glass substrate to form a display area, and input terminals, spares Wiring and driving circuits are arranged around the display area. At this time, a conductive film or an insulating film is provided as necessary in order to develop each function. A counter electrode is provided on the counter substrate, and a color filter and a black matrix are provided.
TFTアレイ基板と対向基板とを作製したのち、のちに2枚の基板のあいだに液晶材料が注入されうるように所望の隙間を有する状態にして両基板をその周囲で貼りあわせる。そののち、2枚の基板のあいだの隙間に液晶材料を注入して液晶表示装置を作製する。 After producing the TFT array substrate and the counter substrate, the two substrates are bonded together around the two substrates in a state having a desired gap so that the liquid crystal material can be injected between the two substrates. After that, a liquid crystal display device is manufactured by injecting a liquid crystal material into a gap between two substrates.
液晶表示装置に用いられるTFTアレイ基板や対向基板には、いわゆる薄膜技術を利用して種々の半導体装置や固体装置が設けられている。これらの半導体装置や固体装置には、半導体膜や絶縁膜、導電膜が用いられている。 Various semiconductor devices and solid-state devices are provided on TFT array substrates and counter substrates used in liquid crystal display devices by utilizing so-called thin film technology. In these semiconductor devices and solid-state devices, semiconductor films, insulating films, and conductive films are used.
液晶表示装置においては、画素とゲート配線とをコンタクトさせるために、また、画素とソース配線とをコンタクトさせるため、また、画素とドレイン配線とをコンタクトさせるために、さらに、配線どうしをコンタクトさせるために、層間絶縁膜を介して必要な箇所にコンタクトホールが設けられる。層間絶縁膜を貫通するコンタクトホールの形成にはドライエッチング法が使われている。ドライエッチングのためのガスとしてはSF6ガス、CF4ガス、又はこれらのガスと酸素ガスや不活性ガスなどとの混合ガスがよく使われている。中でもエッチングレートや、下地膜との選択性の観点から6フッ化イオウガスと酸素ガスの組み合わせが最も一般的である。 In a liquid crystal display device, in order to contact a pixel and a gate wiring, to contact a pixel and a source wiring, to contact a pixel and a drain wiring, and to contact each other In addition, a contact hole is provided at a necessary location via an interlayer insulating film. A dry etching method is used to form a contact hole that penetrates the interlayer insulating film. As a gas for dry etching, SF 6 gas, CF 4 gas, or a mixed gas of these gases with oxygen gas or inert gas is often used. Of these, a combination of sulfur hexafluoride gas and oxygen gas is the most common from the viewpoint of etching rate and selectivity with the underlying film.
コンタクトホールの形成に関しては、通常、目的の膜に対するフォトレジストのエッチングレートの比をコントロールすることによって、テーパのある穴形状のコンタクトホールを形成する。 Regarding the formation of the contact hole, a contact hole having a tapered hole shape is usually formed by controlling the ratio of the etching rate of the photoresist to the target film.
この際、フッ素ガスに酸素ガスを混合したガスを用いるのであるが、酸素ガスの流量比を増やすとレジストが速くエッチングされ、コンタクトホール寸法が大きくなったりエッチング中にレジストパターンがなくなる場合があるので、酸素ガス流量は他の混合ガスの流量以下に抑えられている。また、エッチング直後には、レジスト表面のダメージ層を取り去るために酸素プラズマ処理がなされるのが一般的である。 At this time, a gas in which oxygen gas is mixed with fluorine gas is used. However, if the flow ratio of oxygen gas is increased, the resist is etched faster, and the contact hole size may increase or the resist pattern may disappear during etching. The oxygen gas flow rate is suppressed to be equal to or lower than the flow rate of other mixed gases. Also, immediately after etching, oxygen plasma treatment is generally performed to remove the damaged layer on the resist surface.
クロムからなる膜(以下、クロム膜という)は、絶縁膜(SiN)のエッチング条件ではほとんどエッチングされない。そのため、クロム膜にはその表面にガスが吸着したり、エッチングによる反応生成物が再付着したりする。したがって、コンタクトホールの上にITOからなる導電膜を成膜したばあいに、クロム膜とITO膜の良好なコンタクトはえられなかった。 A film made of chromium (hereinafter referred to as a chromium film) is hardly etched under the etching conditions of the insulating film (SiN). For this reason, gas is adsorbed on the surface of the chromium film, and reaction products due to etching are reattached. Therefore, when a conductive film made of ITO was formed on the contact hole, good contact between the chromium film and the ITO film could not be obtained.
クロム膜の上に、同じクロムからなるもう1つの膜を形成するばあいのように同じ材料でコンタクトホールを介して接触させた場合、電気抵抗値は低い場合が多い。また、デバイスによっては抵抗値が数kΩでもよい場合もある。よって、とくにこれまで問題とはなっていなかった。しかし、クロム膜配線を形成し、途中に別の工程を経て最後にITO膜を成膜してコンタクトをとるばあいは、単純にこれまでのドライエッチング条件を適用すると、コンタクト抵抗が数MΩ程度と極端に高くなり使用できない。また、表示特性を上げる等、パネルとしての特性上の問題からも抵抗値としては数kΩから一桁以上低下させる必要性が生じてきた。 When another film made of the same chromium is formed on the chromium film, the electrical resistance value is often low when the same material is contacted through the contact hole. Depending on the device, the resistance value may be several kΩ. Therefore, it has not been a problem until now. However, when a chrome film wiring is formed and an ITO film is formed at the end through another process, and contact is made, the contact resistance is about several MΩ by simply applying the conventional dry etching conditions. It becomes extremely high and cannot be used. Also, due to problems with the panel characteristics, such as improving display characteristics, it has become necessary to reduce the resistance value by several digits from several kΩ.
発明者らによる調査の結果、コンタクトホールを介してコンタクトされる配線材料の組合わせのうち下層側にクロムのように絶縁膜に対するエッチング条件ではほとんどエッチングされない材料で、上層側はITOまたはアルミニウム等のように、上層側と下層側とで異種の材料の組合わせとなるばあいに特にコンタクト抵抗が高くなることがわかった。 As a result of the investigation by the inventors, among the combinations of wiring materials to be contacted through the contact hole, the lower layer side is a material that is hardly etched under the etching conditions for the insulating film, such as chromium, and the upper layer side is made of ITO or aluminum. Thus, it has been found that the contact resistance is particularly high when different materials are combined on the upper layer side and the lower layer side.
このような従来の問題を解決し、低いコンタクト抵抗を得ることのできるアクティブマトリクス基板のコンタクトホール形成方法を提供することを目的とする。 It is an object of the present invention to provide a method for forming a contact hole in an active matrix substrate that can solve such a conventional problem and obtain a low contact resistance.
特に、クロム膜とITO膜のコンタクト抵抗を低下させるための検討を行った結果、エッチング条件および、エッチング後の後処理条件によって、コンタクト抵抗を著しく下げることができることがわかった。 In particular, as a result of studies for reducing the contact resistance between the chromium film and the ITO film, it has been found that the contact resistance can be significantly reduced depending on the etching conditions and post-treatment conditions after etching.
このような後処理条件の1つとしてエッチング後の、酸素によるプラズマ処理が効果があることがわかった。プラズマ処理による効果は、処理圧力への依存性が強いという特徴がある。従来のレジストアッシング条件はダメージを受けたレジスト表面層の剥離のみを考えているため抵抗を増大させているばあいが多いこともわかった。したがって、レジストアッシング条件の見直しが必要である。とくに、一度酸素プラズマ処理をしてコンタクト抵抗を増大させると、抵抗値を元に戻したり下げたりするということはドライエッチング装置単独で行うのは非常に難しい。 It has been found that plasma treatment with oxygen after etching is effective as one of such post-treatment conditions. The effect of the plasma treatment is characterized by a strong dependence on the treatment pressure. It has been found that conventional resist ashing conditions often involve increasing the resistance because only the peeling of the damaged resist surface layer is considered. Therefore, it is necessary to review the resist ashing conditions. In particular, once the oxygen plasma treatment is performed to increase the contact resistance, it is very difficult to restore or lower the resistance value by using a dry etching apparatus alone.
ドライエッチングでコンタクト抵抗を制御しない手段としては(コンタクト抵抗を増大させてしまったばあいなど)、ウェット処理が有効なばあいがある。しかし、ウェット処理するばあいでも単にクロムがエッチングされるエッチング液によって処理しても好ましい結果をうることができず、酸化剤が入ったエッチング液を用いなければならないということも見出された。 As means for not controlling the contact resistance by dry etching (for example, when the contact resistance is increased), there is a case where the wet treatment is effective. However, it has also been found that even when wet processing is performed, it is not possible to obtain a favorable result by processing with an etching solution in which chromium is etched, and an etching solution containing an oxidizing agent must be used.
また、量産工程における処理枚数などの制約により、前述した手段をとることができないばあいには、ドライエッチング条件のうち酸素ガス流量を増やすことで、解決できる。ただし、穴寸法やテーパ角などの理由によって制約を受けることとなり、酸素プラズマ処理を追加した方が良いばあいもある。 Further, when the above-described means cannot be taken due to restrictions such as the number of processed sheets in the mass production process, the problem can be solved by increasing the oxygen gas flow rate among the dry etching conditions. However, there are restrictions due to reasons such as hole size and taper angle, and it may be better to add oxygen plasma treatment.
このようにプラズマ処理することによってクロム電極の表面に付着するガスあるいは生成物が、減少し、または無くなり、上層側のITO膜やその他の導電体と良好なコンタクトがえられることとなる。 By performing the plasma treatment in this way, the gas or product adhering to the surface of the chromium electrode is reduced or eliminated, and good contact with the ITO film on the upper layer side and other conductors can be obtained.
本発明にかかわる他のコンタクトホールの形成方法において、請求項1にかかわるコンタクトホール形成方法は、
(1)基板上に設けた第1の電極および該基板を覆って絶縁膜を成膜する工程と、
(2)該絶縁膜をドライエッチングしてパターニングしてコンタクトホールを形成する工程と、
(3)第2の電極を形成して該第2の電極と前記第1の電極とのコンタクトをとる工程と
からなるアクティブマトリクス基板のコンタクトホール形成方法であって、
前記(2)の工程において、前記コンタクトホールを形成したのち、硝酸セリウムアンモニウムと硝酸との混合液で前記コンタクトホールの電極表面を処理することにより、工程数は増加するが、コンタクト抵抗を小さくできる効果は大きい。
In another contact hole forming method according to the present invention, the contact hole forming method according to
(1) a step of forming an insulating film so as to cover the first electrode provided on the substrate and the substrate;
(2) a step of dry etching and patterning the insulating film to form a contact hole;
(3) A method for forming a contact hole in an active matrix substrate comprising a step of forming a second electrode and making a contact between the second electrode and the first electrode,
In the step (2), after forming the contact hole, by treating the electrode surface of the contact hole with a mixed solution of cerium ammonium nitrate and nitric acid, the number of steps increases, but the contact resistance can be reduced. The effect is great.
本発明によれば、クロム膜上に絶縁膜である窒化ケイ素を成膜し、ドライエッチングによってコンタクトホールを形成し、ITO膜を成膜したばあいでも良好なコンタクトが実現できる。 According to the present invention, a good contact can be realized even when silicon nitride as an insulating film is formed on a chromium film, contact holes are formed by dry etching, and an ITO film is formed.
本発明の請求項1記載の発明にかかわる他のコンタクトホール形成方法は、前記(2)の工程において、前記コンタクトホールを形成したのち、硝酸セリウムアンモニウムと硝酸との混合液で前記コンタクトホールをウェット処理すると、ドライエッチングやレジストアッシング等のプラズマ処理条件にかかわらず、コンタクト抵抗を低くすることができるという効果を奏する。 In another contact hole forming method according to the first aspect of the present invention, in the step (2), after forming the contact hole, the contact hole is wetted with a mixed solution of cerium ammonium nitrate and nitric acid. When processed, the contact resistance can be lowered regardless of plasma processing conditions such as dry etching and resist ashing.
以下、添付図面を参照しつつ、本発明の実施の形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
実施の形態1
まず、本発明の一実施の形態にかかわる、アクティブマトリクス基板およびアクティブマトリクス基板のコンタクトホール形成方法について説明する。図1は、アクティブマトリクス基板中のコンタクトホールの構造を示す断面説明図である。図において、1は絶縁性基板であり、2は第1の電極であるクロム膜のゲート電極であり、3はゲート絶縁膜として設けた絶縁膜であり、4は透明導電膜であり、この導電膜をパターニングして、第2の電極である画素電極を形成する。なお、本実施の形態においては、絶縁膜上などに半導体膜を設けない構造について説明しているが、TFTアレイ基板の設計の都合により半導体膜を設けることもある。このばあい、コンタクトホールが半導体膜をも貫通する場合も生じるが、以下に説明するコンタクトホールの形成方法は、半導体膜をも貫通するばあいにも適用することができる。
First, an active matrix substrate and a method for forming a contact hole in the active matrix substrate according to an embodiment of the present invention will be described. FIG. 1 is an explanatory cross-sectional view showing the structure of a contact hole in an active matrix substrate. In the figure, 1 is an insulating substrate, 2 is a gate electrode of a chromium film as a first electrode, 3 is an insulating film provided as a gate insulating film, and 4 is a transparent conductive film. The film is patterned to form a pixel electrode which is a second electrode. Note that in this embodiment mode, a structure in which a semiconductor film is not provided over an insulating film or the like has been described. In this case, the contact hole may also penetrate the semiconductor film. However, the contact hole forming method described below can be applied to the case of penetrating the semiconductor film.
つぎに、かかるコンタクト部分に示したコンタクトホールの形成方法をコンタクト部分の製造工程にしたがって説明する。 Next, a method for forming the contact hole shown in the contact portion will be described according to the manufacturing process of the contact portion.
まず、第1の工程として、絶縁性基板1の上に成膜されたゲート電極2の上にゲート絶縁膜を成膜する。絶縁性基板1はたとえばガラス板であり、寸法370mm×470mm、厚さ0.7mm程度のものを用い、ゲート電極2は、画素に走査信号を入力するために設けられ、たとえばクロムまたはクロム化合物からなり、スパッタ法によって所望の位置に厚さ400nm程度に形成される。ゲート絶縁膜3は、たとえば窒化ケイ素からなり、CVD法によって、ゲート電極およびゲート電極が形成されていない部分の絶縁性基板1の全面を覆って厚さ400nm程度に形成する。ゲート絶縁膜の材料として窒化ケイ素のかわりに酸化ケイ素なども同様に用いることができる。
First, as a first step, a gate insulating film is formed on the
つぎに、第2の工程として、いわゆるフォトリソグラフィー技術により、コンタクトホールを形成する。 Next, as a second step, a contact hole is formed by a so-called photolithography technique.
つぎに、第3の工程として導電膜4を成膜し、さらにフォトリソグラフィー技術によりパターニングして、コンタクトホールを介してゲート電極と画素電極とのコンタクトをとる。導電膜はたとえばITOであり、スパッタ法によって厚さ100nm程度に形成される。 Next, as a third step, the conductive film 4 is formed and further patterned by photolithography technique to make contact between the gate electrode and the pixel electrode through the contact hole. The conductive film is, for example, ITO, and is formed to a thickness of about 100 nm by sputtering.
本実施の形態においては、第2の電極が、ITOからなる透明導電膜である場合を説明したが、第2の電極の材料としては、クロムまたはアルミニウムを用いた場合でも、これまでよりも低いコンタクト抵抗を得ることができる。 In this embodiment, the case where the second electrode is a transparent conductive film made of ITO has been described. However, even when chromium or aluminum is used as the material of the second electrode, it is lower than before. Contact resistance can be obtained.
実施の形態2
実施の形態2の方法では、通常のドライエッチングののちに硝酸セリウムアンモニウムと硝酸の混合液にドライエッチングした基板をいれ、クロム表面をきれいにする。このばあい、通常はドライエッチング直後に行うが、レジスト除去後でもとくに問題はない。なお、一般的にクロムのエッチング液として用いられている硝酸セリウムアンモニウムと過塩素酸の混合液ではコンタクト抵抗を低減させるのは不可能である。しかし、硝酸セリウムアンモニウムと硝酸の混合液を用いると、付着物の除去が可能である。詳しいメカニズムはわかっていないが、他のエッチング液でも、クロム膜をエッチングできるエッチング液の中には、付着物および表面層を除去し、良好なコンタクトを確保できるものがある。
In the method of the second embodiment, after the usual dry etching, the substrate subjected to dry etching is put into a mixed solution of cerium ammonium nitrate and nitric acid to clean the chromium surface. In this case, it is usually performed immediately after dry etching, but there is no particular problem even after the resist is removed. Note that it is impossible to reduce contact resistance with a mixed solution of cerium ammonium nitrate and perchloric acid, which is generally used as an etching solution for chromium. However, if a mixed solution of cerium ammonium nitrate and nitric acid is used, the deposits can be removed. Although the detailed mechanism is not known, among other etchants that can etch the chromium film, there are some that can remove deposits and surface layers and ensure good contact.
この場合、クロム膜はエッチングされるので、なくならないように表面層だけを取り去るように制御しなければならない。 In this case, since the chromium film is etched, it must be controlled to remove only the surface layer so as not to disappear.
実施の形態3
以上、実施の形態1および実施の形態2に説明したコンタクトホール形成方法にしたがって作製したアクティブマトリクス基板および、このアクティブマトリクス基板を用いた液晶表示装置について説明する。
The active matrix substrate manufactured according to the contact hole forming method described in
アクティブマトリクス基板およびこのアクティブマトリクス基板を用いた液晶表示装置の構成およびその製法は従来技術によるものと同様である。 The configuration and manufacturing method of the active matrix substrate and the liquid crystal display device using the active matrix substrate are the same as those according to the prior art.
たとえば、絶縁性基板上にクロム膜を成膜し、パターニングする。その上にゲート絶縁膜である窒化ケイ素膜および半導体層であるシリコン膜をCVDで成膜し、シリコン膜をパターニングして、TFT部分およびその近傍のみに存在するようにする。その上にソース・ドレイン電極であるクロム膜を成膜し、パターニングする。この上に絶縁膜を形成し、実施の形態1および2に説明したうちのいずれかの方法でコンタクトホールを形成する。そして画素電極であるITO膜を成膜し、パターニングして、アクティブマトリクス基板を完成する。実施の形態1および2の方法を使ってコンタクトホールを形成するため、コンタクト抵抗が低く、クロム膜上に、ITO膜などを直接コンタクトする構成でアクティブマトリクス基板を作製するプロセスが可能となり、低いコンタクト抵抗が実現できるという効果を得た。また、本発明にかかわるアクティブマトリクス基板を用いた液晶表示装置はコンタクト抵抗にかかわる不良発生がない優れた品質を有するという効果を得た。 For example, a chromium film is formed on an insulating substrate and patterned. A silicon nitride film as a gate insulating film and a silicon film as a semiconductor layer are formed thereon by CVD, and the silicon film is patterned so that it exists only in the TFT portion and the vicinity thereof. A chromium film as a source / drain electrode is formed thereon and patterned. An insulating film is formed thereon, and a contact hole is formed by one of the methods described in the first and second embodiments. Then, an ITO film that is a pixel electrode is formed and patterned to complete an active matrix substrate. Since the contact holes are formed using the methods of the first and second embodiments, the contact resistance is low, and a process for manufacturing an active matrix substrate with a structure in which an ITO film or the like is directly contacted on a chromium film is possible. The effect that resistance was realizable was acquired. In addition, the liquid crystal display device using the active matrix substrate according to the present invention has an effect that it has excellent quality free from the occurrence of defects related to contact resistance.
1 絶縁性基板、2 ゲート電極、3 ゲート絶縁膜、4 導電膜、5 ソース電極、6 絶縁膜。 1 insulating substrate, 2 gate electrode, 3 gate insulating film, 4 conductive film, 5 source electrode, 6 insulating film.
Claims (1)
(2)該絶縁膜をドライエッチングしてパターニングしてコンタクトホールを形成する工程と、
(3)第2の電極を形成して該第2の電極と前記第1の電極とのコンタクトをとる工程と
からなるアクティブマトリクス基板のコンタクトホール形成方法であって、
前記(2)の工程において、前記コンタクトホールを形成したのち、硝酸セリウムアンモニウムと硝酸との混合液で前記コンタクトホールの電極表面を処理するアクティブマトリクス基板のコンタクトホール形成方法。 (1) a step of forming an insulating film so as to cover the first electrode made of a chromium film or a chromium compound film provided on the substrate and the substrate;
(2) a step of dry etching and patterning the insulating film to form a contact hole;
(3) A method for forming a contact hole in an active matrix substrate comprising a step of forming a second electrode and making a contact between the second electrode and the first electrode,
In the step (2), after forming the contact hole, the contact hole forming method for an active matrix substrate, wherein the electrode surface of the contact hole is treated with a mixed solution of cerium ammonium nitrate and nitric acid.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006339147A JP4402684B2 (en) | 1997-05-27 | 2006-12-15 | Contact hole forming method of active matrix substrate |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13725597 | 1997-05-27 | ||
JP2006339147A JP4402684B2 (en) | 1997-05-27 | 2006-12-15 | Contact hole forming method of active matrix substrate |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003385535A Division JP3947515B2 (en) | 1997-05-27 | 2003-11-14 | Contact hole forming method of active matrix substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007108780A true JP2007108780A (en) | 2007-04-26 |
JP4402684B2 JP4402684B2 (en) | 2010-01-20 |
Family
ID=38034624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006339147A Expired - Fee Related JP4402684B2 (en) | 1997-05-27 | 2006-12-15 | Contact hole forming method of active matrix substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4402684B2 (en) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01105560A (en) * | 1987-10-17 | 1989-04-24 | Sony Corp | Semiconductor device and manufacture thereof |
JPH02260535A (en) * | 1989-03-31 | 1990-10-23 | Seiko Epson Corp | Manufacture of semiconductor device |
JPH02272749A (en) * | 1989-04-14 | 1990-11-07 | Citizen Watch Co Ltd | Surface treatment of metal wiring of semiconductor device |
JPH0376145A (en) * | 1989-08-18 | 1991-04-02 | Citizen Watch Co Ltd | Manufacture of semiconductor device |
JPH0444249A (en) * | 1990-06-07 | 1992-02-14 | Sony Corp | Manufacture of semiconductor device in multilayer wiring structure |
JPH04288529A (en) * | 1991-03-12 | 1992-10-13 | Mitsubishi Electric Corp | Production of matrix type display device |
JPH05303112A (en) * | 1992-04-24 | 1993-11-16 | Kyocera Corp | Production of active matrix substrate |
JPH07153965A (en) * | 1993-11-30 | 1995-06-16 | Sanyo Electric Co Ltd | Manufacture of thin-film transistor |
JPH0846038A (en) * | 1994-07-28 | 1996-02-16 | Sony Corp | Formation of multilayer wiring |
JPH08152612A (en) * | 1994-11-30 | 1996-06-11 | Sanyo Electric Co Ltd | Liquid crystal display device |
-
2006
- 2006-12-15 JP JP2006339147A patent/JP4402684B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01105560A (en) * | 1987-10-17 | 1989-04-24 | Sony Corp | Semiconductor device and manufacture thereof |
JPH02260535A (en) * | 1989-03-31 | 1990-10-23 | Seiko Epson Corp | Manufacture of semiconductor device |
JPH02272749A (en) * | 1989-04-14 | 1990-11-07 | Citizen Watch Co Ltd | Surface treatment of metal wiring of semiconductor device |
JPH0376145A (en) * | 1989-08-18 | 1991-04-02 | Citizen Watch Co Ltd | Manufacture of semiconductor device |
JPH0444249A (en) * | 1990-06-07 | 1992-02-14 | Sony Corp | Manufacture of semiconductor device in multilayer wiring structure |
JPH04288529A (en) * | 1991-03-12 | 1992-10-13 | Mitsubishi Electric Corp | Production of matrix type display device |
JPH05303112A (en) * | 1992-04-24 | 1993-11-16 | Kyocera Corp | Production of active matrix substrate |
JPH07153965A (en) * | 1993-11-30 | 1995-06-16 | Sanyo Electric Co Ltd | Manufacture of thin-film transistor |
JPH0846038A (en) * | 1994-07-28 | 1996-02-16 | Sony Corp | Formation of multilayer wiring |
JPH08152612A (en) * | 1994-11-30 | 1996-06-11 | Sanyo Electric Co Ltd | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
JP4402684B2 (en) | 2010-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100375435B1 (en) | Method of manufacturing thin film transistor and liquid crystal display using same | |
US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
JP4180575B2 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device | |
JP3288615B2 (en) | Method for manufacturing thin film transistor | |
JP4800236B2 (en) | Thin film transistor manufacturing method and liquid crystal display device using the same | |
JPH11352515A (en) | Liquid crystal display device and its production | |
KR100331896B1 (en) | Method of fabricating thin film transistor array | |
JP3947515B2 (en) | Contact hole forming method of active matrix substrate | |
JP3587683B2 (en) | Active matrix substrate, method for forming contact hole in the substrate, and liquid crystal display device using the substrate | |
JP4402684B2 (en) | Contact hole forming method of active matrix substrate | |
KR20090023107A (en) | Tft substrate and method for manufacturing the same | |
JP2737982B2 (en) | Method for manufacturing thin film transistor | |
KR100351220B1 (en) | Contact hole formation method of active matrix substrate | |
JP2004170724A (en) | Manufacturing method of liquid crystal display | |
KR20010083687A (en) | method for fabricating the array substrate for liquid crystal display device | |
JP2776336B2 (en) | Thin film transistor and method of manufacturing thin film transistor | |
US7625823B1 (en) | Method of patterning a metal layer in a semiconductor device | |
KR100372305B1 (en) | Thin film transistor substrate of liquid crystal display and method for fabricating the same | |
JP2001102362A (en) | Forming method of contact hole and liquid crystal display device manufactured therethrough | |
JPH07110496A (en) | Production of active matrix panel | |
JP2009239174A (en) | Pattern forming method, method of forming contact hole, and method of manufacturing electrooptical device | |
KR100558712B1 (en) | Thin film transistor array substrate and fabricating method thereof | |
JPH0720492A (en) | Liquid crystal display device and its production | |
KR100796483B1 (en) | Method For Fabricating Liquid Crystal Display Device | |
JPH0743734A (en) | Formation of ito patterning layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091029 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |