JP3947515B2 - Contact hole forming method of active matrix substrate - Google Patents

Contact hole forming method of active matrix substrate Download PDF

Info

Publication number
JP3947515B2
JP3947515B2 JP2003385535A JP2003385535A JP3947515B2 JP 3947515 B2 JP3947515 B2 JP 3947515B2 JP 2003385535 A JP2003385535 A JP 2003385535A JP 2003385535 A JP2003385535 A JP 2003385535A JP 3947515 B2 JP3947515 B2 JP 3947515B2
Authority
JP
Japan
Prior art keywords
etching
contact hole
electrode
gas
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003385535A
Other languages
Japanese (ja)
Other versions
JP2004111991A (en
Inventor
匡史 裏
昌一 ▲たか▼鍋
伸宏 中村
幸雄 遠藤
攻 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003385535A priority Critical patent/JP3947515B2/en
Publication of JP2004111991A publication Critical patent/JP2004111991A/en
Application granted granted Critical
Publication of JP3947515B2 publication Critical patent/JP3947515B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、絶縁性基板上に形成された絶縁膜や半導体膜にコンタクトホールを形成する方法に関する。さらに詳しくは、本発明は、液晶表示装置に用いられるアクティブマトリクス基板として絶縁性基板上に形成されたクロムまたはクロム化合物からなる電極と上部電極との電気的コンタクト用の穴(以下、コンタクトホールという)を形成するドライエッチング方法およびドライエッチング後の処理方法に関する。   The present invention relates to a method for forming a contact hole in an insulating film or a semiconductor film formed on an insulating substrate. More specifically, the present invention relates to a hole (hereinafter referred to as a contact hole) for electrical contact between an electrode made of chromium or a chromium compound and an upper electrode formed on an insulating substrate as an active matrix substrate used in a liquid crystal display device. ) And a processing method after dry etching.

マトリックス型液晶表示装置は、通常、半導体薄膜からなる薄膜トランジスタ(thin film transistor、以下、TFTという)が設けられた基板と対向基板との2枚の基板のあいだに液晶が挟持され、この表示材料に対して、画素ごとに選択的に電圧が印加されるようにして構成されている。対向基板上には、対向電極、カラーフィルタおよびブラックマトリクスが設けられている。このようなTFTアレイ基板を用いた液晶表示装置(liquid crystal display、以下、LCDという)を、以下、TFT−LCDという。   In a matrix type liquid crystal display device, a liquid crystal is usually sandwiched between two substrates, a substrate provided with a thin film transistor (hereinafter referred to as TFT) made of a semiconductor thin film and a counter substrate. On the other hand, a voltage is selectively applied to each pixel. On the counter substrate, a counter electrode, a color filter, and a black matrix are provided. A liquid crystal display (hereinafter referred to as LCD) using such a TFT array substrate is hereinafter referred to as TFT-LCD.

TFTアレイ基板は、ガラスなどからなる絶縁性基板上に各画素ごとにマトリックス状にTFTおよび画素電極が少なくとも設けられ、その他、配向膜や必要に応じて蓄積容量が設けられるとともに、ゲート配線やソース配線などの信号線が設けられている。   The TFT array substrate is provided with at least TFTs and pixel electrodes in a matrix for each pixel on an insulating substrate made of glass or the like. In addition, an alignment film and a storage capacitor as necessary are provided, and gate wiring and source Signal lines such as wiring are provided.

このようなTFTアレイ基板を用いた液晶表示装置を作製するにはガラス基板上にTFT、ゲート配線、ソース配線およびその他の共通配線をアレイ状に作製して表示領域とするとともに、入力端子、予備配線および駆動回路などを表示領域の周辺に配設する。このとき、それぞれの機能を発現させるために導電膜や絶縁膜を必要に応じて配設する。また、対向基板上には対向電極を設けるとともにカラーフィルタ、ブラックマトリックスを設ける。   In order to manufacture a liquid crystal display device using such a TFT array substrate, TFTs, gate wirings, source wirings and other common wirings are formed in an array on a glass substrate to form a display area, and input terminals, spares Wiring and driving circuits are arranged around the display area. At this time, a conductive film or an insulating film is provided as necessary in order to develop each function. A counter electrode is provided on the counter substrate, and a color filter and a black matrix are provided.

TFTアレイ基板と対向基板とを作製したのち、のちに2枚の基板のあいだに液晶材料が注入されうるように所望の隙間を有する状態にして両基板をその周囲で貼りあわせる。そののち、2枚の基板のあいだの隙間に液晶材料を注入して液晶表示装置を作製する。   After producing the TFT array substrate and the counter substrate, the two substrates are bonded together around the two substrates in a state having a desired gap so that the liquid crystal material can be injected between the two substrates. After that, a liquid crystal display device is manufactured by injecting a liquid crystal material into a gap between two substrates.

液晶表示装置に用いられるTFTアレイ基板や対向基板には、いわゆる薄膜技術を利用して種々の半導体装置や固体装置が設けられている。これらの半導体装置や固体装置には、半導体膜や絶縁膜、導電膜が用いられている。   Various semiconductor devices and solid-state devices are provided on TFT array substrates and counter substrates used in liquid crystal display devices by utilizing so-called thin film technology. In these semiconductor devices and solid-state devices, semiconductor films, insulating films, and conductive films are used.

液晶表示装置においては、画素とゲート配線とをコンタクトさせるために、また、画素とソース配線とをコンタクトさせるため、また、画素とドレイン配線とをコンタクトさせるために、さらに、配線どうしをコンタクトさせるために、層間絶縁膜を介して必要な箇所にコンタクトホールが設けられる。層間絶縁膜を貫通するコンタクトホールの形成にはドライエッチング法が使われている。ドライエッチングのためのガスとしてはSF6ガス、CF4ガス、又はこれらのガスと酸素ガスや不活性ガスなどとの混合ガスがよく使われている。中でもエッチングレートや、下地膜との選択性の観点から6フッ化イオウガスと酸素ガスの組み合わせが最も一般的である。 In a liquid crystal display device, in order to contact a pixel and a gate wiring, to contact a pixel and a source wiring, to contact a pixel and a drain wiring, and to contact each other In addition, a contact hole is provided at a necessary location via an interlayer insulating film. A dry etching method is used to form a contact hole that penetrates the interlayer insulating film. As a gas for dry etching, SF 6 gas, CF 4 gas, or a mixed gas of these gases with oxygen gas or inert gas is often used. Of these, a combination of sulfur hexafluoride gas and oxygen gas is the most common from the viewpoint of etching rate and selectivity with the underlying film.

コンタクトホールの形成に関しては、通常、目的の膜に対するフォトレジストのエッチングレートの比をコントロールすることによって、テーパのある穴形状のコンタクトホールを形成する。   Regarding the formation of the contact hole, a contact hole having a tapered hole shape is usually formed by controlling the ratio of the etching rate of the photoresist to the target film.

この際、フッ素ガスに酸素ガスを混合したガスを用いるのであるが、酸素ガスの流量比を増やすとレジストが速くエッチングされ、コンタクトホール寸法が大きくなったりエッチング中にレジストパターンがなくなる場合があるので、酸素ガス流量は他の混合ガスの流量以下に抑えられている。また、エッチング直後には、レジスト表面のダメージ層を取り去るために酸素プラズマ処理がなされるのが一般的である。   At this time, a gas in which oxygen gas is mixed with fluorine gas is used. However, if the flow ratio of oxygen gas is increased, the resist is etched faster, and the contact hole size may increase or the resist pattern may disappear during etching. The oxygen gas flow rate is suppressed to be equal to or lower than the flow rate of other mixed gases. Also, immediately after etching, oxygen plasma treatment is generally performed to remove the damaged layer on the resist surface.

クロムからなる膜(以下、クロム膜という)は、絶縁膜(SiN)のエッチング条件ではほとんどエッチングされない。そのため、クロム膜にはその表面にガスが吸着したり、エッチングによる反応生成物が再付着したりする。したがって、コンタクトホールの上にITOからなる導電膜を成膜したばあいに、クロム膜とITO膜の良好なコンタクトはえられなかった。   A film made of chromium (hereinafter referred to as a chromium film) is hardly etched under the etching conditions of the insulating film (SiN). For this reason, gas is adsorbed on the surface of the chromium film, and reaction products due to etching are reattached. Therefore, when a conductive film made of ITO was formed on the contact hole, good contact between the chromium film and the ITO film could not be obtained.

クロム膜の上に、同じクロムからなるもう1つの膜を形成するばあいのように同じ材料でコンタクトホールを介して接触させた場合、電気抵抗値は低い場合が多い。また、デバイスによっては抵抗値が数kΩでもよい場合もある。よって、とくにこれまで問題とはなっていなかった。しかし、クロム膜配線を形成し、途中に別の工程を経て最後にITO膜を成膜してコンタクトをとるばあいは、単純にこれまでのドライエッチング条件を適用すると、コンタクト抵抗が数MΩ程度と極端に高くなり使用できない。また、表示特性を上げる等、パネルとしての特性上の問題からも抵抗値としては数kΩから一桁以上低下させる必要性が生じてきた。   When another film made of the same chromium is formed on the chromium film, the electrical resistance value is often low when the same material is contacted through the contact hole. Depending on the device, the resistance value may be several kΩ. Therefore, it has not been a problem until now. However, when a chrome film wiring is formed and an ITO film is formed at the end through another process, and contact is made, the contact resistance is about several MΩ by simply applying the conventional dry etching conditions. It becomes extremely high and cannot be used. Also, due to problems with the panel characteristics, such as improving display characteristics, it has become necessary to reduce the resistance value by several digits from several kΩ.

発明者らによる調査の結果、コンタクトホールを介してコンタクトされる配線材料の組合わせのうち下層側にクロムのように絶縁膜に対するエッチング条件ではほとんどエッチングされない材料で、上層側はITOまたはアルミニウム等のように、上層側と下層側とで異種の材料の組合わせとなるばあいに特にコンタクト抵抗が高くなることがわかった。   As a result of the investigation by the inventors, among the combinations of wiring materials to be contacted through the contact hole, the lower layer side is a material that is hardly etched under the etching conditions for the insulating film, such as chromium, and the upper layer side is made of ITO or aluminum. Thus, it has been found that the contact resistance is particularly high when different materials are combined on the upper layer side and the lower layer side.

このような従来の問題を解決し、低いコンタクト抵抗を得ることのできるアクティブマトリクス基板のコンタクトホール形成方法を提供することを目的とする。   It is an object of the present invention to provide a method for forming a contact hole in an active matrix substrate that can solve such a conventional problem and obtain a low contact resistance.

特に、クロム膜とITO膜のコンタクト抵抗を低下させるための検討を行った結果、エッチング条件および、エッチング後の後処理条件によって、コンタクト抵抗を著しく下げることができることがわかった。   In particular, as a result of studies for reducing the contact resistance between the chromium film and the ITO film, it has been found that the contact resistance can be significantly reduced depending on the etching conditions and post-treatment conditions after etching.

このような後処理条件の1つとしてエッチング後の、酸素によるプラズマ処理が効果があることがわかった。プラズマ処理による効果は、処理圧力への依存性が強いという特徴がある。従来のレジストアッシング条件はダメージを受けたレジスト表面層の剥離のみを考えているため抵抗を増大させているばあいが多いこともわかった。したがって、レジストアッシング条件の見直しが必要である。とくに、一度酸素プラズマ処理をしてコンタクト抵抗を増大させると、抵抗値を元に戻したり下げたりするということはドライエッチング装置単独で行うのは非常に難しい。   It has been found that plasma treatment with oxygen after etching is effective as one of such post-treatment conditions. The effect of the plasma treatment is characterized by a strong dependence on the treatment pressure. It has been found that conventional resist ashing conditions often involve increasing the resistance because only the peeling of the damaged resist surface layer is considered. Therefore, it is necessary to review the resist ashing conditions. In particular, once the oxygen plasma treatment is performed to increase the contact resistance, it is very difficult to restore or lower the resistance value by using a dry etching apparatus alone.

ドライエッチングでコンタクト抵抗を制御しない手段としては(コンタクト抵抗を増大させてしまったばあいなど)、ウェット処理が有効なばあいがある。しかし、ウェット処理するばあいでも単にクロムがエッチングされるエッチング液によって処理しても好ましい結果をうることができず、酸化剤が入ったエッチング液を用いなければならないということも見出された。   As means for not controlling the contact resistance by dry etching (for example, when the contact resistance is increased), there is a case where the wet treatment is effective. However, it has also been found that even when wet processing is performed, it is not possible to obtain a favorable result by processing with an etching solution in which chromium is etched, and an etching solution containing an oxidizing agent must be used.

また、量産工程における処理枚数などの制約により、前述した手段をとることができないばあいには、ドライエッチング条件のうち酸素ガス流量を増やすことで、解決できる。ただし、穴寸法やテーパ角などの理由によって制約を受けることとなり、酸素プラズマ処理を追加した方が良いばあいもある。   Further, when the above-described means cannot be taken due to restrictions such as the number of processed sheets in the mass production process, the problem can be solved by increasing the oxygen gas flow rate among the dry etching conditions. However, there are restrictions due to reasons such as hole size and taper angle, and it may be better to add oxygen plasma treatment.

このようにプラズマ処理することによってクロム電極の表面に付着するガスあるいは生成物が、減少し、または無くなり、上層側のITO膜やその他の導電体と良好なコンタクトがえられることとなる。   By performing the plasma treatment in this way, the gas or product adhering to the surface of the chromium electrode is reduced or eliminated, and good contact with the ITO film on the upper layer side and other conductors can be obtained.

本発明の請求項1にかかわるコンタクトホール形成方法は、
(1)基板上に設けたクロム膜またはクロム化合物膜からなる第1の電極および該基板を覆って絶縁膜を成膜する工程と、
(2)該絶縁膜をドライエッチングしてパターニングしてコンタクトホールを形成する工程と、
(3)第2の電極を形成して該第2の電極と前記第1の電極とのコンタクトをとる工程と
からなるアクティブマトリクス基板のコンタクトホール形成方法であって、
前記(2)の工程において、前記コンタクトホールを形成したのち、酸素ガスによるプラズマエッチングによって、第1のクロム電極の表面に吸着したガスや反応生成物を除去することができ、良好なコンタクトがとれるようになる。ここで、前記コンタクトホール形成方法において、前記酸素ガスを用いるプラズマエッチングの処理圧Pが50Pa≦P≦400Paであるので、処理圧が50Paよりも高真空では表面処理の効果が低く、400Paよりも低真空では装置上、酸素プラズマが得られる実用レベルではないので、処理圧Pを50Pa≦P≦400Paとすることが好ましい。
A contact hole forming method according to claim 1 of the present invention includes:
(1) a step of forming an insulating film so as to cover the first electrode made of a chromium film or a chromium compound film provided on the substrate and the substrate;
(2) a step of dry etching and patterning the insulating film to form a contact hole;
(3) A method for forming a contact hole in an active matrix substrate comprising a step of forming a second electrode and making a contact between the second electrode and the first electrode,
In the step (2), after forming the contact hole, the gas and reaction products adsorbed on the surface of the first chromium electrode can be removed by plasma etching with oxygen gas, and a good contact can be obtained. It becomes like this. Here, in the contact hole forming method, since the processing pressure P of the plasma etching using the oxygen gas is 50 Pa ≦ P ≦ 400 Pa, the effect of the surface treatment is low when the processing pressure is higher than 50 Pa, which is lower than 400 Pa. Since the low vacuum is not at a practical level where oxygen plasma can be obtained on the apparatus, the processing pressure P is preferably 50 Pa ≦ P ≦ 400 Pa.

本発明の請求項2にかかわるコンタクトホール形成方法は、
(1)基板上に設けたクロム膜またはクロム化合物膜からなる第1の電極および該基板を覆って絶縁膜を成膜する工程と、
(2)該絶縁膜をドライエッチングしてパターニングしてコンタクトホールを形成する工程と、
(3)第2の電極を形成して該第2の電極と前記第1の電極とのコンタクトをとる工程と
からなるアクティブマトリクス基板のコンタクトホール形成方法であって、
前記(2)の工程において、前記コンタクトホールを形成したのち、酸素ガスによるプラズマエッチングによって、第1のクロム電極の表面に吸着したガスや反応生成物を除去することができ、良好なコンタクトがとれるようになる。ここで、前記コンタクトホール形成方法において、前記酸素ガスでの処理圧Pが150Pa≦P≦250Pa程度が実用上表面処理効果を得やすいので好ましい。
A contact hole forming method according to claim 2 of the present invention includes:
(1) a step of forming an insulating film so as to cover the first electrode made of a chromium film or a chromium compound film provided on the substrate and the substrate;
(2) a step of dry etching and patterning the insulating film to form a contact hole;
(3) forming a second electrode and making contact between the second electrode and the first electrode;
A method for forming a contact hole in an active matrix substrate comprising:
In the step (2), after forming the contact hole, the gas and reaction products adsorbed on the surface of the first chromium electrode can be removed by plasma etching with oxygen gas, and a good contact can be obtained. It becomes like this. Here, in the contact hole forming method, the treatment pressure P with the oxygen gas is preferably about 150 Pa ≦ P ≦ 250 Pa because a surface treatment effect is practically easily obtained.

本発明によれば、クロム膜上に絶縁膜である窒化ケイ素を成膜し、ドライエッチングによってコンタクトホールを形成し、ITO膜を成膜したばあいでも良好なコンタクトが実現できる。   According to the present invention, a good contact can be realized even when silicon nitride as an insulating film is formed on a chromium film, contact holes are formed by dry etching, and an ITO film is formed.

本発明の請求項1記載の発明によれば、本発明にかかわるコンタクトホールの形成方法は、(1)基板上に設けたクロム膜またはクロム化合物膜からなる第1の電極および該基板を覆って絶縁膜を成膜する工程と、(2)該絶縁膜をドライエッチングしてパターニングしてコンタクトホールを形成する工程と、(3)第2の電極を形成して該第2の電極と前記第1の電極とのコンタクトをとる工程とからなるアクティブマトリクス基板のコンタクトホール形成方法であって、前記(2)の工程において、前記コンタクトホールを形成したのち、酸素ガス中で適当な処理圧でプラズマエッチングモードでプラズマ処理することにより、コンタクトホール形成時のドライエッチングでついたクロム電極表面の付着物を除去することができ、低い良好なコンタクトがとれ、前記酸素ガスでの処理圧Pが50Pa≦P≦400Paであるので容易に酸素プラズマを得て表面処理できるという効果を奏する。 According to the first aspect of the present invention, there is provided a contact hole forming method according to the present invention, comprising: (1) covering a first electrode made of a chromium film or a chromium compound film provided on a substrate and the substrate; Forming an insulating film; (2) forming a contact hole by dry etching and patterning the insulating film; and (3) forming a second electrode to form the second electrode and the first electrode. A method for forming a contact hole in an active matrix substrate comprising the step of making contact with one electrode, wherein after forming the contact hole in the step (2), plasma is generated in oxygen gas at an appropriate processing pressure. By performing plasma treatment in the etching mode, it is possible to remove deposits on the surface of the chrome electrode resulting from dry etching during contact hole formation. Such contacts take, process pressure P in said oxygen gas is an effect that it surface treatment easily obtained oxygen plasma because it is 50 Pa ≦ P ≦ 400 Pa.

本発明の請求項2記載の発明によれば、本発明にかかわるコンタクトホールの形成方法は、(1)基板上に設けたクロム膜またはクロム化合物膜からなる第1の電極および該基板を覆って絶縁膜を成膜する工程と、(2)該絶縁膜をドライエッチングしてパターニングしてコンタクトホールを形成する工程と、(3)第2の電極を形成して該第2の電極と前記第1の電極とのコンタクトをとる工程とからなるアクティブマトリクス基板のコンタクトホール形成方法であって、前記(2)の工程において、前記コンタクトホールを形成したのち、酸素ガス中で適当な処理圧でプラズマエッチングモードでプラズマ処理することにより、コンタクトホール形成時のドライエッチングでついたクロム電極表面の付着物を除去することができ、低い良好なコンタクトがとれ、前記酸素ガスでの処理圧Pが150Pa≦P≦250Paであるので表面処理の効果を得やすいという効果を奏する。 According to the second aspect of the present invention, there is provided a contact hole forming method according to the present invention, comprising: (1) covering a first electrode made of a chromium film or a chromium compound film provided on a substrate and the substrate; Forming an insulating film; (2) forming a contact hole by dry etching and patterning the insulating film; and (3) forming a second electrode to form the second electrode and the first electrode. A method for forming a contact hole in an active matrix substrate comprising the step of making contact with one electrode, wherein after forming the contact hole in the step (2), plasma is generated in oxygen gas at an appropriate processing pressure. By performing plasma treatment in the etching mode, it is possible to remove deposits on the surface of the chrome electrode resulting from dry etching during contact hole formation. Such contacts take, process pressure P in the oxygen gas an effect of easily obtaining an effect of the surface treatment since it is 150 Pa ≦ P ≦ 250 Pa.

以下、添付図面を参照しつつ、本発明の実施の形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

実施の形態1
まず、本発明の一実施の形態にかかわる、アクティブマトリクス基板およびアクティブマトリクス基板のコンタクトホール形成方法について説明する。図1は、アクティブマトリクス基板中のコンタクトホールの構造を示す断面説明図である。図において、1は絶縁性基板であり、2は第1の電極であるクロム膜のゲート電極であり、3はゲート絶縁膜として設けた絶縁膜であり、4は透明導電膜であり、この導電膜をパターニングして、第2の電極である画素電極を形成する。なお、本実施の形態においては、絶縁膜上などに半導体膜を設けない構造について説明しているが、TFTアレイ基板の設計の都合により半導体膜を設けることもある。このばあい、コンタクトホールが半導体膜をも貫通する場合も生じるが、以下に説明するコンタクトホールの形成方法は、半導体膜をも貫通するばあいにも適用することができる。
Embodiment 1
First, an active matrix substrate and a method for forming a contact hole in the active matrix substrate according to an embodiment of the present invention will be described. FIG. 1 is an explanatory cross-sectional view showing the structure of a contact hole in an active matrix substrate. In the figure, 1 is an insulating substrate, 2 is a gate electrode of a chromium film as a first electrode, 3 is an insulating film provided as a gate insulating film, and 4 is a transparent conductive film. The film is patterned to form a pixel electrode which is a second electrode. Note that in this embodiment mode, a structure in which a semiconductor film is not provided over an insulating film or the like has been described. In this case, the contact hole may also penetrate the semiconductor film. However, the contact hole forming method described below can be applied to the case of penetrating the semiconductor film.

つぎに、かかるコンタクト部分に示したコンタクトホールの形成方法をコンタクト部分の製造工程にしたがって説明する。   Next, a method for forming the contact hole shown in the contact portion will be described according to the manufacturing process of the contact portion.

まず、第1の工程として、絶縁性基板1の上に成膜されたゲート電極2の上にゲート絶縁膜を成膜する。絶縁性基板1はたとえばガラス板であり、寸法370mm×470mm、厚さ0.7mm程度のものを用い、ゲート電極2は、画素に走査信号を入力するために設けられ、たとえばクロムまたはクロム化合物からなり、スパッタ法によって所望の位置に厚さ400nm程度に形成される。ゲート絶縁膜3は、たとえば窒化ケイ素からなり、CVD法によって、ゲート電極およびゲート電極が形成されていない部分の絶縁性基板1の全面を覆って厚さ400nm程度に形成する。ゲート絶縁膜の材料として窒化ケイ素のかわりに酸化ケイ素なども同様に用いることができる。   First, as a first step, a gate insulating film is formed on the gate electrode 2 formed on the insulating substrate 1. The insulating substrate 1 is, for example, a glass plate, and has a size of 370 mm × 470 mm and a thickness of about 0.7 mm. The gate electrode 2 is provided for inputting a scanning signal to the pixel, and is made of, for example, chromium or a chromium compound. Thus, a thickness of about 400 nm is formed at a desired position by sputtering. The gate insulating film 3 is made of, for example, silicon nitride, and is formed to a thickness of about 400 nm by CVD to cover the entire surface of the insulating substrate 1 where the gate electrode and the gate electrode are not formed. As a material for the gate insulating film, silicon oxide or the like can be similarly used instead of silicon nitride.

つぎに、第2の工程として、いわゆるフォトリソグラフィー技術により、コンタクトホールを形成する。すなわち、ゲート絶縁膜3上の所望の位置にレジストパターンをつけてドライエッチングによってコンタクトホールを形成する。レジストは所望の位置に厚さ1.6μm程度に塗布し、乾燥し、160℃でベークされる。ドライエッチングはたとえば6フッ化イオウガス(SF6 gas)と酸素ガスとの混合ガスを用いて圧力16Pa程度、パワー2000W程度という条件で行ない、ゲート絶縁膜に、ゲート電極に達するホールを穴あけする。 Next, as a second step, a contact hole is formed by a so-called photolithography technique. That is, a resist hole is formed at a desired position on the gate insulating film 3 and a contact hole is formed by dry etching. The resist is applied at a desired position to a thickness of about 1.6 μm, dried, and baked at 160 ° C. For example, dry etching is performed using a mixed gas of sulfur hexafluoride gas (SF 6 gas) and oxygen gas under conditions of a pressure of about 16 Pa and a power of about 2000 W, and a hole reaching the gate electrode is formed in the gate insulating film.

つぎに、第3の工程として導電膜4を成膜し、さらにフォトリソグラフィー技術によりパターニングして、コンタクトホールを介してゲート電極と画素電極とのコンタクトをとる。導電膜はたとえばITOであり、スパッタ法によって厚さ100nm程度に形成される。コンタクトホール形成のためのドライエッチング処理中は、クロム膜の表面はプラズマに常にさらされている。この表面が、エッチングガスである程度エッチングできれば、反応ガスがクロム膜の表面についてもすぐに除去されるのであるが、クロムはシリコンおよび窒化シリコンのための一般的なドライエッチング条件ではほとんどエッチングされないので、クロム膜の表面に吸着した、ガスやドライエッチングによる反応生成物(以下、吸着物ともいう)はとれにくい。これらの吸着物によりITO膜とのコンタクトが不良となり、コンタクト抵抗の増大をもたらす。   Next, as a third step, the conductive film 4 is formed and further patterned by photolithography technique to make contact between the gate electrode and the pixel electrode through the contact hole. The conductive film is, for example, ITO, and is formed to a thickness of about 100 nm by sputtering. During the dry etching process for forming contact holes, the surface of the chromium film is constantly exposed to plasma. If this surface can be etched to some extent with an etching gas, the reactive gas will be removed immediately for the surface of the chromium film, but chromium is hardly etched under the general dry etching conditions for silicon and silicon nitride, Reaction products (hereinafter also referred to as adsorbents) adsorbed on the surface of the chromium film due to gas and dry etching are difficult to remove. These adsorbents cause poor contact with the ITO film and increase contact resistance.

クロム膜の表面の吸着物を少なくする方法の考え方としては、大きく分けて2通りある。エッチング中に付着しないようにするか、または、付着した物をあとから取り除くかである。   There are roughly two methods for reducing the amount of adsorbate on the surface of the chromium film. Either to prevent adhesion during etching or to remove the adhering material later.

まず、第1の、エッチング中に付着しないようにする方法としては、エッチングガス中の酸素ガスの比率を多くして、不必要な反応ガスと結合させてチャンバーの外へ排気する方法がある。この方法は、もともとエッチングガス中に若干含まれている酸素ガスの流量比を増やすだけなので、一見簡単な方法である。しかし、酸素ガスの流量比を増やすとレジストのエッチングレートが上がり、パターンシフト(レジストパターンと、エッチングされたパターンの寸法のずれ)が大きくなったり、レジストパターン自体がエッチング中に無くなったりする。したがって、絶縁膜が非常に薄いばあいすなわち、エッチング時間が短いばあいでないと適用不可能である。また、混合ガスの中のフッ素系ガスを、通常よく使われている6フッ化イオウガスではなく、4フッ化炭素ガスとしたのは、クロム膜の表面の吸着量が少なく、コンタクト抵抗が、6フッ化イオウガスを用いたものよりも、約1桁良いことが発明者らによって見出されたためである。   First, as a method for preventing adhesion during etching, there is a method in which the ratio of oxygen gas in the etching gas is increased and combined with unnecessary reaction gas and exhausted out of the chamber. This method is simple at first because it only increases the flow rate ratio of the oxygen gas originally contained in the etching gas. However, if the flow rate ratio of oxygen gas is increased, the resist etching rate is increased, resulting in a large pattern shift (deviation between the dimensions of the resist pattern and the etched pattern), or the resist pattern itself disappears during etching. Therefore, it is not applicable unless the insulating film is very thin, that is, when the etching time is short. Also, if the fluorine-based gas in the mixed gas is not a commonly used sulfur hexafluoride gas but a carbon tetrafluoride gas, the amount of adsorption on the surface of the chromium film is small and the contact resistance is 6 This is because the inventors have found that it is about an order of magnitude better than that using sulfur fluoride gas.

絶縁膜の厚さが100nm程度であるばあいのエッチング条件は以下の通りである(RIEは反応性イオンエッチングであることを示す)。
エッチングモード:RIE
高周波電圧電源 :13.56MHz、300W
エッチングガス :4フッ化炭素ガス/30sccmと酸素ガス/80sccmとの混合ガス
ガスの処理圧 :5Pa
電極板間隔 :65mm
電極板温度 :25℃
When the thickness of the insulating film is about 100 nm, the etching conditions are as follows (RIE indicates reactive ion etching).
Etching mode: RIE
High frequency voltage power supply: 13.56 MHz, 300 W
Etching gas: Treatment pressure of mixed gas of carbon tetrafluoride gas / 30 sccm and oxygen gas / 80 sccm: 5 Pa
Electrode plate interval: 65 mm
Electrode plate temperature: 25 ° C

実施の形態1において4フッ化炭素ガス(CF4 gas)と酸素ガスとの混合ガスが用いられ、酸素ガスの流量が4フッ化炭素ガスの流量よりも多くなるように設定した。酸素ガスの流量は総流量の50%以上95%以下であることが好ましい。ここで50%以上と限定する理由は吸着量が増える臨界の比率がこの程度であるためであり、95%以下と限定する理由は酸素ガス流量の比率が大きくなると、窒化シリコンのエッチングレートが落ちるとともに、レジストのエッチングレートが増加し、エッチングが可能な限度であるためである。さらには70%以上95%以下とすることが吸着が起こりにくい点で好ましい。 In Embodiment 1, a mixed gas of carbon tetrafluoride gas (CF 4 gas) and oxygen gas is used, and the flow rate of oxygen gas is set to be larger than the flow rate of carbon tetrafluoride gas. The flow rate of oxygen gas is preferably 50% to 95% of the total flow rate. Here, the reason for limiting to 50% or more is that the critical ratio for increasing the adsorption amount is this level, and the reason for limiting to 95% or less is that the etching rate of silicon nitride decreases as the ratio of the oxygen gas flow rate increases. At the same time, the etching rate of the resist is increased, and the etching is possible. Furthermore, it is preferable that the content is 70% or more and 95% or less because adsorption hardly occurs.

なお、実施の形態1のばあいにドライエッチングに用いる混合ガスに不活性ガスをさらに混合するとエッチングレートの面内ばらつきを小さくしてエッチングの均一性を向上することができる。不活性ガスとしては、たとえばアルゴンガスもしくはヘリウムガスまたはその両方を用いることができ、入手の容易なガスを用いてエッチングの均一性を向上できる。不活性ガスを混合するばあいの、混合ガス中の酸素ガスの流量比も50%以上95%以下である。   In the case of the first embodiment, when an inert gas is further mixed with the mixed gas used for dry etching, the in-plane variation of the etching rate can be reduced and the etching uniformity can be improved. As the inert gas, for example, argon gas or helium gas or both can be used, and the uniformity of etching can be improved by using a readily available gas. When the inert gas is mixed, the flow rate ratio of the oxygen gas in the mixed gas is also 50% or more and 95% or less.

本実施の形態においては、第2の電極が、ITOからなる透明導電膜である場合を説明したが、第2の電極の材料としては、クロムまたはアルミニウムを用いた場合でも、これまでよりも低いコンタクト抵抗を得ることができる。   In this embodiment, the case where the second electrode is a transparent conductive film made of ITO has been described. However, even when chromium or aluminum is used as the material of the second electrode, it is lower than before. Contact resistance can be obtained.

実施の形態2
実施の形態2は、窒化ケイ素からなる絶縁膜の厚さが100〜400nm程度のばあいに適用する。
エッチングモード:RIE
高周波電圧電源 :13.56MHz、1000W
エッチングガス :4フッ化炭素ガス/50sccmと酸素ガス/60sccmとの混合ガス
ガスの処理圧 :5Pa
電極板間隔 :65mm
電極板温度 :25℃
Embodiment 2
The second embodiment is applied when the thickness of the insulating film made of silicon nitride is about 100 to 400 nm.
Etching mode: RIE
High frequency voltage power supply: 13.56 MHz, 1000 W
Etching gas: Treatment pressure of mixed gas of carbon tetrafluoride gas / 50 sccm and oxygen gas / 60 sccm: 5 Pa
Electrode plate interval: 65 mm
Electrode plate temperature: 25 ° C

ここに示したエッチング条件以外の他の製造条件や用いる電極材料の種類などは実施の形態1と同じであり、実施の形態1と同じ効果を得ることができる。   Manufacturing conditions other than the etching conditions shown here and the type of electrode material used are the same as those in the first embodiment, and the same effects as those in the first embodiment can be obtained.

実施の形態3
実施の形態3において、窒化ケイ素からなる絶縁膜のエッチングの大部分すなわち、全エッチング量の50%以上100%以下を従来の、レジストとの選択比が大きいエッチング条件によって行う。酸素ガスの流量を増やして2段目エッチングおよびオーバーエッチングする。ここでエッチング量を50%以上と限定する理由は50%未満で切り替えた場合、レジストが2段目のエッチングでなくなる場合があり、また、エッチングの均一性からみても50%まではクロム表面が出るおそれはほとんどない。100%以下と限定する理由はクロム電極上に吸着物をつけないためである。この2段階エッチングによって、パターンシフト及びパターン消滅の問題は解決できる。
Embodiment 3
In the third embodiment, most of the etching of the insulating film made of silicon nitride, that is, 50% or more and 100% or less of the total etching amount is performed under the conventional etching conditions with a high selectivity to the resist. Second-stage etching and over-etching are performed by increasing the flow rate of oxygen gas. Here, the reason for limiting the etching amount to 50% or more is that if the switching is less than 50%, the resist may not be the second-stage etching, and even from the viewpoint of etching uniformity, the chromium surface is up to 50%. There is almost no risk of getting out. The reason for limiting it to 100% or less is that no adsorbate is deposited on the chromium electrode. This two-stage etching can solve the problems of pattern shift and pattern disappearance.

2段階エッチングのエッチングガスなどの条件は
1番目 2番目
エッチングモード
(mode):RIE RIE
高周波電圧電源 :13.56MHz、800W 13.56MHz、300W
エッチングガス :4フッ化炭素ガス/ 4フッ化炭素ガス/
250sccmと酸素ガス/ 30sccmと酸素ガス/
110sccmとの混合ガス 80sccmとの混合ガス
ガスの処理圧 :5Pa 5Pa
電極板間隔 :65mm 65mm
電極板温度 :25℃ 25℃
として、1番目と2番目の切り替え点は、EPD(end point detector)で窒素の発光強度をモニターすることによって決定される。2番目の処理時間はエッチングレートを考えて所望の量、たとえば20%程度のオーバーエッチング量となるように決定する。
Conditions such as etching gas for two-stage etching
1st 2nd etching mode (mode): RIE RIE
High frequency voltage power supply: 13.56 MHz, 800 W 13.56 MHz, 300 W
Etching gas: Carbon tetrafluoride gas / Carbon tetrafluoride gas /
250 sccm and oxygen gas / 30 sccm and oxygen gas /
Processing pressure of mixed gas with 110 sccm and mixed gas with 80 sccm: 5 Pa 5 Pa
Electrode plate interval: 65 mm 65 mm
Electrode plate temperature: 25 ° C 25 ° C
As such, the first and second switching points are determined by monitoring the emission intensity of nitrogen with an EPD (end point detector). The second processing time is determined in consideration of the etching rate so as to be a desired amount, for example, an overetching amount of about 20%.

ここに示したエッチング条件以外の他の製造条件や用いる電極材料の種類などは実施の形態1と同じであり、実施の形態1と同じ効果を得ることができる。   Manufacturing conditions other than the etching conditions shown here and the type of electrode material used are the same as those in the first embodiment, and the same effects as those in the first embodiment can be obtained.

なお、最初の条件はどのようなガスを使用してもよいわけだが、クロム表面に反応生成物が付着する量は、最初のドライエッチング条件に依存する。たとえば6フッ化イオウガスを主体とするエッチング条件で最初のエッチングを行うときには、後処理なしで良好なコンタクトをうることは難しい。また、2番目のエッチング時間を長くしすぎるとやはりレジストがなくなったり、パターンシフトの量が大きくなったりする。   Note that any gas may be used as the initial condition, but the amount of reaction product deposited on the chromium surface depends on the initial dry etching conditions. For example, when the first etching is performed under etching conditions mainly composed of sulfur hexafluoride gas, it is difficult to obtain a good contact without post-processing. Also, if the second etching time is too long, the resist will disappear and the amount of pattern shift will increase.

このような2段階ドライエッチングによって、絶縁膜が厚い場合でもレジストパターンがなくならずにエッチングができる効果を得る。   By such two-stage dry etching, even if the insulating film is thick, the resist pattern is not lost and etching can be performed.

実施の形態4
以上のように、エッチング中に反応生成物をクロム膜に吸着させないのが実施の形態1〜3であったが、加工条件によっては、反応生成物をクロム膜に吸着させないのはかなり難しいばあいがある。たとえば、ゲート絶縁膜とソース配線上の絶縁膜とを一度にエッチングするばあいがあり、図2は、そのコンタクト部を示した概略断面説明図である。図2に示した符号は、図1と共通に示した1〜4の他、5はソース電極であり、6は絶縁膜であり、11はゲート端子部であり、12はソース端子部である。最下層のゲート電極と、その上の絶縁膜のさらに上のソース配線などの電極に同時にコンタクトホールを形成するばあいなどでは、上の方のソース配線用の電極上に穴が開いたのち、さらに最下層のクロム膜の上に穴を開ける時間だけ(ほとんど倍の時間)、上層のソース配線のクロム膜はエッチングガスのプラズマにさらされていることになる。このようなばあいは後処理が必要となる。
Embodiment 4
As described above, the reaction product is not adsorbed on the chromium film during the etching in the first to third embodiments. However, depending on the processing conditions, it may be difficult to prevent the reaction product from adsorbing on the chromium film. There is. For example, the gate insulating film and the insulating film on the source wiring may be etched at once, and FIG. 2 is a schematic cross-sectional explanatory view showing the contact portion. 2 are the same as those shown in FIG. 1, 5 is a source electrode, 6 is an insulating film, 11 is a gate terminal portion, and 12 is a source terminal portion. . In the case where a contact hole is simultaneously formed in the lowermost gate electrode and an electrode such as a source wiring above the insulating film on the lower layer, after a hole is opened on the upper source wiring electrode, Furthermore, the chromium film of the upper source wiring is exposed to the plasma of the etching gas only for the time for making a hole on the lowermost chromium film (almost double time). In such a case, post-processing is required.

実施の形態4および5に記載するコンタクトホール形成方法はエッチング後に酸素プラズマ処理をさらに行うものである。その酸素プラズマ処理の条件をつぎに示す。
エッチングモード:PE
高周波電圧電源 :13.56MHz、1500W
エッチングガス :酸素ガス/500sccm
ガスの処理圧 :200Pa
電極板間隔 :65mm
電極板温度 :25℃
処理時間 :30sec
In the contact hole forming method described in Embodiments 4 and 5, oxygen plasma treatment is further performed after etching. The conditions for the oxygen plasma treatment are as follows.
Etching mode: PE
High frequency voltage power supply: 13.56 MHz, 1500 W
Etching gas: Oxygen gas / 500 sccm
Gas processing pressure: 200Pa
Electrode plate interval: 65 mm
Electrode plate temperature: 25 ° C
Processing time: 30 sec

この酸素プラズマ処理は従来より行われているいわゆるライトアッシングとは目的および効果が異なっている。従来行われていた酸素プラズマ処理は、ドライエッチング中にダメージを受けたレジストの表面層を一部取り去るという目的で行われていた。このばあい、レジストのアッシング量のみで条件を決めていたため、コンタクト抵抗を増大させていたばあいが多かった。   This oxygen plasma treatment has a different purpose and effect from the so-called light ashing that has been performed conventionally. Conventional oxygen plasma treatment has been performed for the purpose of removing a part of the resist surface layer damaged during dry etching. In this case, since the condition was determined only by the ashing amount of the resist, the contact resistance was often increased.

このとき、酸素プラズマでの処理圧Pが50Pa≦P≦400Paであることが好ましい。400Paよりも高真空と限定する理由は装置で容易に実現できる限度であるためであり、50Paよりも低真空と限定する理由はコンタクト抵抗を下げるためである。この範囲で従来の設備の改変等必要とせずに酸素プラズマを得ることができ、コンタクト抵抗を低くすることができる。この範囲の中でも150Pa≦P≦250Pa程度の処理圧が実用上、表面処理効果を得やすいので、容易にコンタクト抵抗を低くできる。   At this time, the treatment pressure P with oxygen plasma is preferably 50 Pa ≦ P ≦ 400 Pa. The reason for limiting the vacuum to higher than 400 Pa is that it can be easily realized by the apparatus, and the reason for limiting to a vacuum lower than 50 Pa is to lower the contact resistance. Within this range, oxygen plasma can be obtained without requiring modification of conventional equipment, and contact resistance can be lowered. Within this range, a processing pressure of about 150 Pa ≦ P ≦ 250 Pa is practically easy to obtain a surface treatment effect, so that the contact resistance can be easily lowered.

実施の形態5
実施の形態4においては、プラズマエッチングモードでの酸素プラズマ処理を行なったが、プラズマエッチングモードのかわりに反応性イオンエッチング、以下、RIEという)モードで処理を行うこともできる。RIEモードで処理することの他の条件は実施の形態4と同じである。かかるRIEモードでの処理の条件の一例を示す。
エッチングモード:RIE
高周波電圧電源 :13.56MHz、1000W
エッチングガス :酸素ガス/500sccm
ガスの処理圧 :200Pa
電極板間隔 :135mm
電極板温度 :25℃
処理時間 :30sec
Embodiment 5
In the fourth embodiment, the oxygen plasma treatment is performed in the plasma etching mode, but the treatment may be performed in a reactive ion etching (hereinafter referred to as RIE) mode instead of the plasma etching mode. Other conditions for processing in the RIE mode are the same as those in the fourth embodiment. An example of processing conditions in the RIE mode will be shown.
Etching mode: RIE
High frequency voltage power supply: 13.56 MHz, 1000 W
Etching gas: Oxygen gas / 500 sccm
Gas processing pressure: 200Pa
Electrode plate interval: 135 mm
Electrode plate temperature: 25 ° C
Processing time: 30 sec

このとき、酸素ガスでの処理圧Pが100Pa≦P≦400Paであることが好ましい。処理圧は、電源のRFパワーやレジストのアッシングレートなど他のパラメータに応じて最適値を決める。400Paよりも高真空と限定する理由は装置で容易に実現できる限度であるためであり、100Paよりも低真空と限定する理由はコンタクト抵抗を低くするためである。さらに、酸素プラズマでの処理圧Pが150≦P≦250Paとすることによりコンタクト抵抗を低くできる点でとくに好ましい。このようにして酸素プラズマによってコンタクトホールの電極表面を表面処理することにより、表面に形成された反応物を除去することができ、低い値の良好なコンタクトがとれる。   At this time, the treatment pressure P with oxygen gas is preferably 100 Pa ≦ P ≦ 400 Pa. The optimum processing pressure is determined according to other parameters such as the RF power of the power source and the ashing rate of the resist. The reason for limiting the vacuum to higher than 400 Pa is that it can be easily realized by the apparatus, and the reason for limiting to a vacuum lower than 100 Pa is to reduce the contact resistance. Further, it is particularly preferable that the contact resistance can be lowered by setting the treatment pressure P with oxygen plasma to 150 ≦ P ≦ 250 Pa. By subjecting the electrode surface of the contact hole to surface treatment with oxygen plasma in this way, the reactant formed on the surface can be removed, and a good contact with a low value can be obtained.

図3にRIEモードでの酸素プラズマ処理後の35μm角での、クロム膜とITO膜とのコンタクト抵抗について、酸素ガスの処理圧力のコンタクト抵抗への影響を示す。図3によるとコンタクト抵抗は酸素プラズマ条件によってかなり大きく変わり、低真空の方が低い抵抗をうる結果となる。また、図4に酸素プラズマ処理時間とコンタクト抵抗の関係を示す。図4によれば、短時間では充分な効果がえられないばあいがあり、30秒程度の処理は必要であることがわかる。なお、この必要な時間はコンタクトホール形成時のエッチング条件によっても変わる。コンタクト性は酸素プラズマのRFパワーにも影響される。しかも、いったん酸素プラズマ処理でコンタクト抵抗を増大させてしまうと、こののちに追加でプラズマ処理をしてもコンタクト抵抗が改善されないばあいがあり、ここでの酸素プラズマ処理の条件には注意が必要である。なお、この処理は同一処理装置の同一処理室でエッチング後に連続して処理できるし、同一処理装置の別の処理室または、一度真空中から出して別の処理装置に移して行うこともでき、同じ効果を得ることができる。   FIG. 3 shows the influence of the treatment pressure of oxygen gas on the contact resistance with respect to the contact resistance between the chromium film and the ITO film at 35 μm square after the oxygen plasma treatment in the RIE mode. According to FIG. 3, the contact resistance varies considerably depending on the oxygen plasma conditions, and lower vacuum results in lower resistance. FIG. 4 shows the relationship between oxygen plasma treatment time and contact resistance. According to FIG. 4, it can be seen that there is a case where a sufficient effect cannot be obtained in a short time, and processing of about 30 seconds is necessary. This required time also varies depending on the etching conditions when forming the contact hole. Contactability is also affected by the RF power of the oxygen plasma. Moreover, once the contact resistance is increased by the oxygen plasma treatment, the contact resistance may not be improved even after the additional plasma treatment. Care must be taken in the conditions of the oxygen plasma treatment here. It is. In addition, this process can be continuously processed after etching in the same processing chamber of the same processing apparatus, or can be performed by moving from another processing chamber of the same processing apparatus or once out of vacuum to another processing apparatus, The same effect can be obtained.

なお、実施の形態4および5ではクロム膜表面がエッチングにさらされる時間が長い場合としたが、絶縁膜が薄い場合ももちろん有効である。   In Embodiments 4 and 5, it is assumed that the time for which the chromium film surface is exposed to etching is long, but it is of course also effective when the insulating film is thin.

実施の形態
以上、実施の形態1から実施の形態までに説明したコンタクトホール形成方法にしたがって作製したアクティブマトリクス基板および、このアクティブマトリクス基板を用いた液晶表示装置について説明する。
Embodiment 6
The active matrix substrate manufactured according to the contact hole forming method described in Embodiments 1 to 5 and a liquid crystal display device using the active matrix substrate are described above.

アクティブマトリクス基板およびこのアクティブマトリクス基板を用いた液晶表示装置の構成およびその製法は従来技術によるものと同様である。   The configuration and manufacturing method of the active matrix substrate and the liquid crystal display device using the active matrix substrate are the same as those according to the prior art.

たとえば、絶縁性基板上にクロム膜を成膜し、パターニングする。その上にゲート絶縁膜である窒化ケイ素膜および半導体層であるシリコン膜をCVDで成膜し、シリコン膜をパターニングして、TFT部分およびその近傍のみに存在するようにする。その上にソース・ドレイン電極であるクロム膜を成膜し、パターニングする。この上に絶縁膜を形成し、実施の形態1からまでに説明したうちのいずれかの方法でコンタクトホールを形成する。そして画素電極であるITO膜を成膜し、パターニングして、アクティブマトリクス基板を完成する。実施の形態1からまでの方法を使ってコンタクトホールを形成するため、コンタクト抵抗が低く、クロム膜上に、ITO膜などを直接コンタクトする構成でアクティブマトリクス基板を作製するプロセスが可能となり、低いコンタクト抵抗が実現できるという効果を得た。また、本発明にかかわるアクティブマトリクス基板を用いた液晶表示装置はコンタクト抵抗にかかわる不良発生がない優れた品質を有するという効果を得た。 For example, a chromium film is formed on an insulating substrate and patterned. A silicon nitride film as a gate insulating film and a silicon film as a semiconductor layer are formed thereon by CVD, and the silicon film is patterned so that it exists only in the TFT portion and the vicinity thereof. A chromium film as a source / drain electrode is formed thereon and patterned. An insulating film is formed thereon, and a contact hole is formed by any one of the methods described in the first to fifth embodiments. Then, an ITO film that is a pixel electrode is formed and patterned to complete an active matrix substrate. Since the contact holes are formed using the methods of the first to fifth embodiments, the contact resistance is low, and a process for manufacturing an active matrix substrate with a structure in which an ITO film or the like is directly contacted on a chromium film is possible, which is low. The effect that contact resistance was realizable was acquired. In addition, the liquid crystal display device using the active matrix substrate according to the present invention has an effect that it has excellent quality free from the occurrence of defects related to contact resistance.

本発明にかかわるアクティブマトリクス基板のコンタクト部分を示した断面説明図である。FIG. 3 is a cross-sectional explanatory view showing a contact portion of an active matrix substrate according to the present invention. ゲート絶縁膜とソース電極上の絶縁膜とを一度にエッチングするばあいのコンタクト部を示した概略断面説明図である。It is a schematic cross-sectional explanatory view showing a contact portion when the gate insulating film and the insulating film on the source electrode are etched at once. 酸素プラズマ処理圧力とコンタクト抵抗との関係を示すグラフである。It is a graph which shows the relationship between an oxygen plasma processing pressure and contact resistance. 酸素プラズマ処理時間とコンタクト抵抗との関係を示すグラフである。It is a graph which shows the relationship between oxygen plasma processing time and contact resistance.

符号の説明Explanation of symbols

1 絶縁性基板、2 ゲート電極、3 ゲート絶縁膜、4 導電膜、5 ソース電極、6 絶縁膜。   1 insulating substrate, 2 gate electrode, 3 gate insulating film, 4 conductive film, 5 source electrode, 6 insulating film.

Claims (2)

(1)基板上に設けたクロム膜またはクロム化合物膜からなる第1の電極および該基板を覆って絶縁膜を成膜する工程と、
(2)該絶縁膜をドライエッチングしてパターニングしてコンタクトホールを形成する工程と、
(3)第2の電極を形成して該第2の電極と前記第1の電極とのコンタクトをとる工程と
からなるアクティブマトリクス基板のコンタクトホール形成方法であって、
前記(2)の工程において、前記コンタクトホールをドライエッチングで形成したのち、酸素ガスによるプラズマエッチングによって前記コンタクトホールを表面処理し、
(4)前記酸素ガスでの処理圧Pが50Pa≦P≦400Paであるアクティブマトリクス基板のコンタクトホール形成方法。
(1) a step of forming an insulating film so as to cover the first electrode made of a chromium film or a chromium compound film provided on the substrate and the substrate;
(2) a step of dry etching and patterning the insulating film to form a contact hole;
(3) A method for forming a contact hole in an active matrix substrate comprising a step of forming a second electrode and making a contact between the second electrode and the first electrode,
In the step (2), after the contact hole is formed by dry etching, the contact hole is surface-treated by plasma etching with oxygen gas ,
(4) A method for forming a contact hole in an active matrix substrate, wherein the processing pressure P with the oxygen gas is 50 Pa ≦ P ≦ 400 Pa .
(1)基板上に設けたクロム膜またはクロム化合物膜からなる第1の電極および該基板を覆って絶縁膜を成膜する工程と、
(2)該絶縁膜をドライエッチングしてパターニングしてコンタクトホールを形成する工程と、
(3)第2の電極を形成して該第2の電極と前記第1の電極とのコンタクトをとる工程と
からなるアクティブマトリクス基板のコンタクトホール形成方法であって、
前記(2)の工程において、前記コンタクトホールをドライエッチングで形成したのち、酸素ガスによるプラズマエッチングによって前記コンタクトホールを表面処理し、
(4)前記酸素ガスでの処理圧Pが150Pa≦P≦250Paであるアクティブマトリクス基板のコンタクトホール形成方法。
(1) a step of forming an insulating film so as to cover the first electrode made of a chromium film or a chromium compound film provided on the substrate and the substrate;
(2) a step of dry etching and patterning the insulating film to form a contact hole;
(3) A method for forming a contact hole in an active matrix substrate comprising a step of forming a second electrode and making a contact between the second electrode and the first electrode,
In the step (2), after the contact hole is formed by dry etching, the contact hole is surface-treated by plasma etching with oxygen gas ,
(4) A method for forming a contact hole in an active matrix substrate, wherein the processing pressure P with the oxygen gas is 150 Pa ≦ P ≦ 250 Pa .
JP2003385535A 1997-05-27 2003-11-14 Contact hole forming method of active matrix substrate Expired - Fee Related JP3947515B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003385535A JP3947515B2 (en) 1997-05-27 2003-11-14 Contact hole forming method of active matrix substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13725597 1997-05-27
JP2003385535A JP3947515B2 (en) 1997-05-27 2003-11-14 Contact hole forming method of active matrix substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12801198A Division JP3587683B2 (en) 1997-05-27 1998-05-12 Active matrix substrate, method for forming contact hole in the substrate, and liquid crystal display device using the substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006339147A Division JP4402684B2 (en) 1997-05-27 2006-12-15 Contact hole forming method of active matrix substrate

Publications (2)

Publication Number Publication Date
JP2004111991A JP2004111991A (en) 2004-04-08
JP3947515B2 true JP3947515B2 (en) 2007-07-25

Family

ID=32299917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003385535A Expired - Fee Related JP3947515B2 (en) 1997-05-27 2003-11-14 Contact hole forming method of active matrix substrate

Country Status (1)

Country Link
JP (1) JP3947515B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4541787B2 (en) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 Display device
KR101251995B1 (en) 2006-01-27 2013-04-08 삼성디스플레이 주식회사 Thin film transistor array panel and method for manufacturing the same
JP2008041856A (en) * 2006-08-04 2008-02-21 Matsushita Electric Ind Co Ltd Dry etching method
JP5096522B2 (en) * 2010-05-27 2012-12-12 株式会社神戸製鋼所 Display device

Also Published As

Publication number Publication date
JP2004111991A (en) 2004-04-08

Similar Documents

Publication Publication Date Title
US6414730B1 (en) Liquid crystal display device and method for manufacturing the same
JP4458563B2 (en) Thin film transistor manufacturing method and liquid crystal display device manufacturing method using the same
JP4272272B2 (en) Wiring composition, metal wiring using the composition and manufacturing method thereof, display device using the wiring and manufacturing method thereof
US20020013020A1 (en) Thin film transistor array substrate for liquid crystal display and method of fabricating the same
US5995174A (en) Liquid crystal display apparatus with source/drain electrodes and pixel electrode formed by the same material
US8093595B2 (en) Thin film array panel and manufacturing method thereof
US5963826A (en) Method of forming contact hole and multilayered lines structure
JP3288615B2 (en) Method for manufacturing thin film transistor
JP3947515B2 (en) Contact hole forming method of active matrix substrate
JP4800236B2 (en) Thin film transistor manufacturing method and liquid crystal display device using the same
JP3324730B2 (en) TFT substrate and manufacturing method thereof
JP3730958B2 (en) LAMINATED FILM PATTERN FORMING METHOD AND LAMINATED WIRING ELECTRODE
JP3587683B2 (en) Active matrix substrate, method for forming contact hole in the substrate, and liquid crystal display device using the substrate
JPH11352515A (en) Liquid crystal display device and its production
KR100351220B1 (en) Contact hole formation method of active matrix substrate
JP4402684B2 (en) Contact hole forming method of active matrix substrate
JPH08339974A (en) Thin film transistor and manufacture thereof
JP2004170724A (en) Manufacturing method of liquid crystal display
KR100603844B1 (en) The method for fabricating the pixel electrode in the liquid crystal display
JP2001102362A (en) Forming method of contact hole and liquid crystal display device manufactured therethrough
JP2776336B2 (en) Thin film transistor and method of manufacturing thin film transistor
JP2004103680A (en) Method of forming contact hole and liquid crystal display device
JP3395739B2 (en) Thin film transistor array substrate and method of manufacturing the same
KR20010056769A (en) Liquid crystal display and method for fabricating the same
JP3230311B2 (en) Manufacturing method of TFT matrix

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070413

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313632

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees