JP2007101569A - カラー液晶表示装置の制御装置及び制御方法 - Google Patents

Abstract

【課題】入力インターフェース方式を変更することでデータ伝送の効率性を高めると共に、少ないクロック数で同じ大きさの映像を出力できるカラー液晶表示装置の制御装置、及び制御方法を提供する。
【解決手段】カラー液晶表示装置の制御装置は、各モジュールが動作するためのクロックを提供するクロック制御部と、クロック制御部の制御信号に従って、毎クロックごとに１６ビットデータが入力されるインターフェース部と、インターフェース部を介して伝達されるデータを保存するための二つの１８ビットＲＧＢバッファと、二つのＲＧＢバッファから提供されるグラフィックデータを保存するグラフィックバッファと、二つのＲＧＢバッファから提供されるデータ信号をグラフィックバッファに保存するスイッチングブロックと、グラフィックバッファに保存されたデジタルＲ、Ｇ、Ｂデータを、アナログ信号に変換して出力するデジタル/アナログ変換部とを含む。
【選択図】図４

Description

本発明はカラー液晶表示装置に関するもので、特に、１６ビットのインタフェースを有した中央処理装置の処理時間を短縮させることのできる、カラー液晶表示装置の制御装置及び制御方法に関する。

カラー液晶表示装置（ＬＣＤ）は、Ｒ(赤)、Ｇ(緑)、Ｂ(青)の三つの信号が入力されカラー映像を再現する装置である。一般的に携帯端末機に多く用いられているＬＣＤは、５：６：５モードと６：６：６モードで機能する。５：６：５モードのＬＣＤは、Ｒ、Ｇ、Ｂをそれぞれ５、６、５ビットにして、約６万５千色を表すことができ、６：６：６モードのＬＣＤは、Ｒ、Ｇ、Ｂをそれぞれ６ビットにして、約２６万色の表示が可能である。

ＬＣＤインターフェースは、並列インターフェースと、直列インターフェースとに大きく分けられ、並列インターフェースは、８ビット、１６ビット、１８ビットのインターフェースに更に細分化される。常用する携帯端末機に多く用いられているインターフェースは、１６ビットの並列インターフェースである。これは、携帯端末機を制御するＣＰＵが一般的に１６ビットインターフェースを提供するからである。１６ビットの並列インターフェースを用いるＬＣＤで６万５千色（５：６：５モード）を表現する場合、一つのピクセルのデータを伝送するためには、一つのＣＰＵクロックだけを備えていればよい。したがって、Ｎ×Ｍの大きさのＬＣＤに全体の映像を表示するためには、Ｎ×Ｍ個のクロックを必要とする。

しかし、１６ビットの並列インターフェースを用いるＬＣＤで２６万色（６：６：６モード）を表現する場合、一つのピクセルデータを伝送するために、２倍のＣＰＵクロックが必要である。すなわち、Ｎ×Ｍの大きさのＬＣＤに一つの映像を表示するためには、２×Ｎ×Ｍのクロックが必要であり、６万５千色を表現する時よりも、２倍のデータ伝送時間が必要となる。

図１は従来技術に係るＬＣＤ制御部の構造図である。前記構造図は、１６ビットの並列インターフェースを用いる例である。前記ＬＣＤ制御部１０は、クロック制御部１１、入力インターフェース１２、ＲＧＢバッファ１３、グラフィックバッファ１４、Ｄ／Ａ変換機１５で構成されている。前記クロック制御部１１は、各モジュール１２、１３、１４、１５が動作するための基本クロックを提供する。入力インターフェース１２は、ＬＣＤモジュールに入力される１６ビットデータをＲＧＢバッファ１３に保存する役割を果たす。

ＲＧＢバッファ１３は、各６ビットで構成されたＲＧＢデータを臨時に保存する。グラフィックバッファ１４は、ＬＣＤパネル２０に出力する全体の映像データを保存する所である。その大きさはＮ×Ｍで、各ピクセルは１８ビットで表現する。Ｄ／Ａ変換機１５は、デジタルＲＧＢデータをアナログ電圧に変換して出力する。ＬＣＤパネル２０は、映像を出力する最終の出力端である。

図２は、従来技術に係るＬＣＤ制御部の入力データの形式を示す例示図である。
毎クロックごとにＬＣＤ制御部の入力インターフェース１２を介して１６ビットのデータが入力される。二つのクロックの間に入力されるデータがＮ×Ｍの大きさの映像の一つのピクセルを構成する。即ち、２×Ｎ×Ｍ個のクロックの間に入力されるデータが一つの映像を作る。

図２の形式で入力されたＲＧＢデータは、図３ａ乃至図３ｂに示したように、ＲＧＢバッファに保存され、クロック制御部の制御によってグラフィックバッファに保存される。

図３ａは、図２で一番目のクロックの１６ビットのデータ形式を示した例示図である。
一つのピクセルを構成するデータがＬＣＤ制御部に入力される時、一番目のクロックに入力される１６ビットデータのうち、Ｄ５〜Ｄ０の間の６ビットデータはＲの明度を表す。
図３ａは、図２で二番目のクロックの１６ビットのデータ形式を示す例示図である。
二番目のクロックに入力される１６ビットデータのうち、Ｄ１５〜Ｄ１０の間の６ビットデータはＧの明度を表し、Ｄ５〜Ｄ０の間の６ビットデータは、Ｂの明度を表す。即ち、二つのクロックに入力される全体の３２ビットデータのうち、上記で言及されていない残りのビット情報は用いない(相関しない)。

上記のような過程の反復によって入力された全てのピクセル情報はグラフィックバッファに保存され、一つの映像を構成する。グラフィックバッファ１４に保存された映像は、Ｄ/Ａ変換機１５を経てアナログ電圧に変換され、この電圧は最終的にＬＣＤパネル２０を駆動する。

しかしながら、 従来の方式は、一つのピクセルを構成するデータが入力される時、一番目のクロックに入力される１６ビットのデータのうち、Ｄ１５〜Ｄ１０の間のデータを用いないため、データ伝送の効率性が劣る。このような理由でＮ×Ｍの大きさの全体の映像をＬＣＤモジュールに伝送するために、２×Ｎ×Ｍ個のＣＰＵクロックを用いなければならず、データ伝送時間が長くなるという問題があった。

本発明は上記の問題点を解決するためのもので、ＬＣＤ制御部の入力インターフェース方式を変更することでデータ伝送の効率性を高めることを目的とする。
他の目的として、少ないクロック数で同じ大きさの映像を出力することのできるカラー液晶表示装置の制御装置、及び制御方法を提供する。
さらに他の目的として、ＣＰＵの活用性を増大させることにある。

上記目的を達成するための本発明に係るカラー液晶表示装置の制御装置は、各モジュールが動作するためのクロックを提供するクロック制御部と、前記クロック制御部の制御信号に従って、毎クロックごとに１６ビットデータが入力されるインターフェース部と、前記インターフェース部を介して伝達されるデータを保存するための二つの１８ビットＲＧＢバッファと、前記二つのＲＧＢバッファから提供されるグラフィックデータを保存するグラフィックバッファと、前記二つのＲＧＢバッファから提供されるデータ信号を、前記クロック制御部から提供するクロックによって交互に読み込み、前記グラフィックバッファに保存するスイッチングブロックと、前記グラフィックバッファに保存されたデジタルＲ、Ｇ、Ｂデータを、アナログ信号に変換して出力するデジタル/アナログ変換部とを含んでなることを特徴とする。

上記目的を達成するための本発明に係るカラー液晶表示装置の制御方法は、毎クロックごとに１６ビットのデータが入力され、三つのクロックごとに二つのピクセルを構成して、(３/２)×Ｎ×Ｍクロックに映像データを伝送することを特徴とする。

本発明によるＬＣＤ制御部は、従来の技術と異なって、少ないクロック数で同じ大きさの映像を伝送することができ、速度向上の効果を有する。また、本発明は、ＣＰＵに、余った時間に他の作業をさせることができるので、ＣＰＵの活用性を増大させる。

以下、添付の図面に基づいて本発明に係るＬＣＤ制御装置、およびその制御方法を説明する。

図４は、本発明に係るＬＣＤ制御装置１００の構成を示すブロック図である。図示したように、各モジュールが動作するためのクロックを提供するクロック制御部１１０と、毎クロックごとに１６ビットデータが入力されるインターフェース部１２０と、前記インターフェース部１２０を介して伝達されるデータを保存するための二つの１８ビットＲＧＢバッファ１３１、１３２と、前記二つのＲＧＢバッファ１３１、１３２から提供されるグラフィックデータを保存するグラフィックバッファ１５０と、前記二つのＲＧＢバッファ１３１、１３２で提供されるデータ信号を、前記クロック制御部１１０で提供するクロックによって交互に読み込み、前記グラフィックバッファ１５０に保存するスイッチングブロック１４０と、前記グラフィックバッファ１５０に保存されたデジタルＲ、Ｇ、Ｂデータをアナログ信号に変換して出力するデジタル/アナログ変換部１６０とを含んでなる。

図１に示した従来技術に係るＬＣＤ制御部と異なる点は、ＲＧＢバッファが二つで構成されており、スイッチングブロックを追加して使用していることである。二つのＲＧＢバッファ１３１、１３２は、ピクセルデータを臨時に保存するために用いられる。二つのＲＧＢバッファ１３１、１３２は、各６ビットで表現されるＲ、Ｇ、Ｂデータを保存できるように１８ビットのバッファを用いる。スイッチブロック１４０は、クロック制御部１１０の制御信号に従ってＲ１、Ｇ１、Ｂ１バッファと、Ｒ２、Ｇ２、Ｂ２バッファのデータを選択する役割を果たす。

図５は本発明に係るＬＣＤ制御装置の入力データ形式を示す例示図である。
毎クロックごとにＬＣＤ制御部の入力インターフェースを介して１６ビットのデータが入力され、３クロックの間に入力されるデータが二つのピクセルを構成する。例えば、座標（Ｘｎ，Ｙｍ）と座標（Ｘｎ＋１，Ｙｍ）のピクセルデータが入力されると仮定する。

図６ａに示したように、一番目のクロックに入力される１６ビットデータのうち、Ｄ１３〜Ｄ８の間の６ビットデータは、座標（Ｘｎ,Ｙｍ）のピクセルを構成するＲの明度を表し、Ｄ５〜Ｄ０の間の６ビットデータは、座標（Ｘｎ,Ｙｍ）のピクセルを構成するＧの明度を表す。

図６ｂに示したように、二番目のクロックに入力される１６ビットデータのうち、Ｄ１３〜Ｄ８の間の６ビットデータは、座標（Ｘｎ,Ｙｍ）のピクセルを構成するＢの明度を表し、Ｄ５〜Ｄ０の間の６ビットデータは、座標（Ｘｎ＋１,Ｙｍ）のピクセルを構成するＲの明度を表す。

一方、図６ｃに示したように、三番目のクロックに入力される１６ビットデータのうち、 Ｄ１３〜Ｄ８の間の６ビットデータは、座標（Ｘｎ＋１,Ｙｍ）のピクセルを構成するＧの明度を表し、Ｄ５〜Ｄ０の間の６ビットデータは、座標（Ｘｎ＋１,Ｙｍ）のピクセルを構成するＢの明度を表す。

三番目以後のクロックに入力される１６ビットのデータは、上記の三つのクロックに入力される形式が繰り返される。したがって、一つの映像データを伝送するためには全て(３/２)×Ｎ×Ｍクロックが必要である。

このように入力されるＲＧＢデータは、二つの１８ビットバッファＲ１、Ｇ１、Ｂ１バッファと、Ｒ２、Ｇ２、Ｂ２バッファに一回ずつ交互に保存される。また、二つのＲＧＢバッファ１３１、１３２のデータはスイッチブロック１４０で交互に読み込まれ、グラフィックバッファ１５０に保存される。

最後にグラフィックバッファ１５０に保存された映像データは、Ｄ/Ａ変換機１６０を経て電圧に変換され、この電圧は最終的にＬＣＤパネル２００を駆動する。入力インターフェース部１２０とスイッチングブロック１４０の同期はクロック制御部１１０によって制御される。

従来技術に係るＬＣＤ制御部の構成を示すブロック図である。 従来技術に係るＬＣＤ制御部の入力データの形式を示す例示図である。 図２で一番目のクロックの１６ビットのデータ形式を示す例示図である。 図２で二番目のクロックの１６ビットのデータ形式を示す例示図である。 本発明に係るＬＣＤ制御装置の構成を示すブロック図である。 本発明に係るＬＣＤ制御装置の入力データ形式を示す例示図である。 図５で一番目のクロックの１６ビットのデータ形式を示す例示図である。 図５で二番目のクロックの１６ビットのデータ形式を示す例示図である。 図５で三番目のクロックの１６ビットのデータ形式を示す例示図である。

Claims (11)

1. 毎クロックごとに１６ビットの映像データが入力され、三つのクロックごとに二つのピクセルのデータを処理して、２６万色を表現することを特徴とするカラー液晶表示装置の制御方法。
2. 毎クロックごとに１６ビットの映像データが入力される過程と、
   各６ビットで表現されるＲ、Ｇ、Ｂデータを、二つの１８ビットバッファに臨時に保存する過程と、
   クロック制御部の制御信号に従って、前記二つの１８ビットバッファに保存されたデータを選択する過程と、
   選択されたデータをグラフィックバッファに保存する過程と、
   前記グラフィックバッファに保存された映像データを用いて、カラー液晶を駆動する過程とを含んでなるカラー液晶表示装置の制御方法。
3. １６ビットの入力映像データのうち、Ｒ、Ｇ、Ｂデータを二つのＲＧＢバッファに交互に保存することを特徴とする請求項２に記載のカラー液晶表示装置の制御方法。
4. 前記クロック制御部で提供するクロックによって二つのＲＧＢバッファのデータを交互に読み込み、グラフィックバッファに保存することを特徴とする請求項２に記載のカラー液晶表示装置の制御方法。
5. 前記グラフィックバッファに保存されるデータは、ｎが０より大きい整数である時、３ｎ＋１番目のクロックで奇数番目のピクセルのＲとＧの明度を、３ｎ＋２番目のクロックで奇数番目のピクセルのＢと、偶数番目のＧの明度を、３ｎ番目のクロックで偶数番目ピクセルのＧとＢの明度を表すことを特徴とする請求項２に記載のカラー液晶表示装置の制御方法。
6. Ｄ１３〜Ｄ８の間の６ビットデータには、奇数番目のピクセルのＲとＢ、及び偶数番目のピクセルのＧの明度値のうち一つが含まれ、Ｄ５〜Ｄ０の間の６ビットデータには、奇数番目のピクセルのＧと、偶数番目のピクセルのＲとＢの値が含まれることを特徴とする請求項５に記載のカラー液晶表示装置の制御方法。
7. 各モジュールが動作するためのクロックを提供するクロック制御部と、
   前記クロック制御部の制御信号に従って、毎クロックごとに１６ビットデータが入力されるインターフェース部と、
   前記インターフェース部を介して伝達されるデータを保存するための二つの１８ビットＲＧＢバッファと、
   前記二つのＲＧＢバッファから提供されるグラフィックデータを保存するグラフィックバッファと、
   前記二つのＲＧＢバッファから提供されるデータ信号を前記グラフィックバッファに保存するスイッチングブロックと、
   前記グラフィックバッファに保存されたデジタルＲ、Ｇ、Ｂデータを、アナログ信号に変換して出力するデジタル/アナログ変換部とを含んでなるカラー液晶表示装置の制御装置。
8. 前記インターフェース部は、１６ビットの入力データのうち、Ｒ、Ｇ、Ｂデータを二つのＲＧＢバッファに交互に保存することを特徴とする請求項７に記載のカラー液晶表示装置の制御装置。
9. 前記スイッチングブロックは、前記クロック制御部で提供するクロックによって二つのＲＧＢバッファのデータを交互に読み込み、グラフィックバッファに保存することを特徴とする請求項７に記載のカラー液晶表示装置の制御装置。
10. グラフィックバッファに保存されるデータは、ｎが０より大きい整数である時、３ｎ＋１番目のクロックで奇数番目のピクセルのＲとＧの明度を、３ｎ＋２番目のクロックで奇数番目のピクセルのＢと、偶数番目のＧの明度を、３ｎ番目のクロックで偶数番目のピクセルのＧとＢの明度を表すことを特徴とする請求項７に記載のカラー液晶表示装置の制御装置。
11. Ｄ１３〜Ｄ８の間の６ビットデータには、奇数番目のピクセルのＲとＢ、及び偶数番目のピクセルのＧの明度値のうち一つが含まれ、Ｄ５〜Ｄ０の間の６ビットデータには、奇数番目のピクセルのＧと、偶数番目のピクセルのＲとＢの値が含まれることを特徴とする請求項１０に記載のカラー液晶表示装置の制御装置。
    

Images