JP2007096047A - 電子部品パッケージとその製造方法 - Google Patents
電子部品パッケージとその製造方法 Download PDFInfo
- Publication number
- JP2007096047A JP2007096047A JP2005284335A JP2005284335A JP2007096047A JP 2007096047 A JP2007096047 A JP 2007096047A JP 2005284335 A JP2005284335 A JP 2005284335A JP 2005284335 A JP2005284335 A JP 2005284335A JP 2007096047 A JP2007096047 A JP 2007096047A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- protective body
- resin
- protruding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】電子部品パッケージを薄型化することを目的とする。
【解決手段】電子部品パッケージの構造を、基板6と、この基板6の上面側に形成された突起電極7と、この突起電極7を介して基板6に実装された電子部品8と、基板6上においてこの電子部品8の外周を被覆した樹脂製保護体9とを備え、前記電子部品8の上面は研磨面であり下面は機能面としたことにより、樹脂製保護体9及び電子部品8の上部を十分研磨できるため、電子部品パッケージの薄型化が達成できる。
【選択図】図1
【解決手段】電子部品パッケージの構造を、基板6と、この基板6の上面側に形成された突起電極7と、この突起電極7を介して基板6に実装された電子部品8と、基板6上においてこの電子部品8の外周を被覆した樹脂製保護体9とを備え、前記電子部品8の上面は研磨面であり下面は機能面としたことにより、樹脂製保護体9及び電子部品8の上部を十分研磨できるため、電子部品パッケージの薄型化が達成できる。
【選択図】図1
Description
本発明は電子部品パッケージとその製造方法に関するものである。
従来の電子部品パッケージは、図8に示すように、基板1と、この基板1上に実装された電子部品2と、この電子部品2を基板1と接続する金ワイヤ3と、この金ワイヤ3及び電子部品2の周囲全体を被覆した樹脂製保護体4とを有する。そして樹脂製保護体4の上部は電子部品パッケージの厚みを制御する為に研磨装置5で研磨されている。なお、この出願発明に関する先行技術文献としては、例えば特許文献1が知られている。
特開2005−117065号公報
しかしながら、前記従来の電子部品パッケージでは、薄型化が行えないという問題があった。
それは、研磨装置5で樹脂製保護体4の上部を削る場合に、電子部品2の上面に金ワイヤ3が接続されているので、この金ワイヤ3の断線を避けようとすると、樹脂製保護体4をそれほど下方まで削ることができず、この結果として薄型化が行えないのであった。
そこで本発明は、電子部品パッケージを薄型化することを目的としたものである。
そしてこの目的を達成するために、本発明は、基板と、この基板の上面側に形成された突起電極と、この突起電極を介して基板に実装された電子部品と、基板上においてこの電子部品の外周を被覆した樹脂製保護体とを備え、前記電子部品の上面は研磨面であり下面は機能面とした。
上記構成によれば、基板と電子部品とを、金ワイヤを用いず突起電極で接続しているため、電子部品上面を露出させるまで樹脂製保護体を研磨でき、さらに電子部品自体の上部も研磨できる。したがって、電子部品パッケージをより薄型化できる。
以下本発明を実施するための最良の形態について、図面を参照しながら説明する。
(実施の形態1)
以下、本発明に係る実施の形態1について図1を用いて説明する。図1は本発明を実施するための最良の形態に係る電子部品パッケージの断面図である。
以下、本発明に係る実施の形態1について図1を用いて説明する。図1は本発明を実施するための最良の形態に係る電子部品パッケージの断面図である。
電子部品パッケージは、基板6と、この基板6の上面に形成された突起電極7と、この突起電極7を介して基板6上に実装された電子部品8と、前記基板6上において電子部品8の外周を被覆した樹脂製保護体9とから構成されている。
突起電極7との接続面として、基板6上面にはランド10、電子部品8の下面にはパッド11がある。
電子部品8は機能面を下面とし、研磨面を上面とする。ここで、電子部品8をSAW素子とするならば、くし形電極が形成されている面が前記機能面となる。なお、上記電子部品パッケージの構造は、研磨後の状態を表したものであるから、外周を被覆する樹脂製保護体9の外周とは、電子部品パッケージの側面を意味し、上面を含まないものとする。
図1の上方向は矢印Aの方向である。
以下、実施の形態1の電子部品パッケージの製法を、工程を追って説明する。
図3(a)は基板6上に、ダイシングした電子部品8としてのSAW素子を位置決めして配置した状態を示すものである。また、基板6の上面に複数の区画を設け、この各区画内にランド10を設けてフラックス(図示せず)を塗布し、このランド10の上にはんだ製の突起電極7を配置する。次に、この突起電極7の上部にフラックスを塗布し、機能面を下向きにしたSAW素子を実装する。フラックスには粘着性があるため、突起電極7上にSAW素子を保持させることができる。本実施の形態では、1区画につき1個のSAW素子を配置しているが、1区画につき複数のSAW素子を配置する場合も同様の工程である。
その後、図3(a)の突起電極7を加熱し溶融してから冷却すると、基板6とSAW素子とが接続した状態で凝固する。次にフラックスを洗浄すると図3(b)の状態となる。フラックスを除去する必要があるのは、SAW素子のアルミ材等の電極の腐食や電気特性変化等の悪影響を防ぐためである。
次に、図3(b)のSAW素子の上面及び隣接するSAW素子間の隙間に高粘度液状のエポキシ樹脂をスクリーン印刷法で塗布及び充填し、硬化させ、樹脂製保護体9とすると図3(c)の状態となる。この樹脂は熱硬化性のものであり、充填後加熱し完全に硬化させた。
さらに、図3(c)の樹脂製保護体9の上面側から砥石などで研磨し、その後露出したSAW素子の上面も研磨して、電子部品パッケージを極限まで薄型化すると図3(d)の状態となる。本実施形態では、SAW素子(電子部品8)の厚みが70μmになるまで研磨した。この研磨工程については、一つの電子部品8を個々に行うこともできるが、一枚の基板6に実装された複数の電子部品8を同時に研磨する方法の方が作業効率の面から好ましい。
最後に、図4(a)に、SAW素子間の樹脂製保護体9及び基板6を切断し個片化する工程を示した。ダイシングブレード12を用いて、樹脂製保護体9から基板6を含む全厚みを完全切断した。この結果、図4(b)に示す、個片化された電子部品パッケージが得られる。
この製法では、SAW素子と基板6とを突起電極7で接続していることから、従来のように金ワイヤ3が研磨の障害となることがない。またSAW素子の機能面を下に向けていることから、樹脂製保護体9だけでなくSAW素子自体の上面も研磨することが出来るため、電子部品パッケージの厚みをより薄くすることが出来る。また、SAW素子を基板6に実装後研磨するため、実装時には電子部品8にある程度の厚みを持たせることが出来、割れを防止し、作業性を向上させることが出来る。
さらに本実施形態では、樹脂製保護体9が各SAW素子の隙間に充填されているため、研磨時に突起電極7に印加される応力を樹脂製保護体9にも分散させることができ、突起電極7への負荷を軽減できる。これによって突起電極7が基板6から外れることなく、安定した研磨を行うことが出来る。また本実施の形態の電子部品パッケージを個片化する工程においては、樹脂部分を切断するため、SAW素子に負荷がほとんどかからず、SAW素子の信頼性を損なわない。
また、本実施の形態では樹脂製保護体9として高粘度液状の樹脂を使用したが、これに限定するものではなく、例えばさらに高粘度で常温では固体状の樹脂等も適切な工法で充填出来れば使用可能であり、また材質もエポキシ樹脂に限定するものではない。樹脂製保護体9の塗布・充填方法についても、スクリーン印刷に限定するものではなく、ディスペンサー塗布や手塗りなどでもよい。さらに樹脂製保護体9の硬化方法も、紫外線硬化方法や熱硬化方法など、使用する樹脂の物性に適した方法であればよい。
(実施の形態2)
以下、本発明に係る実施の形態2について図5と図7を用いて説明する。実施の形態2における実施の形態1との違いは、図5(b)で示すような、研磨後のSAW素子の厚みを一定にする工程を有していることである。なお、SAW素子の実装までは実施の形態1と同様であるのでその説明は簡略する。
以下、本発明に係る実施の形態2について図5と図7を用いて説明する。実施の形態2における実施の形態1との違いは、図5(b)で示すような、研磨後のSAW素子の厚みを一定にする工程を有していることである。なお、SAW素子の実装までは実施の形態1と同様であるのでその説明は簡略する。
図7(a)は、図5(a)の本発明実施形態と比較するために用いたものであり、基板6にSAW素子を実装した直後の状態である。突起電極7をはんだ製とすると、最もはんだ量が多い突起電極7に接続したSAW素子13と、最もはんだ量が少ない突起電極7に接続したSAW素子14の高さには差が生じている。一般的に行われるはんだペースト印刷による突起電極7であれば、最高と最低の高さの差が20μm程度になることもある。電子部品8の研磨工程においては、薄く研磨しすぎると電子部品8が割れるため、最低限の厚みを設定しそれを目標に研磨するが、最もはんだ高さが高い電子部品8が最も薄く研磨されるため、一般に、その最も高い電子部品8によって研磨量を制限する。そのため、必要以上に電子部品8の厚みが大きいものが存在することになり、最大限の薄型化効果が得られないという問題がある。
例えば図7(b)に研磨後のSAW素子を示す。SAW素子14の厚みは十分にあり、さらに研磨できる余裕があるが、最も高いSAW素子13はすでに十二分に研磨されており、これ以上研磨することはできない。よって、これ以上の研磨は行えず、結果として十分に薄型にすることが出来ないという問題がある。
しかし、本実施の形態2では、図5(b)に示すように、SAW素子13、14上に平面板15を基板6に平行に設置し、かつ平面板15でSAW素子13、14上面を加圧した状態ではんだの溶融・硬化を行うため、大、小の突起電極7が若干つぶれてその高さが低い状態で一定となり、その結果高低の各SAW素子13、14の上面が平面板15に沿う。そのため、図5(c)に示すように、はんだ凝固後の各SAW素子13、14の基板6からの高さが一定となる。これにより各SAW素子13、14の研磨量の限界がほぼ同量になるため、いずれのSAW素子13、14も限界まで薄く研磨することが出来、薄型化が達成できる。
なお、平面板15を基板6に平行に設置する方法の一例として、図6に示すように、基板6上に同じ高さのスペーサー材16を配置した後平面板15を乗せて、SAW素子13、14と基板6間との厚みを一定にする方法が挙げられる。
また、本実施形態ではんだ製の突起電極7を使用している理由は、加圧した状態で突起電極7を基板6に接続する際、圧力に応じて溶融するものが好ましいためであるが、適当な接続方法を用いれば、例えば金製のものを使用してもよい。
(実施の形態3)
以下、本発明に係る実施の形態3について説明する。
以下、本発明に係る実施の形態3について説明する。
実施の形態3では、実施の形態1における図3(c)で示す樹脂製保護体9を充填する工程において、周囲気圧を低下させ、樹脂粘度を制御することで、SAW素子と基板6間における樹脂製保護体9の回り込み量を制御した。これにより、SAW素子の機能領域に樹脂が接触するのを防ぐことが出来るため、SAW素子以外にも素子表面を樹脂で覆うと特性が変化する電子部品にも応用することが出来る。
なお樹脂製保護体9は少なくともSAW素子側面より外側に中空領域が無いようにすることが望ましい。SAW素子側面より外側に中空領域が広がっている場合、図4(a)のダイシング工程において、中空領域を切断する場合が生じ、その結果、外部からSAW素子の機能領域まで汚染物質や異物が入り込み、著しく信頼性を損なう恐れがある。そのため、安全性を考慮し、樹脂製保護体9はSAW素子と基板6間へ若干回り込むように充填条件を制御することが望ましい。
(実施の形態4)
実施の形態4では、実施の形態1における図4(b)で示すSAW素子及び基板6を切断し個片化する工程の後、図2に示すように樹脂製保護体9の上端部を外方に向けて下方に下がる湾曲になるように研磨し、電子部品パッケージの信頼性をさらに向上させた。
実施の形態4では、実施の形態1における図4(b)で示すSAW素子及び基板6を切断し個片化する工程の後、図2に示すように樹脂製保護体9の上端部を外方に向けて下方に下がる湾曲になるように研磨し、電子部品パッケージの信頼性をさらに向上させた。
従来、個片化した電子部品をさらに他の基板に実装する場合、隣接する素子に接触し、薄型化した電子部品が割れるなどの問題があった。しかし、実施の形態1に記載した電子部品パッケージでは、SAW素子の側面を樹脂製保護体9で被覆していることから、側面からの応力に対する強度が増すという効果が得られる。本実施の形態4に記載の電子部品パッケージでは、この樹脂製保護体9の角を湾曲にすることで、応力が分散され、さらに強度が増すものである。
本発明にかかる電子部品パッケージ及びその製造方法は、電子部品パッケージの薄型化が達成できるため、電子機器の一層の薄型化に大いに利用できるものである。
6 基板
7 突起電極
8 電子部品
9 樹脂製保護体
13 SAW素子
14 SAW素子
7 突起電極
8 電子部品
9 樹脂製保護体
13 SAW素子
14 SAW素子
Claims (7)
- 基板と、この基板の上面側に形成された突起電極と、この突起電極を介して前記基板上に実装された電子部品と、前記基板上においてこの電子部品の外周を被覆した樹脂製保護体とを備え、前記電子部品の上面は研磨面であり、下面は機能面とした電子部品パッケージ。
- 前記基板の上面と電子部品の下面との間には、空間を有する請求項1に記載の電子部品パッケージ。
- 前記樹脂製保護体の上端部には、外方に向けて下方に下がる湾曲を有する請求項1、または2に記載の電子部品パッケージ。
- 基板上に突起電極を配置し、次にこの突起電極上に、機能面を下に向けて電子部品を実装し、その後この電子部品の上面と外周とを被覆する樹脂製保護体を、前記基板上に形成し、次にこの樹脂製保護体の上面及び前記電子部品の上面とを研磨することを特徴とする電子部品パッケージの製造方法。
- 基板上には複数の電子部品が実装され、樹脂製保護体及び電子部品を研磨後、前記複数の電子部品間で基板と樹脂製保護体とを完全に切断し、電子部品を個片化することを特徴とする請求項4に記載の電子部品パッケージの製造方法。
- 突起電極上に電子部品を実装後、この電子部品の上に平面板を配置するとともに、突起電極を溶融させることを特徴とする請求項4または5に記載の電子部品パッケージの製造方法。
- 基板と前記平面板との間にスペーサーを配置することを特徴とする請求項6に記載の電子部品パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005284335A JP2007096047A (ja) | 2005-09-29 | 2005-09-29 | 電子部品パッケージとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005284335A JP2007096047A (ja) | 2005-09-29 | 2005-09-29 | 電子部品パッケージとその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007096047A true JP2007096047A (ja) | 2007-04-12 |
Family
ID=37981374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005284335A Pending JP2007096047A (ja) | 2005-09-29 | 2005-09-29 | 電子部品パッケージとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007096047A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013198073A (ja) * | 2012-03-22 | 2013-09-30 | Murata Mfg Co Ltd | 弾性波素子の製造方法及び弾性波素子 |
-
2005
- 2005-09-29 JP JP2005284335A patent/JP2007096047A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013198073A (ja) * | 2012-03-22 | 2013-09-30 | Murata Mfg Co Ltd | 弾性波素子の製造方法及び弾性波素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3940423B1 (ja) | 機能素子実装モジュール及びその製造方法 | |
JP4452235B2 (ja) | パッケージ構造とその製造方法 | |
JP5645678B2 (ja) | 半導体装置の製造方法 | |
EP1801888A1 (en) | Function element mounting module and manufacturing method thereof | |
JPWO2008050635A1 (ja) | 半導体素子の実装構造体及び半導体素子の実装方法 | |
WO2014061204A1 (ja) | 半導体装置およびその製造方法 | |
KR102549580B1 (ko) | 플립 칩 | |
JP5046770B2 (ja) | 圧電部品 | |
US6469382B1 (en) | Semiconductor device substrate and method of manufacturing semiconductor device | |
JP3706573B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
JP2007096047A (ja) | 電子部品パッケージとその製造方法 | |
JP5055798B2 (ja) | 半導体装置の製造方法 | |
JP2555994B2 (ja) | フリップチップ実装方法 | |
CN112530816B (zh) | 半导体装置的制造方法 | |
JP4316622B2 (ja) | 半導体装置の製造方法 | |
JPH09306934A (ja) | チップ型半導体装置の製造方法 | |
JP4316623B2 (ja) | 半導体装置の製造方法 | |
JP5408995B2 (ja) | 半導体パッケージ | |
JP2010149209A (ja) | 電気部品およびその製造方法 | |
JP2001250843A (ja) | 半導体素子及び半導体素子製造方法 | |
JPH08288293A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
CN112447532B (zh) | 一种封装方法 | |
EP4373223A1 (en) | Substrate and semiconductor module | |
US20230282536A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR100681264B1 (ko) | 전자소자 패키지 및 그의 제조 방법 |