JP2007093851A

JP2007093851A - Electrooptic device and electronic equipment

Info

Publication number: JP2007093851A
Application number: JP2005281405A
Authority: JP
Inventors: Shigenori Katayama; 茂憲片山; Takashi Totani; 隆史戸谷
Original assignee: Sanyo Epson Imaging Devices Corp
Current assignee: Epson Imaging Devices Corp
Priority date: 2005-09-28
Filing date: 2005-09-28
Publication date: 2007-04-12

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electrooptic device capable of preventing display quality from becoming worse by suppressing moire fringes. <P>SOLUTION: The electrooptic device is equipped with an element substrate 60 having pluralities of scanning lines 12 and data lines 21 and 22, a circuit element group 58 including a plurality of pixel transistors provided according to intersections of the plurality of scanning lines 12 and the pluralities of data lines 21 and 22, and a plurality of pixel electrodes 56 1 provided according to the circuit element group 58. Adjacent pixel circuits 57 have different relative positions of pixel electrodes to the circuit element group 58. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、例えば、液晶を用いた電気光学装置、およびこの電気光学装置を有する電子機器に関するものである。 The present invention relates to, for example, an electro-optical device using liquid crystal and an electronic apparatus having the electro-optical device.

従来より、電気光学装置として、全反射型のアクティブマトリクス型の液晶表示装置が知られている（特許文献１参照）。
このような液晶表示装置は、液晶パネルからなる。この液晶パネルは、複数の画素を有する表示領域と、この表示領域の周辺に設けられて画素を駆動する走査線駆動回路およびデータ線駆動回路と、を備える。 Conventionally, a total reflection type active matrix liquid crystal display device is known as an electro-optical device (see Patent Document 1).
Such a liquid crystal display device comprises a liquid crystal panel. The liquid crystal panel includes a display area having a plurality of pixels, and a scanning line driving circuit and a data line driving circuit which are provided around the display area and drive the pixels.

液晶パネルは、スイッチング素子としての薄膜トランジスタ（以降、ＴＦＴと呼ぶ）が画素に対応して配置された素子基板と、この素子基板に対向配置された対向基板と、素子基板および対向基板の間に挟持された電気光学物質としての液晶と、から構成されている。 A liquid crystal panel is sandwiched between an element substrate on which a thin film transistor (hereinafter referred to as TFT) as a switching element is disposed corresponding to a pixel, a counter substrate disposed opposite to the element substrate, and the element substrate and the counter substrate. And a liquid crystal as an electro-optical material.

素子基板は、所定間隔おきに設けられた複数の走査線と、これら走査線に略直交しかつ所定間隔おきに設けられた複数のデータ線と、各走査線と各データ線との交差部に対応して設けられた画素回路と、を備える。
この画素回路は、複数のＴＦＴと、これらＴＦＴに電気的に接続された画素電極と、を含む。
対向基板は、画素電極に対向して設けられた対向電極およびカラーフィルタを備える。 The element substrate includes a plurality of scanning lines provided at predetermined intervals, a plurality of data lines substantially orthogonal to the scanning lines and provided at predetermined intervals, and intersections between the scanning lines and the data lines. And a corresponding pixel circuit.
This pixel circuit includes a plurality of TFTs and a pixel electrode electrically connected to these TFTs.
The counter substrate includes a counter electrode and a color filter provided to face the pixel electrode.

以上の液晶装置は、以下のように動作する。すなわち、走査線駆動回路から選択電圧を走査線に線順次で供給することで、ある走査線に係る画素を全て選択する。そして、これら画素の選択に同期して、データ線駆動回路からデータ線に画像信号を供給する。これにより、走査線駆動回路およびデータ線駆動回路で選択された画素に、データ線からスイッチング素子を介して画像信号が供給されて、画像データが画素電極に書き込まれる。 The above liquid crystal device operates as follows. That is, all the pixels related to a certain scanning line are selected by supplying a selection voltage from the scanning line driving circuit to the scanning line in a line sequential manner. Then, in synchronization with the selection of these pixels, an image signal is supplied from the data line driving circuit to the data line. Accordingly, an image signal is supplied from the data line to the pixel selected by the scanning line driving circuit and the data line driving circuit via the switching element, and the image data is written into the pixel electrode.

画素電極に画像データが書き込まれると、この画素電極と対向電極とに印加された電圧の電位差により、液晶に駆動電圧が印加される。したがって、画像信号の電圧レベルを変化させることで、液晶の配向や秩序を変化させて、各画素の光変調による階調表示を行う。
特開平８−２８６１７０号公報 When image data is written to the pixel electrode, a driving voltage is applied to the liquid crystal due to a potential difference between voltages applied to the pixel electrode and the counter electrode. Therefore, by changing the voltage level of the image signal, the orientation and order of the liquid crystal are changed, and gradation display is performed by light modulation of each pixel.
JP-A-8-286170

上述したように、電気光学装置の素子基板には、データ線および走査線が配置され、このデータ線と走査線との交差部に対応して、画素回路が形成される。したがって、素子基板には、データ線および走査線の交差に対して、全ての画素回路が一定の位置に設けられることとなるため、走査線やデータ線などの配線やＴＦＴによって形成される表面の凹凸パターンは、画素回路ごとに繰り返される模様となる。 As described above, data lines and scanning lines are arranged on the element substrate of the electro-optical device, and pixel circuits are formed corresponding to the intersections between the data lines and the scanning lines. Therefore, since all the pixel circuits are provided at a fixed position on the element substrate with respect to the intersection of the data line and the scanning line, the surface of the surface formed by the wiring such as the scanning line and the data line and the TFT is formed. The uneven pattern is a pattern that is repeated for each pixel circuit.

一方、第２の基板においても、画素電極に対向して対向電極およびカラーフィルタが形成されるから、対向電極やカラーフィルタのパターンは、画素ごとに繰り返される模様となる。
したがって、第１の基板と第２の基板とを重ね合わせて電気光学パネルを構成すると、第１の基板の凹凸による模様と第２の基板の模様とが光学的に干渉して、モアレ縞が生じてしまい、電気光学装置の表示品質が低下する、という課題があった。 On the other hand, since the counter electrode and the color filter are also formed on the second substrate so as to face the pixel electrode, the pattern of the counter electrode and the color filter is repeated every pixel.
Accordingly, when the electro-optic panel is configured by superimposing the first substrate and the second substrate, the pattern of the unevenness of the first substrate and the pattern of the second substrate interfere optically, and moire fringes are formed. As a result, the display quality of the electro-optical device is deteriorated.

本発明は、モアレ縞の発生を抑制して、表示品質の低下を防止できる電気光学装置および電子機器を提供することを目的とする。 It is an object of the present invention to provide an electro-optical device and an electronic apparatus that can suppress the occurrence of moire fringes and prevent deterioration in display quality.

本発明の電気光学装置は、複数の走査線と、これら複数の走査線と交差する複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に対応して設けられた複数のスイッチング素子と、当該スイッチング素子に対応して設けられた複数の画素電極と、を有する基板を備えた電気光学装置であって、前記スイッチング素子に対する前記画素電極の相対位置は、隣接する画素同士で異なることを特徴とする。 The electro-optical device of the present invention includes a plurality of scanning lines, a plurality of data lines intersecting with the plurality of scanning lines, and a plurality of scanning lines provided corresponding to the intersections of the plurality of scanning lines and the plurality of data lines. An electro-optical device comprising a substrate having a switching element and a plurality of pixel electrodes provided corresponding to the switching element, wherein the relative position of the pixel electrode with respect to the switching element is between adjacent pixels It is characterized by being different.

この発明によれば、隣接する画素において、画素電極のスイッチング素子に対する相対位置を異ならせた。よって、基板において、走査線やデータ線などの配線や絶縁層によって形成される表面の凹凸パターンは、所定数の画素回路ごとに繰り返されることとなる。そのため、従来に比べて、凹凸パターンの出現周期を大きくできるので、基板の凹凸による模様とその他の基板による模様とが光学的に干渉するのを防止でき、モアレ縞の発生を抑制して、表示品質の低下を防止できる。 According to the present invention, the relative position of the pixel electrode with respect to the switching element is made different between adjacent pixels. Therefore, the uneven pattern on the surface formed by the wiring such as the scanning lines and the data lines and the insulating layer on the substrate is repeated for each predetermined number of pixel circuits. Therefore, since the appearance period of the uneven pattern can be increased compared to the conventional case, it is possible to prevent optical interference between the pattern due to the unevenness of the substrate and the pattern due to the other substrate, and suppress the generation of moire fringes. Quality degradation can be prevented.

本発明の電気光学装置では、前記スイッチング素子は、前記走査線および前記データ線の交差に対し一定の位置に設けられることが好ましい。 In the electro-optical device according to the aspect of the invention, it is preferable that the switching element is provided at a fixed position with respect to the intersection of the scanning line and the data line.

この発明によれば、スイッチング素子を、走査線およびデータ線の交差に対し一定の位置に設けたので、より確実にモアレ縞の発生を抑制できる。 According to the present invention, since the switching element is provided at a fixed position with respect to the intersection of the scanning line and the data line, generation of moire fringes can be suppressed more reliably.

本発明の電気光学装置では、前記スイッチング素子と前記画素電極との相対位置は、複数の画素を単位として、当該単位内における隣接する画素同士で異なることが好ましい。 In the electro-optical device according to the aspect of the invention, it is preferable that a relative position between the switching element and the pixel electrode is different between adjacent pixels in the unit with a plurality of pixels as a unit.

この発明によれば、スイッチング素子と画素電極との相対位置を、複数の画素を単位として、当該単位内における隣接する画素同士で異ならせた。よって、凹凸パターンの出現周期を、複数の画素からなる単位とすることができる。 According to the present invention, the relative positions of the switching element and the pixel electrode are made different between adjacent pixels in the unit with a plurality of pixels as a unit. Therefore, the appearance cycle of the concavo-convex pattern can be a unit composed of a plurality of pixels.

本発明の電気光学装置では、前記画素電極は、前記スイッチング素子、前記走査線、および前記データ線が形成される層の上に、絶縁層を介して形成され、前記第１の基板は、前記走査線で選択される領域を指定するアドレス線を備え、前記アドレス線は、前記データ線に沿って延びるアドレス幹線と、このアドレス幹線から前記走査線に沿って延びるアドレス枝線と、を備え、前記アドレス幹線は、前記スイッチング素子の所定数ごとに配置されることが好ましい。 In the electro-optical device according to the aspect of the invention, the pixel electrode is formed on the layer on which the switching element, the scanning line, and the data line are formed via an insulating layer, and the first substrate includes the first substrate, An address line for designating a region selected by a scan line, the address line including an address trunk line extending along the data line, and an address branch line extending from the address trunk line along the scan line; The address trunk line is preferably arranged for each predetermined number of the switching elements.

この発明によれば、アドレス線をアドレス幹線およびアドレス枝線で構成し、スイッチング素子が形成される層において、このアドレス幹線を所定数のスイッチング素子ごとに配置した。これにより、スイッチング素子の配置間隔を変更することなく、画素電極の配置間隔をアドレス幹線の幅の分だけ大きくできる。そのため、スイッチング素子に対する画素電極の相対位置を、隣接する画素回路同士で容易に異ならせることができる。 According to the present invention, the address line is constituted by an address trunk line and an address branch line, and the address trunk line is arranged for each predetermined number of switching elements in the layer where the switching elements are formed. Thereby, the arrangement interval of the pixel electrodes can be increased by the width of the address trunk line without changing the arrangement interval of the switching elements. Therefore, the relative position of the pixel electrode with respect to the switching element can be easily made different between adjacent pixel circuits.

本発明の電気光学装置は、複数の走査線と、これら複数の走査線と交差する複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に対応して設けられた複数の画素回路と、当該画素回路に対応して設けられた複数の画素電極と、を有する基板を備えた電気光学装置であって、前記画素回路に対する前記画素電極の相対位置は、隣接する画素回路同士で異なることを特徴とする。 The electro-optical device of the present invention includes a plurality of scanning lines, a plurality of data lines intersecting with the plurality of scanning lines, and a plurality of scanning lines provided corresponding to the intersections of the plurality of scanning lines and the plurality of data lines. An electro-optical device comprising a substrate having a pixel circuit and a plurality of pixel electrodes provided corresponding to the pixel circuit, wherein the relative position of the pixel electrode with respect to the pixel circuit is determined between adjacent pixel circuits. It is characterized by being different.

この発明によれば、隣接する画素回路において、画素電極の画素回路に対する相対位置を異ならせた。よって、基板において、走査線やデータ線などの配線や絶縁層によって形成される表面の凹凸パターンは、所定数の画素回路ごとに繰り返されることとなる。そのため、従来に比べて、凹凸パターンの出現周期を大きくできるので、基板の凹凸による模様とその他の基板による模様とが光学的に干渉するのを防止でき、モアレ縞の発生を抑制して、表示品質の低下を防止できる。 According to the present invention, the relative positions of the pixel electrodes with respect to the pixel circuit are made different in adjacent pixel circuits. Therefore, the uneven pattern on the surface formed by the wiring such as the scanning lines and the data lines and the insulating layer on the substrate is repeated for each predetermined number of pixel circuits. Therefore, since the appearance period of the uneven pattern can be increased compared to the conventional case, it is possible to prevent optical interference between the pattern due to the unevenness of the substrate and the pattern due to the other substrate, and suppress the generation of moire fringes. Quality degradation can be prevented.

本発明の電気光学装置では、前記画素回路と前記画素電極との相対位置は、複数の画素を単位として、当該単位内における隣接する画素回路同士で異なることが好ましい。 In the electro-optical device according to the aspect of the invention, it is preferable that a relative position between the pixel circuit and the pixel electrode is different between adjacent pixel circuits in the unit with a plurality of pixels as a unit.

この発明によれば、画素回路と画素電極との相対位置を、複数の画素を単位として、当該単位内における隣接する画素回路同士で異ならせた。よって、凹凸パターンの出現周期を、複数の画素からなる単位とすることができる。 According to the present invention, the relative positions of the pixel circuit and the pixel electrode are made different between adjacent pixel circuits in the unit with a plurality of pixels as a unit. Therefore, the appearance cycle of the concavo-convex pattern can be a unit composed of a plurality of pixels.

本発明の電気光学装置では、前記単位内の前記画素回路に電気的に接続された共通の配線を備え、前記単位内における前記画素回路の幅と前記共通の配線の幅の和は、当該画素回路に対応する前記画素電極の幅の和と等しいことが好ましい。 The electro-optical device according to the aspect of the invention includes a common wiring electrically connected to the pixel circuit in the unit, and the sum of the width of the pixel circuit and the width of the common wiring in the unit is the pixel. It is preferable to be equal to the sum of the widths of the pixel electrodes corresponding to the circuit.

この発明によれば、単位内において、画素回路の幅と共通の配線の幅の和を、当該画素回路に対応する画素電極の幅の和と等しくした。よって、共通の配線を配置するだけで、画素回路と画素電極との相対位置を、単位内に隣接する画素同士で容易に異ならせることができる。 According to the present invention, in the unit, the sum of the width of the pixel circuit and the width of the common wiring is made equal to the sum of the widths of the pixel electrodes corresponding to the pixel circuit. Therefore, the relative position between the pixel circuit and the pixel electrode can be easily made different between adjacent pixels in the unit only by arranging a common wiring.

本発明の電子機器は、上述の電気光学装置を備えたことを特徴とする。
この発明によれば、上述した効果と同様の効果がある。 An electronic apparatus according to an aspect of the invention includes the above-described electro-optical device.
According to the present invention, there are effects similar to those described above.

以下、本発明の実施形態を図面に基づいて説明する。なお、以下の実施形態および変形例の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
＜実施形態＞
図１は、本発明の一実施形態に係る電気光学装置１のブロック図である。
電気光学装置１は、液晶パネルＡＡからなる。
この液晶パネルＡＡは、複数の画素５０を有する表示領域Ａと、この表示領域Ａの周辺に設けられて画素５０を駆動する走査線駆動回路１０、データ線駆動回路２０、および駆動信号供給回路３０と、を備える。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description of embodiments and modifications, the same constituent elements are denoted by the same reference numerals, and the description thereof is omitted or simplified.
<Embodiment>
FIG. 1 is a block diagram of an electro-optical device 1 according to an embodiment of the present invention.
The electro-optical device 1 includes a liquid crystal panel AA.
The liquid crystal panel AA includes a display area A having a plurality of pixels 50, a scanning line driving circuit 10, a data line driving circuit 20, and a driving signal supply circuit 30 that are provided around the display area A and drive the pixels 50. And comprising.

液晶パネルＡＡには、図１中水平方向（Ｘ方向）に延びるアドレス線１１および走査線１２からなる一対の配線と、同じく図１中水平方向（Ｘ方向）に延びる第１駆動線３１および第２駆動線３２からなる一対の配線とが、所定間隔おきに交互に設けられている。また、これらアドレス線１１、走査線１２、第１駆動線３１、および第２駆動線３２に交差して、図１中上下方向（Ｙ方向）に延びる第１データ線２１および第２データ線２２が所定間隔おきに交互に設けられている。 The liquid crystal panel AA includes a pair of wiring lines including address lines 11 and scanning lines 12 extending in the horizontal direction (X direction) in FIG. 1, and first drive lines 31 and first lines extending in the horizontal direction (X direction) in FIG. A pair of wirings composed of two drive lines 32 are alternately provided at predetermined intervals. Further, the first data line 21 and the second data line 22 that intersect the address line 11, the scanning line 12, the first drive line 31, and the second drive line 32 and extend in the vertical direction (Y direction) in FIG. Are alternately provided at predetermined intervals.

画素５０は、これらアドレス線１１、走査線１２、第１駆動線３１、および第２駆動線３２と、第１データ線２１および第２データ線２２との交差部に設けられる。 The pixel 50 is provided at the intersection of the address line 11, the scanning line 12, the first drive line 31, the second drive line 32, and the first data line 21 and the second data line 22.

走査線駆動回路１０は、走査線１２で選択される領域を指定するＸ信号（アドレス信号）を各アドレス線１１に供給するとともに、画素５０を選択するＹ信号（走査信号）を線順次で各走査線１２に供給する。これにより、表示領域ＡをＸ方向およびＹ方向に沿って複数の領域に分割しておき、Ｘ信号（アドレス信号）により、Ｘ方向に沿って分割された領域を指定し、Ｙ信号（走査信号）により、Ｙ方向に沿って分割された領域を指定する。
データ線駆動回路２０は、画像信号を各第１データ線２１に供給するとともに、この画像信号を反転した反転画像信号を各第２データ線２２に供給する。
駆動信号供給回路３０は、交流の駆動信号を各第１駆動線３１に供給するとともに、この駆動信号を反転した反転駆動信号を各第２駆動線３２に供給する。 The scanning line driving circuit 10 supplies an X signal (address signal) for designating an area selected by the scanning line 12 to each address line 11, and outputs a Y signal (scanning signal) for selecting the pixel 50 in a line sequential manner. This is supplied to the scanning line 12. Thus, the display area A is divided into a plurality of areas along the X direction and the Y direction, the area divided along the X direction is designated by the X signal (address signal), and the Y signal (scanning signal) ) Designates an area divided along the Y direction.
The data line driving circuit 20 supplies an image signal to each first data line 21 and supplies an inverted image signal obtained by inverting the image signal to each second data line 22.
The drive signal supply circuit 30 supplies an alternating drive signal to each first drive line 31 and supplies an inverted drive signal obtained by inverting this drive signal to each second drive line 32.

図２は、画素５０のトランジスタレベルの回路図である。図３は、液晶パネルＡＡの拡大平面図である。
画素５０は、メモリセル５１、第１スイッチング回路５２、第２スイッチング回路５３、第１トランスファゲート５４、第２トランスファゲート５５、および、液晶セル５６を備える。 FIG. 2 is a circuit diagram of the transistor level of the pixel 50. FIG. 3 is an enlarged plan view of the liquid crystal panel AA.
The pixel 50 includes a memory cell 51, a first switching circuit 52, a second switching circuit 53, a first transfer gate 54, a second transfer gate 55, and a liquid crystal cell 56.

メモリセル５１は、２つのインバータ５１１、５１２をループ接続して構成される。すなわち、インバータ５１１の入力端は、インバータ５１２の出力端に接続され、インバータ５１１の出力端は、インバータ５１２の入力端に接続される。ここで、メモリセル５１のうち、インバータ５１１の入力端つまりインバータ５１２の出力端を、端子Ｐ１とし、インバータ５１１の出力端つまりインバータ５１２の入力端を端子Ｐ２とする。 The memory cell 51 is configured by connecting two inverters 511 and 512 in a loop. That is, the input terminal of the inverter 511 is connected to the output terminal of the inverter 512, and the output terminal of the inverter 511 is connected to the input terminal of the inverter 512. Here, in the memory cell 51, an input terminal of the inverter 511, that is, an output terminal of the inverter 512 is a terminal P1, and an output terminal of the inverter 511, that is, an input terminal of the inverter 512 is a terminal P2.

第１スイッチング回路５２は、アドレス線１１からのＸ信号（アドレス信号）および走査線１２からのＹ信号（走査信号）に従って、第１データ線２１からの画像信号をメモリセル５１の端子Ｐ１に供給する。
具体的には、この第１スイッチング回路５２は、Ｙ信号（走査信号）に従ってオン／オフ状態となるｎＭＯＳ構造のＴＦＴ５２１と、Ｘ信号（アドレス信号）に従ってオン／オフ状態となるｎＭＯＳ構造のＴＦＴ５２２とが、直列に接続されて構成される。
ＴＦＴ５２１のゲートは、走査線１２に接続され、ソースは、第１データ線２１に接続される。ＴＦＴ５２２のゲートは、アドレス線１１に接続され、ソースは、ＴＦＴ５２１のドレインに接続され、ドレインは、メモリセル５１の端子Ｐ１に接続される。 The first switching circuit 52 supplies the image signal from the first data line 21 to the terminal P1 of the memory cell 51 in accordance with the X signal (address signal) from the address line 11 and the Y signal (scanning signal) from the scanning line 12. To do.
Specifically, the first switching circuit 52 includes an nMOS-structure TFT 521 that is turned on / off according to a Y signal (scanning signal), and an nMOS-structure TFT 522 that is turned on / off according to an X signal (address signal). Are connected in series.
The gate of the TFT 521 is connected to the scanning line 12, and the source is connected to the first data line 21. The gate of the TFT 522 is connected to the address line 11, the source is connected to the drain of the TFT 521, and the drain is connected to the terminal P 1 of the memory cell 51.

第２スイッチング回路５３は、アドレス線１１からのＸ信号（アドレス信号）および走査線１２からのＹ信号（走査信号）に従って、第２データ線２２からの反転画像信号をメモリセル５１の端子Ｐ２に供給する。
具体的には、この第２スイッチング回路５３は、Ｙ信号（走査信号）に従ってオン／オフ状態となるｎＭＯＳ構造のＴＦＴ５３１と、Ｘ信号（アドレス信号）に従ってオン／オフ状態となるｎＭＯＳ構造のＴＦＴ５３２とが、直列に接続されて構成される。
ＴＦＴ５３１のゲートは、走査線１２に接続され、ソースは、第２データ線２２に接続される。ＴＦＴ５３２のゲートは、アドレス線１１に接続され、ソースは、ＴＦＴ５３１のドレインに接続され、ドレインは、メモリセル５１の端子Ｐ２に接続される。 The second switching circuit 53 applies the inverted image signal from the second data line 22 to the terminal P2 of the memory cell 51 in accordance with the X signal (address signal) from the address line 11 and the Y signal (scanning signal) from the scanning line 12. Supply.
Specifically, the second switching circuit 53 includes an nMOS-structure TFT 531 that is turned on / off according to a Y signal (scanning signal), and an nMOS-structure TFT 532 that is turned on / off according to an X signal (address signal). Are connected in series.
The gate of the TFT 531 is connected to the scanning line 12, and the source is connected to the second data line 22. The gate of the TFT 532 is connected to the address line 11, the source is connected to the drain of the TFT 531, and the drain is connected to the terminal P 2 of the memory cell 51.

液晶セル５６は、画素電極５６１と、この画素電極５６１に対向配置された対向電極５６２と、これら画素電極５６１および対向電極５６２の間に挟持された液晶層と、を備える。 The liquid crystal cell 56 includes a pixel electrode 561, a counter electrode 562 disposed to face the pixel electrode 561, and a liquid crystal layer sandwiched between the pixel electrode 561 and the counter electrode 562.

第１トランスファゲート５４は、ＣＭＯＳ（相補型）構造であり、メモリセル５１からの制御信号に従って、第１駆動線３１からの駆動信号を液晶セル５６の画素電極５６１に供給する。
具体的には、第１トランスファゲート５４の制御端子は、メモリセル５１の端子Ｐ１、Ｐ２に接続され、入力端子は、第１駆動線３１に接続され、出力端子は、画素電極５６１に接続される。 The first transfer gate 54 has a CMOS (complementary) structure, and supplies a drive signal from the first drive line 31 to the pixel electrode 561 of the liquid crystal cell 56 in accordance with a control signal from the memory cell 51.
Specifically, the control terminal of the first transfer gate 54 is connected to the terminals P 1 and P 2 of the memory cell 51, the input terminal is connected to the first drive line 31, and the output terminal is connected to the pixel electrode 561. The

第２トランスファゲート５５は、ＣＭＯＳ（相補型）構造であり、メモリセル５１からの制御信号に従って、第２駆動線３２からの反転駆動信号を液晶セル５６の画素電極５６１に供給する。
具体的には、第２トランスファゲート５５の制御端子は、メモリセル５１の端子Ｐ１、Ｐ２に接続され、入力端子は、第２駆動線３２に接続され、出力端子は、画素電極５６１に接続される。 The second transfer gate 55 has a CMOS (complementary) structure and supplies an inverted drive signal from the second drive line 32 to the pixel electrode 561 of the liquid crystal cell 56 in accordance with a control signal from the memory cell 51.
Specifically, the control terminal of the second transfer gate 55 is connected to the terminals P1 and P2 of the memory cell 51, the input terminal is connected to the second drive line 32, and the output terminal is connected to the pixel electrode 561. The

以上の電気光学装置１は、以下のように動作する。
すなわち、走査線駆動回路１０からＸ信号（アドレス信号）を各アドレス線１１に供給して表示領域Ａの特定の領域を指定するとともに、Ｙ信号（走査信号）を線順次で各走査線１２に供給する。
すると、Ｘ信号（アドレス信号）により、表示領域Ａの特定の領域にある画素５０のＴＦＴ５２２、５３２がオン状態となる。また、Ｙ信号（走査信号）により、ある走査線に係る画素５０のＴＦＴ５２１、５３１がオン状態となる。
これにより、ある走査線１２に係る画素５０のうち特定の領域に含まれるものを全て選択する。 The above electro-optical device 1 operates as follows.
That is, an X signal (address signal) is supplied from the scanning line driving circuit 10 to each address line 11 to designate a specific area of the display area A, and a Y signal (scanning signal) is line-sequentially applied to each scanning line 12. Supply.
Then, the TFTs 522 and 532 of the pixel 50 in the specific area of the display area A are turned on by the X signal (address signal). Further, the TFTs 521 and 531 of the pixel 50 related to a certain scanning line are turned on by the Y signal (scanning signal).
Thereby, all the pixels 50 included in a specific region among the pixels 50 related to a certain scanning line 12 are selected.

そして、これら画素５０の選択に同期して、データ線駆動回路２０から第１データ線２１および第２データ線２２に画像信号および反転画像信号を供給する。すると、画像信号および反転画像信号は、選択した画素５０のメモリセル５１に書き込まれるとともに、トランスファゲート５４、５５の制御端子に供給される。
これにより、第１トランスファゲート５４または第２トランスファゲート５５が選択的にオン状態となり、第１駆動線３１からの駆動信号または第２駆動線３２からの反転駆動信号が画素電極５６１に書き込まれる。 In synchronization with the selection of the pixels 50, an image signal and an inverted image signal are supplied from the data line driving circuit 20 to the first data line 21 and the second data line 22. Then, the image signal and the inverted image signal are written into the memory cell 51 of the selected pixel 50 and supplied to the control terminals of the transfer gates 54 and 55.
As a result, the first transfer gate 54 or the second transfer gate 55 is selectively turned on, and the drive signal from the first drive line 31 or the inverted drive signal from the second drive line 32 is written to the pixel electrode 561.

画素電極５６１に画像信号または反転画像信号が書き込まれると、この画素電極５６１と対向電極５６２との電位差により、液晶に駆動電圧が印加される。これにより、液晶の配向や秩序を変化させて、各画素５０の光変調による表示を行う。
なお、画像信号および反転画像信号は、メモリセル５１により保持されて、これにより、液晶に印加される駆動電圧も、次のフレームの書込みまで保持される。 When an image signal or an inverted image signal is written to the pixel electrode 561, a driving voltage is applied to the liquid crystal due to a potential difference between the pixel electrode 561 and the counter electrode 562. As a result, the alignment and order of the liquid crystal are changed, and display by light modulation of each pixel 50 is performed.
Note that the image signal and the inverted image signal are held by the memory cell 51, whereby the drive voltage applied to the liquid crystal is also held until the next frame is written.

また、電気光学装置１によれば、上述のように表示領域Ａの全面に表示する全画面表示に限らず、表示領域Ａの一部にのみ表示するパーシャル表示も可能である。
すなわち、パーシャル表示モードでは、Ｘ信号（アドレス信号）およびＹ信号（走査信号）により、表示領域Ａを分割して形成された複数の領域のうち特定の領域を指定し、この指定した領域においてのみ、表示を行う。
これにより、パーシャル表示モードでは、省電力化を図ることができる。 In addition, according to the electro-optical device 1, not only the full screen display displayed on the entire surface of the display area A as described above, but also a partial display that displays only on a part of the display area A is possible.
That is, in the partial display mode, a specific area is designated among a plurality of areas formed by dividing the display area A by the X signal (address signal) and the Y signal (scanning signal), and only in the designated area. , Display.
Thereby, power saving can be achieved in the partial display mode.

図４は、液晶パネルＡＡの平面図である。図５は、液晶パネルＡＡの部分断面図である。図６は、液晶パネルＡＡにおける画素電極と各配線との関係を示す斜視図である。
ここで、図５は、第１トランスファゲート５４または第２トランスファゲート５５と、画素電極５６１と、を含む断面図である。 FIG. 4 is a plan view of the liquid crystal panel AA. FIG. 5 is a partial cross-sectional view of the liquid crystal panel AA. FIG. 6 is a perspective view showing the relationship between the pixel electrode and each wiring in the liquid crystal panel AA.
Here, FIG. 5 is a cross-sectional view including the first transfer gate 54 or the second transfer gate 55 and the pixel electrode 561.

上述の液晶パネルＡＡは、図５に示すように、画素５０に対応してスイッチング素子としての画素トランジスタ５９が複数配置された第１の基板としての素子基板６０と、この素子基板６０に対向配置された第２の基板としての対向基板７０と、素子基板６０および対向基板７０の間に挟持された液晶と、から構成されている。 As shown in FIG. 5, the above-described liquid crystal panel AA has an element substrate 60 as a first substrate on which a plurality of pixel transistors 59 as switching elements are arranged corresponding to the pixels 50, and is disposed opposite to the element substrate 60. The counter substrate 70 as the second substrate, and the liquid crystal sandwiched between the element substrate 60 and the counter substrate 70 are configured.

図４に示すように、素子基板６０において、図４中水平方向に延びるアドレス線１１、走査線１２、第１駆動線３１、および第２駆動線３２のほか、高電位電源線Ｖｄｄおよび低電位電源線Ｖｓｓが形成され、さらに、画素５０に対応して、画素回路５７が形成されている。
画素回路５７は、複数の画素トランジスタ５９と、画素電極５６１とを含んで構成されるが、以降、これら画素回路５７を構成する回路素子のうち画素電極５６１を除いたものを、回路素子群５８と呼ぶ。
つまり、回路素子群５８は、具体的には、上述のメモリセル５１、第１スイッチング回路５２、第２スイッチング回路５３、第１トランスファゲート５４、および第２トランスファゲート５５で構成される。
このような回路素子群５８は、以上のアドレス線１１、走査線１２、第１駆動線３１、第２駆動線３２、高電位電源線Ｖｄｄ、低電位電源線Ｖｓｓ、第１データ線２１、および第２データ線２２の交差に対して、一定の位置に設けられている。 As shown in FIG. 4, in the element substrate 60, in addition to the address lines 11, the scanning lines 12, the first drive lines 31, and the second drive lines 32 extending in the horizontal direction in FIG. 4, a high potential power supply line Vdd and a low potential are provided. A power supply line Vss is formed, and a pixel circuit 57 is formed corresponding to the pixel 50.
The pixel circuit 57 includes a plurality of pixel transistors 59 and a pixel electrode 561. Hereinafter, among the circuit elements constituting the pixel circuit 57, the pixel element 561 is excluded from the circuit element group 58. Call it.
That is, the circuit element group 58 specifically includes the memory cell 51, the first switching circuit 52, the second switching circuit 53, the first transfer gate 54, and the second transfer gate 55 described above.
Such a circuit element group 58 includes the address line 11, the scanning line 12, the first drive line 31, the second drive line 32, the high-potential power line Vdd, the low-potential power line Vss, the first data line 21, and the like. It is provided at a fixed position with respect to the intersection of the second data lines 22.

また、アドレス線１１は、第１データ線２１および第２データ線２２に沿って延びる共通の配線としてのアドレス幹線１１１と、このアドレス幹線１１１から走査線１２に沿って延びるアドレス枝線１１２と、を備える。 The address line 11 includes an address trunk line 111 as a common wiring extending along the first data line 21 and the second data line 22, and an address branch line 112 extending from the address trunk line 111 along the scanning line 12. Is provided.

本実施形態において、画素トランジスタ５９は、プレーナ型ポリシリコンＴＦＴであり、各画素５０は、このＴＦＴを複数含んで構成される。
具体的には、上述の第１スイッチング回路５２を構成するＴＦＴ５２１、５２２、第２スイッチング回路５３を構成するＴＦＴ５３１、５３２、メモリセル５１のインバータ５１１、５１２を構成するＴＦＴ、第１トランスファゲート５４を構成するＴＦＴ、および、第２トランスファゲート５５を構成するＴＦＴは、プレーナ型ポリシリコンＴＦＴで形成されている。 In the present embodiment, the pixel transistor 59 is a planar polysilicon TFT, and each pixel 50 includes a plurality of TFTs.
Specifically, the TFTs 521 and 522 constituting the first switching circuit 52, the TFTs 531 and 532 constituting the second switching circuit 53, the TFTs constituting the inverters 511 and 512 of the memory cell 51, and the first transfer gate 54 are provided. The constituting TFT and the TFT constituting the second transfer gate 55 are formed of a planar type polysilicon TFT.

以下、液晶パネルＡＡの具体的な構造について説明する。
まず、素子基板６０について説明する。
素子基板６０は、ガラス基板６８を有し、このガラス基板６８上のＴＦＴが形成される領域には、ｐ−Ｓｉ（多結晶シリコン）およびｎ^＋ｐ−Ｓｉからなる半導体層６１が形成されている。
半導体層６１の上およびガラス基板６８の上には、表示領域Ａの全面に亘ってゲート絶縁膜６２が形成される。 Hereinafter, a specific structure of the liquid crystal panel AA will be described.
First, the element substrate 60 will be described.
The element substrate 60 has a glass substrate 68, and a semiconductor layer 61 made of p-Si (polycrystalline silicon) and n ⁺ p-Si is formed in a region on the glass substrate 68 where the TFT is formed. Yes.
A gate insulating film 62 is formed over the entire surface of the display region A on the semiconductor layer 61 and the glass substrate 68.

ゲート絶縁膜６２上には、半導体層６１に対向して、ゲート電極５９１が形成される。
また、ゲート絶縁膜６２上には、上述のアドレス線１１を構成するアドレス枝線１１２、走査線１２、第１駆動線３１、および第２駆動線３２のほか、高電位電源線Ｖｄｄおよび低電位電源線Ｖｓｓが形成される。
なお、図示しないが、図５のゲート電極５９１には、上述の端子Ｐ１や端子Ｐ２からの配線が接続される。 A gate electrode 591 is formed on the gate insulating film 62 so as to face the semiconductor layer 61.
Further, on the gate insulating film 62, in addition to the address branch lines 112, the scanning lines 12, the first drive lines 31, and the second drive lines 32 that constitute the address lines 11, the high potential power supply line Vdd and the low potential are provided. A power supply line Vss is formed.
Although not illustrated, the gate electrode 591 in FIG. 5 is connected to the wiring from the terminal P1 or the terminal P2.

ゲート電極５９１、アドレス枝線１１２、走査線１２、第１駆動線３１、および第２駆動線３２、高電位電源線Ｖｄｄ、低電位電源線Ｖｓｓ、およびゲート絶縁膜６２上には、層間絶縁膜６３が被覆される。 On the gate electrode 591, the address branch line 112, the scanning line 12, the first drive line 31, the second drive line 32, the high potential power supply line Vdd, the low potential power supply line Vss, and the gate insulating film 62, an interlayer insulating film 63 is coated.

ゲート絶縁膜６２および層間絶縁膜６３には、半導体層６１と後述のソース電極５９２とを電気的に接続するためのコンタクトホール６２１と、半導体層６１と後述のドレイン電極５９３とを電気的に接続するためのコンタクトホール６２２と、が形成される。 A contact hole 621 for electrically connecting the semiconductor layer 61 and a source electrode 592 described later is electrically connected to the gate insulating film 62 and the interlayer insulating film 63, and a semiconductor layer 61 and a drain electrode 593 described later are electrically connected. Contact holes 622 are formed.

層間絶縁膜６３の上には、ソース電極５９２およびドレイン電極５９３が形成される。
ドレイン電極５９３は、後述のコンタクトホール６４１が形成される位置まで延長されている。また、層間絶縁膜６３の上には、上述の第１データ線２１および第２データ線２２が形成される。
なお、図示しないが、図５のソース電極５９２には、上述の第１駆動線３１や第２駆動線３２が接続される。
以上により、上述の回路素子群５８が形成される。 A source electrode 592 and a drain electrode 593 are formed on the interlayer insulating film 63.
The drain electrode 593 is extended to a position where a contact hole 641 described later is formed. Further, the above-described first data line 21 and second data line 22 are formed on the interlayer insulating film 63.
Although not shown, the first drive line 31 and the second drive line 32 described above are connected to the source electrode 592 in FIG.
Thus, the circuit element group 58 described above is formed.

また、以上により、図６に示すように、第１データ線２１および第２データ線２２は、層間絶縁膜６３を挟んで、上述のアドレス枝線１１２、走査線１２、第１駆動線３１、および第２駆動線３２、高電位電源線Ｖｄｄ、および低電位電源線Ｖｓｓに対して交差することとなる。 Further, as described above, as shown in FIG. 6, the first data line 21 and the second data line 22 have the address branch lines 112, the scanning lines 12, the first drive lines 31, And the second drive line 32, the high potential power supply line Vdd, and the low potential power supply line Vss.

層間絶縁膜６３上には、図５および図６に示すように、回路素子群５８の８列ごとに、アドレス線１１を構成するアドレス幹線１１１が形成されている。アドレス幹線１１１とアドレス枝線１１２とは、その交差部において、層間絶縁膜６３を貫通するコンタクト１１３で電気的に接続されている。
これにより、各アドレス線１１は、当該アドレス幹線１１１の両側に４列ずつ配置された画素回路５７にＸ信号（アドレス信号）を供給して、走査線１２で選択される領域として８列の画素５０を指定可能である。 On the interlayer insulating film 63, as shown in FIGS. 5 and 6, an address trunk line 111 constituting the address line 11 is formed for every eight columns of the circuit element group 58. The address trunk line 111 and the address branch line 112 are electrically connected by a contact 113 penetrating the interlayer insulating film 63 at the intersection.
As a result, each address line 11 supplies X signals (address signals) to the pixel circuits 57 arranged in four columns on both sides of the address trunk line 111, and eight columns of pixels are selected as regions selected by the scanning lines 12. 50 can be specified.

ソース電極５９２、ドレイン電極５９３、第１データ線２１、第２データ線２２、アドレス幹線１１１および層間絶縁膜６３上には、絶縁膜としての平坦化膜６４が形成される。
平坦化膜６４には、ドレイン電極５９３と後述の画素電極５６１とを電気的に接続するためのコンタクトホール６４１が形成されている。 A planarizing film 64 as an insulating film is formed on the source electrode 592, the drain electrode 593, the first data line 21, the second data line 22, the address trunk line 111, and the interlayer insulating film 63.
A contact hole 641 for electrically connecting the drain electrode 593 and a pixel electrode 561 described later is formed in the planarization film 64.

平坦化膜６４上には、コンタクトホール６４１が形成された領域を除いて、画素回路５６１が形成される領域の全面に亘って、入射光を反射する反射膜６５が形成される。
この反射膜６５およびコンタクトホール６４１から露出するドレイン電極５９３上には、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明電極からなる上述の画素電極５６１が形成されている。この画素電極５６１は、コンタクトホール６４１の内部も被覆しており、これにより、画素電極５６１とドレイン電極５９３とが電気的に接続される。
画素電極５６１上には、ポリイミド膜などの有機膜からなる配向膜（図示省略）が形成されている。 On the planarizing film 64, a reflective film 65 that reflects incident light is formed over the entire area where the pixel circuit 561 is formed, except for the area where the contact hole 641 is formed.
On the drain electrode 593 exposed from the reflective film 65 and the contact hole 641, the pixel electrode 561 made of a transparent electrode such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide) is formed. This pixel electrode 561 also covers the inside of the contact hole 641, whereby the pixel electrode 561 and the drain electrode 593 are electrically connected.
An alignment film (not shown) made of an organic film such as a polyimide film is formed on the pixel electrode 561.

上述のように、回路素子群５８が形成される層には、アドレス線１１のアドレス幹線１１１が回路素子群５８の８列ごとに形成されるため、回路素子群５８の幅をａ１とし、アドレス幹線１１１の幅をｃとすると、回路素子群５８の８列ごとの幅は、８（ａ１）＋ｃとなる。
これに対し、画素電極５６１が形成される層には、アドレス幹線１１１のような配線は存在しない。そのため、画素電極５６１の幅をｂ１とすると、以下の式が成立する。 As described above, since the address trunk line 111 of the address line 11 is formed in every eight columns of the circuit element group 58 in the layer where the circuit element group 58 is formed, the width of the circuit element group 58 is a1, and the address When the width of the trunk line 111 is c, the width of every eight columns of the circuit element group 58 is 8 (a1) + c.
On the other hand, there is no wiring like the address trunk line 111 in the layer where the pixel electrode 561 is formed. Therefore, when the width of the pixel electrode 561 is b1, the following formula is established.

８（ａ１）＋ｃ＝８（ｂ１） 8 (a1) + c = 8 (b1)

つまり、８列の画素回路５７を単位として、この単位内における画素回路５７の回路素子群５８の幅とアドレス幹線１１１の幅の和は、当該画素回路５７に対応する画素電極５６１の幅の和と等しい。
これにより、図４に示すように、回路素子群５８に対する画素電極５６１の相対位置は、８列の画素回路５７を単位として、隣接する画素回路５７同士で異なっている。
なお、回路素子群５８の長さをａ２、画素電極５６１の長さをｂ２とすると、ａ２とｂ２は等しくなっている。
このように、アドレス線１１や走査線１２が延在する方向で隣接する画素同士では、回路素子群５８に対する画素電極５６１の相対位置は異なっている。 That is, with the pixel circuits 57 in eight columns as a unit, the sum of the width of the circuit element group 58 of the pixel circuit 57 and the width of the address trunk line 111 in this unit is the sum of the widths of the pixel electrodes 561 corresponding to the pixel circuit 57. Is equal to
As a result, as shown in FIG. 4, the relative position of the pixel electrode 561 with respect to the circuit element group 58 differs between adjacent pixel circuits 57 in units of eight columns of pixel circuits 57.
If the length of the circuit element group 58 is a2 and the length of the pixel electrode 561 is b2, a2 and b2 are equal.
As described above, the relative positions of the pixel electrodes 561 with respect to the circuit element group 58 are different between adjacent pixels in the direction in which the address lines 11 and the scanning lines 12 extend.

第１データ線２１や第２データ線２２が延在する方向で隣接する画素同士では、回路素子群５８や画素電極５６１は、画素の境界線（例えば、本実施形態では第１駆動線３１）に対して、対称に配置（ミラー配置）されている。 In the adjacent pixels in the direction in which the first data line 21 and the second data line 22 extend, the circuit element group 58 and the pixel electrode 561 have a pixel boundary line (for example, the first drive line 31 in the present embodiment). Are arranged symmetrically (mirror arrangement).

次に、対向基板７０について説明する。
対向基板７０は、ガラス基板７４を有し、このガラス基板７４のうち画素電極５６１の境界に対向する位置には、ブラックマトリクスを成す遮光膜７１が形成される。
ガラス基板７４および遮光膜７１上には、カラーフィルタの着色層７２が形成される。
カラーフィルタの着色層７２上には、画素電極５６１に対向するＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電膜からなる対向電極５６２が形成される。対向電極５６２上には、配向膜（図示省略）が形成されている。 Next, the counter substrate 70 will be described.
The counter substrate 70 has a glass substrate 74, and a light shielding film 71 that forms a black matrix is formed at a position facing the boundary of the pixel electrode 561 in the glass substrate 74.
A colored layer 72 of a color filter is formed on the glass substrate 74 and the light shielding film 71.
On the coloring layer 72 of the color filter, a counter electrode 562 made of a transparent conductive film such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide) is formed to face the pixel electrode 561. An alignment film (not shown) is formed on the counter electrode 562.

素子基板６０と対向基板７０との間には、液晶層が形成され、この液晶層は、素子基板６０および対向基板７０の周囲に形成された図示しないシール材により封止されている。 A liquid crystal layer is formed between the element substrate 60 and the counter substrate 70, and this liquid crystal layer is sealed with a sealing material (not shown) formed around the element substrate 60 and the counter substrate 70.

素子基板６０および対向基板７０の表面には、図示しない位相差板や偏光板が設けられている。 A phase difference plate and a polarizing plate (not shown) are provided on the surfaces of the element substrate 60 and the counter substrate 70.

次に、電気光学装置１の表示について説明する。
電気光学装置１は、全反射型の表示を行う。すなわち、図５中矢印で示すように、外部から入射した周囲光は、対向基板７０の偏光板（図示省略）で直線偏光となり、ガラス基板７４、カラーフィルタの着色層７２、対向電極５６２を透過して、液晶層に入射する。液晶層に入射した光は、画素電極５６１を透過して、反射膜６５で反射され、再び画素電極５６１を透過して、液晶層を通過する。この液晶層を通過する間に、印加電圧に応じて偏光方向が回転される。液晶層を通過した光は、再び、対向電極５６２、カラーフィルタの着色層７２、およびガラス基板７４を透過して、対向基板７０の偏光板に達する。偏光板に達した光は、液晶による偏光方向の回転量に応じて、偏光板を透過する。 Next, display of the electro-optical device 1 will be described.
The electro-optical device 1 performs total reflection display. That is, as indicated by arrows in FIG. 5, ambient light incident from the outside becomes linearly polarized light by the polarizing plate (not shown) of the counter substrate 70, and is transmitted through the glass substrate 74, the colored layer 72 of the color filter, and the counter electrode 562. Then, it enters the liquid crystal layer. The light incident on the liquid crystal layer passes through the pixel electrode 561, is reflected by the reflective film 65, passes through the pixel electrode 561 again, and passes through the liquid crystal layer. While passing through the liquid crystal layer, the polarization direction is rotated according to the applied voltage. The light that has passed through the liquid crystal layer again passes through the counter electrode 562, the colored layer 72 of the color filter, and the glass substrate 74, and reaches the polarizing plate of the counter substrate 70. The light that has reached the polarizing plate is transmitted through the polarizing plate according to the amount of rotation in the polarization direction by the liquid crystal.

このような全反射型の電気光学装置１は、メモリセル５１、スイッチング回路５２、５３、トランスファゲート５４、５５などの回路上に画素電極５６１を形成できるので、画素電極５６１の有効面積を、メモリセル５１やその配線などの面積に影響されることなく、十分に広く確保でき、しかもバックライトなどの光源も不要であるため、高輝度の表示を、低い消費電力で実現できる。 Since the total reflection type electro-optical device 1 can form the pixel electrode 561 on a circuit such as the memory cell 51, the switching circuits 52 and 53, and the transfer gates 54 and 55, the effective area of the pixel electrode 561 can be reduced to the memory. A sufficiently wide area can be secured without being affected by the area of the cell 51 and its wiring, and a light source such as a backlight is not required, so that high-luminance display can be realized with low power consumption.

本実施形態によれば、以下のような効果がある。
（１）隣接する画素回路５７において、画素電極５６１の回路素子群５８に対する相対位置を異ならせた。よって、素子基板６０において、アドレス線１１、走査線１２、第１駆動線３１、第２駆動線３２、高電位電源線Ｖｄｄ、低電位電源線Ｖｓｓ、第１データ線２１、および第２データ線２２などの配線や、ゲート絶縁膜６２、層間絶縁膜６３、および平坦化膜６４などの絶縁層によって形成される表面の凹凸パターンは、８列の画素回路５７を単位として、この８列の画素回路５７からなる単位で繰り返されることとなる。そのため、従来に比べて、凹凸パターンの出現周期を大きくできるので、素子基板６０の凹凸による模様と対向基板７０による模様とが光学的に干渉するのを防止でき、モアレ縞の発生を抑制して、表示品質の低下を防止できる。 According to this embodiment, there are the following effects.
(1) In the adjacent pixel circuit 57, the relative position of the pixel electrode 561 with respect to the circuit element group 58 is varied. Therefore, in the element substrate 60, the address line 11, the scanning line 12, the first drive line 31, the second drive line 32, the high potential power line Vdd, the low potential power line Vss, the first data line 21, and the second data line. The concave / convex pattern on the surface formed by the wirings 22 and the like and the insulating layers such as the gate insulating film 62, the interlayer insulating film 63, and the planarizing film 64 has the eight columns of pixel circuits 57 as a unit. This is repeated in units of the circuit 57. Therefore, since the period of appearance of the uneven pattern can be increased as compared with the conventional case, it is possible to prevent the pattern due to the unevenness of the element substrate 60 and the pattern due to the counter substrate 70 from interfering optically, and to suppress the generation of moire fringes , Display quality can be prevented from deteriorating.

（２）アドレス線１１をアドレス幹線１１１およびアドレス枝線１１２で構成し、回路素子群５８が形成される層において、このアドレス幹線１１１を８列の回路素子群５８ごとに配置した。これにより、回路素子群５８の配置間隔を変更することなく、画素電極５６１の配置間隔をアドレス幹線１１１の幅の分だけ大きくできる。そのため、回路素子群５８に対する画素電極５６１の相対位置を、隣接する画素回路５７同士で容易に異ならせることができる。 (2) The address line 11 is composed of the address trunk line 111 and the address branch line 112, and the address trunk line 111 is arranged for each of the eight circuit element groups 58 in the layer where the circuit element group 58 is formed. Thereby, the arrangement interval of the pixel electrodes 561 can be increased by the width of the address trunk line 111 without changing the arrangement interval of the circuit element group 58. Therefore, the relative position of the pixel electrode 561 with respect to the circuit element group 58 can be easily made different between adjacent pixel circuits 57.

＜変形例＞
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前記実施形態では、電気光学装置１を全反射型の表示を行う構成としたが、これに限らず、透過型の表示を行う構成としてもよいし、透過および反射兼用の半透過反射型の表示を行う構成としてもよい。
また、前記実施形態では、アドレス幹線１１１を回路素子群５８と同層に設けることで、このアドレス幹線１１１の幅の分、回路素子群５８の配置間隔を大きくしたが、これに限らない。すなわち、アドレス幹線１１１を設けずに、単に、回路素子群の配置間隔を大きくしてもよい。 <Modification>
It should be noted that the present invention is not limited to the above-described embodiment, and modifications, improvements, etc. within a scope that can achieve the object of the present invention are included in the present invention.
For example, in the above-described embodiment, the electro-optical device 1 is configured to perform total reflection display, but is not limited thereto, and may be configured to perform transmission display, or may be a transflective type for both transmission and reflection. It is good also as a structure which displays.
In the above embodiment, the address trunk line 111 is provided in the same layer as the circuit element group 58 to increase the arrangement interval of the circuit element group 58 by the width of the address trunk line 111. However, the present invention is not limited to this. That is, the arrangement interval of the circuit element groups may be simply increased without providing the address trunk line 111.

また、液晶としては、ＴＮ（Twisted Nematic）液晶やＳＴＮ（Super Twisted Nematic）液晶などが挙げられる。
また、前記各実施形態では、本発明を電気光学物質として液晶を用いたが、これに限らず、液晶以外の電気光学物質を用いた電気光学装置にも適用できる。例えば、着色された液体とこの液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域毎に異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、ヘリウムやネオン等の高圧ガスを電気光学物資として用いたプラズマディスプレイパネル、あるいは、有機ＥＬパネルなど各種の電気光学装置に対しても、上記実施形態と同様に本発明が適用され得る。
また、前記実施形態では、画素トランジスタ５９として、ポリシリコンＴＦＴを用いたが、これに限らず、アモルファスシリコンＴＦＴを用いてもよい。 Examples of the liquid crystal include TN (Twisted Nematic) liquid crystal and STN (Super Twisted Nematic) liquid crystal.
In each of the above embodiments, the present invention uses the liquid crystal as the electro-optical material. For example, an electrophoretic display panel using a microcapsule containing a colored liquid and white particles dispersed in the liquid as an electro-optical material, and a twist ball that is separately applied to different colors for areas of different polarity Various types such as a twist ball display panel used as an electro-optical material, a toner display panel using black toner as an electro-optical material, a plasma display panel using high-pressure gas such as helium or neon as an electro-optical material, or an organic EL panel The present invention can also be applied to an electro-optical device as in the above embodiment.
In the above embodiment, a polysilicon TFT is used as the pixel transistor 59. However, the present invention is not limited to this, and an amorphous silicon TFT may be used.

＜応用例＞
次に、上述した実施形態に係る電気光学装置１を適用した電子機器について説明する。
図７は、電気光学装置１を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに電気光学装置１を備える。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。 <Application example>
Next, an electronic apparatus to which the electro-optical device 1 according to the above-described embodiment is applied will be described.
FIG. 7 is a perspective view showing a configuration of a mobile phone to which the electro-optical device 1 is applied. The cellular phone 3000 includes a plurality of operation buttons 3001, scroll buttons 3002, and the electro-optical device 1. By operating the scroll button 3002, the screen displayed on the electro-optical device 1 is scrolled.

なお、電気光学装置１が適用される電子機器としては、図７に示すものの他、パーソナルコンピュータ、情報携帯端末、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置が適用可能である。 As an electronic apparatus to which the electro-optical device 1 is applied, in addition to those shown in FIG. 7, a personal computer, an information portable terminal, a digital still camera, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation system. Examples of the apparatus include a device, a pager, an electronic notebook, a calculator, a word processor, a workstation, a video phone, a POS terminal, and a touch panel. The electro-optical device described above can be applied as a display unit of these various electronic devices.

本発明の一実施形態に係る電気光学装置の構成を示すブロック図である。1 is a block diagram illustrating a configuration of an electro-optical device according to an embodiment of the invention. FIG. 前記電気光学装置の画素のトランジスタレベルの回路図である。FIG. 3 is a circuit diagram of a transistor level of a pixel of the electro-optical device. 前記電気光学装置を構成する液晶パネルの拡大平面図である。FIG. 3 is an enlarged plan view of a liquid crystal panel constituting the electro-optical device. 前記電気光学装置の液晶パネルの平面図である。2 is a plan view of a liquid crystal panel of the electro-optical device. FIG. 前記電気光学装置の液晶パネルの部分断面図である。FIG. 3 is a partial cross-sectional view of a liquid crystal panel of the electro-optical device. 前記電気光学装置の液晶パネルにおける画素電極と各配線との関係を示す斜視図である。FIG. 4 is a perspective view illustrating a relationship between a pixel electrode and each wiring in a liquid crystal panel of the electro-optical device. 上述した電気光学装置を適用した携帯電話機を示す斜視図である。It is a perspective view which shows the mobile telephone to which the electro-optical device mentioned above is applied.

Explanation of symbols

１…電気光学装置、１１…アドレス線、１２…走査線、２１…第１データ線（データ線）、２２…第２データ線（データ線）、５７…画素回路、５８…回路素子群、５９…画素トランジスタ（スイッチング素子）、６０…素子基板（第１の基板）、６４…平坦化膜（絶縁膜）、７０…対向基板（第２の基板）、１１１…アドレス幹線（共通の配線）、１１２…アドレス枝線、５６１…画素電極、３０００…携帯電話機（電子機器）。 DESCRIPTION OF SYMBOLS 1 ... Electro-optical apparatus, 11 ... Address line, 12 ... Scan line, 21 ... 1st data line (data line), 22 ... 2nd data line (data line), 57 ... Pixel circuit, 58 ... Circuit element group, 59 ... pixel transistor (switching element), 60 ... element substrate (first substrate), 64 ... planarization film (insulating film), 70 ... counter substrate (second substrate), 111 ... address trunk line (common wiring), 112: Address branch lines, 561: Pixel electrodes, 3000: Mobile phones (electronic devices).

Claims

A plurality of scanning lines, a plurality of data lines intersecting with the plurality of scanning lines, a plurality of switching elements provided corresponding to the intersection of the plurality of scanning lines and the plurality of data lines, and the switching elements An electro-optical device comprising a substrate having a plurality of correspondingly provided pixel electrodes,
2. The electro-optical device according to claim 1, wherein a relative position of the pixel electrode with respect to the switching element is different between adjacent pixels.

The electro-optical device according to claim 1.
The electro-optical device, wherein the switching element is provided at a fixed position with respect to an intersection of the scanning line and the data line.

The electro-optical device according to claim 1,
The relative position between the switching element and the pixel electrode is different between adjacent pixels in the unit with a plurality of pixels as a unit.

The electro-optical device according to claim 1,
The pixel electrode is formed on the layer where the switching element, the scanning line, and the data line are formed via an insulating layer,
The first substrate includes an address line for designating a region selected by the scanning line,
The address line includes an address trunk line extending along the data line, and an address branch line extending from the address trunk line along the scanning line.
The electro-optical device, wherein the address trunk line is arranged for each predetermined number of the switching elements.

A plurality of scanning lines, a plurality of data lines intersecting with the plurality of scanning lines, a plurality of pixel circuits provided corresponding to the intersection of the plurality of scanning lines and the plurality of data lines, and the pixel circuit An electro-optical device comprising a substrate having a plurality of correspondingly provided pixel electrodes,
2. The electro-optical device according to claim 1, wherein a relative position of the pixel electrode with respect to the pixel circuit is different between adjacent pixel circuits.

The electro-optical device according to claim 5.
The relative position between the pixel circuit and the pixel electrode is different between adjacent pixel circuits in the unit with a plurality of pixels as a unit.

The electro-optical device according to claim 6.
A common wiring electrically connected to the pixel circuit in the unit;
An electro-optical device, wherein a sum of a width of the pixel circuit and a width of the common wiring in the unit is equal to a sum of widths of the pixel electrodes corresponding to the pixel circuit.

An electronic apparatus comprising the electro-optical device according to claim 1.