JP2008197420A - Liquid crystal display device and electronic apparatus - Google Patents

Liquid crystal display device and electronic apparatus Download PDF

Info

Publication number
JP2008197420A
JP2008197420A JP2007033084A JP2007033084A JP2008197420A JP 2008197420 A JP2008197420 A JP 2008197420A JP 2007033084 A JP2007033084 A JP 2007033084A JP 2007033084 A JP2007033084 A JP 2007033084A JP 2008197420 A JP2008197420 A JP 2008197420A
Authority
JP
Japan
Prior art keywords
common electrode
liquid crystal
scanning
line
scanning line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007033084A
Other languages
Japanese (ja)
Inventor
Minoru Nakayama
中山  実
Yutaka Ozawa
裕 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2007033084A priority Critical patent/JP2008197420A/en
Publication of JP2008197420A publication Critical patent/JP2008197420A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device capable of miniaturizing a chip size of a driver IC which controls the potential of a common electrode and the whole display device when switching, between binary potentials for every one frame, the potential of the common electrode arranged along a scanning line for every scanning line and performing an image display such that odd rows and even rows have reversed polarity to each other. <P>SOLUTION: With respect to the common electrodes 19S arranged along the scanning line 3a for every scanning line 3a, a plurality of common electrodes which adjoin each other among the common electrodes 19S having the same polarity are connected to the same common electrode main line 19M and control signals to the plurality of common electrodes 19S are supplied through one common electrode main line 19M. A number equivalent to the number of the common electrode main line 19M which is less than the number of the common electrodes 19S suffices for the number of output terminals of the driver IC required for controlling the common electrodes 19S, therefore, the chip size can be reduced as much as the reduced number and, as the result, the whole display device can be miniaturized. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、同一基板上に形成される画素電極と共通電極との間の電圧に応じて液晶の配
向状態を変化させて画像表示を行うようにした液晶表示装置及びこれを用いた電子機器に
関する。
The present invention relates to a liquid crystal display device configured to display an image by changing an alignment state of liquid crystal according to a voltage between a pixel electrode and a common electrode formed on the same substrate, and an electronic apparatus using the same. .

従来、コンピュータや携帯電話等のディスプレイには、液晶表示装置が用いられている
。この液晶表示装置は、マトリクス状に配置された画素電極を順次選択駆動することで表
示が行われる。すなわち、選択された画素電極と、これに対向する対向電極との間に電圧
を印加することで、両者の間に介在する液晶を変移させ、透過特性を変化させることで表
示パターンを形成している。
Conventionally, a liquid crystal display device is used for a display of a computer, a cellular phone, or the like. In this liquid crystal display device, display is performed by sequentially selecting and driving pixel electrodes arranged in a matrix. That is, by applying a voltage between the selected pixel electrode and the counter electrode opposite to the selected pixel electrode, the liquid crystal intervening between them is changed, and the display pattern is formed by changing the transmission characteristics. Yes.

これら画素電極を駆動する方法として、スイッチ素子で印加電圧を制御するアクティブ
マトリクス方式が知られており、その中でも、薄膜トランジスタでスイッチ素子を形成し
たものを、TFTと呼んでいる。
一般に、液晶は交流化させる必要があるため、共通電極の極性を1ライン周期で反転さ
せることで、1ライン周期で反転する液晶の交流化を実現している。
しかしながら、このように、1ライン周期で共通電極の極性反転を行う方法にあっては
、極性反転を行う毎に、共通電極が形成された基板内の寄生容量に電荷の充放電を繰り返
すため、消費電流が大きいという問題がある。
As a method for driving these pixel electrodes, an active matrix system in which an applied voltage is controlled by a switch element is known. Among them, a TFT in which a switch element is formed is called a TFT.
In general, since it is necessary to make the liquid crystal AC, the polarity of the common electrode is inverted in one line cycle, thereby realizing AC alternating in the liquid crystal that is inverted in one line cycle.
However, in this way, in the method of reversing the polarity of the common electrode in one line cycle, each time the polarity is reversed, the charge and discharge of charges are repeated on the parasitic capacitance in the substrate on which the common electrode is formed. There is a problem that current consumption is large.

これに対し、画素電極と共通電極とを同一の基板上に形成し、画素電極と共通電極との
間に略水平方向の電界を発生させることで液晶の配向状態を変化させるようにした、いわ
ゆる横電界方式の液晶表示装置において、走査線毎にこれに沿って共通電極を配設し、且
つ偶数ラインと奇数ラインとで共通電極を分け、偶数ラインと奇数ラインとで極性が逆と
なるように共通電極の極性を1フレーム毎に反転させることで、1ライン周期での液晶の
極性反転を実現する駆動方式も提案されている(例えば、特許文献1参照)。この駆動方
式の場合、共通電極の極性を1フレーム毎に反転させればよく、寄生容量への電荷の充放
電回数が削減されるため、消費電流の削減を図ることができる。
特開平8−298638号公報
On the other hand, the pixel electrode and the common electrode are formed on the same substrate, and a so-called horizontal electric field is generated between the pixel electrode and the common electrode to change the alignment state of the liquid crystal. In a horizontal electric field type liquid crystal display device, a common electrode is provided along each scanning line, the common electrode is divided into even lines and odd lines, and the polarity is reversed between even lines and odd lines. In addition, a driving method has been proposed in which the polarity of the liquid crystal is inverted in one line cycle by inverting the polarity of the common electrode every frame (see, for example, Patent Document 1). In the case of this driving method, it is only necessary to invert the polarity of the common electrode for each frame, and the number of charge charges / discharges to / from the parasitic capacitance is reduced, so that current consumption can be reduced.
JP-A-8-298638

しかしながら、上述のように、偶数ラインと奇数ラインとで共通電極を分け、その極性
を1フレーム毎に反転するようにした場合、共通電極の極性が反転した時点から走査線に
走査信号が供給されるまでの所要時間が、表示ライン毎に異なるため、共通電極が形成さ
れる基板内のリーク電流等により共通電極の電圧が変化し、実効値が変化するため、画素
電極及び共通電極間の電圧が変化し、画素電極に同一の電圧を印加した場合であっても表
示ライン間で輝度差が発生する可能性がある。
このため、共通電極を1ライン毎に分割しその極性を1ライン毎に変化させ、共通電極
の極性が変化してからこの共通電極に対応する走査線が駆動されるまでの所要時間を、走
査線間で同等とすることで、表示ライン間での輝度差の発生を防止する方法も提案されて
いる。
However, as described above, when the common electrode is divided into even-numbered lines and odd-numbered lines and the polarity is inverted every frame, the scanning signal is supplied to the scanning line from the time when the polarity of the common electrode is inverted. Since the time required for each of the display lines differs depending on the display line, the voltage of the common electrode changes due to leakage current in the substrate on which the common electrode is formed, and the effective value changes. Even when the same voltage is applied to the pixel electrode, there is a possibility that a luminance difference occurs between the display lines.
Therefore, the common electrode is divided for each line and the polarity is changed for each line, and the time required from when the polarity of the common electrode changes until the scanning line corresponding to the common electrode is driven is scanned. There has also been proposed a method for preventing the occurrence of a luminance difference between display lines by making them equal between lines.

しかしながら、上述のように、ライン毎に個別に共通電極の極性を反転する制御を、ア
モルファスTFTを用いた液晶表示装置において実現する場合、ライン毎に設けられる共
通電極のそれぞれを制御するための信号線が必要となる。つまり、例えば320ライン表
示の液晶パネルの場合、これを駆動するためのドライバICは、この共通電極を制御する
ための制御出力に相当する320本分多くの制御出力を必要とすることになり、その結果
、チップサイズの増加及びコストアップにつながるという問題がある。
そこで、この発明は、上記従来の未解決の課題に着目してなされたものであり、チップ
サイズの小型化及びコストアップの低減を図ることの可能な液晶表示装置及び電子機器を
提供することを目的としている。
However, as described above, when the control for inverting the polarity of the common electrode individually for each line is realized in the liquid crystal display device using the amorphous TFT, the signal for controlling each of the common electrodes provided for each line. A line is required. That is, for example, in the case of a 320-line display liquid crystal panel, a driver IC for driving the liquid crystal panel requires 320 control outputs corresponding to the control output for controlling the common electrode. As a result, there is a problem that the chip size increases and the cost increases.
Accordingly, the present invention has been made paying attention to the above-mentioned conventional unsolved problems, and provides a liquid crystal display device and an electronic apparatus capable of reducing the chip size and reducing the cost. It is aimed.

上記した課題を解決するために、本発明の液晶表示装置は、複数の走査線と複数のデー
タ線とのそれぞれの交差に対応して設けられた画素電極と、当該画素電極と同一の基板上
に形成され且つ前記走査線毎に沿って配置される共通電極と、を有し、前記画素電極及び
前記共通電極間の電圧に応じて画像を表示する液晶表示装置において、前記共通電極に対
して、2値の所定電圧を周期的に切り替えて印加する共通電極駆動回路を備え、前記複数
の共通電極は、印加される電圧が同じものを組とし、当該組に属する複数の共通電極の一
端どうしが共通の共通電極本線に接続され、当該共通電極本線の他端が前記共通電極駆動
回路の出力端に接続されることを特徴としている。
In order to solve the above-described problems, a liquid crystal display device according to the present invention includes a pixel electrode provided corresponding to each intersection of a plurality of scanning lines and a plurality of data lines, and the same substrate as the pixel electrode. A liquid crystal display device that displays an image in accordance with a voltage between the pixel electrode and the common electrode. A common electrode drive circuit for periodically switching and applying a binary predetermined voltage, wherein the plurality of common electrodes is a set of the same applied voltages, and one end of the plurality of common electrodes belonging to the set Are connected to a common common electrode main line, and the other end of the common electrode main line is connected to the output terminal of the common electrode driving circuit.

これにより、複数の共通電極の一端を1本の共通電極本線にまとめた分、共通電極を制
御するための信号線数が少なくなり、その分、これら信号線用の配線が少なくなることか
ら、これら信号を供給するための制御出力端子の数を削減することができる。よって、共
通電極を制御する共通電極駆動回路が内蔵されるICの小型化を図ることができると共に
、引き回す配線数を削減することができるから、その分配線の占有面積を縮小することが
でき、液晶表示装置の小型化を図ることができる。
As a result, the number of signal lines for controlling the common electrode is reduced as much as one end of the plurality of common electrodes is combined into one common electrode main line, and accordingly, the wiring for these signal lines is reduced. The number of control output terminals for supplying these signals can be reduced. Therefore, it is possible to reduce the size of the IC in which the common electrode driving circuit for controlling the common electrode is built in and to reduce the number of wirings to be routed. The liquid crystal display device can be downsized.

また、上記した液晶表示装置において、同電圧が印加される前記共通電極のうち、隣り
合う複数の共通電極が前記共通電極本線に接続されることを特徴としている。
ここで、比較的離れた共通電極どうしをまとめて複数制御すると、これら共通電極に対
応する走査線を駆動するタイミング間隔が長いときほど、リーク電流等の影響を受け、共
通電極の実効値の変動量が大きくなる可能性がある。しかしながら、比較的近傍の複数の
共通電極をまとめて制御しているため、複数の共通電極をまとめて制御することに起因す
る表示画像への影響を低減することができる。
In the liquid crystal display device described above, among the common electrodes to which the same voltage is applied, a plurality of adjacent common electrodes are connected to the common electrode main line.
Here, if a plurality of relatively distant common electrodes are collectively controlled, the longer the timing interval for driving the scanning lines corresponding to these common electrodes, the more affected by the leakage current and the like, the fluctuation of the effective value of the common electrode The amount can be large. However, since the plurality of relatively common electrodes are controlled together, the influence on the display image due to the control of the plurality of common electrodes can be reduced.

また、上記した液晶表示装置において、前記複数の走査線に対して選択的に駆動する走
査信号を印加する走査線駆動回路と、前記走査信号に応じた順で前記データ線にデータ信
号を供給するデータ線駆動回路と、を備え、前記走査線駆動回路は、前記組に属する前記
共通電極に対応する複数の走査線に対し、フレーム毎に異なる順番で前記走査信号を供給
し、前記共通電極駆動回路は、前記組に対応する複数の走査線のうち最初に駆動される走
査線への走査信号について、非選択状態から選択状態に切り替えられるより前に、前記共
通電極に印加する電圧を切り替えることを特徴としている。
In the above liquid crystal display device, a scanning line driving circuit for applying a scanning signal for selectively driving the plurality of scanning lines, and a data signal are supplied to the data lines in the order corresponding to the scanning signal. A data line driving circuit, wherein the scanning line driving circuit supplies the scanning signals in a different order for each frame to a plurality of scanning lines corresponding to the common electrode belonging to the set, and drives the common electrode The circuit switches a voltage to be applied to the common electrode before switching from a non-selected state to a selected state for a scanning signal to a scanning line driven first among a plurality of scanning lines corresponding to the set. It is characterized by.

ここで、複数の共通電極をまとめて制御した場合、共通電極の電圧が切り替えられた時
点から、これら共通電極に対応する走査線が駆動されるまでの所要時間が、走査線毎に異
なり、画素電荷量が異なるため、例えば明るさ等といった画素の表示状況に差が生じる可
能性がある。しかしながら、一の組に対応する複数の走査線に対して走査信号を供給する
順番を、フレーム毎に異なる順番とし、且つ、前記一の組に対応する複数の走査線のうち
最初に駆動される走査線への走査信号が非選択状態から選択状態に切り換わるよりも前に
、前記一の組に対応する共通電極の電圧を切り替えるようにしたから、複数の共通電極を
同時に制御することに起因する、明るさ等といった画素の表示状況の差を、視覚的に平均
化することができる。
Here, when a plurality of common electrodes are controlled together, the time required from the time when the voltage of the common electrode is switched to the time when the scanning lines corresponding to these common electrodes are driven differs for each scanning line. Since the charge amount is different, there is a possibility that a difference occurs in the display state of the pixel such as brightness. However, the order in which the scanning signals are supplied to the plurality of scanning lines corresponding to one set is different for each frame, and is driven first among the plurality of scanning lines corresponding to the one set. Since the voltage of the common electrode corresponding to the one set is switched before the scanning signal to the scanning line is switched from the non-selected state to the selected state, the plurality of common electrodes are controlled simultaneously. It is possible to visually average differences in pixel display status such as brightness.

また、上記した液晶表示装置において、前記共通電極に印加される電圧は、1フレーム
毎に切り替えられ、前記走査線駆動回路は、前記1フレーム期間において、前記組に対応
する複数の走査線の駆動順を異ならせることを特徴としている。
これによって、平均化を図るフレーム間で、共通電極の電圧が異なることに起因して画
素の表示状況に差が生じることを回避し、より的確に表示状況の平均化を行うことができ
る。
また、上記した液晶表示装置において、前記画素電極は、対応する前記データ線にスイ
ッチ素子を介して接続され、前記走査信号により前記スイッチ素子が導通状態となったと
き、前記データ線に供給されるデータ信号が前記画素電極に印加され、前記スイッチ素子
は、アモルファスシリコンで構成されることを特徴としている。
In the liquid crystal display device described above, the voltage applied to the common electrode is switched for each frame, and the scanning line driving circuit drives a plurality of scanning lines corresponding to the set in the one frame period. It is characterized by having a different order.
Thereby, it is possible to avoid the difference in the display state of the pixels due to the difference in the voltage of the common electrode between the frames to be averaged, and the display state can be averaged more accurately.
In the liquid crystal display device described above, the pixel electrode is connected to the corresponding data line via a switch element, and is supplied to the data line when the switch element is turned on by the scanning signal. A data signal is applied to the pixel electrode, and the switch element is made of amorphous silicon.

ここで、アモルファスシリコンで構成されるスイッチ素子の場合、このスイッチ素子と
共にこれを駆動する駆動回路を同一の基板上に形成することは困難であるため共通電極を
引き回す必要があるが、複数の共通電極をまとめて1本の共通電極本線に接続することで
、基板上で共通電極が占める割合を低減することができる。よってその分、液晶表示装置
の小型化を図ることができると共に、共通電極に電圧を供給するための信号数を削減する
ことができるから、共通電極を制御する駆動回路が内蔵されたドライバICの出力端子数
を削減することができ、すなわちドライバICの小型化を図ることができる。
また、本発明に係る電子機器は、上記した液晶表示装置を備えることを特徴としている

これによって、液晶表示装置を備えた電子機器において、チップサイズの小型化及びコ
ストアップの低減を図ることの可能な電子機器を実現することができる。
Here, in the case of a switch element made of amorphous silicon, it is difficult to form a drive circuit for driving the switch element together with the switch element on the same substrate, so it is necessary to route a common electrode. By connecting the electrodes together to one common electrode main line, the ratio of the common electrodes on the substrate can be reduced. Accordingly, the size of the liquid crystal display device can be reduced accordingly, and the number of signals for supplying voltage to the common electrode can be reduced. Therefore, the driver IC having a built-in drive circuit for controlling the common electrode can be used. The number of output terminals can be reduced, that is, the driver IC can be miniaturized.
An electronic apparatus according to the present invention includes the above-described liquid crystal display device.
As a result, in an electronic apparatus provided with a liquid crystal display device, an electronic apparatus capable of reducing the chip size and reducing the cost can be realized.

以下、本発明の実施の形態を説明する。
本実施の形態における液晶表示装置は、液晶に対して基板面方向の電界(横電界)を作
用させ、配向を制御することにより画像表示を行う横電界方式のうち、IPS(In-Plane
Switching)方式と呼ばれる方式を採用した液晶表示装置である。
なお、本実施形態で参照する図面においては、各層や各部材を図面上で認識可能な程度
の大きさとするため、各層や各部材毎に縮尺を異ならせて表示している。
Embodiments of the present invention will be described below.
The liquid crystal display device according to the present embodiment is an IPS (In-Plane) among the horizontal electric field methods in which an electric field (lateral electric field) in the substrate surface direction is applied to liquid crystal to perform image display by controlling orientation.
This is a liquid crystal display device adopting a method called a switching method.
In the drawings referred to in the present embodiment, each layer and each member are displayed with different scales so that each layer and each member have a size that can be recognized on the drawing.

本実施形態の液晶表示装置は、基板上にカラーフィルタを具備したカラー液晶装置であ
り、R(赤)、G(緑)、B(青)の各色光を出力する3個のドットで1個の画素を構成
するものとなっている。したがって表示を構成する最小単位となる表示領域を「ドット領
域」と称する。また、一組(R,G,B)のドットから構成される表示領域を「画素領域
」と称する。
The liquid crystal display device of the present embodiment is a color liquid crystal device having a color filter on a substrate, one for three dots that output light of each color of R (red), G (green), and B (blue). This constitutes the pixel. Therefore, the display area which is the minimum unit constituting the display is referred to as “dot area”. A display area composed of a set of (R, G, B) dots is referred to as a “pixel area”.

図1は、本実施形態の液晶表示装置を構成するマトリクス状に形成された複数のドット
領域の回路構成図である。図2は液晶表示装置100の任意の1ドット領域の等価回路、
図3(a)は液晶表示装置100の任意の1ドット領域における平面構成図であり、図3
(b)は、液晶表示装置100を構成する各光学素子の光学軸の配置関係を示す説明図で
ある。図4は図3(a)のA−A'線に沿う部分断面構成図である。
FIG. 1 is a circuit configuration diagram of a plurality of dot regions formed in a matrix that constitutes the liquid crystal display device of the present embodiment. FIG. 2 shows an equivalent circuit of an arbitrary one-dot region of the liquid crystal display device 100.
FIG. 3A is a plan configuration diagram in an arbitrary one-dot region of the liquid crystal display device 100. FIG.
FIG. 6B is an explanatory diagram showing an arrangement relationship of optical axes of optical elements that constitute the liquid crystal display device 100. FIG. 4 is a partial cross-sectional configuration diagram taken along the line AA ′ of FIG.

図1に示すように、液晶表示装置100の画像表示部100aを構成するマトリクス状
に形成された複数のドット領域には、それぞれ画素電極9と画素電極9をスイッチング制
御するためのTFT30とが形成されており、データ線駆動回路101から延びるデータ
線6aがTFT30のソースに電気的に接続されている。データ線駆動回路101は、画
像信号S1、S2、…、Snを、データ線6aを介して各画素に供給する。
As shown in FIG. 1, a pixel electrode 9 and a TFT 30 for switching control of the pixel electrode 9 are formed in a plurality of dot regions formed in a matrix that constitutes the image display unit 100 a of the liquid crystal display device 100. The data line 6 a extending from the data line driving circuit 101 is electrically connected to the source of the TFT 30. The data line driving circuit 101 supplies image signals S1, S2,..., Sn to each pixel via the data line 6a.

また、TFT30のゲートには、走査線駆動回路102から延びる走査線3aが電気的
に接続されており、走査線駆動回路102から所定のタイミングで走査線3aにパルス的
に供給される走査信号G1、G2、…、Gmが、所定の順でTFT30のゲートに印加さ
れるようになっている。画素電極9は、TFT30のドレインに電気的に接続されている
。スイッチング素子であるTFT30が走査信号G1、G2、…、Gmの入力により一定
期間だけオン状態とされることで、データ線6aから供給される画像信号S1、S2、…
、Snが所定のタイミングで画素電極9に書き込まれるようになっている。
Further, the scanning line 3a extending from the scanning line driving circuit 102 is electrically connected to the gate of the TFT 30, and the scanning signal G1 is supplied from the scanning line driving circuit 102 to the scanning line 3a in a pulse manner at a predetermined timing. , G2,..., Gm are applied to the gate of the TFT 30 in a predetermined order. The pixel electrode 9 is electrically connected to the drain of the TFT 30. The switching element TFT 30 is turned on for a certain period by the input of scanning signals G1, G2,..., Gm, so that the image signals S1, S2,.
, Sn are written to the pixel electrode 9 at a predetermined timing.

画素電極9を介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは
、図2に示すように、画素電極9と液晶を介して対向する共通電極19との間で一定期間
保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極9と共
通電極19との間に形成される液晶容量CLCと並列に蓄積容量70が付与されている。蓄
積容量70はTFT30のドレインと、共通電極19の電位に設定される容量線3bとの
間に設けられている。
Image signals S1, S2,..., Sn written to the liquid crystal via the pixel electrode 9 are constant between the pixel electrode 9 and the common electrode 19 facing the liquid crystal as shown in FIG. Hold for a period. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is provided in parallel with the liquid crystal capacitor CLC formed between the pixel electrode 9 and the common electrode 19. The storage capacitor 70 is provided between the drain of the TFT 30 and the capacitor line 3 b set at the potential of the common electrode 19.

次に、図3及び図4を参照して液晶表示装置100の詳細な構成について説明する。
まず、液晶表示装置100は、図4に示すようにTFTアレイ基板10と対向基板20
との間に液晶層50を挟持した構成を備えており、液晶層50は、TFTアレイ基板10
と対向基板20とが対向する領域の縁端に沿って設けられた図示略のシール材によって基
板10,20間に封止されている。対向基板20の背面側(図示下面側)には、導光板9
1と反射板92とを具備したバックライト(照明装置)90が設けられている。
Next, a detailed configuration of the liquid crystal display device 100 will be described with reference to FIGS. 3 and 4.
First, the liquid crystal display device 100 includes a TFT array substrate 10 and a counter substrate 20 as shown in FIG.
The liquid crystal layer 50 is sandwiched between the TFT array substrate 10 and the liquid crystal layer 50.
And the counter substrate 20 are sealed between the substrates 10 and 20 by a sealing material (not shown) provided along an edge of a region where the counter substrate 20 faces. On the back side (the bottom side in the figure) of the counter substrate 20, the light guide plate 9
1 and a reflector (illuminating device) 90 including a reflector 92 is provided.

図3に示すように、液晶表示装置100のドット領域には、Y軸方向に延びるデータ線
6aと、X軸方向に延びる走査線3a及び容量線3bとが平面視略格子状に配線されてお
り、これらデータ線6a、走査線3a、及び容量線3bに囲まれる平面視略矩形状の領域
に、平面視略櫛歯状を成してY軸方向に延びる画素電極9と、この画素電極9と噛み合う
平面視略櫛歯状を成してY軸方向に延びる共通電極19とが形成されている。ドット領域
の図示左上の角部には、TFTアレイ基板10と対向基板20とを所定間隔で離間させて
液晶層厚(セルギャップ)を一定に保持するための柱状スペーサ40が立設されている。
As shown in FIG. 3, in the dot region of the liquid crystal display device 100, data lines 6a extending in the Y-axis direction, and scanning lines 3a and capacitor lines 3b extending in the X-axis direction are wired in a substantially lattice shape in plan view. A pixel electrode 9 extending in the Y-axis direction in a substantially comb-like shape in plan view in a substantially rectangular region in plan view surrounded by the data line 6a, the scanning line 3a, and the capacitor line 3b, and the pixel electrode 9 and a common electrode 19 extending in the Y-axis direction so as to form a substantially comb-like shape in a plan view and mesh with 9. In the upper left corner of the dot region, columnar spacers 40 are provided to keep the liquid crystal layer thickness (cell gap) constant by separating the TFT array substrate 10 and the counter substrate 20 at a predetermined interval. .

ドット領域には、当該ドット領域とほぼ同一の平面形状を有するカラーフィルタ22が
設けられている。また、画素電極9及び共通電極19の延在領域の概略下半分の平面領域
(Y軸方向に二分した領域のうち“−Y”側の領域)を占める反射層29が設けられてい
る。反射層29は、アルミニウムや銀などの光反射性の金属膜をパターン形成したもので
ある。図3に示すように、画素電極9及び共通電極19に囲まれた平面領域のうち、反射
層29と平面的に重なる平面領域が当該ドット領域の反射表示領域Rであり、残る領域が
透過表示領域Tである。反射層29としては、その表面に凹凸を形成して光散乱性を付与
したものを用いることが好ましく、かかる構成とすることで反射表示における視認性を向
上させることができる。
In the dot area, a color filter 22 having substantially the same planar shape as the dot area is provided. In addition, a reflective layer 29 is provided that occupies a substantially lower half plane area of the extending area of the pixel electrode 9 and the common electrode 19 (an area on the “−Y” side among the areas divided in the Y-axis direction). The reflective layer 29 is formed by patterning a light reflective metal film such as aluminum or silver. As shown in FIG. 3, among the planar regions surrounded by the pixel electrode 9 and the common electrode 19, the planar region that overlaps the reflective layer 29 in plan is the reflective display region R of the dot region, and the remaining region is the transmissive display. Region T. As the reflective layer 29, it is preferable to use a surface provided with irregularities on the surface thereof to impart light scattering properties. With such a configuration, the visibility in reflective display can be improved.

画素電極9は、データ線6a及び容量線3bに沿って延びる概略L形の基端部9aと、
この基端部9aから分岐されて“−X”方向に延びる複数本(図示では3本)の帯状電極
9cと、斜め方向(“−X”/“+Y”方向)に延びる複数本の帯状電極9dと、容量線
3b近傍の基端部9aから“−Y”側に延出されたコンタクト部9bとを備えて構成され
ている。画素電極9は、ITO(インジウム錫酸化物)等の透明導電材料をパターン形成
してなる電極部材である。
The pixel electrode 9 has a substantially L-shaped base end portion 9a extending along the data line 6a and the capacitor line 3b,
A plurality (three in the figure) of strip electrodes 9c branched from the base end portion 9a and extending in the “−X” direction, and a plurality of strip electrodes extending in an oblique direction (“−X” / “+ Y” direction) 9d and a contact portion 9b extending from the base end portion 9a in the vicinity of the capacitance line 3b to the “−Y” side. The pixel electrode 9 is an electrode member formed by patterning a transparent conductive material such as ITO (indium tin oxide).

共通電極19は、走査線3aと平面的に重なる位置に形成されてX軸方向に延在する本
線部19aと、本線部19aから延出されてドット領域の辺端部に沿うY軸方向に延在す
る基端部19bと、基端部19bから“+X”側に延出された2本の帯状電極19c及び
3本の帯状電極19dとを備えて構成されている。2本の帯状電極19cは、前記画素電
極9の帯状電極9cと交互に配置され、これらの帯状電極9cと平行に延びている。一方
、3本の帯状電極19dは、図示斜め方向に延びる前記帯状電極9dと交互に配置され、
これらの帯状電極9dと平行に延びている。共通電極19も、ITO等の透明導電材料を
用いて形成されている。
なお、画素電極9及び共通電極19は、上記透明導電材料のほか、クロム等の金属材料
を用いて形成することもできる。
The common electrode 19 is formed at a position overlapping the scanning line 3a in a plane and extends in the X-axis direction, and extends in the X-axis direction. The common electrode 19 extends in the Y-axis direction along the side edge of the dot area. The base end portion 19b extends, and two strip electrodes 19c and three strip electrodes 19d extending from the base end portion 19b to the “+ X” side are configured. The two strip electrodes 19c are alternately arranged with the strip electrodes 9c of the pixel electrode 9, and extend in parallel to the strip electrodes 9c. On the other hand, the three strip electrodes 19d are alternately arranged with the strip electrodes 9d extending obliquely in the figure,
These strip electrodes 9d extend in parallel. The common electrode 19 is also formed using a transparent conductive material such as ITO.
The pixel electrode 9 and the common electrode 19 can be formed using a metal material such as chromium in addition to the transparent conductive material.

図3に示すように、本実施形態の液晶表示装置100のドット領域では、画素電極9及
び共通電極19を構成する帯状電極9c、9d、19c、19dの延在方向が、反射表示
領域Rと透過表示領域Tとで異なる方向となっている。すなわち、透過表示領域Tに配置
された帯状電極9c、19cが、X軸方向に平行に延びて形成される一方、反射表示領域
Rに配置された帯状電極9d、19dは、帯状電極9c、19cと交差する方向(斜め方
向)に延びて形成されている。
As shown in FIG. 3, in the dot region of the liquid crystal display device 100 of this embodiment, the extending directions of the strip electrodes 9c, 9d, 19c, and 19d constituting the pixel electrode 9 and the common electrode 19 are the same as the reflective display region R. The direction is different from that of the transmissive display area T. That is, the strip electrodes 9c and 19c disposed in the transmissive display region T are formed to extend in parallel with the X-axis direction, while the strip electrodes 9d and 19d disposed in the reflective display region R are the strip electrodes 9c and 19c. And extending in a direction (diagonal direction) intersecting with.

図3に示すドット領域では、X軸方向に延びる5本の帯状電極9c、9dと、これらの
帯状電極9c、9dの間に配置された5本の帯状電極19c、19dとの間に電圧を印加
し、それにより生じるXY面方向(基板平面方向)の電界(横電界)により液晶を駆動す
るようになっている。さらに、画素電極9及び共通電極19が上述した構成とされている
ので、電圧印加時には透過表示領域Tと反射表示領域Rのそれぞれに異なる方向の横電界
が形成されるようになっている。
In the dot region shown in FIG. 3, a voltage is applied between the five strip electrodes 9c and 9d extending in the X-axis direction and the five strip electrodes 19c and 19d disposed between the strip electrodes 9c and 9d. The liquid crystal is driven by an electric field (lateral electric field) generated in the XY plane direction (substrate plane direction). Further, since the pixel electrode 9 and the common electrode 19 are configured as described above, lateral electric fields in different directions are formed in the transmissive display region T and the reflective display region R when a voltage is applied.

TFT30は、X軸方向に延びるデータ線6aと、Y軸方向に延びる走査線3aとの交
差部近傍に設けられており、走査線3aの平面領域内に部分的に形成された島状のアモル
ファスシリコン膜からなる半導体層35と、半導体層35と一部平面的に重なって形成さ
れたソース電極6bと、ドレイン電極32とを備えている。走査線3aは半導体層35と
平面的に重なる位置でTFT30のゲート電極として機能する。
The TFT 30 is provided near the intersection of the data line 6a extending in the X-axis direction and the scanning line 3a extending in the Y-axis direction, and is an island-like amorphous partly formed in the plane region of the scanning line 3a. A semiconductor layer 35 made of a silicon film, a source electrode 6b formed to partially overlap the semiconductor layer 35 in a plan view, and a drain electrode 32 are provided. The scanning line 3 a functions as a gate electrode of the TFT 30 at a position overlapping the semiconductor layer 35 in plan view.

TFT30のソース電極6bは、データ線6aから分岐されて半導体層35に延びる平
面視略逆L形の配線である。ドレイン電極32は、その“−Y”側の端部においてドット
領域辺端に沿って延びる接続配線31aと電気的に接続されており、当該接続配線31a
を介して、ドット領域の反対側の端縁部に形成された容量電極31と電気的に接続されて
いる。容量電極31は、容量線3bと平面的に重なって形成された平面視略矩形状の導電
部材であり、容量電極31上に画素電極9のコンタクト部9bが平面的に重なって配置さ
れ、同位置に設けられた画素コンタクトホール45を介して容量電極31と画素電極9と
が電気的に接続されている。また、容量電極31と容量線3bとが平面的に重なる領域に
、これら容量電極31及び容量線3bを電極とする蓄積容量70が形成されている。
The source electrode 6 b of the TFT 30 is a substantially inverted L-shaped wiring in plan view that branches from the data line 6 a and extends to the semiconductor layer 35. The drain electrode 32 is electrically connected to the connection wiring 31a extending along the side edge of the dot region at the “−Y” side end, and the connection wiring 31a.
And is electrically connected to the capacitor electrode 31 formed at the end edge on the opposite side of the dot region. The capacitor electrode 31 is a conductive member having a substantially rectangular shape in a plan view formed so as to overlap with the capacitor line 3b in a plan view, and the contact portion 9b of the pixel electrode 9 is disposed on the capacitor electrode 31 so as to overlap with the plane. The capacitor electrode 31 and the pixel electrode 9 are electrically connected through a pixel contact hole 45 provided at the position. In addition, a storage capacitor 70 having the capacitor electrode 31 and the capacitor line 3b as electrodes is formed in a region where the capacitor electrode 31 and the capacitor line 3b overlap in a plane.

次に、図4に示す断面構造をみると、互いに対向して配置されたTFTアレイ基板10
と対向基板20との間に液晶層50が挟持されている。TFTアレイ基板10の外面側(
液晶層50と反対側)には、位相差板16と偏光板14とが順に積層されており、対向基
板20の外面側には、偏光板24が配設されている。位相差板16は、透過光に対して略
1/2波長の位相差を付与するλ/2位相差板である。位相差板16を設けることで、反
射表示及び透過表示の表示特性を例えばノーマリブラックに揃えることができるので、デ
バイス構造や信号処理構成に特別な構成を採用することなく広視野角特性を得ることがで
きる。
Next, looking at the cross-sectional structure shown in FIG. 4, the TFT array substrate 10 disposed opposite to each other.
And the counter substrate 20 are sandwiched with a liquid crystal layer 50. The outer surface side of the TFT array substrate 10 (
On the side opposite to the liquid crystal layer 50, a retardation plate 16 and a polarizing plate 14 are sequentially laminated, and a polarizing plate 24 is disposed on the outer surface side of the counter substrate 20. The phase difference plate 16 is a λ / 2 phase difference plate that imparts a phase difference of approximately ½ wavelength to transmitted light. By providing the phase difference plate 16, the display characteristics of the reflective display and the transmissive display can be aligned with, for example, normally black, so that a wide viewing angle characteristic can be obtained without adopting a special configuration for the device structure or the signal processing configuration. be able to.

TFTアレイ基板10は、ガラスや石英、プラスチック等の透光性の基板本体10Aを
基体としてなり、基板本体10Aの内面側(液晶層50側)には、アルミニウムや銀等の
金属膜からなる反射層29がドット領域内で部分的に形成されている。反射層29を覆っ
て、酸化シリコン等の透明絶縁材料からなる第1層間絶縁膜12が形成されている。第1
層間絶縁膜12上に、走査線3a及び容量線3bが形成されており、走査線3a及び容量
線3bを覆って、酸化シリコン等の透明絶縁材料からなるゲート絶縁膜11が形成されて
いる。
The TFT array substrate 10 has a translucent substrate body 10A such as glass, quartz, or plastic as a base, and the inner surface side (the liquid crystal layer 50 side) of the substrate body 10A is a reflection made of a metal film such as aluminum or silver. The layer 29 is partially formed in the dot area. A first interlayer insulating film 12 made of a transparent insulating material such as silicon oxide is formed so as to cover the reflective layer 29. First
A scanning line 3a and a capacitor line 3b are formed on the interlayer insulating film 12, and a gate insulating film 11 made of a transparent insulating material such as silicon oxide is formed so as to cover the scanning line 3a and the capacitor line 3b.

ゲート絶縁膜11上に、アモルファスシリコンの半導体層35が形成されており、半導
体層35に一部乗り上げるようにしてソース電極6bと、ドレイン電極32とが設けられ
ており、これらソース電極6b及びドレイン電極32と同層の容量線3bと対向する位置
に容量電極31が形成されている。ドレイン電極32は、図3に示したように、接続配線
31a及び容量電極31と一体に形成されている。半導体層35は、ゲート絶縁膜11を
介して走査線3aと対向しており、当該対向領域で走査線3aがTFT30のゲート電極
を構成している。容量電極31はこれに対向する容量線3bとともに、ゲート絶縁膜11
をその誘電体膜とする蓄積容量70を形成している。
A semiconductor layer 35 made of amorphous silicon is formed on the gate insulating film 11, and a source electrode 6b and a drain electrode 32 are provided so as to partially run over the semiconductor layer 35. The source electrode 6b and the drain electrode A capacitive electrode 31 is formed at a position facing the capacitive line 3 b in the same layer as the electrode 32. As shown in FIG. 3, the drain electrode 32 is formed integrally with the connection wiring 31 a and the capacitor electrode 31. The semiconductor layer 35 is opposed to the scanning line 3 a via the gate insulating film 11, and the scanning line 3 a constitutes the gate electrode of the TFT 30 in the facing region. The capacitor electrode 31 has the gate insulating film 11 together with the capacitor line 3b facing the capacitor electrode 31.
Is formed as a dielectric film.

半導体層35、ソース電極6b、ドレイン電極32、及び容量電極31を覆って、酸化
シリコン等からなる第2層間絶縁膜13が形成されており、第2層間絶縁膜13上に、I
TO等の透明導電材料からなる画素電極9及び共通電極19が形成されている。第2層間
絶縁膜13を貫通して容量電極31に達する画素コンタクトホール45が形成されており
、この画素コンタクトホール45内に画素電極9のコンタクト部9bが一部埋設されるこ
とで、画素電極9と容量電極31とが電気的に接続されている。透過表示領域T及び反射
表示領域Rには、帯状電極9c、9dと、帯状電極19c、19dとが交互に配置されて
おり、共通電極19の本線部19aは、半導体層35、ソース電極6b、及びドレイン電
極32と第2層間絶縁膜13を介して対向する位置に形成されている。画素電極9及び共
通電極19を覆ってポリイミド等の配向膜18が形成されている。
A second interlayer insulating film 13 made of silicon oxide or the like is formed so as to cover the semiconductor layer 35, the source electrode 6 b, the drain electrode 32, and the capacitor electrode 31, and on the second interlayer insulating film 13, I
A pixel electrode 9 and a common electrode 19 made of a transparent conductive material such as TO are formed. A pixel contact hole 45 that reaches the capacitor electrode 31 through the second interlayer insulating film 13 is formed, and a part of the contact portion 9b of the pixel electrode 9 is embedded in the pixel contact hole 45, whereby the pixel electrode 9 and the capacitor electrode 31 are electrically connected. In the transmissive display region T and the reflective display region R, strip electrodes 9c and 9d and strip electrodes 19c and 19d are alternately arranged. The main line portion 19a of the common electrode 19 includes the semiconductor layer 35, the source electrode 6b, And the drain electrode 32 and the second interlayer insulating film 13 so as to face each other. An alignment film 18 such as polyimide is formed so as to cover the pixel electrode 9 and the common electrode 19.

一方、対向基板20の内面側(液晶層50側)には、カラーフィルタ22が設けられて
おり、カラーフィルタ22上にポリイミド等の配向膜28が積層されている。カラーフィ
ルタ22は、ドット領域内で色度の異なる2種類の領域に区画されている構成とすること
が好ましい。具体例を挙げると、透過表示領域Tの平面領域に対応して第1の色材領域が
設けられ、反射表示領域Rの平面領域に対応して第2の色材領域が設けられており、第1
の色材領域の色度が、第2の色材領域の色度より大きいものとされている構成を採用でき
る。このような構成とすることで、カラーフィルタ22を表示光が1回のみ透過する透過
表示領域Tと、2回透過する反射表示領域Rとの間で表示光の色度が異なるのを防止でき
、反射表示と透過表示の見映えを揃えて表示品質を向上させることができる。
また、カラーフィルタ22上には、さらに透明樹脂材料等からなる平坦化膜を積層する
ことが好ましい。これにより対向基板20表面を平坦化して液晶層50の厚さを均一化す
ることができ、ドット領域内で駆動電圧が不均一になりコントラストが低下するのを防止
することができる。
On the other hand, a color filter 22 is provided on the inner surface side (liquid crystal layer 50 side) of the counter substrate 20, and an alignment film 28 such as polyimide is laminated on the color filter 22. The color filter 22 is preferably configured to be divided into two types of regions having different chromaticities within the dot region. As a specific example, a first color material region is provided corresponding to the planar region of the transmissive display region T, and a second color material region is provided corresponding to the planar region of the reflective display region R. First
It is possible to adopt a configuration in which the chromaticity of the color material region is larger than the chromaticity of the second color material region. By adopting such a configuration, it is possible to prevent the chromaticity of the display light from being different between the transmissive display region T where the display light is transmitted only once through the color filter 22 and the reflective display region R where the display light is transmitted twice. The display quality can be improved by aligning the appearance of the reflective display and the transmissive display.
Further, it is preferable that a planarizing film made of a transparent resin material or the like is further laminated on the color filter 22. As a result, the surface of the counter substrate 20 can be flattened to make the thickness of the liquid crystal layer 50 uniform, and it is possible to prevent the drive voltage from becoming non-uniform in the dot region and lowering the contrast.

本実施形態の液晶装置における各光学軸の配置は、図3(b)に示すようなものとなっ
ており、TFTアレイ基板10側の偏光板14の透過軸153がX軸方向に平行に配置さ
れ、対向基板20側の偏光板24の透過軸155は、偏光板14の透過軸153と直交す
る方向(Y軸方向)に配置されている。また、配向膜18,28は平面視で同一方向にラ
ビング処理されており、その方向は、図3(b)に示すラビング方向151であり、本実
施形態の場合、ラビング方向151はX軸方向に対して約20°の角度を成している。ラ
ビング方向151としては任意の方向を選択することができるが、画素電極9と共通電極
19との間に形成される横電界の主方向と交差する方向(一致しない方向)とする。本実
施形態では、透過表示領域Tにおける横電界の方向158は、Y軸方向に平行であり、反
射表示領域Rにおける横電界の方向157は、透過表示領域の横電界方向158とラビン
グ方向151との中間に位置している。
The arrangement of each optical axis in the liquid crystal device of this embodiment is as shown in FIG. 3B, and the transmission axis 153 of the polarizing plate 14 on the TFT array substrate 10 side is arranged in parallel to the X-axis direction. The transmission axis 155 of the polarizing plate 24 on the counter substrate 20 side is arranged in a direction (Y-axis direction) orthogonal to the transmission axis 153 of the polarizing plate 14. Further, the alignment films 18 and 28 are rubbed in the same direction in a plan view, and the direction is a rubbing direction 151 shown in FIG. 3B. In the present embodiment, the rubbing direction 151 is the X-axis direction. With respect to the angle of about 20 °. Although any direction can be selected as the rubbing direction 151, it is assumed to be a direction that intersects with the main direction of the horizontal electric field formed between the pixel electrode 9 and the common electrode 19 (a direction that does not coincide). In this embodiment, the horizontal electric field direction 158 in the transmissive display region T is parallel to the Y-axis direction, and the horizontal electric field direction 157 in the reflective display region R is the horizontal electric field direction 158 and the rubbing direction 151 in the transmissive display region. It is located in the middle.

なお、上記ラビング方向151と横電界方向157,158との関係は、液晶層50の
リタデーションや偏光板14,24の光学軸配置に応じて適宜変更することができ、図3
(b)に示すものには限定されない。本実施形態において、反射表示領域Rにおける横電
界方向157とラビング方向151との成す角度が20°〜60°の範囲であれば、透過
表示領域Tにおける横電界方向158とラビング方向151との成す角度は60°〜85
°の範囲に設定される。
The relationship between the rubbing direction 151 and the transverse electric field directions 157 and 158 can be appropriately changed according to the retardation of the liquid crystal layer 50 and the optical axis arrangement of the polarizing plates 14 and 24. FIG.
It is not limited to what is shown in (b). In this embodiment, if the angle between the horizontal electric field direction 157 and the rubbing direction 151 in the reflective display region R is in the range of 20 ° to 60 °, the horizontal electric field direction 158 and the rubbing direction 151 in the transmissive display region T are formed. Angle is 60 ° ~ 85
Set in the range of °.

上記構成を具備した液晶表示装置100は、IPS方式の液晶装置であり、TFT30
を介して画素電極9に画像信号(電圧)を印加することで、画素電極9と共通電極19と
の間に基板面方向(平面視では図3Y軸方向)の電界を生じさせ、かかる電界によって液
晶を駆動し、ドットごとの透過率/反射率を変化させて画像表示を行うものとなっている
The liquid crystal display device 100 having the above configuration is an IPS liquid crystal device, and includes a TFT 30.
By applying an image signal (voltage) to the pixel electrode 9 via the substrate, an electric field in the substrate surface direction (Y-axis direction in FIG. 3 in plan view) is generated between the pixel electrode 9 and the common electrode 19, The liquid crystal is driven to display an image by changing the transmittance / reflectance for each dot.

ここで図5及び図6は、本実施形態の液晶表示装置100の動作説明図である。図5(
a)は、画素電極9に電圧を印加しない状態(非選択状態)における液晶分子51の配向
状態を示すドット領域の概略平面図であり、図5(b)は、画素電極9に電圧を印加した
状態(選択状態)における液晶分子51の配向状態を示すドット領域の概略平面図である
。また図6(a)、図6(b)は、それぞれ透過表示領域T及び反射表示領域Rにおける
液晶分子51の動作説明図である。
Here, FIG. 5 and FIG. 6 are operation explanatory views of the liquid crystal display device 100 of the present embodiment. FIG.
FIG. 5A is a schematic plan view of a dot region showing the alignment state of the liquid crystal molecules 51 in a state where no voltage is applied to the pixel electrode 9 (non-selection state), and FIG. It is a schematic plan view of the dot area | region which shows the orientation state of the liquid crystal molecule 51 in the state (selection state) which was performed. FIGS. 6A and 6B are explanatory diagrams of the operation of the liquid crystal molecules 51 in the transmissive display region T and the reflective display region R, respectively.

図5(a)に示すように、画素電極9に電圧を印加しない状態では、液晶層50を構成
する液晶分子51は、基板10,20間でラビング方向151に沿ってほぼ水平に配向し
た状態となっている。先に記載のように液晶層50を挟持して対向する配向膜18,28
は平面視で同一方向にラビング処理されているので、液晶分子51は基板間で一方向に水
平配向している。そして、かかる配向状態の液晶層50に対して画素電極9及び共通電極
19を介して電界を作用させると、図5(b)に示すように、透過表示領域Tでは帯状電
極9c、19cの幅方向(Y軸方向)に沿う電界EFtが作用し、Y軸方向に沿って液晶
分子51が配向する。一方、反射表示領域Rでは、帯状電極9d、19dの延在方向が透
過表示領域Tの帯状電極9c、19cとは異なる方向であるため、透過表示領域Tとは異
なる方向の電界EFrが形成され、液晶分子51はその方向に沿って配向する。つまり、
透過表示領域Tでは、電界EFtの方向とラビング方向151とが比較的大きな角度を成
しているため、図6(a)に示すように、電圧印加時に液晶分子51が大きく回転する。
これに対して、反射表示領域Rでは、電界EFrの方向とラビング方向151とが透過表
示領域Tに比して小さくなっているため、図6(b)に示すように、電圧印加時の液晶分
子51の回転角も小さくなる。
As shown in FIG. 5A, in a state where no voltage is applied to the pixel electrode 9, the liquid crystal molecules 51 constituting the liquid crystal layer 50 are aligned substantially horizontally along the rubbing direction 151 between the substrates 10 and 20. It has become. As described above, the alignment films 18 and 28 facing each other with the liquid crystal layer 50 interposed therebetween.
Are rubbed in the same direction in plan view, the liquid crystal molecules 51 are horizontally aligned in one direction between the substrates. When an electric field is applied to the liquid crystal layer 50 in such an alignment state via the pixel electrode 9 and the common electrode 19, the width of the strip electrodes 9c and 19c in the transmissive display region T as shown in FIG. The electric field EFt along the direction (Y-axis direction) acts, and the liquid crystal molecules 51 are aligned along the Y-axis direction. On the other hand, in the reflective display region R, since the extending direction of the strip electrodes 9d and 19d is different from the strip electrodes 9c and 19c of the transmissive display region T, an electric field EFr in a direction different from the transmissive display region T is formed. The liquid crystal molecules 51 are aligned along that direction. That means
In the transmissive display region T, since the direction of the electric field EFt and the rubbing direction 151 form a relatively large angle, as shown in FIG. 6A, the liquid crystal molecules 51 are largely rotated when a voltage is applied.
On the other hand, in the reflective display region R, the direction of the electric field EFr and the rubbing direction 151 are smaller than those in the transmissive display region T. Therefore, as shown in FIG. The rotation angle of the molecule 51 is also reduced.

液晶表示装置100は、このような液晶分子51の配向状態の差異に基づく複屈折性を
利用して明暗表示を行うようになっており、さらに透過表示領域Tと反射表示領域Rとで
電圧印加時の液晶分子51の動作を異ならせることで、それぞれの領域で適切な透過率/
反射率を得られるようにしている。
The liquid crystal display device 100 performs bright / dark display using birefringence based on the difference in the alignment state of the liquid crystal molecules 51, and voltage is applied between the transmissive display region T and the reflective display region R. By changing the operation of the liquid crystal molecules 51 at the time, the appropriate transmittance /
The reflectance is obtained.

次に、上記構成を具備した液晶表示装置100の表示動作について図7を参照して具体
的に説明する。図7は、液晶表示装置100の動作説明図である。同図には、反射表示に
おける動作説明図(図示左側)と、透過表示における動作説明図(図示右側)とが示され
ている。図7に示す矢印は、液晶表示装置100に入射する光、及び液晶表示装置100
中を進行する光の偏光状態を平面的に示したものである。なお、当該矢印の図示について
、図7左右方向が図3のX軸方向に対応し、上下方向が図3のY軸方向に対応する。
Next, the display operation of the liquid crystal display device 100 having the above configuration will be specifically described with reference to FIG. FIG. 7 is an explanatory diagram of the operation of the liquid crystal display device 100. This figure shows an operation explanatory diagram (left side in the figure) in the reflective display and an operation explanatory diagram (right side in the figure) in the transmissive display. The arrows shown in FIG. 7 indicate light incident on the liquid crystal display device 100 and the liquid crystal display device 100.
It shows the polarization state of light traveling in the plane. Regarding the illustration of the arrow, the horizontal direction in FIG. 7 corresponds to the X-axis direction in FIG. 3, and the vertical direction corresponds to the Y-axis direction in FIG.

まず、図7右側の透過表示(透過モード)について説明する。
液晶表示装置100において、バックライト90から射出された光は、偏光板14を透
過することで偏光板14の透過軸153に平行な直線偏光に変換されて位相差板16に入
射する。位相差板16は、自身を透過する光に1/2波長の位相差を付与する、いわゆる
λ/2位相差板であるから、偏光板14を透過した前記直線偏光は、それと直交する直線
偏光に変換されて位相差板16から射出されて液晶層50に入射する。
First, the transmissive display (transmission mode) on the right side of FIG. 7 will be described.
In the liquid crystal display device 100, the light emitted from the backlight 90 passes through the polarizing plate 14, is converted into linearly polarized light parallel to the transmission axis 153 of the polarizing plate 14, and enters the retardation plate 16. Since the phase difference plate 16 is a so-called λ / 2 phase difference plate that gives a half-wave phase difference to the light that passes through the retardation plate 16, the linearly polarized light that has passed through the polarizing plate 14 is linearly polarized light that is orthogonal thereto. And is emitted from the phase difference plate 16 and enters the liquid crystal layer 50.

そして、液晶層50がオフ状態(非選択状態)であれば、上記直線偏光は、入射時と同
一の偏光状態で液晶層50から射出される。この直線偏光が、平行な透過軸155を有す
る偏光板24を透過して表示光として視認され、当該ドットが明表示となる。
一方、液晶層50がオン状態(選択状態)であれば、入射光は液晶層50により所定の
位相差(λ/2)を付与され、入射時の偏光方向から90°回転した直線偏光に変換され
て液晶層50から射出される。そして、この直線偏光と直交する透過軸155を有する偏
光板24に吸収され、当該ドットは暗表示となる。
If the liquid crystal layer 50 is in an off state (non-selected state), the linearly polarized light is emitted from the liquid crystal layer 50 in the same polarization state as that at the time of incidence. The linearly polarized light passes through the polarizing plate 24 having the parallel transmission axis 155 and is visually recognized as display light, and the dot is brightly displayed.
On the other hand, if the liquid crystal layer 50 is in the on state (selected state), the incident light is given a predetermined phase difference (λ / 2) by the liquid crystal layer 50 and is converted into linearly polarized light rotated 90 ° from the polarization direction at the time of incidence. And emitted from the liquid crystal layer 50. Then, it is absorbed by the polarizing plate 24 having a transmission axis 155 orthogonal to the linearly polarized light, and the dot is darkly displayed.

次に、図7左側の反射表示について説明する。
反射表示において、偏光板24の上方(外側)から入射した光は、偏光板24を透過す
ることで偏光板14の透過軸155に平行な直線偏光に変換されて液晶層50に入射する
。このとき液晶層50がオフ状態であれば、前記直線偏光は、同一の偏光状態で液晶層5
0から射出されて反射層29に達する。そして、反射層29で反射された光は、再び液晶
層50を透過して偏光板24に戻る。この直線偏光は、偏光板24の透過軸155と平行
な直線偏光であるから、偏光板24を透過して視認され、当該ドットは明表示となる。
Next, the reflective display on the left side of FIG. 7 will be described.
In the reflective display, light incident from above (outside) the polarizing plate 24 passes through the polarizing plate 24, is converted into linearly polarized light parallel to the transmission axis 155 of the polarizing plate 14, and enters the liquid crystal layer 50. At this time, if the liquid crystal layer 50 is in an OFF state, the linearly polarized light is in the same polarization state and the liquid crystal layer 5
It is emitted from 0 and reaches the reflection layer 29. Then, the light reflected by the reflective layer 29 passes through the liquid crystal layer 50 again and returns to the polarizing plate 24. Since the linearly polarized light is linearly polarized light parallel to the transmission axis 155 of the polarizing plate 24, the linearly polarized light is viewed through the polarizing plate 24, and the dot is brightly displayed.

一方、液晶層50がオン状態であれば、液晶層50に入射した直線偏光は、液晶層50
により所定の位相差(λ/4)を付与されて右回りの円偏光に変換されて反射層29に到
達する。この右回りの円偏光が反射層29で反射されると、偏光板24側から見た回転方
向が反転するので、反射層29から液晶層50に入射する光は左回りの円偏光となってい
る。その後、前記左回りの円偏光は、液晶層50の作用により入射時の偏光方向と直交す
る偏光方向の直線偏光に変換されて偏光板24に到達する。そして、偏光板24に到達し
た直線偏光は、その偏光方向と直交する透過軸155を有する偏光板24により吸収され
、当該ドットは暗表示となる。
On the other hand, if the liquid crystal layer 50 is on, the linearly polarized light incident on the liquid crystal layer 50 is
Is given a predetermined phase difference (λ / 4), converted into clockwise circularly polarized light, and reaches the reflective layer 29. When the clockwise circularly polarized light is reflected by the reflective layer 29, the rotation direction viewed from the polarizing plate 24 side is reversed, so that the light incident on the liquid crystal layer 50 from the reflective layer 29 becomes counterclockwise circularly polarized light. Yes. Thereafter, the counterclockwise circularly polarized light is converted into linearly polarized light having a polarization direction orthogonal to the polarization direction at the time of incidence by the action of the liquid crystal layer 50 and reaches the polarizing plate 24. Then, the linearly polarized light that reaches the polarizing plate 24 is absorbed by the polarizing plate 24 having the transmission axis 155 orthogonal to the polarization direction, and the dots are darkly displayed.

このように本実施形態の液晶表示装置100では、先に記載の画素電極9及び共通電極
19を具備したことで、画素電極9に電圧を印加した状態(選択状態)において液晶層5
0を透過する光に付与される位相差を、透過表示領域Tと反射表示領域Rとで異ならせる
ことができるようになっている。これにより、透過表示領域Tと反射表示領域Rとの光路
差に起因する透過表示と反射表示との表示品質の差異を無くすことができ、透過表示と反
射表示の双方で高画質の表示を得られるようになっている。
As described above, the liquid crystal display device 100 according to the present embodiment includes the pixel electrode 9 and the common electrode 19 described above, so that the liquid crystal layer 5 is in a state where a voltage is applied to the pixel electrode 9 (selected state).
The phase difference imparted to the light passing through 0 can be made different between the transmissive display area T and the reflective display area R. Thereby, the difference in display quality between the transmissive display and the reflective display due to the optical path difference between the transmissive display area T and the reflective display area R can be eliminated, and a high-quality display can be obtained in both the transmissive display and the reflective display. It is supposed to be.

次に、上記構成を具備した液晶表示装置100の、共通電極19の配置状況を、図1及
び図8を参照して説明する。
共通電極19は、図1に示すように、走査線3aとほぼ並行に延在して、走査線3aの
それぞれに対応して配置されている。そして、走査線3a毎に設けられた共通電極19S
(1)〜19S(m)は、一つおきに隣接する2本の共通電極19Sどうしが、1本の共
通電極本線19Mに接続されている。つまり、図1の場合、共通電極19S(1)と19
S(3)とが、1本の共通電極本線19M(1)に接続され、同様に、共通電極19S(
2)と19S(4)とが、1本の共通電極本線19M(2)に接続されている。
Next, the arrangement state of the common electrode 19 in the liquid crystal display device 100 having the above-described configuration will be described with reference to FIGS.
As shown in FIG. 1, the common electrode 19 extends substantially in parallel with the scanning line 3a and is disposed corresponding to each of the scanning lines 3a. The common electrode 19S provided for each scanning line 3a.
In (1) to 19S (m), every two adjacent common electrodes 19S are connected to one common electrode main line 19M. That is, in the case of FIG. 1, the common electrodes 19S (1) and 19S
S (3) is connected to one common electrode main line 19M (1). Similarly, the common electrode 19S (
2) and 19S (4) are connected to one common electrode main line 19M (2).

これら共通電極19S(1)〜19S(m)は、走査線3a(1)〜3a(m)毎に、
これら走査線に沿ってほぼ平行に配置され、例えば図8に示すように、一方の端部位置(
図8では右端)で、一つおきに隣接する2本の共通電極19Sどうしが、1本の共通電極
本線19Mに接続されている。そして、これら共通電極本線19Mが後述のドライバIC
に接続されている。一方、走査線3aのそれぞれはそのままドライバICに接続される。
These common electrodes 19S (1) to 19S (m) are provided for each of the scanning lines 3a (1) to 3a (m).
These are arranged substantially in parallel along the scanning lines, for example, as shown in FIG.
At the right end in FIG. 8, every two adjacent common electrodes 19S are connected to one common electrode main line 19M. The common electrode main line 19M is a driver IC described later.
It is connected to the. On the other hand, each of the scanning lines 3a is directly connected to the driver IC.

つまり、共通電極19Sは走査線毎に設けられているが、共通電極本線19Mを介して
ドライバICに接続されている。このため、走査線毎に設けられている共通電極19S(
1)〜19S(m)を制御するために必要なドライバICの出力端子は、走査線を駆動す
るために必要な出力端子数の半分でよいことになる。つまり、例えば、320ライン表示
の液晶表示装置の場合は、本来320個必要なところ、その半分の160個ですむことに
なる。
That is, the common electrode 19S is provided for each scanning line, but is connected to the driver IC via the common electrode main line 19M. Therefore, the common electrode 19S (for each scanning line)
The output terminals of the driver IC necessary for controlling 1) to 19S (m) may be half of the number of output terminals necessary for driving the scanning lines. That is, for example, in the case of a 320-line display liquid crystal display device, originally 320 pieces are necessary, but half of that is 160 pieces.

これら共通電極本線19Mは、共通電極駆動回路103によって駆動される。この共通
電極駆動回路103は、実際には、走査線3aを駆動する走査線駆動回路102と共に、
1つのドライバICチップに内蔵されて、TFTアレイ基板10の画像表示部100aの
周辺部に実装されている。また、画像表示部100aの周辺部には、データ線6aを駆動
するデータ線駆動回路101がドライバICチップに内蔵されてTFTアレイ基板10上
に実装されている。これらデータ線駆動回路101、走査線駆動回路102、共通電極駆
動回路103は、表示制御回路104によって制御される。
The common electrode main line 19 </ b> M is driven by the common electrode drive circuit 103. The common electrode driving circuit 103 is actually combined with the scanning line driving circuit 102 for driving the scanning line 3a.
It is built in one driver IC chip and mounted on the periphery of the image display unit 100 a of the TFT array substrate 10. A data line driving circuit 101 for driving the data lines 6a is built in the driver IC chip and mounted on the TFT array substrate 10 in the peripheral portion of the image display unit 100a. The data line driving circuit 101, the scanning line driving circuit 102, and the common electrode driving circuit 103 are controlled by a display control circuit 104.

前記共通電極駆動回路103は、表示制御回路104からの制御信号にしたがって、共
通電極本線19Mに対し、図9中、L1に示すように、所定電位の2値の振幅レベルを有
しフレーム毎に高電位と低電位とで極性が切り替わる共通電極制御信号を供給する。この
とき、奇数ラインの共通電極19S(1)、19S(3)、19S(5)、…に対応する
共通電極本線19M(1)、19M(3)、…と、偶数ラインの共通電極19S(2)、
19S(4)、19S(6)、…に対応する共通電極本線19M(2)、19M(4)、
…とで、逆極性となる共通電極制御信号を供給する。
According to the control signal from the display control circuit 104, the common electrode driving circuit 103 has a binary amplitude level of a predetermined potential for each common frame as shown by L1 in FIG. A common electrode control signal whose polarity is switched between a high potential and a low potential is supplied. At this time, the common electrode main lines 19M (1), 19M (3),... Corresponding to the common electrodes 19S (1), 19S (3), 19S (5),. 2),
Common electrode main lines 19M (2), 19M (4) corresponding to 19S (4), 19S (6),.
... and a common electrode control signal having a reverse polarity is supplied.

また、共通電極駆動回路103の極性の切り替えは、後述の走査信号出力回路102a
から出力される、各走査線をその並び順に駆動するための走査信号の出力タイミングに同
期して行う。
上述のように、対をなす共通電極19S(1)及び19S(3)は、1本の共通電極本
線19M(1)に接続され、対をなす共通電極19S(1)及び19S(3)に対して同
一の共通電極制御信号が供給されることから、共通電極19S(1)及び19S(3)の
電位が同一のタイミングで変化することになる。
The polarity of the common electrode driving circuit 103 is switched by a scanning signal output circuit 102a described later.
Is output in synchronization with the output timing of the scanning signal for driving the scanning lines in the order of arrangement.
As described above, the paired common electrodes 19S (1) and 19S (3) are connected to one common electrode main line 19M (1) and connected to the paired common electrodes 19S (1) and 19S (3). On the other hand, since the same common electrode control signal is supplied, the potentials of the common electrodes 19S (1) and 19S (3) change at the same timing.

したがって、対をなす共通電極19Sに対応する走査線3aのうち、先に駆動される走
査線3aが駆動されるタイミングに同期して、これよりも所定時間だけ前のタイミングで
、共通電極19Sの極性を反転させる共通電極制御信号を出力する。図1の場合には、共
通電極19S(1)及び19S(3)、19S(2)及び19S(4)、19S(5)及
び19S(7)、19S(6)及び19S(8)、…が対をなしていることから、前記走
査信号出力回路102aから共通電極19S(1)及び19S(3)に対応する走査線3
a(1)に対する走査信号が出力されるタイミング、共通電極19S(2)及び19S(
4)に対応する走査線3a(2)に対する走査信号が出力されるタイミング、共通電極1
9S(5)及び19S(7)に対応する走査線3a(5)に対する走査信号が出力される
タイミング、共通電極19S(6)及び19S(8)に対応する走査線3a(6)に対す
る走査信号が出力されるタイミング、…のそれぞれで極性を反転させる共通電極制御信号
を、対応する共通電極本線19Mに出力する。
Therefore, among the scanning lines 3a corresponding to the common electrode 19S forming a pair, the common electrode 19S has a timing that is a predetermined time earlier than the timing at which the scanning line 3a that is driven first is driven. A common electrode control signal for inverting the polarity is output. In the case of FIG. 1, the common electrodes 19S (1) and 19S (3), 19S (2) and 19S (4), 19S (5) and 19S (7), 19S (6) and 19S (8),. Are paired, the scanning line 3 corresponding to the common electrodes 19S (1) and 19S (3) from the scanning signal output circuit 102a.
The timing at which the scanning signal for a (1) is output, common electrodes 19S (2) and 19S (
4) the timing at which the scanning signal for the scanning line 3a (2) corresponding to 4) is output, the common electrode 1
Timing at which the scanning signal for the scanning line 3a (5) corresponding to 9S (5) and 19S (7) is output, and the scanning signal for the scanning line 3a (6) corresponding to the common electrodes 19S (6) and 19S (8) Is output to the corresponding common electrode main line 19M.

これによって、共通電極本線19Mの極性が反転した時点から、これに対応する走査線
3aの何れかが駆動されるまでの所要時間が、共通電極本線19M間で同一となる。
走査線駆動回路102は、表示制御回路104からの制御信号にしたがって、走査線3
aを選択するための所定電圧の走査信号Gを、出力先の走査線3aを切り替えて所定のタ
イミングで出力する。また、選択対象の走査線3aに対応する共通電極19Sの極性が反
転した後のタイミングで、走査信号Gを出力する。また、このとき、図9のL2に示すよ
うに、選択対象の走査線3aに対応する共通電極19Sの極性に応じて、走査信号Gの低
電位側の電圧レベルを変化させ、液晶印加電圧が一定となるようにする。つまり、共通電
極19Sへの共通電極制御信号の極性の反転に同期して低電位側の電圧レベルを変化させ
ると共に、所定のタイミングでパルス的に高電位となる走査信号を出力する。また、表示
制御回路104からの切替信号にしたがって、フレーム毎に、走査信号Gの出力先を切り
替え走査線3aの駆動順を入れ替える。
As a result, the time required from when the polarity of the common electrode main line 19M is inverted to when any of the scanning lines 3a corresponding thereto is driven is the same between the common electrode main lines 19M.
The scanning line driving circuit 102 scans the scanning line 3 according to the control signal from the display control circuit 104.
A scanning signal G having a predetermined voltage for selecting a is output at a predetermined timing by switching the output scanning line 3a. Further, the scanning signal G is output at a timing after the polarity of the common electrode 19S corresponding to the scanning line 3a to be selected is inverted. At this time, as shown by L2 in FIG. 9, the voltage level on the low potential side of the scanning signal G is changed according to the polarity of the common electrode 19S corresponding to the scanning line 3a to be selected, and the liquid crystal applied voltage is changed. To be constant. In other words, the voltage level on the low potential side is changed in synchronism with the inversion of the polarity of the common electrode control signal to the common electrode 19S, and a scanning signal that becomes a high potential in a pulse manner is output at a predetermined timing. Further, according to the switching signal from the display control circuit 104, the output destination of the scanning signal G is switched for each frame, and the driving order of the scanning lines 3a is switched.

図10は、走査線駆動回路102の構成を示すブロック図である。
走査線駆動回路102は、表示制御回路104からのタイミング信号等の制御信号に基
づいて、走査線3aをその並び順に順次選択するための走査信号を出力する、シフトレジ
スタ等で構成される走査信号出力回路102aと、表示制御回路104からの切替信号に
基づいて走査信号出力回路102aからの走査信号の出力先を切り替えて、対応する走査
線3aに供給する切替回路102bとを備えている。
FIG. 10 is a block diagram illustrating a configuration of the scanning line driving circuit 102.
The scanning line driving circuit 102 outputs a scanning signal for sequentially selecting the scanning lines 3a in the arrangement order based on a control signal such as a timing signal from the display control circuit 104. An output circuit 102 a and a switching circuit 102 b that switches the output destination of the scanning signal from the scanning signal output circuit 102 a based on the switching signal from the display control circuit 104 and supplies the scanning signal to the corresponding scanning line 3 a are provided.

ここで、上述のように本願では、1つおきに隣接する2つの共通電極19Sが、1本の
共通電極本線19Mに接続され、1つの共通電極制御信号で2つの共通電極19Sの電位
が制御される。つまり、共通電極19S(1)と共通電極19S(3)、共通電極19S
(2)と共通電極19S(4)、…がそれぞれ対をなし、共通電極19Sには、奇数ライ
ンと偶数ラインとで逆極性となる電圧が印加されることから、印加電圧が同極性となる共
通電極19Sどうしが対をなすことになり、これらに同一の共通電極制御信号が供給され
、同一の電圧が印加されることになる。
Here, as described above, in the present application, every two adjacent common electrodes 19S are connected to one common electrode main line 19M, and the potential of the two common electrodes 19S is controlled by one common electrode control signal. Is done. That is, the common electrode 19S (1), the common electrode 19S (3), and the common electrode 19S
(2) and the common electrode 19S (4),... Form a pair, and the common electrodes 19S are applied with voltages having opposite polarities on the odd and even lines, so that the applied voltages have the same polarity. The common electrodes 19S make a pair, the same common electrode control signal is supplied to them, and the same voltage is applied.

切替回路102bでは、表示制御回路104からの切替信号に基づき走査信号Gの出力
先を切り替え、切替信号により通常接続が指示されているときには、走査信号出力回路1
02aからの走査信号をそのまま対応する走査線3aに出力する。一方、切替信号で接続
先の切り替えが指示されているときには、走査信号の出力先を、対をなす共通電極19S
のうち他方に対応する走査線3aに出力する。すなわち、図1において、1番目の走査線
3a(1)に対応する共通電極19S(1)は、共通電極19S(3)と対をなしている
ことから、1番目の走査線3a(1)に対する走査信号は、共通電極19S(3)に対応
する走査線3a(3)に出力する。同様に、走査線3a(2)に対応する共通電極19S
(2)は共通電極19S(4)と対をなしていることから、走査線3a(2)に対する走
査信号は、共通電極19S(4)に対応する走査線3a(4)に出力する。同様に、走査
線3a(3)に対する走査信号は走査線3a(1)に出力し、走査線3a(4)に対する
走査信号は走査線3a(2)に出力する。つまり、通常は、走査線3aを、3a(1)、
3a(2)、3a(3)、3a(4)、…の順に選択するが、切替指示が行われたときに
は、3a(3)、3a(4)、3a(1)、3a(2)、…の順に選択する。
The switching circuit 102b switches the output destination of the scanning signal G based on the switching signal from the display control circuit 104. When the normal connection is instructed by the switching signal, the scanning signal output circuit 1
The scanning signal from 02a is output to the corresponding scanning line 3a as it is. On the other hand, when switching of the connection destination is instructed by the switching signal, the output destination of the scanning signal is set as the pair of common electrodes 19S.
Are output to the scanning line 3a corresponding to the other. That is, in FIG. 1, since the common electrode 19S (1) corresponding to the first scanning line 3a (1) is paired with the common electrode 19S (3), the first scanning line 3a (1). Is output to the scanning line 3a (3) corresponding to the common electrode 19S (3). Similarly, the common electrode 19S corresponding to the scanning line 3a (2).
Since (2) is paired with the common electrode 19S (4), the scanning signal for the scanning line 3a (2) is output to the scanning line 3a (4) corresponding to the common electrode 19S (4). Similarly, the scanning signal for the scanning line 3a (3) is output to the scanning line 3a (1), and the scanning signal for the scanning line 3a (4) is output to the scanning line 3a (2). That is, normally, the scanning line 3a is changed to 3a (1),
3a (2), 3a (3), 3a (4),... Are selected in this order, but when a switching instruction is given, 3a (3), 3a (4), 3a (1), 3a (2), Select in order.

データ線駆動回路103は、表示制御回路104からの制御信号及び画像データに基づ
いて、データ線6aに対し、制御信号で指定されるタイミングでデータ線6aを順次切り
替えて画像データに応じた電圧信号からなる画像信号Sを供給する。また、画像信号Sの
極性を、データ線6a毎に反転させ、且つフレーム毎に極性を反転させて供給する。
これによって、図9に示すように、走査線3bに所定電圧の走査信号Gが供給され(L
2)TFT30がオン状態となると、データ線6aから供給される画像信号Sが画素電極
9に書き込まれて画素電極電位が変化し(L3)、この画像信号Sに応じた画素電極電位
と共通電極19Sの電位との差電圧が液晶層50に印加される。なお、図9において、L
3は液晶層50の配向状態が光透過状態となる液晶ON時の画素電極電位、L4は液晶層
の配向状態が光遮断状態となる液晶OFF時の画素電極電位である。
Based on the control signal and image data from the display control circuit 104, the data line driving circuit 103 sequentially switches the data line 6a with respect to the data line 6a at a timing specified by the control signal, and a voltage signal corresponding to the image data. An image signal S consisting of Further, the polarity of the image signal S is supplied for each data line 6a, and the polarity is inverted for each frame.
As a result, as shown in FIG. 9, a scanning signal G having a predetermined voltage is supplied to the scanning line 3b (L
2) When the TFT 30 is turned on, the image signal S supplied from the data line 6a is written to the pixel electrode 9 to change the pixel electrode potential (L3), and the pixel electrode potential and the common electrode corresponding to the image signal S are changed. A voltage difference from the potential of 19S is applied to the liquid crystal layer 50. In FIG. 9, L
3 is a pixel electrode potential when the liquid crystal is ON when the alignment state of the liquid crystal layer 50 is a light transmission state, and L4 is a pixel electrode potential when the liquid crystal is OFF when the alignment state of the liquid crystal layer is a light blocking state.

前記表示制御装置100は、走査線駆動回路102に対し切替信号を出力する。この切
替信号は、2フレーム毎に、通常指示と接続先を切り替える切替指示とを交互に出力する
。また、切替指示を出力したときにはこのフレームに対応する、データ線駆動回路101
に供給すべき画像データの並び順を変えて出力する。つまり、上述のように、切替指示が
行われたときには、走査線を、3a(3)、3a(4)、3a(1)、3a(2)、…の
順に駆動することから、この順に合わせて、各画素に対応する画像データの並び順を変更
して出力する。すなわち、通常は、走査線3a(1)、3a(2)、3a(3)、3a(
4)、…の順にこれに接続された画素に対応する画像データの並び順で画像データをデー
タ線駆動回路101に出力し、切替指示を行うときには、走査線3a(3)、3a(4)
、3a(1)、3a(2)、…の順にこれに接続された画素に対応する画像データの並び
順で画像データをデータ線駆動回路101に出力する。
The display control device 100 outputs a switching signal to the scanning line driving circuit 102. This switching signal alternately outputs a normal instruction and a switching instruction for switching the connection destination every two frames. When the switching instruction is output, the data line driving circuit 101 corresponding to this frame is displayed.
The order of image data to be supplied to is changed and output. That is, as described above, when a switching instruction is given, the scanning lines are driven in the order of 3a (3), 3a (4), 3a (1), 3a (2),. Thus, the arrangement order of the image data corresponding to each pixel is changed and output. That is, normally, the scanning lines 3a (1), 3a (2), 3a (3), 3a (
4), when outputting image data to the data line driving circuit 101 in the order of arrangement of the image data corresponding to the pixels connected thereto, and instructing switching, the scanning lines 3a (3), 3a (4)
Image data is output to the data line drive circuit 101 in the order of image data corresponding to the pixels connected to the pixels connected to the pixels 3a (1), 3a (2),.

次に、本実施の形態の動作を図11のタイミングチャートを用いて説明する。なお、こ
の図11では、同極性での書き込みが行われる1ライン目及び3ライン目の走査線に接続
される画素について説明する。
走査線駆動回路102では、走査線3aを順次選択するための走査信号Gを出力すると
共に、表示制御回路104からの切替信号に基づいて走査信号の出力先を切り替える。
Next, the operation of this embodiment will be described with reference to the timing chart of FIG. Note that in FIG. 11, pixels connected to the first and third scanning lines where writing with the same polarity is performed will be described.
The scanning line driving circuit 102 outputs the scanning signal G for sequentially selecting the scanning lines 3 a and switches the output destination of the scanning signal based on the switching signal from the display control circuit 104.

今、1フレーム目の画像表示を行うものとすると、表示制御回路104は、通常接続を
指示する切替信号を出力する。
このため、走査線駆動回路102では、各走査線3aをその並び順に順次選択するため
の走査信号Gを、走査線3aに順次出力する。これによって、走査線3a(1)、走査線
3a(2)、走査線3a(3)、走査線3a(4)、…、の順に、走査信号Gが出力され
る。
Assuming that the first frame image display is performed, the display control circuit 104 outputs a switching signal instructing normal connection.
For this reason, the scanning line driving circuit 102 sequentially outputs scanning signals G for sequentially selecting the scanning lines 3a in the arrangement order to the scanning lines 3a. Thereby, the scanning signal G is output in the order of the scanning line 3a (1), the scanning line 3a (2), the scanning line 3a (3), the scanning line 3a (4),.

データ線駆動回路101ではデータ線6aを順次切り替え、表示制御回路104から入
力される画像データに応じた画像信号を所定のタイミングでデータ線6aに出力する。
ここで、走査線3a(1)と1番目のデータ線6aとの交差位置に対応するドット領域
と、走査線3a(3)と1番目のデータ線6aとの交差位置に対応するドット領域とに着
目する。
なお、図11において、細実線は走査線3a(1)への走査信号、太実線は走査線3a
(3)への走査信号、細破線は走査線3a(1)に対応するドット領域の画素電極電位、
太破線は走査線3a(3)に対応するドット領域の画素電極電位を表す。
The data line driving circuit 101 sequentially switches the data lines 6a and outputs an image signal corresponding to the image data input from the display control circuit 104 to the data lines 6a at a predetermined timing.
Here, a dot area corresponding to the intersection position of the scanning line 3a (1) and the first data line 6a, and a dot area corresponding to the intersection position of the scanning line 3a (3) and the first data line 6a, Pay attention to.
In FIG. 11, the thin solid line indicates the scanning signal to the scanning line 3a (1), and the thick solid line indicates the scanning line 3a.
The scanning signal to (3), the thin broken line is the pixel electrode potential of the dot area corresponding to the scanning line 3a (1),
The thick broken line represents the pixel electrode potential of the dot region corresponding to the scanning line 3a (3).

1フレーム目の書き込みで、図11(a)に示すように、まず、走査線3a(1)へ走
査信号が供給される前に、共通電極本線19M(1)への共通電極制御信号によって共通
電極19S(1)及び共通電極19S(3)(VCOM)の極性が反転され、その後、走
査線3a(1)に走査信号が供給され、走査線3a(1)が選択されると、この走査線3
a(1)に接続されたTFT30がオン状態となる。これによって、データ線6aから画
像信号として正電位が画素電極9に与えられ、走査線3a(1)に接続されたTFT30
が遮断状態となるまでの期間に、画素電極9に接続される画素容量としての液晶容量CLC
及び蓄電容量70が充電され、それによって画素電極9が、画像信号に相当する正電位に
保持される。この間、共通電極19S(1)は、所定の低電位となっている。これによっ
て、画素電極9と低電位の共通電極19S(1)との間の電圧差が液晶層50に作用し、
これに応じて液晶の配向状態が変化し、画像信号相当の画像表示が行われることになる。
In the writing of the first frame, as shown in FIG. 11A, first, before the scanning signal is supplied to the scanning line 3a (1), the common electrode control signal to the common electrode main line 19M (1) is shared. When the polarities of the electrode 19S (1) and the common electrode 19S (3) (VCOM) are inverted, and then the scanning signal is supplied to the scanning line 3a (1) and the scanning line 3a (1) is selected, this scanning is performed. Line 3
The TFT 30 connected to a (1) is turned on. As a result, a positive potential is applied as an image signal from the data line 6a to the pixel electrode 9, and the TFT 30 connected to the scanning line 3a (1).
Liquid crystal capacitance C LC as a pixel capacitance connected to the pixel electrode 9 during the period until the pixel is cut off.
Then, the storage capacitor 70 is charged, whereby the pixel electrode 9 is held at a positive potential corresponding to the image signal. During this time, the common electrode 19S (1) is at a predetermined low potential. As a result, a voltage difference between the pixel electrode 9 and the low potential common electrode 19S (1) acts on the liquid crystal layer 50,
In response to this, the alignment state of the liquid crystal changes, and an image display corresponding to the image signal is performed.

続いて、2ライン目の走査線3a(2)が選択されるが(図示せず)、この走査線3a
(2)が選択される前に、この走査線3a(2)に対応する共通電極本線19M(2)へ
の共通電極制御信号によって共通電極19S(2)と共に共通電極19S(4)の極性が
切り替えられ、走査線3a(2)が選択された後、上記と同様の動作が行われ、画素電極
9に対しデータ線駆動回路101により負極性での書き込みが行われる。
Subsequently, the second scanning line 3a (2) is selected (not shown), but this scanning line 3a is selected.
Before (2) is selected, the polarity of the common electrode 19S (4) together with the common electrode 19S (2) is changed by the common electrode control signal to the common electrode main line 19M (2) corresponding to the scanning line 3a (2). After switching and selecting the scanning line 3 a (2), the same operation as described above is performed, and the data line driving circuit 101 performs writing with a negative polarity on the pixel electrode 9.

続いて、3ライン目の走査線3a(3)が選択されると、その液晶容量CLC及び蓄電容
量70が同様に充電されて、その画素電極9は、太破線で示すように、画像信号相当の正
電位に保持される。この走査線3a(3)に対応する共通電極19S(3)は、共通電極
19S(1)の極性が変化したタイミングで低電位に保持されていることから、この画素
電極9と共通電極19S(3)との電圧差が液晶層50に作用することになる。
Subsequently, when the third scanning line 3a (3) is selected, the liquid crystal capacitor CLC and the storage capacitor 70 are charged in the same manner, and the pixel electrode 9 receives the image signal as shown by the thick broken line. It is held at a considerable positive potential. Since the common electrode 19S (3) corresponding to the scanning line 3a (3) is held at a low potential at the timing when the polarity of the common electrode 19S (1) changes, the pixel electrode 9 and the common electrode 19S ( The voltage difference from 3) acts on the liquid crystal layer 50.

その後、4ライン目の走査線3a(4)が選択されて同様に動作し、5ライン目の走査
線3a(5)が選択されるときには、この5ライン目の走査線3a(5)が選択される所
定時間前の時点で、この走査線3a(5)に対応する共通電極19S(5)が接続された
共通電極本線19M(3)への駆動信号が低電位に変化し、その後、走査線3a(5)が
選択されて、上記と同様の動作で書き込みが行われ、以後、同様の手順で全ての走査線3
aが駆動されこれに対応する画素電極9への書き込みが行われる。
Thereafter, the fourth scanning line 3a (4) is selected and operated in the same manner. When the fifth scanning line 3a (5) is selected, the fifth scanning line 3a (5) is selected. The drive signal to the common electrode main line 19M (3) to which the common electrode 19S (5) corresponding to the scanning line 3a (5) is connected changes to a low potential at a time before a predetermined time, and then the scanning is performed. The line 3a (5) is selected, and writing is performed in the same operation as described above. Thereafter, all the scanning lines 3 are processed in the same procedure.
a is driven, and writing to the pixel electrode 9 corresponding thereto is performed.

次に、2フレーム目の書き込みを行う場合には、図11(b)に示すように、表示制御
回路104は、引き続き通常接続を指示する切替信号を出力する。そして、1番目の走査
線3a(1)が選択される前のタイミングで、走査線3a(1)に対応する共通電極19
S(1)及びこれと共に走査線3a(3)の極性が高電位に切り替わり、走査線駆動回路
102から、各走査線3aを順次選択するための走査信号が、走査線3aの並び順に、順
に出力される。
Next, when writing the second frame, as shown in FIG. 11B, the display control circuit 104 continuously outputs a switching signal instructing normal connection. Then, at the timing before the first scanning line 3a (1) is selected, the common electrode 19 corresponding to the scanning line 3a (1).
S (1) and the polarity of the scanning line 3a (3) are switched to a high potential at the same time, and scanning signals for sequentially selecting the scanning lines 3a from the scanning line driving circuit 102 are sequentially arranged in the order of the scanning lines 3a. Is output.

そして、走査線3a(1)が選択されると、選択された走査線3a(1)に接続された
TFT30が導通状態となり、データ線6aから画像信号として今度は負電位が画素電極
9に与えられ、走査線3a(1)に接続されたTFT30が遮断状態となるまでの期間に
、画素電極9に接続される液晶容量CLC及び蓄電容量70が充電され、それによって画素
電極9が、画像信号に相当する負電位に保持される。そして、この画素電極9と共通電極
19S(1)との間の電圧差が液晶層50に作用する。
When the scanning line 3a (1) is selected, the TFT 30 connected to the selected scanning line 3a (1) is turned on, and a negative potential is applied to the pixel electrode 9 from the data line 6a as an image signal this time. In the period until the TFT 30 connected to the scanning line 3a (1) is cut off, the liquid crystal capacitor CLC and the storage capacitor 70 connected to the pixel electrode 9 are charged, whereby the pixel electrode 9 is The negative potential corresponding to the signal is held. The voltage difference between the pixel electrode 9 and the common electrode 19S (1) acts on the liquid crystal layer 50.

続いて、2ライン目の走査線3a(2)が選択される前に、共通電極19S(2)及び
共通電極19S(4)の極性が低電位に切り替えられた後、走査線3a(2)が選択され
、以後同様に動作し、この場合正極性での書き込みが行われる。続いて、3ライン目の走
査線3a(3)が選択されるとその液晶容量CLC及び蓄電容量70が同様に充電されて、
その画素電極9は画像信号相当の負電位に保持される。そして、画素電極9と共通電極1
9S(3)との間の電圧差が液晶層50に作用する。
続いて、3フレーム目の書き込みを行う場合には、表示制御回路104は、接続先の切
替を指示する切替信号を出力する。
Subsequently, before the scanning line 3a (2) of the second line is selected, the polarities of the common electrode 19S (2) and the common electrode 19S (4) are switched to a low potential, and then the scanning line 3a (2). After that, the same operation is performed, and in this case, writing with positive polarity is performed. Subsequently, when the third scanning line 3a (3) is selected, the liquid crystal capacitor CLC and the storage capacitor 70 are similarly charged,
The pixel electrode 9 is held at a negative potential corresponding to an image signal. The pixel electrode 9 and the common electrode 1
A voltage difference from 9S (3) acts on the liquid crystal layer 50.
Subsequently, when writing the third frame, the display control circuit 104 outputs a switching signal instructing switching of the connection destination.

このため、走査線駆動回路102では、各走査線3aを順次選択するための走査信号の
出力先を変更して出力する。この場合、共通電極19S(1)と19S(3)、共通電極
19S(2)と19S(4)とが対をなしていることから、走査線3a(1)への走査信
号は走査線3a(3)へ、走査線3a(2)への走査信号は走査線3a(4)へ、走査線
3a(3)への走査信号は走査線3a(1)へ、走査線3a(4)への走査信号は走査線
3a(2)へ出力する。以後、走査線3a(5)、3a(6)、3a(7)、3a(8)
…、への走査信号を、走査線3a(7)、3a(8)、3a(5)、3a(6)、…の順
に出力する。
また表示制御回路104は、データ線駆動回路101へ供給する画像データの並び順を
、走査線3a(3)に接続された画素への画素データ、走査線3a(4)に接続された画
素への画素データ、走査線3a(1)に接続された画素への画素データ、走査線3a(2
)に接続された画素への画素データ、…の順に、並び替えて出力する。
For this reason, the scanning line driving circuit 102 changes the output destination of the scanning signal for sequentially selecting each scanning line 3a and outputs it. In this case, since the common electrodes 19S (1) and 19S (3) and the common electrodes 19S (2) and 19S (4) are paired, the scanning signal to the scanning line 3a (1) is the scanning line 3a. To (3), the scanning signal to the scanning line 3a (2) is to the scanning line 3a (4), the scanning signal to the scanning line 3a (3) is to the scanning line 3a (1), and to the scanning line 3a (4). Are output to the scanning line 3a (2). Thereafter, the scanning lines 3a (5), 3a (6), 3a (7), 3a (8)
Are output in the order of the scanning lines 3a (7), 3a (8), 3a (5), 3a (6),.
In addition, the display control circuit 104 changes the arrangement order of the image data supplied to the data line driving circuit 101 to the pixel data to the pixels connected to the scanning line 3a (3) and the pixels connected to the scanning line 3a (4). Pixel data, pixel data to pixels connected to the scanning line 3a (1), scanning line 3a (2
) Are rearranged in the order of pixel data to the pixels connected to.

このため、3フレーム目では、図11(c)に示すように、まず、走査信号出力回路1
02aから走査線3a(1)への走査信号が出力される前の時点で、共通電極19S(1
)及び共通電極19S(3)の極性が低電位に切り替えられる。そして、走査線駆動回路
102では、走査信号出力回路102aで出力された走査線3a(1)への走査信号が、
切り替え回路102bでその出力先が切り替えられて走査線3a(3)に供給され、この
走査線3a(3)に対応する画素電極9への書き込みが行われて、画素電極9が画像信号
に相当する正電位に維持される。そして、この画素電極9の画像信号相当の正電位と共通
電極19S(1)の低電位との間の電位差が液晶層50に作用する。
Therefore, in the third frame, as shown in FIG. 11C, first, the scanning signal output circuit 1
At a point before the scanning signal is output from 02a to the scanning line 3a (1), the common electrode 19S (1
) And the common electrode 19S (3) are switched to a low potential. In the scanning line driving circuit 102, the scanning signal to the scanning line 3a (1) output from the scanning signal output circuit 102a is
The output destination is switched by the switching circuit 102b and supplied to the scanning line 3a (3). Writing to the pixel electrode 9 corresponding to the scanning line 3a (3) is performed, and the pixel electrode 9 corresponds to an image signal. Maintained at a positive potential. A potential difference between the positive potential corresponding to the image signal of the pixel electrode 9 and the low potential of the common electrode 19S (1) acts on the liquid crystal layer 50.

続いて、走査線3a(2)に対応する共通電極19S(2)の極性が高電位に切り替え
られた後、走査線3a(2)への走査信号がその出力先が切り替えられて走査線Vg(4
)に供給されて同様に動作し、この場合負極性での書き込みが行われる。続いて、走査線
3a(3)への走査信号がその出力先が切り替えられて走査線3a(1)に供給されると
、走査線3a(1)に対応する画素電極9への書き込みが行われ、画素電極9は、画像信
号相当の正電位に保持される。
Subsequently, after the polarity of the common electrode 19S (2) corresponding to the scanning line 3a (2) is switched to a high potential, the output destination of the scanning signal to the scanning line 3a (2) is switched and the scanning line Vg is switched. (4
) And operates in the same manner. In this case, writing with negative polarity is performed. Subsequently, when the output destination of the scanning signal to the scanning line 3a (3) is switched and supplied to the scanning line 3a (1), writing to the pixel electrode 9 corresponding to the scanning line 3a (1) is performed. In other words, the pixel electrode 9 is held at a positive potential corresponding to an image signal.

続いて、4フレーム目の画像表示を行う場合には、表示制御回路104は、接続先の切
替を指示する切替信号を出力する。
走査線3a(1)に対応する共通電極19S(1)及びこれと共に共通電極19S(3
)の極性が高電位に切り替えられた後、走査信号出力回路102aから、走査線3a(1
)への走査信号から順に出力されるが、これが切り替え回路102bによって、その出力
先が切り替えられ、走査線3a(3)、走査線3a(4)、走査線3a(1)、走査線3
a(2)、走査線3a(7)、走査線3a(8)、走査線3a(5)、走査線3a(6)
、…の順に出力される。また、表示制御回路104は、データ線駆動回路101へ供給す
る画像データの並び順を、走査線3a(3)に接続された画素への画素データ、走査線3
a(4)に接続された画素への画素データ、走査線3a(1)に接続された画素への画素
データ、走査線3a(2)に接続された画素への画素データ、…の順に、並び替えて出力
する。
Subsequently, when displaying an image of the fourth frame, the display control circuit 104 outputs a switching signal instructing switching of the connection destination.
The common electrode 19S (1) corresponding to the scanning line 3a (1) and the common electrode 19S (3) together with the common electrode 19S (1)
) Is switched to a high potential, and then the scanning signal output circuit 102a supplies the scanning line 3a (1).
) Are sequentially output from the scanning signal to the switching circuit 102b, and the output destination is switched by the switching circuit 102b. The scanning line 3a (3), the scanning line 3a (4), the scanning line 3a (1), and the scanning line 3
a (2), scanning line 3a (7), scanning line 3a (8), scanning line 3a (5), scanning line 3a (6)
, ... are output in this order. In addition, the display control circuit 104 changes the arrangement order of the image data supplied to the data line driving circuit 101 to the pixel data to the pixels connected to the scanning line 3 a (3), the scanning line 3.
Pixel data to the pixel connected to a (4), pixel data to the pixel connected to scanning line 3a (1), pixel data to the pixel connected to scanning line 3a (2),. Sort and output.

このため、4フレーム目では、図11(d)に示すように、共通電極19S(1)及び
共通電極19S(3)の極性が高電位に切り替わった後、まず、走査線3a(1)への走
査信号が走査線3a(3)に供給され、この走査線3a(3)に対応する画素電極9への
書き込みが行われ、画素電極9が、画像信号に相当する負電位に保持される。
続いて、共通電極19S(2)及び共通電極19S(4)の極性が低電位に切り替わっ
た後、走査線3a(2)への走査信号が走査線3a(4)に供給され、同様に動作し、こ
の場合正極性での書き込みが行われ、続いて、走査線3a(3)への走査信号が走査線3
a(1)に供給されると、走査線3a(1)に接続された画素電極9への書き込みが行わ
れ、画像信号相当の負電位に保持される。
そして、以後、同様に処理が行われる。
Therefore, in the fourth frame, as shown in FIG. 11D, after the polarities of the common electrode 19S (1) and the common electrode 19S (3) are switched to a high potential, first, the scanning line 3a (1) is moved to. Is supplied to the scanning line 3a (3), writing to the pixel electrode 9 corresponding to the scanning line 3a (3) is performed, and the pixel electrode 9 is held at a negative potential corresponding to the image signal. .
Subsequently, after the polarities of the common electrode 19S (2) and the common electrode 19S (4) are switched to a low potential, the scanning signal to the scanning line 3a (2) is supplied to the scanning line 3a (4) and operates in the same manner. In this case, writing with a positive polarity is performed, and then a scanning signal to the scanning line 3a (3) is transmitted to the scanning line 3
When supplied to a (1), writing to the pixel electrode 9 connected to the scanning line 3a (1) is performed, and the negative potential corresponding to the image signal is held.
Thereafter, the same processing is performed.

ここで、共通電極19S(1)及び19S(3)を、1本の共通電極本線19M(1)
により制御し、同一のタイミングでその電位を高電位及び低電位間で切り替えた場合、共
通電極19S(1)及び19S(3)の電位が切り替わった時点から、走査線3a(1)
が駆動されるまでの所要時間と、走査線3a(3)が駆動されるまでの所要時間とに差(
図11のΔT)が生じる。
このため、共通電極19が形成される基板内のリーク電流等により共通電極19の電位
が変化し実効値が変化し画素電荷量に差が生じるため、画素電極及び共通電極間の電位が
変化することになって、画素電極9に同一の電位を印加した場合であっても表示ライン間
で輝度差が発生する可能性がある。
Here, the common electrodes 19S (1) and 19S (3) are connected to one common electrode main line 19M (1).
When the potential is switched between a high potential and a low potential at the same timing, the scanning line 3a (1) is scanned from the time when the potentials of the common electrodes 19S (1) and 19S (3) are switched.
Difference between the time required to drive the scan line 3a and the time required to drive the scanning line 3a (3) (
ΔT in FIG. 11 occurs.
For this reason, the potential of the common electrode 19 changes due to leakage current or the like in the substrate on which the common electrode 19 is formed, and the effective value changes, resulting in a difference in the amount of pixel charge. Therefore, the potential between the pixel electrode and the common electrode changes. Therefore, even when the same potential is applied to the pixel electrode 9, there is a possibility that a luminance difference occurs between the display lines.

しかしながら、上述のように、走査線3a(1)と、走査線3a(3)とでは、1フレ
ーム目及び2フレーム目と、3フレーム目及び4フレーム目とで、これら走査線3aを駆
動する順番を入れ替えている。よって、1フレーム目で、後に駆動される走査線3a(3
)に対応するドット領域の明るさが多少不足する場合であっても、3フレーム目ではこの
走査線3a(3)は先に駆動され、逆に、走査線Vg(1)は後に駆動されることから、
1フレーム目と3フレーム目とで、走査線3a(1)に接続されたドット領域と、走査線
3a(3)に接続されたドット領域との間での見た目の明るさが平均化されることになっ
て、共通電極19Sの実効値の変化に起因してフレーム間で、表示ライン間に輝度差が生
じることを回避することができる。
However, as described above, the scanning lines 3a (1) and 3a (3) drive the scanning lines 3a in the first frame, the second frame, the third frame, and the fourth frame. The order has been changed. Therefore, in the first frame, the scanning line 3a (3
), The scanning line 3a (3) is driven first and the scanning line Vg (1) is driven later in the third frame. From that
The apparent brightness between the dot area connected to the scanning line 3a (1) and the dot area connected to the scanning line 3a (3) is averaged between the first frame and the third frame. In other words, it is possible to avoid a luminance difference between display lines between frames due to a change in the effective value of the common electrode 19S.

したがって、複数の共通電極19Sを同時に駆動する場合であっても、表示ライン間で
明るさに差が生じることなく実現することができ、ドライバICチップの小型化を図りつ
つ、的確に画像表示を行うことができる。
特に、アモルファスTFTを用いた場合には、ドライバ回路をガラス基板に一体に形成
することが困難であるため、図12に示すように、走査線3aに沿って共通電極19をパ
ネル配線により配設し、この共通電極19の電位を制御するための制御信号を出力するた
めの出力端子をドライバICに設ける必要がある。つまり共通電極19Sの数が多いほど
出力端子数も増加するためドライバICのサイズ増加につながる。しかしながら上述のよ
うに、共通電極19Sの数に対し出力端子数を半分に削減することができるから、チップ
サイズの縮小化を図ることができる。
Therefore, even when a plurality of common electrodes 19S are driven at the same time, it can be realized without causing a difference in brightness between display lines, and an image can be displayed accurately while miniaturizing the driver IC chip. It can be carried out.
In particular, when an amorphous TFT is used, it is difficult to form a driver circuit integrally with a glass substrate. Therefore, as shown in FIG. 12, the common electrode 19 is arranged along the scanning line 3a by panel wiring. It is necessary to provide the driver IC with an output terminal for outputting a control signal for controlling the potential of the common electrode 19. That is, as the number of common electrodes 19S increases, the number of output terminals also increases, leading to an increase in the size of the driver IC. However, as described above, since the number of output terminals can be reduced by half with respect to the number of common electrodes 19S, the chip size can be reduced.

なお、上記実施の形態においては、2本の共通電極19Sを一つにまとめて制御する場
合について説明したが、これに限るものではない。例えば、3本の共通電極19Sを一つ
にまとめて制御することも可能である。この場合には、図13に示すように、同極性の書
き込みが行われる、1ライン目、3ライン目、5ライン目に相当する共通電極19Sを一
つにまとめ、同様に、2ライン目、4ライン目、6ライン目に相当する共通電極19Sを
一つにまとめ、1ライン目の走査線に対する走査信号が出力される前、2ライン目の走査
線に対する走査信号が出力される前、7ライン目の走査線に対する走査信号が出力される
前、…のタイミングで、それぞれに対応する共通電極の極性を切り替え、さらに、1フレ
ーム目、2フレーム目は、通常の順番で走査線3aを駆動し、3フレーム目及び4フレー
ム目は、1ライン目及び5ライン目を入れ替えて駆動すればよい。これによって、共通電
極19Sの実効値の変動が小さい1ライン目と、実効値の変動が大きい5ライン目とで見
た目の明るさが平均化されることになって、実効値の変動に起因して表示画像に与える影
響を回避することができる。
In the embodiment described above, the case where the two common electrodes 19S are collectively controlled has been described. However, the present invention is not limited to this. For example, it is possible to control the three common electrodes 19S together. In this case, as shown in FIG. 13, the common electrodes 19S corresponding to the first line, the third line, and the fifth line to be written with the same polarity are combined into one, and the second line, The common electrodes 19S corresponding to the fourth and sixth lines are combined into one, before the scanning signal for the first scanning line is output, before the scanning signal for the second scanning line is output, 7 Before the scanning signal for the scanning line of the second line is output, the polarity of the common electrode corresponding to each is switched at the timing, and the scanning line 3a is driven in the normal order for the first and second frames. The third frame and the fourth frame may be driven by switching the first line and the fifth line. As a result, the apparent brightness is averaged between the first line where the variation in the effective value of the common electrode 19S is small and the fifth line where the variation in the effective value is large, which is caused by the variation in the effective value. The influence on the display image can be avoided.

また、同様の手順で4本以上の共通電極19Sを一つにまとめることも可能であって、
この場合には、一つにまとめた共通電極19Sに対応する画素の明るさが平均化されるよ
うに走査線3aの駆動順番を替えればよい。
また、必ずしも隣接する共通電極19Sどうしを一つにまとめる必要はなく、同極性の
書き込みが行われる共通電極19Sであれば、どの共通電極19Sを組み合わせてもよい
It is also possible to combine four or more common electrodes 19S into one by the same procedure,
In this case, the driving order of the scanning lines 3a may be changed so that the brightness of the pixels corresponding to the common electrode 19S combined into one is averaged.
Further, it is not always necessary to combine adjacent common electrodes 19S, and any common electrode 19S may be combined as long as the common electrode 19S performs writing with the same polarity.

また、上記実施の形態においては、同一の共通電極19Sに対して同極性の書き込みが
行われるフレーム間、つまり、1フレーム目と3フレーム目、2フレーム目と4フレーム
目の間で、走査線3aの駆動順を切り替えて明るさの平均化を図るようにした場合につい
て説明したが、必ずしもこれに限るものではなく、同一の共通電極19Sに対して同極性
の書き込みが行われるフレーム間であれば、いずれのフレームどうしの間で平均化を図っ
てもよく、例えば、1フレーム目と5フレーム目との間で平均化を図ってもよい。
In the above embodiment, scanning lines are written between frames in which writing of the same polarity is performed on the same common electrode 19S, that is, between the first frame, the third frame, the second frame, and the fourth frame. The case where the driving order of 3a is switched to average the brightness has been described. However, the present invention is not necessarily limited to this, and it may be performed between frames in which the same polarity is written to the same common electrode 19S. For example, averaging may be performed between any frames. For example, averaging may be performed between the first frame and the fifth frame.

また、画素データの書き込み極性を1ライン毎に反転させる場合について説明したが、
これに限るものではなく、複数ライン毎に書き込み極性を反転する方式等であってもよく
、要は、2値の値をとる共通電極19Sを個別に制御するようにした方式であれば適用す
ることができる。
また、IPS方式を採用した液晶表示装置100について説明したが、FFS(Frnge
Field Switching)方式を採用した液晶表示装置であっても適用することができ、また、
透過表示領域Tのみを有する場合であっても適用することができる。
Moreover, although the case where the writing polarity of pixel data is reversed for each line has been described,
However, the present invention is not limited to this, and a method of inverting the write polarity for each of a plurality of lines may be used. In short, any method can be applied as long as the common electrode 19S having a binary value is individually controlled. be able to.
In addition, the liquid crystal display device 100 adopting the IPS method has been described, but FFS (Frnge
It can be applied even to a liquid crystal display device adopting Field Switching)
The present invention can be applied even when only the transmissive display region T is provided.

次に、上述した液晶表示装置100を適用した電子機器について説明する。
図14は、液晶表示装置100を適用した携帯電話120の構成を示す斜視図である。
この図14に示すように、携帯電話120は、複数の操作ボタン121のほか、受話口
122、送話口123と共に、上述した表示部100aを備えるものである。なお、液晶
表示装置100のうち、表示部100a以外の構成要素については電話機に内蔵されるの
で、外観としては現れない。
Next, an electronic apparatus to which the above-described liquid crystal display device 100 is applied will be described.
FIG. 14 is a perspective view showing a configuration of a mobile phone 120 to which the liquid crystal display device 100 is applied.
As shown in FIG. 14, the cellular phone 120 includes the display unit 100 a described above together with the earpiece 122 and the mouthpiece 123 in addition to the plurality of operation buttons 121. In the liquid crystal display device 100, components other than the display unit 100a are built in the telephone, so that they do not appear as appearance.

また、液晶表示装置100が適用される電子機器としては、図14に示される携帯電話
の他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型
(またはモニタ直視型)のビデオレコーダ、カーナビゲーション装置、ページャ、電子手
帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパ
ネルを備えた機器等が挙げられる。そして、これらの各種電子機器の表示装置として、上
述した液晶表示装置100が適用可能であることはいうまでもない。
Further, as an electronic device to which the liquid crystal display device 100 is applied, in addition to the mobile phone shown in FIG. 14, a digital still camera, a notebook computer, a liquid crystal television, a viewfinder type (or monitor direct view type) video recorder. , A car navigation device, a pager, an electronic notebook, a calculator, a word processor, a workstation, a video phone, a POS terminal, a device equipped with a touch panel, and the like. And it cannot be overemphasized that the liquid crystal display device 100 mentioned above is applicable as a display apparatus of these various electronic devices.

本発明の実施の形態の一例を示す液晶表示装置の概略構成図である。It is a schematic block diagram of the liquid crystal display device which shows an example of embodiment of this invention. 図1の表示部の等価回路である。It is an equivalent circuit of the display part of FIG. ドット領域の平面構成図である。It is a plane block diagram of a dot area. 図3のA−A’線に沿う断面図である。FIG. 4 is a cross-sectional view taken along line A-A ′ of FIG. 3. 液晶表示装置の動作説明図である。It is operation | movement explanatory drawing of a liquid crystal display device. 液晶表示装置の動作説明図である。It is operation | movement explanatory drawing of a liquid crystal display device. 液晶表示装置の動作説明図である。It is operation | movement explanatory drawing of a liquid crystal display device. 共通電極と共通電極本線との接続関係を説明するための説明図である。It is explanatory drawing for demonstrating the connection relation of a common electrode and a common electrode main line. 液晶表示装置の動作を説明するための信号波形図である。It is a signal waveform diagram for demonstrating operation | movement of a liquid crystal display device. 走査線駆動回路の一例を示すブロック図である。It is a block diagram showing an example of a scanning line driving circuit. 本発明の動作説明に供する信号波形図である。It is a signal waveform diagram with which it uses for operation | movement description of this invention. 従来の、共通電極の配置状況を説明するための説明図である。It is explanatory drawing for demonstrating the arrangement | positioning state of the conventional common electrode. 共通電極と共通電極本線とのその他の接続関係を説明するための説明図である。It is explanatory drawing for demonstrating the other connection relation of a common electrode and a common electrode main line. 本発明の液晶表示装置を適用した携帯電話の構成を示す斜視図である。It is a perspective view which shows the structure of the mobile telephone to which the liquid crystal display device of this invention is applied.

符号の説明Explanation of symbols

3a 走査線、6a データ線、9 画素電極、19S 共通電極、19M 共通電極
本線、100 液晶表示装置、101 データ線駆動回路、102 走査線駆動回路、1
03 共通電極駆動回路、104 表示制御回路
3a scanning line, 6a data line, 9 pixel electrode, 19S common electrode, 19M common electrode main line, 100 liquid crystal display device, 101 data line driving circuit, 102 scanning line driving circuit, 1
03 common electrode drive circuit, 104 display control circuit

Claims (6)

複数の走査線と複数のデータ線とのそれぞれの交差に対応して設けられた画素電極と、
当該画素電極と同一の基板上に形成され且つ前記走査線毎に沿って配置される共通電極と
、を有し、前記画素電極及び前記共通電極間の電圧に応じて画像を表示する液晶表示装置
において、
前記共通電極に対して、2値の所定電圧を周期的に切り替えて印加する共通電極駆動回
路を備え、
前記複数の共通電極は、印加される電圧が同じものを組とし、当該組に属する複数の共
通電極の一端どうしが共通の共通電極本線に接続され、当該共通電極本線の他端が前記共
通電極駆動回路の出力端に接続されることを特徴とする液晶表示装置。
A pixel electrode provided corresponding to each intersection of the plurality of scanning lines and the plurality of data lines;
A liquid crystal display device having a common electrode formed on the same substrate as the pixel electrode and disposed along each scanning line, and displaying an image according to a voltage between the pixel electrode and the common electrode In
A common electrode driving circuit for periodically switching and applying a binary predetermined voltage to the common electrode;
The plurality of common electrodes is a set having the same applied voltage, one end of the plurality of common electrodes belonging to the set is connected to a common common electrode main line, and the other end of the common electrode main line is the common electrode A liquid crystal display device connected to an output terminal of a drive circuit.
同電圧が印加される前記共通電極のうち、隣り合う複数の共通電極が前記共通電極本線
に接続されることを特徴とする請求項1記載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein among the common electrodes to which the same voltage is applied, a plurality of adjacent common electrodes are connected to the common electrode main line.
前記複数の走査線に対して選択的に駆動する走査信号を印加する走査線駆動回路と、
前記走査信号に応じた順で前記データ線にデータ信号を供給するデータ線駆動回路と、
を備え、
前記走査線駆動回路は、前記組に属する前記共通電極に対応する複数の走査線に対し、
フレーム毎に異なる順番で前記走査信号を供給し、
前記共通電極駆動回路は、前記組に対応する複数の走査線のうち最初に駆動される走査
線への走査信号について、非選択状態から選択状態に切り替えられるより前に、前記共通
電極に印加する電圧を切り替えることを特徴とする請求項1又は2記載の液晶表示装置。
A scanning line driving circuit for applying a scanning signal for selectively driving the plurality of scanning lines;
A data line driving circuit for supplying a data signal to the data line in the order according to the scanning signal;
With
The scanning line driving circuit, for a plurality of scanning lines corresponding to the common electrode belonging to the set,
Supplying the scanning signals in a different order for each frame;
The common electrode drive circuit applies a scan signal to a scan line to be driven first among a plurality of scan lines corresponding to the set to the common electrode before switching from the non-selected state to the selected state. 3. The liquid crystal display device according to claim 1, wherein the voltage is switched.
前記共通電極に印加される電圧は、1フレーム毎に切り替えられ、
前記走査線駆動回路は、前記1フレーム期間において、前記組に対応する複数の走査線
の駆動順を異ならせることを特徴とする請求項3記載の液晶表示装置。
The voltage applied to the common electrode is switched every frame,
4. The liquid crystal display device according to claim 3, wherein the scanning line driving circuit varies the driving order of the plurality of scanning lines corresponding to the set in the one frame period.
前記画素電極は、対応する前記データ線にスイッチ素子を介して接続され、前記走査信
号により前記スイッチ素子が導通状態となったとき、前記データ線に供給されるデータ信
号が前記画素電極に印加され、前記スイッチ素子は、アモルファスシリコンで構成される
ことを特徴とする請求項1乃至4の何れか1項に記載の液晶表示装置。
The pixel electrode is connected to the corresponding data line via a switch element, and when the switch element is turned on by the scanning signal, a data signal supplied to the data line is applied to the pixel electrode. The liquid crystal display device according to claim 1, wherein the switch element is made of amorphous silicon.
前記請求項1乃至5の何れか1項に記載の液晶表示装置を備えることを特徴とする電子
機器。
An electronic apparatus comprising the liquid crystal display device according to claim 1.
JP2007033084A 2007-02-14 2007-02-14 Liquid crystal display device and electronic apparatus Withdrawn JP2008197420A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007033084A JP2008197420A (en) 2007-02-14 2007-02-14 Liquid crystal display device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007033084A JP2008197420A (en) 2007-02-14 2007-02-14 Liquid crystal display device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2008197420A true JP2008197420A (en) 2008-08-28

Family

ID=39756416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007033084A Withdrawn JP2008197420A (en) 2007-02-14 2007-02-14 Liquid crystal display device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2008197420A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102480602A (en) * 2010-11-22 2012-05-30 株式会社东芝 Solid-state imaging device
WO2013035676A1 (en) * 2011-09-06 2013-03-14 シャープ株式会社 Liquid crystal display device, and drive method for liquid crystal panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102480602A (en) * 2010-11-22 2012-05-30 株式会社东芝 Solid-state imaging device
US8797440B2 (en) 2010-11-22 2014-08-05 Kabushiki Kaisha Toshiba Solid-state imaging device
WO2013035676A1 (en) * 2011-09-06 2013-03-14 シャープ株式会社 Liquid crystal display device, and drive method for liquid crystal panel

Similar Documents

Publication Publication Date Title
JP4380648B2 (en) Liquid crystal device and electronic device
KR100611856B1 (en) Liquid crystal device, method for driving the same, and electronic apparatus
JP4434166B2 (en) Liquid crystal device and electronic device
JP4111203B2 (en) Liquid crystal device and electronic device
JP2007004126A (en) Liquid crystal device and electronic apparatus
US20130120466A1 (en) Display panel and method of driving the same
JP4155276B2 (en) Liquid crystal device and electronic device
JP5623982B2 (en) Transflective display device and electronic device
TW201025274A (en) Display device, method for driving the same, and electronic device
JP4453607B2 (en) Liquid crystal device and electronic device
JP6104548B2 (en) Liquid crystal display
JP2007058007A (en) Liquid crystal device and electronic apparatus
US20080088777A1 (en) Transflective liquid crystal display device
JP2006276111A (en) Liquid crystal display device and electronic apparatus
JP5175133B2 (en) Liquid crystal device and electronic device
JP2010250265A (en) Liquid crystal display device and electronic apparatus
TWI308307B (en) Image display system
JP2007093847A (en) Electrooptic device and electronic equipment
JP4905011B2 (en) Liquid crystal device and electronic device
JP2008197420A (en) Liquid crystal display device and electronic apparatus
JP2007071938A (en) Liquid crystal apparatus and electronic device
JP5127517B2 (en) Liquid crystal display device and electronic device
JP4259575B2 (en) Transflective liquid crystal display device
JP2008165054A (en) Semitransmission type liquid crystal display device
JP2008089903A (en) Liquid crystal device, projector, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

A761 Written withdrawal of application

Effective date: 20100721

Free format text: JAPANESE INTERMEDIATE CODE: A761