JP2007093437A - Probe unit and its manufacturing method - Google Patents
Probe unit and its manufacturing method Download PDFInfo
- Publication number
- JP2007093437A JP2007093437A JP2005284440A JP2005284440A JP2007093437A JP 2007093437 A JP2007093437 A JP 2007093437A JP 2005284440 A JP2005284440 A JP 2005284440A JP 2005284440 A JP2005284440 A JP 2005284440A JP 2007093437 A JP2007093437 A JP 2007093437A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- probe unit
- alignment mark
- side wall
- lithography
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、プローブユニット及びその製造方法に関し、特にプローブユニットと検査対象である電子デバイスとの位置合わせに関する。 The present invention relates to a probe unit and a manufacturing method thereof, and more particularly to alignment of a probe unit and an electronic device to be inspected.
従来、LSI、液晶パネル等の電子デバイスの検査に用いるプローブユニットが知られている。検査対象である電子デバイスの高集積化に伴い、検査対象とプローブユニットとの位置合わせが困難になっている。特に、微細な導線の検査対象との接触部位が基板から突出していないプローブユニットでは、検査対象との位置合わせに用いられる検査アライメントマークを基板の導線と反対側の表面に導線と別工程で形成する必要がある。導線と検査アライメントマークを基板の両面に形成する場合、導線に対して基準マークを高精度に位置決めすることは容易ではない。このため、検査アライメントマークを用いた検査対象とプローブユニットとの高精度な位置合わせが課題になっている。
特許文献1に開示されたプローブユニットは、導線を基板の反対側から視認可能な薄いフィルムで基板が構成されている。しかし、薄いフィルムは温度などの環境要因による寸法変化があるため、狭いピッチで形成される導線の配置精度を保障することが難しいという問題がある。
特許文献2に開示されたプローブユニットは、導線を基板の反対側から視認可能なサファイヤで基板が構成されている。しかしサファイヤでは、切断面の結晶方位により複屈折が生じる。この結果、検査対象が多重に写るため、検査対象と導線との位置合わせが容易でない。
Conventionally, probe units used for inspection of electronic devices such as LSIs and liquid crystal panels are known. As the electronic device to be inspected is highly integrated, it is difficult to align the inspection object with the probe unit. In particular, in the probe unit where the contact part of the fine conductor does not protrude from the substrate, the inspection alignment mark used for alignment with the inspection object is formed on the surface opposite to the conductor of the substrate in a separate process from the conductor There is a need to. When the conductive wire and the inspection alignment mark are formed on both surfaces of the substrate, it is not easy to position the reference mark with respect to the conductive wire with high accuracy. For this reason, a highly accurate alignment between the inspection object and the probe unit using the inspection alignment mark is a problem.
In the probe unit disclosed in
In the probe unit disclosed in
本発明は上述の問題を解決するために創作されたものであって、検査対象である電子デバイスと高精度に位置合わせできるプローブユニット及びその製造方法を提供することを目的とする。 The present invention has been created to solve the above-described problems, and an object of the present invention is to provide a probe unit that can be aligned with an electronic device to be inspected with high accuracy, and a method for manufacturing the probe unit.
(1)上記課題を解決するためのプローブユニットは、通孔を有する基板と、リソグラフィを用いて前記基板の第一面上に形成され、検体の電極に接触する導線と、側壁の少なくとも一部が前記通孔の側壁から離間した柱状にリソグラフィを用いて前記通孔内に形成され、前記通孔の前記側壁から離間した前記側壁の前記一部が前記第一面の裏面である前記基板の第二面側から前記検体とともに観察された状態で前記検体に対して位置合わせされる検査アライメントマークと、を備える。
検査アライメントマークを通孔内に形成することにより、導線と検査アライメントマークのマスクを基板の同一の第一面側からのリソグラフィによって形成することができるため、導線に対して高精度に位置決めされた検査アライメントマークの側壁を通孔の側壁から離間した形態で形成することができる。このようにして検査アライメントマークが形成されているプローブユニットを用いた電子デバイスの検査では、検査アライメントマークを検体とともに基板の導線と反対側の第二面側から観察しながら、検査アライメントマークの通孔の側壁から離間した部位を検体に対して位置合わせすることにより、検体の電極と導線とを高精度に位置合わせすることができる。
(1) A probe unit for solving the above-described problem is a substrate having a through hole, a lead formed on the first surface of the substrate using lithography, and contacting a specimen electrode, and at least a part of the side wall Is formed in the through hole in a columnar shape spaced from the side wall of the through hole using lithography, and the part of the side wall spaced from the side wall of the through hole is the back surface of the first surface. An inspection alignment mark that is aligned with the sample in a state of being observed together with the sample from the second surface side.
By forming the inspection alignment mark in the through hole, the mask of the conductive wire and the inspection alignment mark can be formed by lithography from the same first surface side of the substrate, so that it is positioned with high accuracy with respect to the conductive wire. The side wall of the inspection alignment mark can be formed away from the side wall of the hole. In the inspection of the electronic device using the probe unit in which the inspection alignment mark is formed in this way, the inspection alignment mark is passed while observing the inspection alignment mark together with the specimen from the second surface side opposite to the conductor of the substrate. By aligning the part separated from the side wall of the hole with respect to the specimen, the electrode of the specimen and the conducting wire can be aligned with high accuracy.
(2)上記課題を解決するためのプローブユニットは、通孔を有する基板と、リソグラフィを用いて前記基板の第一面上に形成され、検体の電極に接触する導線と、側壁の少なくとも一部が前記通孔の側壁から離間した柱状にリソグラフィを用いて前記通孔内に形成されている製造アライメントマークと、前記第一面の裏面である前記基板の第二面上に前記通孔の前記側壁から離間した前記製造アライメントマークの前記側壁の前記一部を基準に用いたリソグラフィにより形成されたマスクを用いて前記第二面上に形成され、前記第二面側から前記検体とともに観察された状態で前記検体に対して位置合わせされる検査アライメントマークと、を備える。
製造アライメントマークを通孔内に形成することにより、導線と製造アライメントマークのマスクを基板の同一の第一面側からのリソグラフィによって形成することができるため、導線に対して高精度に位置決めされた製造アライメントマークの側壁を通孔の側壁から離間した形態で形成することができる。このような製造アライメントマークの通孔の側壁から離間した部位を基準に用いることにより、検査アライメントマークのマスクを基板の導線と反対側の第二面側からのリソグラフィにより導線と正確に位置合わせして形成することができる。このようにして検査アライメントマークが形成されているプローブユニットを用いた電子デバイスの検査では、検査アライメントマークを検体とともに基板の導線と反対側から観察しながら、検査アライメントマークを検体に対して位置合わせすることにより、検体の電極と導線とを高精度に位置合わせすることができる。
(2) A probe unit for solving the above-described problem is a substrate having a through hole, a lead formed on the first surface of the substrate using lithography, and contacting a specimen electrode, and at least a part of the side wall A manufacturing alignment mark formed in the through-hole using lithography in a columnar shape spaced apart from the side wall of the through-hole, and the through-hole on the second surface of the substrate that is the back surface of the first surface Formed on the second surface using a mask formed by lithography using the part of the side wall of the manufacturing alignment mark spaced from the side wall as a reference, and observed together with the specimen from the second surface side A test alignment mark that is aligned with the specimen in a state.
By forming the manufacturing alignment mark in the hole, the mask of the conducting wire and the manufacturing alignment mark can be formed by lithography from the same first surface side of the substrate, so that it is positioned with high accuracy with respect to the conducting wire. The side wall of the manufacturing alignment mark can be formed away from the side wall of the hole. By using the part of the manufacturing alignment mark that is separated from the side wall of the through hole as a reference, the mask of the inspection alignment mark is accurately aligned with the conductor by lithography from the second surface side opposite to the conductor of the substrate. Can be formed. In the inspection of electronic devices using the probe unit in which the inspection alignment mark is formed in this way, the inspection alignment mark is aligned with the sample while observing the inspection alignment mark together with the sample from the side opposite to the conductor of the substrate. By doing so, the electrode of the specimen and the conductive wire can be aligned with high accuracy.
(3)前記検査アライメントマークは前記導線の真裏に配置されてもよい。
検査アライメントマークを導線の真裏に形成することにより、例えば顕微鏡の狭い視野内に検査アライメントマークと検体の電極とを同時に入れることが可能になり、検体の電極と導線との位置合わせが容易になる。
(3) The inspection alignment mark may be disposed directly behind the conducting wire.
By forming the inspection alignment mark directly behind the conductor, for example, the inspection alignment mark and the electrode of the specimen can be simultaneously placed in a narrow field of view of the microscope, and the alignment between the specimen electrode and the conductor is facilitated. .
(4)上記課題を解決するためのプローブユニットの製造方法は、基板の第一面に凹部を形成し、側壁の少なくとも一部が前記凹部の側壁から離間した柱状層をリソグラフィを用いて前記凹部の底上に形成し、前記第一面上に、検体の電極に接触する導線をリソグラフィを用いて形成し、前記第一面の裏面である前記基板の第二面を研削することにより、前記第二面に前記柱状層を露出させる、ことを含む。
導線が形成される基板の第一面に凹部を形成しておき、その凹部内に検査アライメントマークとなる柱状層を形成し、凹部が形成されている第一面の裏面である基板の第二面を研削することにより、基板の導線と反対側の第二面に検査アライメントマークを露出させることができる。このような検査アライメントマークは、リソグラフィを用いて、凹部の底を研削することにより形成された通孔の側壁から側壁の少なくとも一部が離間した形態に形成することができる。このようにして検査アライメントマークが形成されているプローブユニットを用いた電子デバイスの検査では、検査アライメントマークを検体とともに基板の導線と反対側から観察しながら、検査アライメントマークの通孔の側壁から離間した部位を検体に対して位置合わせすることにより、検体の電極と導線とを高精度に位置合わせすることができる。
(4) In the method of manufacturing the probe unit for solving the above-described problem, a recess is formed on the first surface of the substrate, and a columnar layer in which at least a part of the side wall is separated from the side wall of the recess is formed by lithography. Forming a conductive wire in contact with an electrode of a specimen on the first surface using lithography, and grinding the second surface of the substrate, which is the back surface of the first surface, Exposing the columnar layer on the second surface.
A recess is formed on the first surface of the substrate on which the conductive wire is formed, a columnar layer serving as an inspection alignment mark is formed in the recess, and the second surface of the substrate that is the back surface of the first surface on which the recess is formed. By grinding the surface, the inspection alignment mark can be exposed on the second surface opposite to the conductor of the substrate. Such an inspection alignment mark can be formed in such a manner that at least a part of the side wall is separated from the side wall of the through hole formed by grinding the bottom of the recess using lithography. In the inspection of the electronic device using the probe unit in which the inspection alignment mark is formed in this manner, the inspection alignment mark is separated from the side wall of the through hole of the inspection alignment mark while observing the inspection alignment mark together with the specimen from the side opposite to the conductor of the substrate. By aligning the processed part with respect to the specimen, the electrode of the specimen and the conductive wire can be aligned with high accuracy.
(5)上記課題を解決するためのプローブユニットの製造方法は、基板の第一面に凹部を形成し、側壁の少なくとも一部が前記凹部の側壁から離間した柱状層をリソグラフィを用いて前記凹部の底上に形成し、検体の電極に接触する導線をリソグラフィを用いて前記第一面上に形成し、前記第一面の裏面である前記基板の第二面を研削することにより、前記第二面に前記柱状層を露出させ、前記第二面に露出している前記柱状層の前記凹部の前記側壁から離間した前記側壁の前記一部を基準に用いたリソグラフィにより前記第二面上にマスクを形成し、前記第二面側から前記検体とともに観察されて前記検体に対して位置合わせされる検査アライメントマークを前記第二面上に前記マスクを用いて形成する、ことを含む。
導線が形成される基板の第一面に凹部を形成しておき、その凹部内に製造アライメントマークとなる柱状層を形成し、凹部が形成されている第一面の裏面である基板の第二面を研削することにより、基板の導線と反対側の第二面に製造アライメントマークを露出させることができる。このような製造アライメントマークは、リソグラフィを用いて、凹部の底を研削することにより形成された通孔の側壁から側壁の少なくとも一部が離間した形態に形成することができる。そして製造アライメントマークの通孔の側壁から離間した部位を基準に用いることにより、検査アライメントマークのマスクを基板の導線と反対側の第二面側からのリソグラフィにより導線と正確に位置合わせして形成することができる。このようにして検査アライメントマークが形成されているプローブユニットを用いた電子デバイスの検査では、検査アライメントマークを検体とともに基板の導線と反対側から観察しながら、検査アライメントマークの通孔の側壁から離間した部位を検体に対して位置合わせすることにより、検体の電極と導線とを高精度に位置合わせすることができる。
(5) In the probe unit manufacturing method for solving the above-described problem, a recess is formed on the first surface of the substrate, and a columnar layer having at least a part of the side wall separated from the side wall of the recess is formed by lithography. Forming a conductive wire in contact with the electrode of the specimen on the first surface using lithography, and grinding the second surface of the substrate, which is the back surface of the first surface, The columnar layer is exposed on two surfaces, and the second surface is exposed on the second surface by lithography using the part of the side wall spaced from the side wall of the concave portion of the columnar layer as a reference. Forming a mask, and forming an inspection alignment mark that is observed together with the specimen from the second surface side and aligned with the specimen using the mask on the second face.
A recess is formed on the first surface of the substrate on which the conductive wire is formed, a columnar layer serving as a manufacturing alignment mark is formed in the recess, and the second surface of the substrate that is the back surface of the first surface on which the recess is formed. By grinding the surface, the manufacturing alignment mark can be exposed on the second surface opposite to the conductor of the substrate. Such a manufacturing alignment mark can be formed in a form in which at least a part of the side wall is separated from the side wall of the through hole formed by grinding the bottom of the recess using lithography. Then, by using the part separated from the side wall of the through hole of the manufacturing alignment mark as a reference, the mask of the inspection alignment mark is formed by accurately aligning with the conductor by lithography from the second surface side opposite to the conductor of the substrate. can do. In the inspection of the electronic device using the probe unit in which the inspection alignment mark is formed in this manner, the inspection alignment mark is separated from the side wall of the through hole of the inspection alignment mark while observing the inspection alignment mark together with the specimen from the side opposite to the conductor of the substrate. By aligning the processed part with respect to the specimen, the electrode of the specimen and the conductive wire can be aligned with high accuracy.
(6)前記導線を形成した後に、前記基板の変形を矯正するための矯正層を前記第一面上に固定し、前記第一面に前記矯正層が固定された前記基板の前記第二面上に前記検査アライメントマークを形成してもよい。
基板の第一面に固定された矯正層により基板の変形を矯正した状態で、製造アライメントマークの通孔の側壁から離間した部位を基準に用いて、検査アライメントマークのマスクを基板の導線と反対側の第二面側からのリソグラフィにより導線と正確に位置合わせして形成することができる。この結果、検査アライメントマークを導線に対して高精度に位置決めすることができる。
(6) After forming the conducting wire, a correction layer for correcting deformation of the substrate is fixed on the first surface, and the second surface of the substrate having the correction layer fixed to the first surface The inspection alignment mark may be formed thereon.
With the correction layer fixed on the first surface of the substrate corrected for deformation of the substrate, the inspection alignment mark mask is opposite to the substrate lead, using the part separated from the side wall of the through hole of the manufacturing alignment mark as a reference. It can be formed in precise alignment with the conductor by lithography from the second surface side. As a result, the inspection alignment mark can be positioned with high accuracy with respect to the conductive wire.
(7)前記柱状層が形成されている領域と、前記導線と前記検査アライメントマークとが形成されている領域との境界で前記基板を分断してもよい。
プローブユニット製造後の製造アライメントマークは不要である。したがって、柱状層が形成されている領域と、導線と検査アライメントマークとが形成されている領域との境界で基板を分断することにより、製造アライメントマークを除去してもよい。
(7) The substrate may be divided at a boundary between a region where the columnar layer is formed and a region where the conducting wire and the inspection alignment mark are formed.
A manufacturing alignment mark after the probe unit is manufactured is not necessary. Therefore, the manufacturing alignment mark may be removed by dividing the substrate at the boundary between the region where the columnar layer is formed and the region where the conducting wire and the inspection alignment mark are formed.
尚、本明細書において、「・・・上に形成する」とは、技術上の阻害要因がない限りにおいて、「・・・上に直に形成する」と、「・・・上に中間物を介して形成する」の両方を含む意味とする。また、請求項に記載された方法の各動作の順序は、技術上の阻害要因がない限り、記載順に限定されるものではなく、どのような順番で実行されてもよく、また同時に実行されてもよい。 In the present specification, “... formed on” means “... formed directly on” and “... on the intermediate” unless there is a technical obstruction factor. It is meant to include both “formed through”. In addition, the order of each operation of the method described in the claims is not limited to the order of description unless there is a technical impediment, and may be executed in any order, and may be executed simultaneously. Also good.
以下、複数の実施例に基づいて本発明の実施の形態を説明する。各実施例において同一の符号が付された構成要素は、その符号が付された他の実施例の構成要素と対応する。
(第一実施例)
1.プローブユニットの構成
図1は、本発明の第一実施例によるプローブユニットを示す模式図である。(A)はプローブユニットの平面図、(B)は(A)と反対側から見たプローブユニットの平面図、(C)は(A)のC1−C1線による断面図である。
図1に示すように、第一実施例によるプローブユニット1は、基板10、プローブ20、アライメントマーク30、アライメントパターン40等で構成されている。
Embodiments of the present invention will be described below based on a plurality of examples. In each of the embodiments, the component having the same reference sign corresponds to the component of the other embodiment having the reference sign.
(First Example)
1. Configuration of Probe Unit FIG. 1 is a schematic diagram showing a probe unit according to the first embodiment of the present invention. (A) is a plan view of the probe unit, (B) is a plan view of the probe unit viewed from the side opposite to (A), and (C) is a sectional view taken along line C1-C1 of (A).
As shown in FIG. 1, the
基板10は、例えばジルコニア、アルミナ、ガラスセラミックス等のセラミックス基板である。基板10は、10μm〜200μmの厚さであることが望ましい。このように基板10を薄く形成すると、基板10を電子デバイスの形状に応じて変形させることにより、プローブユニット1を電子デバイスの形状に追従させることができる。この結果、電子デバイスにプローブユニット1を確実に接触させることができる。尚、基板10は、セラミックス以外の絶縁材料で形成してもよい。
The
導線としてのプローブ20は検査時に検体に接触する。プローブ20は、リソグラフィを用いてNi等の金属や、NiFe、NiMn、NiW、NiP、NiCo等の合金で基板10上に形成されている。プローブ20は厚さ100μm以下に形成することが望ましい。以下、基板10のプローブ20が形成されている面を「第一面」といい、基板10のプローブ20が形成されていない面を「第二面」という。尚、プローブ20は、上述した金属や合金以外の導電材料でもよい。
The
製造アライメントマークとしてのアライメントマーク30は、プローブユニット1の製造時にアライメントパターン40の配置の基準とされる。アライメントマーク30は、基板10を貫通する円柱状の通孔12の中心に、リソグラフィを用いて通孔12の径より小さい円柱状に形成されている。すなわち、アライメントマーク30は基板10の両側に露出し、アライメントマーク30の側壁は通孔12の側壁から離間している。通孔12の側壁とアライメントマーク30の側壁の間には、基板10にアライメントマーク30を固定するマーク固定部32が形成されている。
尚、図2に示すように、アライメントマーク30の一部は通孔12の側壁に接続してもよい。この場合、プローブユニット1はマーク固定部32を備えなくてもよい。
The
As shown in FIG. 2, a part of the
アライメントマーク30とマーク固定部32は、互いに異なる色彩の材料で形成することが望ましい。具体的には例えば、アライメントマーク30をNiFeで形成する場合、マーク固定部32はNiFeと色彩が異なるCu、Cu合金、Ni等で形成する。後述するプローブユニット1の製造方法で説明するように、アライメントパターン40は、アライメントマーク30の側壁の位置を基準に用いてプローブ20に対して高精度に位置決めして形成される。アライメントマーク30とマーク固定部32とを互いに異なる色彩の材料で形成することにより、アライメントマーク30の側壁の位置を正確に認識することができる。尚、アライメントマーク30とマーク固定部32は、上述した金属や合金と異なる材料で形成してもよい。
The
検査アライメントマークとしてのアライメントパターン40は、プローブ20に対して高精度に位置決めされている。具体的には例えば、アライメントパターン40はプローブ20の真裏にプローブ20と略同形状にパターニングされている。アライメントパターン40は、Ni、Au、Cr、Ti等の金属やNi合金、Au合金、Cr合金、Ti合金等の合金で、厚さ10μm以下の厚さに形成することが望ましい。尚、アライメントパターン40は、プローブ20と異なる形状でもよく、プローブ20の真裏に配置されていなくてもよい。
The
2.電子デバイスの検査方法
図3は、プローブユニット1を用いた電子デバイスの検査方法を示す模式図である。
検体としての電子デバイス50の検査システムは、プローブユニット1、プローブユニット1を取付ける検査装置本体(以下、プローバという。)60、顕微鏡62等で構成されている。
2. Electronic Device Inspection Method FIG. 3 is a schematic diagram showing an electronic device inspection method using the
The inspection system of the
図3(A)に示すようにプローブユニット1は、プローブ20の先端部22が電子デバイス50側に位置するように、電子デバイス50に対して傾斜した姿勢でプローバ60に固定される。プローブ20は、例えばフレキシブルプリント配線板64を介して、プローバ60と電気的に接続されている。これによりプローバ60は、プローブ20を介して、電子デバイス50に検査信号を入力したり、電子デバイス50の検査信号に対応する出力信号を受信することができる。プローブユニット1のアライメントパターン40側には、電子デバイス50の電極52とアライメントパターン40の拡大像を映し出す顕微鏡62が配置されている。
As shown in FIG. 3A, the
はじめに、アライメントパターン40を電子デバイス50の電極52とともに基板10の第二面側から観察しながら、プローブ20が電子デバイス50の電極52と一対一に対応するように、電子デバイス50にプローブユニット1を相対的に近付ける。上述したようにアライメントパターン40は、プローブ20の真裏にプローブ20と略同一形状にパターニングされている。そのため、図3(B)に示すようにアライメントパターン40が電子デバイス50の電極52上に位置するようにプローブユニット1を相対移動させることにより、プローブユニット1のプローブ20と電子デバイス50の電極52とを位置合わせすることができる。
First, while observing the
このようにプローブ20に対して高精度に位置決めされたアライメントパターン40を用いてプローブユニット1と電子デバイス50との位置合わせをすることにより、プローブユニット1のプローブ20と電子デバイス50の電極52とを高精度に位置合わせすることができる。尚、アライメントパターン40がプローブ20の真裏に形成されていない場合は、電子デバイス50に形成された検査用のアライメントマークとプローブユニット1のアライメントパターン40とを用いて、プローブユニット1のプローブ20と電子デバイス50の電極52とを位置合わせすればよい。
Thus, by aligning the
電子デバイス50にプローブユニット1が相対的に近付くと、プローブ20の先端部22が電子デバイス50の電極52に接触する。この結果プローバ60は、プローブユニット1を介して電子デバイス50と導通する。プローバ60は、プローブユニット1のプローブ20を介して電子デバイス50に検査信号を入力することにより、電子デバイス50の検査を行う。
When the
3.プローブユニットの製造方法
図4から図7は、プローブユニット1の製造方法を示す模式図である。
はじめに、図4(A1)に示すように、基板100に凹部102を例えばエンドミル加工、フライス加工等の機械加工により形成する。基板100は、後述する工程において成形されてプローブユニット1の基板10を構成し、凹部102は、後述する工程において底を除去されてプローブユニット1の通孔12を構成する。したがって凹部102は、通孔12の形状に応じて基板100に形成すればよい。
3. Method for Manufacturing Probe Unit FIGS. 4 to 7 are schematic views showing a method for manufacturing the
First, as shown in FIG. 4A1, a
次に、アライメントマーク30を構成する柱状層104を凹部102の底上に形成する(図4(A3)参照)。具体的には例えば、柱状層104は以下のように形成する。まず、図4(A2)に示すように、基板100の第一面100aに下地層106をスパッタ等で形成する。次に、凹部102の底上に形成されている下地層106の一部を露出させる開口部108aを有する、レジスト膜108をリソグラフィを用いて形成する。より具体的には、下地層106にレジストを塗布してレジスト膜を形成する。そして所定形状のフォトマスクを配置してレジスト膜に対して露光現像処理を施し、不要なレジスト膜を除去する。これにより、下地層106上にレジスト膜108を形成する。レジスト膜の除去には、NMP(N−メチル−2−ピロリドン)等のレジスト剥離液を用いてもよいし、アッシングにより除去してもよい。次に、図4(A3)に示すように、レジスト膜108の開口部108a内にNiFe等の金属層をめっきで成長させる。これにより、金属の柱状層104が凹部102内に形成される。尚、柱状層104はめっき以外の方法、例えばCVD(Chemical Vapor Deposition)等で形成してもよい。また、柱状層104は金属でなくてもよい。また、下地層106を形成する工程を省略して、基板100上に直に柱状層104を形成してもよい。
Next, the
次に、図5(A4)に示すように、凹部102の側壁と柱状層104の側壁との間を埋める充填層110を形成する。充填層110は、例えば下地層106上にCu、Cu合金、Ni等をめっきすることにより形成する。充填層110はマーク固定部32を構成する。
次に、図5(A5)に示すように、例えば充填層110と柱状層104と下地層106とをCMP(Chemical Mechanical Polishing)で基板100が露出するまで研磨することにより、基板100と柱状層104と下地層106と充填層110とを平坦化する。
Next, as illustrated in FIG. 5A4, a
Next, as shown in FIG. 5A5, for example, the
次に、凹部102外の基板100の第一面100a上にプローブ20を形成する(図6(A8)参照)。具体的には例えば、プローブ20は以下のように形成する。まず、図5(A6)に示すように、平坦化した基板100と柱状層104と下地層106と充填層110の表面上に、下地層114をスパッタ等で形成する。次に、下地層114のプローブ20を形成する部位を露出させる開口部116aを有するレジスト膜116を、下地層114上にリソグラフィを用いて形成する。次に、図6(A7)に示すように、レジスト膜116の開口部116a内にNiFe等の金属層をめっきで成長させる。これにより金属のプローブ20が開口部116a内に形成される。次に、図6(8)に示すように、レジスト膜116とプローブ20以外の不要な下地層114とを除去する。尚、プローブ20はめっき以外の方法、例えばCVD等で形成してもよい。また、下地層114を形成する工程を省略して、基板100上に直にプローブ20を形成してもよい。
Next, the
次に、図6(A9)に示すように、基板100の第二面100bに柱状層104と充填層110が露出するまで、基板100の第二面100bを研削する。具体的には例えば、CMP等で基板100の第二面100bを研磨することにより、基板100の第二面100bに柱状層104と充填層110を露出させる。この結果、凹部102の底が除去されて通孔12が形成される。
Next, as shown in FIG. 6A9, the
このように、プローブ20が形成される基板100の第一面100aに凹部102を形成しておき、その凹部102内に検査アライメントマークとなる柱状層104を形成し、凹部102が形成されている第一面100aの裏面である基板100の第二面100bを研削することにより、基板100のプローブ20と反対側の第二面100bにアライメントマーク30を露出させることができる。
As described above, the
次に、図7(A10)に示すように、基板100の第一面100a上に接着層118を介して矯正層119を固定する。例えば接着層118は、接着剤や熱発泡性接着テープである。また矯正層119は、例えばガラス板やセラミックス板である。上述した基板100を研削する工程において基板100を薄く成形すると基板100は変形するが、基板100に矯正層119を固定することにより、基板100の変形を矯正することができる。尚、本工程は基板100を研削する前に実施してもよい。基板100を研削する工程前に基板100に矯正層119を固定することにより、基板100を研削により基板100が変形することを防止することができる。また後述する工程において、基板100が変形した状態でアライメントパターン40を形成したとしても、プローブ20に対して仕様範囲内の精度で位置決めされたアライメントパターン40が形成可能であれば、本工程は省略してもよい。
Next, as shown in FIG. 7 (A10), the
次に、基板100の第二面100b上にアライメントパターン40を形成する(図7(A12)参照)。具体的には例えば、アライメントパターン40は以下のように形成する。まず、図7(A10)に示すように、基板100の第二面100b上に下地層120をスパッタなどで形成する。次に、下地層120のアライメントパターン40を形成する部位を露出させる開口部122aを有する、マスクとしてのレジスト膜122をフォトリソグラフィにより形成する。より具体的には、まず下地層120にレジストを塗布してレジスト膜を形成する。次にマスクアライナーを用いて、柱状層104を基準に所定形状のフォトマスクを配置する。次にレジスト膜に対して露光現像処理を施し、不要なレジスト膜を除去する。次に、レジスト膜122の開口部122a内にNiFe等の金属層をめっきで成長させる。これにより、金属のアライメントパターン40が形成される。次に、レジスト膜122とアライメントパターン40以外の不要な下地層120と矯正層119と接着層118とを除去する。
Next, the
上述のように基板100の第二面100bに露出する柱状層104を基準に用いることにより、アライメントパターン40のマスクを基板100の第二面100b側からのリソグラフィによりプローブ20と正確に位置合わせして形成することができる。この結果、アライメントパターン40をプローブ20に対して高精度に位置決めして形成することができる。尚、側壁の一部が凹部102の側壁に接続した柱状層104(図2に示すアライメントマーク30参照)を形成する場合は、柱状層104の通孔12の側壁から離間した部位を基準に用いて、アライメントパターン40のマスクを基板100の第二面100b側からのリソグラフィによりプローブ20と正確に位置合わせして形成することができる。
As described above, by using the
(第二実施例)
1.プローブユニットの構成とその製造方法
図8は、第二実施例によるプローブユニットを示す模式図である。(A)はプローブユニットの平面図、(B)は(A)と反対側から見たプローブユニットの平面図、(C)は(A)のC8−C8線による断面図である。
第二実施例によるプローブユニット2は、第一実施例に係るアライメントパターン40に対応する構成要素を備えていない。但し、図8に示すプローブユニット2の各構成要素は、第一実施例によるプローブユニット1の対応する構成要素と実質的に同一である。したがって、プローブユニット2の各構成要素は、第一実施例に係るプローブユニット1の対応する構成要素の製造工程と実質的に同一の工程により製造可能である。
(Second embodiment)
1. Configuration of Probe Unit and Manufacturing Method Thereof FIG. 8 is a schematic diagram showing a probe unit according to the second embodiment. (A) is a plan view of the probe unit, (B) is a plan view of the probe unit viewed from the side opposite to (A), and (C) is a sectional view taken along line C8-C8 in (A).
The
2.電子デバイスの検査方法
図9(A)は、プローブユニット2を用いた電子デバイスの検査方法を示す模式図である。図9(B)はアライメントマーク30が十字に形成されたプローブユニット2の変形例を用いた電子デバイスの検査方法を示す模式図である。
プローブユニット2を用いた電子デバイス50の検査では、電子デバイス50のアライメントマーク54とともにプローブユニット2のアライメントマーク30を顕微鏡62で観察することにより、電子デバイス50の電極52とプローブユニット2のプローブ20とを位置決めする。
2. Electronic Device Inspection Method FIG. 9A is a schematic diagram showing an electronic device inspection method using the
In the inspection of the
第一実施例で説明したようにアライメントマーク30は、プローブ20に対して高精度に位置決めすることができる。プローブ20に対して高精度に位置決めしたアライメントマーク30を検査アライメントマークとして用いることにより、プローブユニット2のプローブ20と電子デバイス50の電極52とを高精度に位置合わせすることができる。
As described in the first embodiment, the
(第三実施例)
1.プローブユニットの構成と電子デバイスの検査方法
第三実施例によるプローブユニット3は、第一実施例に係るアライメントマーク30に対応する構成要素を備えていない。但し、プローブユニット3の各構成要素は、第一実施例によるプローブユニット1の対応する構成と実質的に同一である。したがって、プローブユニット3を用いた電子デバイスの検査方法は、第一実施例に係るプローブユニット1を用いた電子デバイス50の検査方法と実質的に同一である。
(Third embodiment)
1. Probe Unit Configuration and Electronic Device Inspection Method The
2.プローブユニットの製造方法
図10は、第三実施例によるプローブユニットの製造方法を示す模式図である。
完成前のプローブユニット3は、第一実施例に係るアライメントマーク30に対応する構成要素を備えている。プローブユニット3の製造工程では、まず第一実施例によるプローブユニット1の製造工程と同様にしてアライメントパターン40を形成する。そして図10に点線で示すように、柱状層104が形成されている領域と、プローブ20とアライメントパターン40が形成されている領域との境界で基板100を分断する。これにより、不要なアライメントマーク30を除去することができる。尚、プローブユニット3毎にアライメントマーク30を形成した基板100を例示して説明したが、アライメントマーク30は基板100に少なくとも1つ形成すればよい。
2. Probe Unit Manufacturing Method FIG. 10 is a schematic view showing a probe unit manufacturing method according to the third embodiment.
The
1、2、3:プローブユニット、10:基板、12:通孔、20:プローブ(導線)、30:アライメントマーク(製造アライメントマーク、検査アライメントマーク)、40:アライメントパターン(検査アライメントマーク)、50:電子デバイス(検体)、52:電極、100:基板、100a:第一面、100b:第二面、102:凹部、104:柱状層、119:矯正層、122:レジスト膜(マスク)
1, 2: 3, probe unit, 10: substrate, 12: through hole, 20: probe (conductor), 30: alignment mark (manufacturing alignment mark, inspection alignment mark), 40: alignment pattern (inspection alignment mark), 50 : Electronic device (specimen) 52: Electrode 100:
Claims (7)
リソグラフィを用いて前記基板の第一面上に形成され、検体の電極に接触する導線と、
側壁の少なくとも一部が前記通孔の側壁から離間した柱状にリソグラフィを用いて前記通孔内に形成され、前記通孔の前記側壁から離間した前記側壁の前記一部が前記第一面の裏面である前記基板の第二面側から前記検体とともに観察された状態で前記検体に対して位置合わせされる検査アライメントマークと、
を備えるプローブユニット。 A substrate having a through hole;
A conductor formed on the first surface of the substrate using lithography and in contact with the electrode of the specimen;
At least a part of the side wall is formed in the through hole in a columnar shape separated from the side wall of the through hole using lithography, and the part of the side wall spaced from the side wall of the through hole is the back surface of the first surface. A test alignment mark that is aligned with the sample in a state of being observed together with the sample from the second surface side of the substrate,
A probe unit comprising:
リソグラフィを用いて前記基板の第一面上に形成され、検体の電極に接触する導線と、
側壁の少なくとも一部が前記通孔の側壁から離間した柱状にリソグラフィを用いて前記通孔内に形成されている製造アライメントマークと、
前記第一面の裏面である前記基板の第二面上に前記通孔の前記側壁から離間した前記製造アライメントマークの前記側壁の前記一部を基準に用いたリソグラフィにより形成されたマスクを用いて前記第二面上に形成され、前記第二面側から前記検体とともに観察された状態で前記検体に対して位置合わせされる検査アライメントマークと、
を備えるプローブユニット。 A substrate having a through hole;
A conductor formed on the first surface of the substrate using lithography and in contact with the electrode of the specimen;
A manufacturing alignment mark in which at least a part of the side wall is formed in the through hole using lithography in a columnar shape spaced apart from the side wall of the through hole;
Using a mask formed by lithography using the part of the side wall of the manufacturing alignment mark spaced from the side wall of the through hole on the second surface of the substrate that is the back surface of the first surface. An inspection alignment mark formed on the second surface and aligned with the sample in a state of being observed together with the sample from the second surface side;
A probe unit comprising:
請求項2に記載のプローブユニット。 The inspection alignment mark is disposed directly behind the conducting wire,
The probe unit according to claim 2.
側壁の少なくとも一部が前記凹部の側壁から離間した柱状層をリソグラフィを用いて前記凹部の底上に形成し、
前記第一面上に、検体の電極に接触する導線をリソグラフィを用いて形成し、
前記第一面の裏面である前記基板の第二面を研削することにより、前記第二面に前記柱状層を露出させる、
ことを含むプローブユニットの製造方法。 Forming a recess in the first surface of the substrate;
A columnar layer in which at least a part of the side wall is separated from the side wall of the recess is formed on the bottom of the recess using lithography,
On the first surface, a conductive wire that contacts the electrode of the specimen is formed using lithography,
Grinding the second surface of the substrate which is the back surface of the first surface to expose the columnar layer on the second surface;
A method of manufacturing the probe unit.
側壁の少なくとも一部が前記凹部の側壁から離間した柱状層をリソグラフィを用いて前記凹部の底上に形成し、
検体の電極に接触する導線をリソグラフィを用いて前記第一面上に形成し、
前記第一面の裏面である前記基板の第二面を研削することにより、前記第二面に前記柱状層を露出させ、
前記第二面に露出している前記柱状層の前記凹部の前記側壁から離間した前記側壁の前記一部を基準に用いたリソグラフィにより前記第二面上にマスクを形成し、
前記第二面側から前記検体とともに観察されて前記検体に対して位置合わせされる検査アライメントマークを前記第二面上に前記マスクを用いて形成する、
ことを含むプローブユニットの製造方法。 Forming a recess in the first surface of the substrate;
A columnar layer in which at least a part of the side wall is separated from the side wall of the recess is formed on the bottom of the recess using lithography,
Forming a conductive wire in contact with the electrode of the specimen on the first surface using lithography,
By grinding the second surface of the substrate that is the back surface of the first surface, the columnar layer is exposed on the second surface,
Forming a mask on the second surface by lithography using the part of the side wall spaced from the side wall of the concave portion of the columnar layer exposed on the second surface;
An inspection alignment mark that is observed together with the sample from the second surface side and is aligned with the sample is formed on the second surface using the mask.
A method of manufacturing the probe unit.
前記第一面に前記矯正層が固定された前記基板の前記第二面上に前記検査アライメントマークを形成する、
ことを含む請求項5に記載のプローブユニットの製造方法。 After forming the conducting wire, fix the correction layer for correcting the deformation of the substrate on the first surface,
Forming the inspection alignment mark on the second surface of the substrate with the correction layer fixed to the first surface;
The manufacturing method of the probe unit of Claim 5 including this.
ことを含む請求項5又は6に記載のプローブユニットの製造方法。 The substrate is divided at a boundary between a region where the columnar layer is formed and a region where the conducting wire and the inspection alignment mark are formed.
The manufacturing method of the probe unit of Claim 5 or 6 including this.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005284440A JP4630784B2 (en) | 2005-09-29 | 2005-09-29 | Probe unit and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005284440A JP4630784B2 (en) | 2005-09-29 | 2005-09-29 | Probe unit and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007093437A true JP2007093437A (en) | 2007-04-12 |
JP4630784B2 JP4630784B2 (en) | 2011-02-09 |
Family
ID=37979330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005284440A Expired - Fee Related JP4630784B2 (en) | 2005-09-29 | 2005-09-29 | Probe unit and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4630784B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004045310A (en) * | 2002-07-15 | 2004-02-12 | Yamaha Corp | Probe unit and its manufacturing method |
WO2004074858A1 (en) * | 2003-02-21 | 2004-09-02 | Nhk Spring Co., Ltd. | Chip-mounting tape inspecting method and probe unit used for inspection |
JP2007047059A (en) * | 2005-08-11 | 2007-02-22 | Yamaha Corp | Probe unit, manufacturing method of probe unit, and inspection method of electronic device |
-
2005
- 2005-09-29 JP JP2005284440A patent/JP4630784B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004045310A (en) * | 2002-07-15 | 2004-02-12 | Yamaha Corp | Probe unit and its manufacturing method |
WO2004074858A1 (en) * | 2003-02-21 | 2004-09-02 | Nhk Spring Co., Ltd. | Chip-mounting tape inspecting method and probe unit used for inspection |
JP2007047059A (en) * | 2005-08-11 | 2007-02-22 | Yamaha Corp | Probe unit, manufacturing method of probe unit, and inspection method of electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP4630784B2 (en) | 2011-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI720576B (en) | Manufacturing method of mems probe for inspecting semiconductor by using laser | |
JP2007279034A (en) | Inspection device for flat panel display element test, and manufacturing method therefor | |
JP4630784B2 (en) | Probe unit and manufacturing method thereof | |
JP4109028B2 (en) | Probe unit and manufacturing method thereof | |
JP2007057445A (en) | Probe, its manufacturing method, contact device using probe, and its manufacturing method | |
JP4700353B2 (en) | Manufacturing method of probe element | |
JP4185218B2 (en) | Contact probe and method for manufacturing the same, probe device using the contact probe, and method for manufacturing the same | |
JP2003057266A (en) | Contact probe and manufacturing method therefor | |
JPH10185951A (en) | Contact probe, probe device having the same and manufacture of contact probe | |
JP2006266893A (en) | Probe unit | |
JPH11352151A (en) | Contact probe and probe device equipped with it and manufacture of contact probe | |
JP3446636B2 (en) | Contact probe and probe device | |
JP3346279B2 (en) | Contact probe, probe device having the same, and method of manufacturing contact probe | |
JP2007047059A (en) | Probe unit, manufacturing method of probe unit, and inspection method of electronic device | |
JP2005227261A (en) | Inspection jig, its manufacturing method, manufacturing method of electro-optical device, and manufacturing method of semiconductor device | |
JPH10221369A (en) | Contact probe and its manufacture, and probe apparatus having contact probe | |
US20240103071A1 (en) | Alignment chip for probe card, probe card and probe card repair method | |
JP2007132847A (en) | Probe unit and its manufacturing method | |
JP2002040052A (en) | Contact probe and manufacturing method thereof | |
JPH10239353A (en) | Contact probe and probe apparatus with the same and manufacture for contact probe | |
JP2006284221A (en) | Probe unit, its manufacturing method, and inspecting method of electronic device | |
JP2002174644A (en) | Probe block | |
JP2001330625A (en) | Contact probe, probe apparatus equipped therewith, and method for manufacturing contact probe | |
JPH10239399A (en) | Edge sensor, contact probe with edge sensor and probe with edge sensor and contact probe | |
JPH1194910A (en) | Probe inspection device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |