JP2007093415A - Semiconductor tester device - Google Patents
Semiconductor tester device Download PDFInfo
- Publication number
- JP2007093415A JP2007093415A JP2005283846A JP2005283846A JP2007093415A JP 2007093415 A JP2007093415 A JP 2007093415A JP 2005283846 A JP2005283846 A JP 2005283846A JP 2005283846 A JP2005283846 A JP 2005283846A JP 2007093415 A JP2007093415 A JP 2007093415A
- Authority
- JP
- Japan
- Prior art keywords
- pressure receiving
- performance board
- tester device
- semiconductor tester
- receiving plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、パフォーマンスボード反りを容易に防止できる半導体テスタ装置に関するものである。 The present invention relates to a semiconductor tester device that can easily prevent performance board warpage.
半導体テスタ装置に関連する先行技術文献としては次のようなものがある。 Prior art documents related to the semiconductor tester device include the following.
図５は従来より一般に使用されている従来例の構成説明図、図６は図５の要部詳細説明図である。
図５において、テンプレート２は、テストヘッド本体１上に配置されている。
受圧スペーサ３は、後述するＤＵＴソケット５に対応してテンプレート２上に配置されている。
パフォーマンスボード４は、受圧スペーサ３の上に配置されている。
ＤＵＴソケット５は、フォーマンスボード４上に配置されている。
FIG. 5 is a diagram illustrating the configuration of a conventional example that is generally used, and FIG. 6 is a detailed diagram illustrating the main part of FIG.
In FIG. 5, the template 2 is disposed on the test head main body 1.
The pressure receiving spacer 3 is disposed on the template 2 corresponding to a DUT socket 5 described later.
The performance board 4 is disposed on the pressure receiving spacer 3.
The DUT socket 5 is disposed on the performance board 4.
以上の構成において、ハンドラにより搬送された検査対象ＩＣはＤＵＴソケット５に装着される。 In the above configuration, the inspection target IC conveyed by the handler is attached to the DUT socket 5.
このような装置においては、以下の間題点がある。
パフォーマンスボード４上のＤＵＴソケット５の位置は、検査対象ＩＣにより異なる。
このために、受圧スペーサ３はＤＵＴソケット５の位置におおよそ合わせられるように、例えば、放射状にちりばめて配置されている。
Such an apparatus has the following problems.
The position of the DUT socket 5 on the performance board 4 varies depending on the IC to be inspected.
For this purpose, the pressure receiving spacers 3 are arranged, for example, in a radial pattern so as to be approximately aligned with the position of the DUT socket 5.
従って、ＤＵＴソケット５の位置が変わると、ＤＵＴソケット５の位置と受圧スペーサ３の位置がずれ、ＤＵＴソケット５に対する最適な位置での支持ができない場合が多い。
このために、図２に示す如く、パフォーマンスボード４が反ってしまう。
Therefore, if the position of the DUT socket 5 is changed, the position of the DUT socket 5 and the position of the pressure receiving spacer 3 are displaced, and in many cases, the DUT socket 5 cannot be supported at the optimum position.
For this reason, the performance board 4 is warped as shown in FIG.
本発明の目的は、上記の課題を解決するもので、パフォーマンスボードのＤＵＴソケット配置位置の下にパフォーマンスボードに直接に新たな受圧スペーサを設けることにより、ＤＵＴソケットの位置変更に対応でき、パフォーマンスボードの反りを防止し、尚且つパフォーマンスボードの補強をすることが出来る半導体テスタ装置を提供することを目的とする。 The object of the present invention is to solve the above-mentioned problems. By providing a new pressure receiving spacer directly on the performance board below the DUT socket arrangement position of the performance board, it is possible to cope with a change in the position of the DUT socket. It is an object of the present invention to provide a semiconductor tester device that can prevent warping and can reinforce a performance board.
このような課題を達成するために、本発明では、請求項１の半導体テスタ装置においては、
検査対象ＩＣが装着されるＤＵＴソケットが一方の面に固定されるパフォーマンスボードを具備する半導体テスタ装置において、前記パフォーマンスボードの他方の面に一方の面が接し前記ＤＵＴソケットに対向して設けられた受圧スペーサと、この受圧スペーサの他方の面に一方の面が接し前記パフォーマンスボードに着脱自在に設けられた受圧プレートとを具備したことを特徴とする。
In order to achieve such a problem, in the present invention, in the semiconductor tester device of claim 1,
In a semiconductor tester device including a performance board in which a DUT socket on which an IC to be inspected is mounted is fixed to one surface, one surface is in contact with the other surface of the performance board and provided opposite to the DUT socket. A pressure receiving spacer and a pressure receiving plate that is in contact with the other surface of the pressure receiving spacer and is detachably provided on the performance board are provided.
本発明の請求項２の半導体テスタ装置においては、請求項１記載の半導体テスタ装置において、
前記受圧プレートはボスを介してパフォーマンスボードに着脱自在に固定されたことを特徴とする。
In the semiconductor tester device according to claim 2 of the present invention, in the semiconductor tester device according to claim 1,
The pressure receiving plate is detachably fixed to the performance board via a boss.
本発明の請求項３の半導体テスタ装置においては、請求項１又は請求項２記載の半導体テスタ装置において、
前記受圧プレートはねじによりパフォーマンスボードに着脱自在に固定されたことを特徴とする。
In the semiconductor tester device according to claim 3 of the present invention, in the semiconductor tester device according to claim 1 or claim 2,
The pressure receiving plate is detachably fixed to the performance board with screws.
本発明の請求項４の半導体テスタ装置においては、請求項１乃至請求項３の何れかに記載の半導体テスタ装置において、
前記パフォーマンスボードの下方に配置されたテンプレートに前記受圧プレートの他方の面が支持されるように前記受圧スペーサと前記受圧プレートとの厚さが調整されたことを特徴とする。
In a semiconductor tester device according to a fourth aspect of the present invention, in the semiconductor tester device according to any one of the first to third aspects,
The thickness of the pressure receiving spacer and the pressure receiving plate is adjusted such that the other surface of the pressure receiving plate is supported by a template disposed below the performance board.
本発明の請求項１によれば、次のような効果がある。
ハンドラからＤＵＴソケットに加わる圧力を、受圧スペーサを介して受圧プレートに分散することができ、パフォーマンスボードの反りを効果的に防止することができる半導体テスタ装置が得られる。
According to claim 1 of the present invention, there are the following effects.
The pressure applied to the DUT socket from the handler can be distributed to the pressure receiving plate via the pressure receiving spacer, and a semiconductor tester device that can effectively prevent the warping of the performance board is obtained.
受圧スペーサの他方の面に一方の面が接し、パフォーマンスボードに着脱自在に設けられた受圧プレートが設けられたので、客先の仕様によりＤＵＴソケットの位置が変わっても、客先の変更された仕様に対応した受圧スペーサが配置された受圧プレートと取り替えることにより、パフォーマンスボードの下部に実装する受圧プレートの受圧スペーサの位置を容易に変更するができ、ＤＵＴソケットの位置と受圧スペーサの位置がずれ、ＤＵＴソケットに対する最適な位置での支持ができないため、パフォーマンスボードが反ってしまう恐れを防止することができる半導体テスタ装置が得られる。 Since one surface is in contact with the other surface of the pressure receiving spacer and the pressure receiving plate is provided detachably on the performance board, even if the position of the DUT socket changes according to the customer's specifications, the customer is changed. By replacing the pressure receiving plate with the pressure receiving spacer corresponding to the specifications, the position of the pressure receiving spacer of the pressure receiving plate mounted on the lower part of the performance board can be changed easily, and the position of the DUT socket and the position of the pressure receiving spacer are shifted. Since the support at the optimum position with respect to the DUT socket cannot be performed, a semiconductor tester device capable of preventing the performance board from warping can be obtained.
受圧スペーサと受圧プレートとが設けられたので、パフォーマンスボードの補強をすることができ、パフォーマンスボードの反りを防止することができる半導体テスタ装置が得られる。 Since the pressure receiving spacer and the pressure receiving plate are provided, it is possible to reinforce the performance board and obtain a semiconductor tester device capable of preventing the performance board from warping.
パフォーマンスボード側に受圧スペーサを直接に配置するようにしたので、テンプレート側に配置された従来例に対して、ＤＵＴソケットに対する最適な受圧位置が正確に確保でき、ずれる恐れが無い半導体テスタ装置が得られる。 Since the pressure receiving spacer is arranged directly on the performance board side, the optimum pressure receiving position with respect to the DUT socket can be accurately secured with respect to the conventional example arranged on the template side, and there is obtained a semiconductor tester device that is not likely to shift. It is done.
本発明の請求項２によれば、次のような効果がある。
受圧プレートはボスを介してパフォーマンスボードに着脱自在に固定されたので、受圧スペーサの厚さとボスの厚さは容易に合わせることができ、パフォーマンスボードに受圧プレートを正確に取り付けることができる半導体テスタ装置が得られる。
According to claim 2 of the present invention, there are the following effects.
Since the pressure receiving plate is detachably fixed to the performance board via the boss, the thickness of the pressure receiving spacer and the thickness of the boss can be easily matched, and the semiconductor tester device can attach the pressure receiving plate to the performance board accurately. Is obtained.
本発明の請求項３によれば、次のような効果がある。
受圧プレートは、ねじによりパフォーマンスボードに着脱自在に固定されたので、簡単な構成により容易確実に、着脱自在に固定が構成できる半導体テスタ装置が得られる。
According to claim 3 of the present invention, there are the following effects.
Since the pressure receiving plate is detachably fixed to the performance board with screws, a semiconductor tester device that can be fixed detachably easily and reliably with a simple configuration can be obtained.
本発明の請求項４によれば、次のような効果がある。
パフォーマンスボードの下方に配置されたテンプレートに、受圧プレートの他方の面が支持されるように、受圧スペーサと受圧プレートとの厚さが調整されたので、ハンドラからＤＵＴソケットに加わる圧力を、受圧スペーサを介して受圧プレートに分散することができ、更に、テンプレートに分散することができ、パフォーマンスボードの反りを更に確実に防止することができる半導体テスタ装置が得られる。
According to claim 4 of the present invention, there are the following effects.
Since the thickness of the pressure receiving spacer and the pressure receiving plate is adjusted so that the other surface of the pressure receiving plate is supported by the template disposed below the performance board, the pressure applied to the DUT socket from the handler is changed to the pressure receiving spacer. Thus, a semiconductor tester device can be obtained which can be dispersed on the pressure receiving plate via the substrate and further can be dispersed on the template, and the warping of the performance board can be more reliably prevented.
以下本発明を図面を用いて詳細に説明する。
図１は本発明の一実施例の要部構成説明図、図２は図１の要部詳細説明図、図３は図１の部品詳細説明図、図４は図１の要部組立説明図である。
図において、図５と同一記号の構成は同一機能を表す。
以下、図５との相違部分のみ説明する。
Hereinafter, the present invention will be described in detail with reference to the drawings.
FIG. 1 is a diagram illustrating the configuration of the main part of one embodiment of the present invention, FIG. 2 is a detailed description of the main part of FIG. 1, FIG. 3 is a detailed description of the components of FIG. It is.
In the figure, configurations with the same symbols as in FIG. 5 represent the same functions.
Only the differences from FIG. 5 will be described below.
図１において、受圧スペーサ１１は、パフォーマンスボード４の他方の面に一方の面が接し、ＤＵＴソケット５に対向して設けられている。
受圧プレート１２は、図２，図３に示す如く、受圧スペーサ１１の他方の面に一方の面が接し、パフォーマンスボード４に着脱自在に設けられている。
In FIG. 1, the pressure receiving spacer 11 is provided so that one surface is in contact with the other surface of the performance board 4 and faces the DUT socket 5.
As shown in FIGS. 2 and 3, the pressure receiving plate 12 has one surface in contact with the other surface of the pressure receiving spacer 11 and is detachably provided on the performance board 4.
この場合は、図に示す如く、受圧プレート１２はボス１３を介してパフォーマンスボード４に着脱自在に固定されている。
また、この場合は、受圧プレート１２は、ねじ１４によりパフォーマンスボード４に着脱自在に固定されている。
In this case, as shown in the figure, the pressure receiving plate 12 is detachably fixed to the performance board 4 via the boss 13.
In this case, the pressure receiving plate 12 is detachably fixed to the performance board 4 with screws 14.
また、この場合は、図２に示す如く、パフォーマンスボード４の下方に配置されたテンプレート２に、受圧プレート１２の他方の面が支持されるように、受圧スペーサ１１と受圧プレート１２との厚さが調整されている。 In this case, as shown in FIG. 2, the thickness of the pressure receiving spacer 11 and the pressure receiving plate 12 is such that the other surface of the pressure receiving plate 12 is supported by the template 2 arranged below the performance board 4. Has been adjusted.
以上の構成において、図４に示す如く、パフォーマンスボード４の下部に、受圧プレート１２をねじ１４で固定することにより、受圧スペーサ１１がＤＵＴソケット５の最適な受圧位置に設置される。 In the above configuration, as shown in FIG. 4, the pressure receiving plate 12 is fixed to the lower portion of the performance board 4 with screws 14, so that the pressure receiving spacer 11 is installed at the optimum pressure receiving position of the DUT socket 5.
この結果、
ハンドラからＤＵＴソケット５に加わる圧力を、受圧スペーサ１１を介して受圧プレート１２に分散することができ、パフォーマンスボード４の反りを効果的に防止することができる半導体テスタ装置が得られる。
As a result,
The pressure applied to the DUT socket 5 from the handler can be distributed to the pressure receiving plate 12 via the pressure receiving spacer 11, and a semiconductor tester device that can effectively prevent the warping of the performance board 4 is obtained.
受圧スペーサ１１の他方の面に一方の面が接し、パフォーマンスボード４に着脱自在に設けられた受圧プレート１２が設けられたので、客先の仕様によりＤＵＴソケット５の位置が変わっても、客先の変更された仕様に対応した受圧スペーサ１１が配置された受圧プレート１２と取り替えることにより、パフォーマンスボード４の下部に実装する受圧プレート１１の受圧スペーサ１２の位置を容易に変更するができ、ＤＵＴソケット５の位置と受圧スペーサ１１の位置がずれ、ＤＵＴソケット５に対する最適な位置での支持ができないため、パフォーマンスボード４が反ってしまう恐れを防止することができる半導体テスタ装置が得られる。 Since one surface is in contact with the other surface of the pressure receiving spacer 11 and the pressure receiving plate 12 is detachably provided on the performance board 4, even if the position of the DUT socket 5 changes depending on the customer specifications, the customer The position of the pressure receiving spacer 12 of the pressure receiving plate 11 mounted on the lower part of the performance board 4 can be easily changed by replacing the pressure receiving plate 12 with the pressure receiving spacer 11 corresponding to the changed specifications of the DUT socket. Since the position 5 and the position of the pressure receiving spacer 11 are deviated and the DUT socket 5 cannot be supported at the optimum position, a semiconductor tester device that can prevent the performance board 4 from warping can be obtained.
受圧スペーサ１１と受圧プレート１２とが設けられたので、パフォーマンスボード４の補強をすることができ、パフォーマンスボード４の反りを防止することができる半導体テスタ装置が得られる。 Since the pressure receiving spacer 11 and the pressure receiving plate 12 are provided, it is possible to reinforce the performance board 4 and obtain a semiconductor tester device that can prevent the performance board 4 from warping.
パフォーマンスボード４側に受圧スペーサ１１を直接に配置するようにしたので、テンプレート２側に配置された従来例に対して、ＤＵＴソケット５に対する最適な受圧位置が正確に確保でき、ずれる恐れが無い半導体テスタ装置が得られる。 Since the pressure receiving spacer 11 is directly arranged on the performance board 4 side, the optimum pressure receiving position with respect to the DUT socket 5 can be accurately secured with respect to the conventional example arranged on the template 2 side, and there is no risk of shifting. A tester device is obtained.
受圧プレート１２はボス１３を介してパフォーマンスボード４に着脱自在に固定されたので、受圧スペーサ１１の厚さとボス１３の厚さは容易に合わせることができ、受圧プレート１２をパフォーマンスボード４に正確に取り付けることができる半導体テスタ装置が得られる。 Since the pressure receiving plate 12 is detachably fixed to the performance board 4 via the boss 13, the thickness of the pressure receiving spacer 11 and the thickness of the boss 13 can be easily matched, and the pressure receiving plate 12 is accurately attached to the performance board 4. A semiconductor tester device that can be attached is obtained.
受圧プレート１２は、ねじ１４によりパフォーマンスボード４に着脱自在に固定されたので、簡単な構成により容易確実に、着脱自在に固定が構成できる半導体テスタ装置が得られる。 Since the pressure receiving plate 12 is detachably fixed to the performance board 4 with the screw 14, a semiconductor tester device that can be fixed detachably easily and reliably with a simple configuration is obtained.
パフォーマンスボード４の下方に配置されたテンプレート２に、受圧プレート１２の他方の面が支持されるように、受圧スペーサ１１と受圧プレート１２との厚さが調整されたので、ハンドラからＤＵＴソケット５に加わる圧力を、受圧スペーサ１１を介して受圧プレート１２に分散することができ、更に、テンプレート２に分散することができ、パフォーマンスボード４の反りを更に確実に防止することができる半導体テスタ装置が得られる。 Since the thickness of the pressure receiving spacer 11 and the pressure receiving plate 12 is adjusted so that the other surface of the pressure receiving plate 12 is supported by the template 2 arranged below the performance board 4, the handler moves from the handler to the DUT socket 5. A semiconductor tester device can be obtained in which applied pressure can be distributed to the pressure receiving plate 12 via the pressure receiving spacer 11 and further to the template 2, and the warping of the performance board 4 can be further reliably prevented. It is done.
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。
したがって本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
The above description merely shows a specific preferred embodiment for the purpose of explanation and illustration of the present invention.
Therefore, the present invention is not limited to the above-described embodiments, and includes many changes and modifications without departing from the essence thereof.
１ テストヘッド本体
２ テンプレート
３ 受圧スペーサ
４ パフォーマンスボード
５ ＤＵＴソケット
１１ 受圧スペーサ
１２ 受圧プレート
１３ ボス
１４ ねじ
DESCRIPTION OF SYMBOLS 1 Test head main body 2 Template 3 Pressure receiving spacer 4 Performance board 5 DUT socket 11 Pressure receiving spacer 12 Pressure receiving plate 13 Boss 14 Screw
Claims (4)
前記パフォーマンスボードの他方の面に一方の面が接し前記ＤＵＴソケットに対向して設けられた受圧スペーサと、
この受圧スペーサの他方の面に一方の面が接し前記パフォーマンスボードに着脱自在に設けられた受圧プレートと
を具備したことを特徴とする半導体テスタ装置。 In a semiconductor tester device including a performance board in which a DUT socket to which an inspection target IC is mounted is fixed to one surface,
A pressure receiving spacer provided on one side in contact with the other side of the performance board and facing the DUT socket;
A semiconductor tester device comprising: a pressure receiving plate which is in contact with the other surface of the pressure receiving spacer and is detachably provided on the performance board.
を特徴とする請求項１記載の半導体テスタ装置。 The semiconductor tester device according to claim 1, wherein the pressure receiving plate is detachably fixed to the performance board via a boss.
を特徴とする請求項１又は請求項２記載の半導体テスタ装置。 The semiconductor tester device according to claim 1, wherein the pressure receiving plate is detachably fixed to the performance board with screws.
を特徴とする請求項１乃至請求項３の何れかに記載の半導体テスタ装置。
The thickness of the said pressure receiving spacer and the said pressure receiving plate was adjusted so that the other surface of the said pressure receiving plate might be supported by the template arrange | positioned under the said performance board. 4. The semiconductor tester device according to any one of 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005283846A JP4577653B2 (en) | 2005-09-29 | 2005-09-29 | Semiconductor tester equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005283846A JP4577653B2 (en) | 2005-09-29 | 2005-09-29 | Semiconductor tester equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007093415A true JP2007093415A (en) | 2007-04-12 |
| JP4577653B2 JP4577653B2 (en) | 2010-11-10 |
Family
ID=37979313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005283846A Expired - Fee Related JP4577653B2 (en) | 2005-09-29 | 2005-09-29 | Semiconductor tester equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4577653B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6277819U (en) * | 1985-11-05 | 1987-05-19 | ||
| JPH072981U (en) * | 1993-06-10 | 1995-01-17 | 安藤電気株式会社 | Burn-in board |
| JP2000035458A (en) * | 1998-07-17 | 2000-02-02 | Advantest Corp | Electronic component testing device |
-
2005
- 2005-09-29 JP JP2005283846A patent/JP4577653B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6277819U (en) * | 1985-11-05 | 1987-05-19 | ||
| JPH072981U (en) * | 1993-06-10 | 1995-01-17 | 安藤電気株式会社 | Burn-in board |
| JP2000035458A (en) * | 1998-07-17 | 2000-02-02 | Advantest Corp | Electronic component testing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4577653B2 (en) | 2010-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4860242B2 (en) | Probe device | |
| US9435856B2 (en) | Position adjustable probing device and probe card assembly using the same | |
| JP5134864B2 (en) | Semiconductor inspection equipment | |
| JP5135326B2 (en) | Electrical connection device | |
| JP2006252946A (en) | Socket for semiconductor device | |
| JP4577653B2 (en) | Semiconductor tester equipment | |
| KR101010534B1 (en) | Probe unit including manupulator and probe-block for visual test | |
| JP4642603B2 (en) | Probe card | |
| TWM544631U (en) | Supporting structure for load board of probing card | |
| JP2006220505A (en) | Tool for calibration board | |
| TWM474140U (en) | Detection device with height adjustment used in a probe card | |
| TWI452298B (en) | Testing mounting device for expansion card | |
| JP4919050B2 (en) | Floating mechanism | |
| JP2005055244A (en) | Test tray | |
| KR20130133666A (en) | Probe card | |
| KR101332656B1 (en) | Device for connecting semiconductor chip for testing semiconductor module | |
| JP2009266393A (en) | Floating mechanism | |
| US8736293B2 (en) | Test device for printed circuit board | |
| TWM595227U (en) | Fixing device of chip inspection equipment | |
| JP6132507B2 (en) | Substrate support device and substrate inspection device | |
| KR101410991B1 (en) | Jig | |
| KR100865770B1 (en) | Probe card for inspecting semiconductor wafer | |
| TWI619943B (en) | Stress testing apparatus and motherboard assembling stress testing system using the same | |
| KR200370650Y1 (en) | Probe card using ceramic block | |
| KR200352328Y1 (en) | Probe card for testing printed wiring assembly |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080702 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100423 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100815 |
|
| LAPS | Cancellation because of no payment of annual fees |