JP2007081071A

JP2007081071A - 半導体の配線引き出し構造

Info

Publication number: JP2007081071A
Application number: JP2005266199A
Authority: JP
Inventors: Kozo Matsuo; 耕三松尾; Koji Ikeyama; 浩司池山
Original assignee: TOKAI DENSHI KOGYO KK; Oki Printed Circuits Co Ltd
Current assignee: TOKAI DENSHI KOGYO KK; Oki Printed Circuits Co Ltd
Priority date: 2005-09-14
Filing date: 2005-09-14
Publication date: 2007-03-29

Abstract

【課題】ＬＳＩの多ピン化、微細化に対応可能となるとともに、信号の高速化に合わせてインピーダンス値の整合が可能となり、しかも、信号回路のシールドも簡単に行える半導体の配線引き出し構造を得る。
【解決手段】半導体１００の端子形成面１１にマトリクス配列された複数の端子にプリント配線板１５の回路１７を接続する半導体１００の配線引き出し構造において、回路１７を構成する複数の基板上回路配線１９の導体２１をプリント配線板１５の一辺部２３の端面２５に露出させ、この導体２１のそれぞれにバンプ２７を設け、複数の端子のそれぞれに対応する導体２１をこのバンプ２７を介して半田付けした。
【選択図】図１

Description

本発明は、ＢＧＡタイプのＩＣチップの端子から配線を引き出すための半導体の端子接続構造に関し、特にＬＳＩに代表される半導体の端子形成面に高密度にマトリクス配列された複数の端子にプリント配線板の回路を接続するための改良技術に関する。

近年、半導体の製造技術の発展がめざましく、それに伴い配線パターンが微細化し、端子数の増加と端子の微細化が著しい勢いで進んでいる。数千ピンレベルの端子を持つ半導体（大型チップ）から配線を引き出す場合、従来であればその配線の多さ故、このチップをまず多層のインターポーザ基板にて受け、配線を面に拡散させ、さらにそれを下記特許文献１に開示されるように、マザーボードに載せてそこから配線を展開していた。

特開２００１−１５６２２２号公報

しかしながら、インターポーザ基板における配線の微細化には限界があるため、多ピンの配線を展開するためには、インターポーザ基板の高多層化が余儀なくされ、インターポーザ基板の製造にも苦慮している。また、インターポーザ基板の多層化に伴い、信号線路は複雑化し、各線路の抵抗値（特性インピーダンス値）を整合することは難しく、信号の高速化への妨げにもなっている。さらに、配線の微細化に伴って、特定の信号回路のシールドが行いにくい問題もあった。
本発明は上記状況に鑑みてなされたもので、ＬＳＩの多ピン化、微細化に対応可能となるとともに、信号の高速化に合わせてインピーダンス値の整合が可能となり、しかも、信号回路のシールドも簡単に行える半導体の配線引き出し構造を提供することにある。

上記目的を達成するための本発明に係る請求項１記載の半導体の端子接続構造は、半導体の端子形成面にマトリクス配列された複数の端子にプリント配線板の回路を接続する半導体の配線引き出し構造であって、前記回路を構成する複数の基板上回路配線の導体を該プリント配線板の一辺部の端面に露出させ、該導体のそれぞれにバンプを設け、前記複数の端子のそれぞれに対応する前記導体を該バンプを介して半田付けしたことを特徴とする。

この半導体の配線引き出し構造では、プリント配線板上に形成できる回路間隔が最小数十ミクロン程度であることから、数十ミクロンの端子ピッチまで対応できる端子接続構造が得られるようになる。また、半導体の端子からの配線が１本で引き出し可能となり、各引き出し線の配線長が均一化される。

請求項２記載の半導体の配線引き出し構造は、前記プリント配線板の前記一辺部が、前記端面に向かって幅狭に形成され、前記プリント配線板に設けられた複数の平行な前記基板上回路配線が、前記一辺部の端面に向かうにしたがって間隔を狭めて形成されたことを特徴とする。

この半導体の端子接続構造では、基板上回路配線の基端側の間隔は広くし、基端側での容易な接続性を確保しつつ、一辺部の端面では導体の間隔を狭くして、微細ピッチ端子への接続が可能となる。

請求項３記載の半導体の配線引き出し構造は、複数の前記プリント配線板が積層され、積層されたそれぞれの該プリント配線板の前記導体が前記端子に接続されたことを特徴とする。

この半導体の配線引き出し構造では、プリント配線板が端子の設けられた半導体の端子形成面に垂直な方向で複数枚重ねられ、それぞれのプリント配線板端面に設けられたバンプが、２次元状（マトリクス状）に配列された端子形成面の端子に対応可能となる。これにより、多数のマトリクス状端子に対する回路の一括接続が可能となる。

請求項４記載の半導体の配線引き出し構造は、積層方向に隣接する一対の前記プリント配線板の間に、厚さの異なるスペーサを配設したものであって、そのうち基端側に配設されたスペーサを基板側に配設されたスペーサより薄厚にしたことを特徴とする。

この半導体の配線引き出し構造では、プリント配線板が、端子に近づくほど薄厚に形成されているスペーサを介して重ねられることで、積層されたプリント配線板が角度を持って重ねられ、先端では狭いピッチの端子に接続しながら、基端側では基板上回路配線のピッチを大きくとることができる。

請求項５記載の半導体の配線引き出し構造は、前記プリント配線板がリジッド配線基板であることを特徴とする。

この半導体の配線引き出し構造では、端子に接続されるプリント配線板が高剛性のリジッド配線基板となり、導体間、すなわち、バンプ間の寸法精度が高まるとともに、接続強度も高まる。

請求項６記載の半導体の配線引き出し構造は、前記プリント配線板がフレキシブルプリント配線板であることを特徴とする。

この半導体の配線引き出し構造では、端子に接続されるプリント配線板が可撓性を有するフレキシブルプリント配線板となり、プリント配線板が外力を吸収可能となって、接続部の耐衝撃性が高められる。

請求項７記載の半導体の配線引き出し構造は、少なくとも３枚以上の前記プリント配線板が積層され、特定の前記基板上回路配線が、グランドに接続された前記基板上回路配線によって包囲されたことを特徴とする。

この半導体の配線引き出し構造では、プリント配線板の特定の基板上回路配線が、グランド用の基板上回路配線に包囲され、特定の基板上回路配線からのノイズの拡散、又は特定の基板上回路配線への外部からのノイズの影響を遮断することができるようになる。

請求項８記載の半導体の配線引き出し構造は、少なくとも３枚以上の前記プリント配線板が積層され、特定の前記プリント配線板が、グランドに接続された前記基板上回路配線を有する一対の前記プリント配線板によって挟まれたことを特徴とする。

この半導体の配線引き出し構造では、特定のプリント配線板が、グランド用のプリント配線板によって挟まれ、特定のプリント配線板からのノイズの拡散、又は特定のプリント配線板への外部からのノイズの影響を遮断することができるようになる。

本発明に係る半導体の配線引き出し構造によれば、回路を構成する複数の基板上回路配線の導体をプリント配線板の一辺部の端面に露出させ、この導体のそれぞれにバンプを設け、半導体の複数の端子のそれぞれに対応する導体をこのバンプを介して半田付けしたので、プリント配線基板上に形成できる回路間隔が最小数十ミクロン程度であることから、数十ミクロンの端子ピッチまで対応できる端子接続構造を得ることができる。また、半導体の端子から配線を１本で引き出すことができるため、各引き出し線の配線長を均一化することができ、特性インピーダンス値を統一することができる。この結果、半導体の多ピン化、微細化に容易に対応できるようになり、かつ信号の高速化に合わせてインピーダンス値を整合させることもできる。

以下、本発明に係る半導体の配線引き出し構造の好適な実施の形態を図面を参照して説明する。
図１は本発明に係る半導体の配線引き出し構造の分解斜視図、図２は接続後の端子接続構造をプリント配線板垂直方向から見た要部正面図である。
本実施の形態による半導体の配線引き出し構造は、半導体１００の端子形成面１１にマトリクス配列された複数の端子１３にプリント配線板１５の回路１７を接続するものである。

プリント配線板１５には回路１７を構成する複数の基板上回路配線１９が形成される。基板上回路配線１９は、導体２１が絶縁被覆されてなる。この導体２１は、プリント配線板１５の一辺部２３の端面２５に露出される。端面２５で露出した導体２１には例えば半田からなるバンプ２７が設けられる。半導体１００の端子１３と導体２１とは、このバンプ２７を介して半田付けされている。

本実施の形態では、プリント配線板１５に剛性を有するリジッド（rigid）配線基板が用いられる。このように、端子１３に接続されるプリント配線板１５が高剛性のリジッド配線基板となることで、導体間、すなわち、バンプ間の寸法精度が高まるとともに、接続強度も高まる。

また、プリント配線板１５にはフレキシブルプリント配線板が用いられてもよい。フレキシブルプリント配線板は、可撓性を有し、一般的に導体回路を有するベースフィルムと、ベースフィルムと貼り合わせて導体回路を保護絶縁するカバーレイフィルムとから構成される。端子１３に接続されるプリント配線板がこのような可撓性を有するフレキシブルプリント配線板となることで、プリント配線板が外力を吸収可能となって、接続部の耐衝撃性を高めることができる。

バンプ２７は、金属メッキを堆積して形成する。導体２１は、銅などの導電性金属よりなる細い線状の部材であり、端面２５で露出するその一端が端子として機能する。プリント配線板１５は、配線だけからなる簡単な構造であるため、配線のピッチを小さく形成することは容易であり、２０μｍ＋２０μｍ＝４０μｍといった狭ピッチの電極を有する半導体１００にも十分対応することができる。

図３はプリント配線板の一辺部の正面図である。
プリント配線板１５は、図例の如く一辺部２３を狭めて、端面２５側が幅狭に形成されることが好ましい。また、このような構成の場合、プリント配線板１５に設けられた複数の平行な基板上回路配線１９は、一辺部２３の端面２５に向かうにしたがって間隔を狭めて形成される。これにより、基板上回路配線１９の基端側の間隔ｄ１は広くし、基端側での容易な接続性を確保しつつ、一辺部２３の端面２５では導体２１の間隔ｄ２を狭くして、微細ピッチ端子１３への接続が可能となる。

図４は接続後の端子接続構造をプリント配線板の板面に平行な方向から見た要部側面図である。
本半導体の配線引き出し構造では、複数のプリント配線板１５が積層され、積層されたそれぞれのプリント配線板１５の導体２１が、バンプ２７を介して端子１３に接続される。すなわち、ＬＳＩ端子１３のピッチに合わせ回路形成し、さらにスペーサ２９で間隔を調節し、それぞれのプリント配線板１５に設けられたバンプ２７をＬＳＩ端子１３に立体的に接続している。プリント配線板１５は、複数枚がスペーサ２９を介して重ね合わせられる。スペーサ２９としては、絶縁性樹脂材料或いは樹脂フィルムが好適であるが、絶縁性を有して２枚のプリント配線板１５を離間した状態に支持できるものであればこれらでなくてもよい。

このようにして、プリント配線板１５が端子１３の設けられた半導体１００の端子形成面１１に垂直な方向で複数枚重ねられ、それぞれのプリント配線板１５に設けられたバンプ２７が、２次元状（マトリクス状）に配列された端子形成面１１の端子１３に対応可能となる。これにより、多数のマトリクス状端子１３に対する回路の一括接続が可能となっている。

図５は傾斜して重ねられるプリント配線板を用いた変形例の側面図である。
なお、半導体の配線引き出し構造は、積層方向に隣接する一対のプリント配線板１５の間に、厚さの異なるスペーサ２９Ａ，２９Ｂを配設する。図例の如く、基板側のスペーサ２９Ａより基端側のスペーサ２９Ｂを夫々薄厚にすることで端子１３側を狭く構成できる。従って先端では狭いピッチの端子１３に接続しながら、基端側では基板上回路配線１９のピッチを大きくとることができる。

図６は特定の基板上回路配線がシールドされた積層プリント配線板の断面図である。
また、半導体の配線引き出し構造では、少なくとも３枚以上のプリント配線板１５が積層される構成において、特定の基板上回路配線１９Ａが、グランドに接続された基板上回路配線１９Ｂによって包囲されるものであってもよい。
このような構成とすることで、プリント配線板１５の特定の基板上回路配線１９Ａが、グランドに接続された基板上回路配線１９Ｂに包囲され、特定の基板上回路配線１９Ａからのノイズの拡散、又は特定の基板上回路配線１９Ａへの外部からのノイズの影響を遮断することができるようになる。

図７は特定のプリント配線板がシールドされた積層プリント配線板の断面図である。
さらに、半導体の配線引き出し構造では、少なくとも３枚以上のプリント配線板１５が積層され、特定のプリント配線板１５Ａが、グランドに接続された基板上回路配線１９Ｂを有する一対のプリント配線板１５Ａによって挟まれる構成としてもよい。
このような構成とすることで、特定のプリント配線板１５Ａが、グランド用のプリント配線板１５Ｂによって挟まれ、特定のプリント配線板１５Ａからのノイズの拡散、又は特定のプリント配線板１５Ａへの外部からのノイズの影響を遮断することができるようになる。

したがって、上記の半導体１００の配線引き出し構造によれば、回路１７を構成する複数の基板上回路配線１９の導体２１をプリント配線板１５の一辺部２３の端面２５に露出させ、この導体２１のそれぞれにバンプ２７を設け、半導体１００の複数の端子１３のそれぞれに対応する導体２１をこのバンプ２７を介して半田付けしたので、プリント配線板１５上に形成できる回路間隔が最小数十ミクロン程度であることから、数十ミクロンの端子ピッチまで対応できる配線引き出し構造を得ることができる。これにより、ＬＳＩの端子１３からの配線引き出しを面に展開することなく、プリント配線板１５の端面２５を利用し配線を展開することで、微細化への対応を可能にできる。

また、半導体１００の端子１３から配線を１本で引き出すことができるため、各引き出し線の配線長を均一化することができ、特性インピーダンス値を統一することができる。この結果、半導体１００の多ピン化、微細化に容易に対応できるようになり、かつ信号の高速化に合わせてインピーダンス値を整合させることもできる。

本発明に係る半導体の配線引き出し構造の分解斜視図である。接続後の端子接続構造をプリント配線板垂直方向から見た要部正面図である。プリント配線板の一辺部の正面図である。接続後の端子接続構造をプリント配線板の板面に平行な方向から見た要部側面図である。傾斜して重ねられるプリント配線板を用いた変形例の側面図である。特定の基板上回路配線がシールドされた積層プリント配線板の断面図である。特定のプリント配線板がシールドされた積層プリント配線板の断面図である。

符号の説明

１１…端子形成面、１３…端子、１５…プリント配線板、１５…Ａ特定のプリント配線板、１７…回路、１９…基板上回路配線、１９…Ａ特定の基板上回路配線、２１…導体、２３…一辺部、２５…端面、２７…バンプ、２９Ａ，２９Ｂ…スペーサ、１００…半導体

Claims

半導体の端子形成面にマトリクス配列された複数の端子にプリント配線板の回路を接続する半導体の配線引き出し構造であって、
前記回路を構成する複数の基板上回路配線の導体を該プリント配線板の一辺部の端面に露出させ、
該導体のそれぞれにバンプを設け、
前記複数の端子のそれぞれに対応する前記導体を該バンプを介して半田付けしたことを特徴とする半導体の配線引き出し構造。
前記プリント配線板の前記一辺部を狭めて、前記端面側が幅狭に形成され、
前記プリント配線板に設けられた複数の平行な前記基板上回路配線が、前記一辺部の端面に向かって間隔を狭めて形成されたことを特徴とする請求項１記載の半導体の配線引き出し構造。
複数の前記プリント配線板が積層され、積層されたそれぞれの該プリント配線板の前記導体が前記端子に接続されたことを特徴とする請求項１又は請求項２記載の半導体の配線引き出し構造。
積層方向に隣接する一対の前記配線板間の基板側と基端側に、厚さの異なるスペーサを配設したものであって、
前記基板側のスペーサより基端側のスペーサを薄厚にしたことを特徴とする請求項３記載の半導体の配線引き出し構造。
前記プリント配線板がリジッド配線基板であることを特徴とする請求項１〜請求項４のいずれか１項記載の半導体の配線引き出し構造。
前記プリント配線板がフレキシブルプリント配線板であることを特徴とする請求項１〜請求項４のいずれか１項記載の半導体の配線引き出し構造。
少なくとも３枚以上の前記プリント配線板が積層され、特定の前記基板上回路配線が、グランドに接続された前記基板上回路配線によって包囲されたことを特徴とする請求項３記載の半導体の配線引き出し構造。
少なくとも３枚以上の前記プリント配線板が積層され、特定の前記プリント配線板が、グランドに接続された前記基板上回路配線を有する一対の前記プリント配線板によって挟まれたことを特徴とする請求項３記載の半導体の配線引き出し構造。