JP2007081036A - Method of inspecting semiconductor device and method of manufacturing semiconductor device for inspection - Google Patents
Method of inspecting semiconductor device and method of manufacturing semiconductor device for inspection Download PDFInfo
- Publication number
- JP2007081036A JP2007081036A JP2005265446A JP2005265446A JP2007081036A JP 2007081036 A JP2007081036 A JP 2007081036A JP 2005265446 A JP2005265446 A JP 2005265446A JP 2005265446 A JP2005265446 A JP 2005265446A JP 2007081036 A JP2007081036 A JP 2007081036A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- contact plug
- inspection
- pattern
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 144
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000007689 inspection Methods 0.000 title claims description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 238000002955 isolation Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000010894 electron beam technology Methods 0.000 claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 16
- 230000005856 abnormality Effects 0.000 claims abstract description 9
- 230000001678 irradiating effect Effects 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000003860 storage Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Memories (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Abstract
Description
本発明は、半導体装置の検査方法、及び、検査用半導体装置の製造方法に関し、更に詳細には、半導体装置内部に配設された導体間のショート(短絡)を検査する、半導体装置の検査方法、及び、検査用半導体装置の製造方法に関する。 The present invention relates to a method for inspecting a semiconductor device and a method for manufacturing a semiconductor device for inspection, and more particularly, a method for inspecting a short circuit between conductors arranged inside a semiconductor device. And a method of manufacturing a semiconductor device for inspection.
半導体装置内部の導体間のショートは、半導体装置の動作不良の原因となり、半導体装置製造の歩留りを低下させる大きな要因となっている。近年、半導体装置製品の設計から量産までの期間が益々短縮され、量産に先立つインライン検査等で、半導体装置内部の導体間のショートを効率的に検出し、ショートの少ないプロセス条件に早期に調整することが要請されている。 A short circuit between conductors inside a semiconductor device causes a malfunction of the semiconductor device and is a major factor that reduces the yield of semiconductor device manufacturing. In recent years, the period from design to mass production of semiconductor device products has been increasingly shortened, and in-line inspections etc. prior to mass production can efficiently detect shorts between conductors inside semiconductor devices and adjust to process conditions with few shorts early. It is requested.
導体間のショートを検出するために、従来、光学式の検査装置を用いて肉眼で検査を行っていた。しかし、半導体装置の微細化に伴って、光学式の検査装置による検査では、ショートが生じた箇所を発見するために多くの時間を要すると共に、発見自体が困難になっている。この問題に対して、近年、SEM(Scanning Electron Microscope:走査型電子顕微鏡)式の検査装置を用いた検査が実用化されている。 Conventionally, in order to detect a short circuit between conductors, an inspection is performed with the naked eye using an optical inspection device. However, along with the miniaturization of semiconductor devices, inspection by an optical inspection apparatus requires a lot of time to find a location where a short circuit has occurred, and the detection itself has become difficult. In recent years, inspection using an SEM (Scanning Electron Microscope) type inspection apparatus has been put into practical use for this problem.
SEM式検査装置を用いた検査方法については、例えば特許文献1に記載されている。図7(a)に、特許文献1に記載の検査方法で用いる検査用の半導体装置の構成を示す。図7(b)は、図7(a)のB−B線に沿った断面を示している。この検査方法では、先ず、半導体装置の絶縁膜62の表面に、導体64を介して基板61に接続される導体パターン63、及び、基板61に接続されない導体パターン(非接続パターン)65を、直交する2方向の何れにも交互に配列されるように、つまり千鳥状に配列されるように形成する。次いで、半導体装置60の表面に対して電子線を照射し、半導体装置60の表面を走査しつつ、各導体パターン63,65から放出される二次電子の量を測定する。
An inspection method using the SEM type inspection apparatus is described in Patent Document 1, for example. FIG. 7A shows the configuration of an inspection semiconductor device used in the inspection method described in Patent Document 1. FIG.7 (b) has shown the cross section along the BB line of Fig.7 (a). In this inspection method, first, the
ここで、電子線が照射された非接続パターン65は万一、通常の導体パターン63などの他の導体に導通している場合には、帯電量が少なくなり、また、導通していない場合には、帯電量が多くなる。非接続パターン65から放出される二次電子量は、非接続パターン65の帯電量に応じた電位よって異なるため、放出される二次電子量に異常が認められた非接続パターン65について、近傍の導体との間でショートしたと判定できる。また、ショートしたと判定された非接続パターン65の近傍についてのみ、精密な検査を行うことによって、ショートが生じた詳細な部位を特定できる。
ところで、近年の半導体装置の微細化に伴い、隣接するワード線間の間隔が益々狭くなっている。このため、ワード線間で絶縁膜の埋め込み不良が生じ易く、これに起因して、コンタクトプラグとワード線との間のショートや、コンタクトプラグ同士のショートなどのコンタクトプラグを介したショートが発生し、半導体装置の品質を低下させる主要な要因の一つとなっている。しかし、上記従来のSEM式検査方法では、コンタクトプラグのショートを検出しようとしても、コンタクトプラグのそれぞれは、半導体基板の表面部分などの他の導体に導通しているため、電子線の照射後にほぼ同じ電位に保たれる。従って、そのショートを検出することが容易でなかった。 By the way, with the recent miniaturization of semiconductor devices, the interval between adjacent word lines is becoming increasingly narrow. For this reason, defective filling of the insulating film is likely to occur between the word lines, and as a result, a short between the contact plug and the word line or a short via the contact plug such as a short between the contact plugs occurs. This is one of the main factors that deteriorate the quality of semiconductor devices. However, in the above conventional SEM inspection method, even if a contact plug short circuit is detected, each contact plug is electrically connected to another conductor such as a surface portion of a semiconductor substrate. Keep the same potential. Therefore, it is not easy to detect the short circuit.
半導体装置製造の歩留りを大きく向上させるためには、コンタクトプラグのショートを効率的に検出することが必須である。本発明は、上記に鑑み、コンタクトプラグのショートを効率的に検出可能な半導体装置の検査方法、及び、検査用半導体装置の製造方法を提供することを目的とする。 In order to greatly improve the yield of semiconductor device manufacturing, it is essential to detect contact plug shorts efficiently. In view of the above, an object of the present invention is to provide a method for inspecting a semiconductor device capable of efficiently detecting a short of a contact plug, and a method for manufacturing a semiconductor device for inspection.
上記目的を達成するために、本発明の第1の視点に係る半導体装置の検査方法は、基板上に、導電性部分と絶縁性部分とを含む下地パターン、及び、該下地パターンを覆う絶縁膜を形成する工程と、
前記導電性部分に導通する複数のコンタクトプラグを形成するためのマスクパターンを用い、該マスクパターンを前記下地パターンに対して相対的に所定距離ずらすことによって、前記絶縁膜を貫通し少なくとも一部が前記絶縁性部分で絶縁される複数のコンタクトプラグを形成する工程と、
前記複数のコンタクトプラグの内で、少なくとも前記絶縁性部分で絶縁されたコンタクトプラグに電子線を照射するステップと、
前記電子線を照射したコンタクトプラグから放出される二次電子量を検出するステップと、
前記検出された二次電子量に基づいて、前記電子線が照射されたコンタクトプラグの異常を判定するステップと
を有することを特徴とする。
In order to achieve the above object, a semiconductor device inspection method according to a first aspect of the present invention includes a base pattern including a conductive portion and an insulating portion on a substrate, and an insulating film covering the base pattern. Forming a step;
A mask pattern for forming a plurality of contact plugs conducting to the conductive portion is used, and the mask pattern is shifted by a predetermined distance relative to the base pattern, so that at least a part of the mask penetrates the insulating film. Forming a plurality of contact plugs insulated by the insulating portion;
Irradiating an electron beam to a contact plug insulated by at least the insulating portion among the plurality of contact plugs;
Detecting the amount of secondary electrons emitted from the contact plug irradiated with the electron beam;
And determining an abnormality of the contact plug irradiated with the electron beam based on the detected amount of secondary electrons.
本発明に係る検査用半導体装置の製造方法は、製品用半導体装置の状態を検査するための検査用半導体装置を製造する方法であって、
前記製品用半導体装置を製造するプロセス条件と同じプロセス条件を用いて、導電性部分と絶縁性部分とを含む下地パターン、及び、該下地パターンを覆う絶縁膜を形成する工程と、
前記製品用半導体装置で前記絶縁膜を貫通して前記導電性部分に導通する複数のコンタクトプラグを形成するためのマスクパターンを用い、該マスクパターンを前記下地パターンに対して相対的に所定距離ずらすことによって、前記絶縁膜を貫通し少なくとも一部が前記絶縁性部分で絶縁される複数のコンタクトプラグを形成する工程と
を備えることを特徴とする。
A method of manufacturing an inspection semiconductor device according to the present invention is a method of manufacturing an inspection semiconductor device for inspecting a state of a product semiconductor device,
Forming a base pattern including a conductive portion and an insulating portion, and an insulating film covering the base pattern using the same process conditions as those for manufacturing the product semiconductor device; and
A mask pattern for forming a plurality of contact plugs that penetrate the insulating film and conduct to the conductive portion in the semiconductor device for product is used, and the mask pattern is shifted by a predetermined distance relative to the base pattern. And a step of forming a plurality of contact plugs penetrating the insulating film and insulated at least partially by the insulating portion.
本発明の第2の視点に係る半導体装置の検査方法は、上記検査用半導体装置を用いて製品用半導体装置を評価する半導体装置の検査方法であって、
前記複数のコンタクトプラグの内で、少なくとも前記絶縁性部分上に形成されたコンタクトプラグに電子線を照射するステップと、
前記電子線を照射したコンタクトプラグから放出される二次電子量を検出するステップと、
前記検出された二次電子量に基づいて、前記電子線が照射されたコンタクトプラグの異常を判定するステップと
を有することを特徴とする。
A semiconductor device inspection method according to a second aspect of the present invention is a semiconductor device inspection method for evaluating a product semiconductor device using the inspection semiconductor device,
Irradiating an electron beam to a contact plug formed on at least the insulating portion of the plurality of contact plugs;
Detecting the amount of secondary electrons emitted from the contact plug irradiated with the electron beam;
And determining an abnormality of the contact plug irradiated with the electron beam based on the detected amount of secondary electrons.
本発明に係る半導体装置の検査方法によれば、絶縁性部分で絶縁されたコンタクトプラグがショートした際に生じる電位の変化を、コンタクトプラグから放出される二次電子量の異常で検出することによって、そのコンタクトプラグのショートを直接的に検出できる。これによって、コンタクトプラグのショートを効率的に検出し、半導体装置製造の歩留りを大きく向上させることが出来る。 According to the method for inspecting a semiconductor device according to the present invention, a change in potential generated when a contact plug insulated by an insulating portion is short-circuited is detected by detecting an abnormal amount of secondary electrons emitted from the contact plug. The contact plug short circuit can be directly detected. As a result, it is possible to efficiently detect a short of the contact plug and greatly improve the yield of manufacturing the semiconductor device.
また、絶縁性部分で絶縁されたコンタクトプラグの形成に際して、導電性部分に導通する複数のコンタクトプラグを形成するためのマスクパターンを用いるため、検査用の半導体装置におけるコンタクトプラグ及びその近傍を、製品用の半導体装置と同じ構造で形成できる。従って、製品用の半導体装置におけるコンタクトプラグのショートを的確に検出できる。 Further, when forming a contact plug insulated by an insulating portion, a mask pattern for forming a plurality of contact plugs conducting to the conductive portion is used, so that the contact plug in the semiconductor device for inspection and its vicinity are It can be formed with the same structure as a conventional semiconductor device. Therefore, it is possible to accurately detect a short of the contact plug in the product semiconductor device.
本発明の第1の視点に係る半導体装置の検査方法、及び、検査用半導体装置の製造方法によれば、検査用の半導体装置の製造に際して、製品用の半導体装置の製造工程中で、導電性部分に導通する複数のコンタクトプラグを形成するためのマスクパターンを、下地パターンに対して相対的に所定距離ずらす変更を行うだけでよいので、検査用の半導体装置製造に要するコストを低減できる。 According to the method for inspecting a semiconductor device and the method for manufacturing a semiconductor device for inspection according to the first aspect of the present invention, during the manufacturing process of the semiconductor device for inspection, the conductivity is increased. Since it is only necessary to change the mask pattern for forming a plurality of contact plugs conductive to the portion by a predetermined distance relative to the base pattern, the cost required for manufacturing a semiconductor device for inspection can be reduced.
本発明の第1の視点に係る半導体装置の検査方法、及び、検査用半導体装置の製造方法では、前記下地パターンの導電性部分及び絶縁性部分がそれぞれ、半導体基板の素子形成領域及び素子分離領域であってもよく、或いは、前記下地パターンの導電性部分が、導体膜の選択エッチングで形成される配線パターンであってもよい。本発明に係る検査用半導体装置の製造方法では、製品用半導体装置がDRAMであってもよい。 In the semiconductor device inspection method and the inspection semiconductor device manufacturing method according to the first aspect of the present invention, the conductive portion and the insulating portion of the base pattern are an element formation region and an element isolation region of the semiconductor substrate, respectively. Alternatively, the conductive portion of the base pattern may be a wiring pattern formed by selective etching of a conductor film. In the inspection semiconductor device manufacturing method according to the present invention, the product semiconductor device may be a DRAM.
本発明の第2の視点に係る半導体装置の検査方法の前記異常判定ステップでは、例えば、前記絶縁性部分で絶縁されたコンタクトプラグが、前記導電性部分、他のコンタクトプラグ、及び、他の導電性材料の少なくとも1つに導通するか否かを判定することが出来る。 In the abnormality determination step of the semiconductor device inspection method according to the second aspect of the present invention, for example, a contact plug insulated by the insulating portion is replaced with the conductive portion, another contact plug, and another conductive material. It can be determined whether or not the conductive material is conductive.
以下に、実施形態を挙げ、添付図面を参照して、本発明の実施の形態を具体的且つ詳細に説明する。図1は、製品用の半導体装置の状態を検査するための、検査用の半導体装置の構成を示す断面図である。半導体装置10は、DRAM(Dynamic Random Access Memory)として構成され、半導体基板11を備える。半導体基板11の表面部分には、絶縁材料を所定のパターンで埋め込んだ素子分離溝12が形成され、素子分離溝12によって構成される素子分離領域14は、半導体素子が形成される素子形成領域13を相互に区画している。
Hereinafter, embodiments of the present invention will be described specifically and in detail with reference to the accompanying drawings. FIG. 1 is a cross-sectional view showing a configuration of an inspection semiconductor device for inspecting a state of a product semiconductor device. The semiconductor device 10 is configured as a DRAM (Dynamic Random Access Memory) and includes a
半導体基板11上には、図示しないゲート絶縁膜を介して、複数のワード線15が形成され、ワード線15を覆って、絶縁膜16が成膜されている。絶縁膜16を貫通して、半導体基板11に接続するコンタクトホール17が開孔され、コンタクトホール17の内部を埋め込んで、導電材料から成るコンタクトプラグ18が形成されている。コンタクトホール17は、ワード線15の表面を被覆する絶縁膜をマスクとするSAC(Self Align Contact)法によって、隣接するワード線15間の半導体基板11の表面に接続するように形成されている。
A plurality of
1つの素子形成領域13には、3つのワード線15が交差し、ワード線15に隣接して半導体基板11にコンタクトする2つのコンタクトプラグ21が形成されている。1つの素子分離領域14には、ワード線15に隣接して素子分離溝12によって絶縁された1つのコンタクトプラグ(非接続コンタクトプラグ)22が形成されている。素子形成領域13、ワード線15、及び、コンタクトプラグ18は、それぞれ等間隔で配設されている。
In one
図2は、図1に記載の検査用の半導体装置10の平面構造を示している。図1は、同図のI−I線に沿って見た断面を示している。素子形成領域13は長方形状を有し、ワード線15は、素子形成領域13の長手方向に対して斜め方向に交差している。
FIG. 2 shows a planar structure of the semiconductor device 10 for inspection shown in FIG. FIG. 1 shows a cross section viewed along line II in FIG. The
図3は、図1の検査用の半導体装置に対応する、製品用の半導体装置の構成を示す断面図である。半導体装置30では、1つの素子形成領域13には、2つのワード線15が交差し、ワード線15に隣接して半導体基板11にコンタクトする3つのコンタクトプラグ18が形成されている。1つの素子分離領域14には、1つのワード線15が交差している。中央のコンタクトプラグ18は、図示しない上部のビット線に接続され、ビット線接続用コンタクトプラグ23を構成し、両端のコンタクトプラグ18は、図示しない上部のストレージノードに接続され、ストレージノード接続用コンタクトプラグ24,25を構成している。
FIG. 3 is a cross-sectional view showing a configuration of a product semiconductor device corresponding to the inspection semiconductor device of FIG. In the semiconductor device 30, two
図4は、図3の半導体装置の平面構造を示す図面上で、横方向をX方向、縦方向をY方向としている。図3は、同図のIII−III線に沿った断面を示している。半導体装置30は、1交点6F2の単位セル33を備え、ワード線15のピッチの1/2の長さをFとすると、単位セル33の寸法はX方向31に2F、Y方向32に3Fであり、その面積は6F2(2F×3F)である。半導体装置30は、単位セル33と、半導体基板11上の構造が、この単位セル33の形状と線対称の形状を有する単位セル34とが対となって繰り返し配置されるツインセル構造を有する。
4 shows the planar structure of the semiconductor device of FIG. 3, wherein the horizontal direction is the X direction and the vertical direction is the Y direction. FIG. 3 shows a cross section taken along line III-III in FIG. The semiconductor device 30 includes a
図1、2に戻り、検査用の半導体装置10において、素子分離領域14のパターンは、符号35で示すように、製品用の半導体装置30に対して、X方向31にF、Y方向32に0.5Fだけ全体的にずらして形成されている。これによって、製品用の半導体装置30における一方のストレージノード接続用コンタクトプラグ24は、素子分離領域14に接続され、非接続コンタクトプラグ22を構成する。製品用の半導体装置30における、ビット線接続用コンタクトプラグ23、及び、他方のストレージノード接続用コンタクトプラグ25は、製品用の半導体装置30におけるコンタクトプラグと同様に素子形成領域13に接続され、通常のコンタクトプラグ21を構成する。検査用の半導体装置10では、製品用の半導体装置30における絶縁膜16より上側の構造は形成されていない。
1 and 2, in the semiconductor device 10 for inspection, the pattern of the
本実施形態に係る半導体装置の検査方法では、SEM式検査装置を用い、検査用の半導体装置10の表面に対して電子線を照射し、半導体装置10の表面を走査しつつ、各コンタクトプラグ18から放出される二次電子量を測定する。SEM式検査装置は、二次電子量の測定によって、図5に示すように、各コンタクトプラグ18から放出された二次電子量に応じた輝度で、各コンタクトプラグ18の位置を表示する電位コントラスト画像50を表示する。同図中、符号51〜53が、非接続コンタクトプラグ22、ビット線接続用コンタクトプラグ23を構成する通常のコンタクトプラグ21、及び、ストレージノード接続用コンタクトプラグ25を構成する通常のコンタクトプラグ21に対応する部分をそれぞれ示している。
In the semiconductor device inspection method according to the present embodiment, each
非接続コンタクトプラグ22が他の導体とショートしていない場合には、非接続コンタクトプラグ22は正又は負に帯電する。逆に、非接続コンタクトプラグ22が、例えばワード線15との間でショートしている場合には、ワード線15を介して電子が逃がされるため、非接続コンタクトプラグ22の帯電量は少ない。また、非接続コンタクトプラグ22が、通常のコンタクトプラグ21との間でショートしている場合にも同様に、非接続コンタクトプラグ22の帯電量は少ない。
When the
コンタクトプラグ18から放出される二次電子量は、各コンタクトプラグ18の帯電量に応じた電位によって異なるため、電位コントラスト画像50で、ショートした非接続コンタクトプラグ22は、ショートしていない非接続コンタクトプラグ22とは異なる輝度で表示される。従って、電位コントラスト画像50で、個々の非接続コンタクトプラグ22の輝度を観察し、他の非接続コンタクトプラグ22と異なる輝度で表示された非接続コンタクトプラグ22を、ショートした非接続コンタクトプラグ22と判定できる。
Since the amount of secondary electrons emitted from the
なお、ショートした非接続コンタクトプラグ22の検出に際して、非接続コンタクトプラグ22から放出される二次電子量の上限又は下限のしきい値を設定し、これらのしきい値を上回り又は下回った非接続コンタクトプラグ22を、ショートした非接続コンタクトプラグ22と判定しても構わない。
When detecting the short-circuited
ショートしたと判定された非接続コンタクトプラグ22について更に精密な検査を行うことによって、ショートした詳細な部位を特定できる。なお、非接続コンタクトプラグ22の帯電の正負及び帯電量は、非接続コンタクトプラグ22の材質及び大きさ、絶縁膜16の材質、照射する電子線のエネルギーの大きさによって変化する。
By conducting a more precise inspection on the
図6(a)〜(c)は、図1、2に記載の検査用の半導体装置を製造する各製造段階を順次に示す断面図である。先ず、図6(a)に示すように、公知の方法により、半導体基板11の表面部分に所定のパターン形状で素子分離溝12を形成し、素子分離溝12で構成される素子分離領域14によって、素子形成領域13を区画する。
6A to 6C are cross-sectional views sequentially showing manufacturing steps for manufacturing the semiconductor device for inspection shown in FIGS. First, as shown in FIG. 6A, an
半導体基板11上にゲート絶縁膜(図示なし)を形成した後、ゲート絶縁膜上に導電膜41及び絶縁膜42を順次に成膜する。公知のフォトリソグラフィ技術及びエッチング技術を用いて絶縁膜42及び導電膜41をパターニングし、ワード線構造43を形成する。ワード線構造43の形成に際して、1つの素子形成領域13に3つのワード線構造43が交差し、且つ素子分離領域14に交差しないようにパターニングする。ワード線構造43を覆って全面に絶縁膜を成膜した後、エッチバックを行い、ワード線構造43の側面にサイドウォール44を形成する(図6(b))。
After forming a gate insulating film (not shown) on the
全面に絶縁膜45を成膜した後、公知のフォトリソグラフィ技術及びエッチング技術を用い、サイドウォール44をマスクとして自己整合的に絶縁膜45を開孔し、半導体基板11を露出させるコンタクトホール17を形成する。コンタクトホール17の形成に際して、半導体基板の素子形成領域13を露出するコンタクトホール46と、素子分離領域14を露出するコンタクトホール47とが形成される(図6(c))。
After the insulating film 45 is formed on the entire surface, the insulating film 45 is opened in a self-aligning manner using the
引き続き、公知の方法を用いて、コンタクトホール17の内部を導電性材料で埋め込むことによって、コンタクトプラグ18を形成する。コンタクトホール46,47に収容されるコンタクトプラグ18が、通常のコンタクトプラグ21及び非接続コンタクトプラグ22をそれぞれ構成し、図1に示した検査用の半導体装置10を製造できる。
Subsequently, the
検査用の半導体装置10の製造方法は、素子分離領域14のパターンを、符号35に示した距離だけずらして形成すること、及び、絶縁膜16より上側の構造を形成しないことを除いては、図3、4に示した製品用の半導体装置30の製造方法と同様である。
The method of manufacturing the semiconductor device 10 for inspection is that the pattern of the
本実施形態に係る半導体装置の検査方法によれば、製品用の半導体装置30におけるストレージノード接続用コンタクトプラグ24を、半導体基板の素子分離領域14で絶縁して非接続コンタクトプラグ22とし、検査用の半導体装置10を製造する。この検査用の半導体装置10で、非接続コンタクトプラグ22がショートした際に生じる電位の変化を、非接続コンタクトプラグ22から放出される二次電子量の異常で検出することによって、ストレージノード接続用コンタクトプラグ24のショートを直接的に検出できる。これによって、コンタクトプラグのショートを効率的に検出し、半導体装置製造の歩留りを大きく向上させることが出来る。
According to the method for inspecting a semiconductor device according to the present embodiment, the storage node
ところで、図7(a)、(b)に示した半導体装置で、非接続パターン65を半導体基板61の表面部分に形成された素子分離溝にコンタクトプラグを介して接続することによって、このコンタクトプラグのショートを検出することも出来る。しかし、この場合、コンタクトプラグやワード線等の構造が、製品用の半導体装置と同一にならないため、コンタクトプラグとワード線、又は、コンタクトプラグ同士のショートを正確に評価することが容易でない。また、コンタクトプラグを形成するためのマスクが、製品用の半導体装置に用いられるものと同一でないため、マスクを製造するためのコストが別途に必要となる。
By the way, in the semiconductor device shown in FIGS. 7A and 7B, the
しかし、本実施形態に係る検査用の半導体装置10は、素子分離領域14のパターンが全体的にずらして形成されていること、及び、絶縁膜16より上側の構造が形成されていないことを除いては、製品用の半導体装置30と同じ構成を備える。つまり、本検査用の半導体装置10は、ワード線15やコンタクトプラグ18、及び、それらを収容する絶縁膜16が、製品用の半導体装置30と同じ構成を有するので、製品用の半導体装置30におけるコンタクトプラグ18のショートを的確に検出できる。
However, in the semiconductor device for inspection 10 according to the present embodiment, the pattern of the
また、検査用の半導体装置10の製造に際して、製品用の半導体装置30の製造工程中で、素子分離領域14のパターンの形成の際に用いるマスクを所定距離だけずらす変更を行うだけでよいので、検査用の半導体装置10製造に要するコストを低減できる。なお、素子分離領域14のパターンの形成の際に用いるマスクに代えて、半導体基板11上に形成されるワード線15やコンタクトホール17等のパターンを形成するためのマスクを、それぞれ所定距離だけずらす変更を行うことによっても、検査用の半導体装置10を製造できる。
Further, when manufacturing the semiconductor device 10 for inspection, it is only necessary to change the mask used for forming the pattern of the
本実施形態に係る半導体装置の検査方法では、更に、ショートした非接続コンタクトプラグ22の検出に際して、電位コントラスト画像50を参照して、他の非接続コンタクトプラグ22と輝度が異なる非接続コンタクトプラグ22を検出する方法を用いることによって、ショートした非接続コンタクトプラグ22を容易に検出できる。
In the method for inspecting a semiconductor device according to the present embodiment, when detecting the shorted
なお、上記実施形態では、通常のコンタクトプラグ21のそれぞれは、素子形成領域13に導通しているため、電子線の照射後にほぼ同じ電位に保たれ、相互間のショートの検出は容易でない。しかし、例えば、上記検査用の半導体装置10とは別に、ビット線接続用コンタクトプラグ23、又は、他方のストレージノード接続用コンタクトプラグ25を素子分離領域14に位置合わせして、非接続コンタクトプラグ22とする検査用の半導体装置を製造することによって、これらコンタクトプラグ23,25のショートを検出できる。
In the above embodiment, each of the normal contact plugs 21 is electrically connected to the
また、半導体基板11表面に成膜された絶縁膜16を貫通するコンタクトプラグだけでなく、絶縁膜16上に成膜された上層の絶縁膜を貫通するコンタクトプラグのショートを検出することも出来る。この場合、例えば、上層の絶縁膜を貫通するコンタクトプラグの内の一部を、導体膜の選択エッチングで形成された配線パターンや下層のコンタクトプラグ等の導体に接続して通常のコンタクトプラグとし、他のコンタクトプラグを、下層の絶縁膜の表面等に接続して非接続コンタクトプラグとする。この場合にも、製品用の半導体装置の製造方法において、1又は複数の所定のマスクを所定量だけずらすことによって、製品用の半導体装置の製造に用いるマスクと同じマスクを用いて、検査用の半導体装置を製造できる。
In addition, it is possible to detect not only a contact plug that penetrates the insulating
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置の検査方法、及び、検査用半導体装置の製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した半導体装置の検査方法、及び、検査用半導体装置の製造方法も本発明の範囲に含まれる。 Although the present invention has been described based on the preferred embodiment, the semiconductor device inspection method and the inspection semiconductor device manufacturing method according to the present invention are not limited to the configuration of the above embodiment. In addition, a method for inspecting a semiconductor device and a method for manufacturing a semiconductor device for inspection that have been variously modified and changed from the configuration of the above embodiment are also included in the scope of the present invention.
10:検査用の半導体装置
11:半導体基板
12:素子分離溝
13:素子形成領域
14:素子分離領域
15:ワード線
16:絶縁膜
17:コンタクトホール
18:コンタクトプラグ
21:(通常の)コンタクトプラグ
22:非接続コンタクトプラグ
23:ビット線接続用コンタクトプラグ
24,25:ストレージノード接続用コンタクトプラグ
31:X方向
32:Y方向
33,34:単位セル
35:素子分離領域のパターンのずれ量
41:導電膜
42:絶縁膜
43:ワード線構造
44:サイドウォール
45:絶縁膜
46,47:コンタクトホール
50:電位コントラスト画像
51:非接続コンタクトプラグに対応する部分
52,53:通常のコンタクトプラグに対応する部分
10: Semiconductor device for inspection 11: Semiconductor substrate 12: Element isolation trench 13: Element formation region 14: Element isolation region 15: Word line 16: Insulating film 17: Contact hole 18: Contact plug 21: (Normal) contact plug 22: Unconnected contact plug 23: Bit line
Claims (9)
前記導電性部分に導通する複数のコンタクトプラグを形成するためのマスクパターンを用い、該マスクパターンを前記下地パターンに対して相対的に所定距離ずらすことによって、前記絶縁膜を貫通し少なくとも一部が前記絶縁性部分で絶縁される複数のコンタクトプラグを形成する工程と、
前記複数のコンタクトプラグの内で、少なくとも前記絶縁性部分で絶縁されたコンタクトプラグに電子線を照射するステップと、
前記電子線を照射したコンタクトプラグから放出される二次電子量を検出するステップと、
前記検出された二次電子量に基づいて、前記電子線が照射されたコンタクトプラグの異常を判定するステップと
を有することを特徴とする半導体装置の検査方法。 Forming a base pattern including a conductive portion and an insulating portion on the substrate, and an insulating film covering the base pattern;
A mask pattern for forming a plurality of contact plugs conducting to the conductive portion is used, and the mask pattern is shifted by a predetermined distance relative to the base pattern, so that at least a part of the mask penetrates the insulating film. Forming a plurality of contact plugs insulated by the insulating portion;
Irradiating an electron beam to a contact plug insulated by at least the insulating portion among the plurality of contact plugs;
Detecting the amount of secondary electrons emitted from the contact plug irradiated with the electron beam;
And a step of determining an abnormality of the contact plug irradiated with the electron beam based on the detected amount of secondary electrons.
前記製品用半導体装置を製造するプロセス条件と同じプロセス条件を用いて、導電性部分と絶縁性部分とを含む下地パターン、及び、該下地パターンを覆う絶縁膜を形成する工程と、
前記製品用半導体装置で前記絶縁膜を貫通して前記導電性部分に導通する複数のコンタクトプラグを形成するためのマスクパターンを用い、該マスクパターンを前記下地パターンに対して相対的に所定距離ずらすことによって、前記絶縁膜を貫通し少なくとも一部が前記絶縁性部分で絶縁される複数のコンタクトプラグを形成する工程と
を備えることを特徴とする検査用半導体装置の製造方法。 A method of manufacturing an inspection semiconductor device for inspecting a state of a product semiconductor device,
Forming a base pattern including a conductive portion and an insulating portion, and an insulating film covering the base pattern using the same process conditions as those for manufacturing the product semiconductor device; and
A mask pattern for forming a plurality of contact plugs that penetrate the insulating film and conduct to the conductive portion in the semiconductor device for product is used, and the mask pattern is shifted by a predetermined distance relative to the base pattern. And a step of forming a plurality of contact plugs that penetrate the insulating film and at least a part of which is insulated by the insulating portion.
前記複数のコンタクトプラグの内で、少なくとも前記絶縁性部分上に形成されたコンタクトプラグに電子線を照射するステップと、
前記電子線を照射したコンタクトプラグから放出される二次電子量を検出するステップと、
前記検出された二次電子量に基づいて、前記電子線が照射されたコンタクトプラグの異常を判定するステップと
を有することを特徴とする半導体装置の検査方法。 A semiconductor device inspection method for evaluating a product semiconductor device using the inspection semiconductor device according to any one of claims 4 to 7,
Irradiating an electron beam to a contact plug formed on at least the insulating portion of the plurality of contact plugs;
Detecting the amount of secondary electrons emitted from the contact plug irradiated with the electron beam;
And a step of determining an abnormality of the contact plug irradiated with the electron beam based on the detected amount of secondary electrons.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005265446A JP2007081036A (en) | 2005-09-13 | 2005-09-13 | Method of inspecting semiconductor device and method of manufacturing semiconductor device for inspection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005265446A JP2007081036A (en) | 2005-09-13 | 2005-09-13 | Method of inspecting semiconductor device and method of manufacturing semiconductor device for inspection |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007081036A true JP2007081036A (en) | 2007-03-29 |
Family
ID=37941032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005265446A Pending JP2007081036A (en) | 2005-09-13 | 2005-09-13 | Method of inspecting semiconductor device and method of manufacturing semiconductor device for inspection |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007081036A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11430733B2 (en) * | 2016-11-29 | 2022-08-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of testing wafer |
| CN115985889A (en) * | 2021-10-15 | 2023-04-18 | 长鑫存储技术有限公司 | Test structure of contact plug, forming method and test method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001305194A (en) * | 2000-04-27 | 2001-10-31 | Nec Corp | Semiconductor device and detection method for its short defect location |
| JP2007019342A (en) * | 2005-07-08 | 2007-01-25 | Renesas Technology Corp | Teg (test experimental group) for detecting piping defect of semiconductor device, its piping defect detection method, and its void formation state determination method |
-
2005
- 2005-09-13 JP JP2005265446A patent/JP2007081036A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001305194A (en) * | 2000-04-27 | 2001-10-31 | Nec Corp | Semiconductor device and detection method for its short defect location |
| JP2007019342A (en) * | 2005-07-08 | 2007-01-25 | Renesas Technology Corp | Teg (test experimental group) for detecting piping defect of semiconductor device, its piping defect detection method, and its void formation state determination method |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11430733B2 (en) * | 2016-11-29 | 2022-08-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of testing wafer |
| US20220359395A1 (en) * | 2016-11-29 | 2022-11-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of testing wafer |
| US12009302B2 (en) | 2016-11-29 | 2024-06-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of testing wafer |
| CN115985889A (en) * | 2021-10-15 | 2023-04-18 | 长鑫存储技术有限公司 | Test structure of contact plug, forming method and test method thereof |
| CN115985889B (en) * | 2021-10-15 | 2025-09-05 | 长鑫存储技术有限公司 | A test structure of a contact plug and a forming method and a testing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI433160B (en) | Structure and method for determining a defect in integrated circuit manufacturing process | |
| TWI513989B (en) | Semiconductor device | |
| KR101333760B1 (en) | Semiconductor intergrated test structures for electron beam inspection of semiconductor wafer | |
| KR100967037B1 (en) | Fuse box and its formation method | |
| JP2007081036A (en) | Method of inspecting semiconductor device and method of manufacturing semiconductor device for inspection | |
| JP4750489B2 (en) | Manufacturing method of semiconductor device | |
| CN214624978U (en) | Semiconductor test structure | |
| KR20110047884A (en) | Semiconductor memory device | |
| JP2007299904A5 (en) | ||
| JP2007299885A (en) | Semiconductor device and its inspection method | |
| JP2007299904A (en) | Semiconductor device and its inspection method | |
| JP2010192521A (en) | Method of manufacturing semiconductor device, and teg element | |
| JP2006222233A (en) | Semiconductor device, device forming substrate, wiring connection test method, and semiconductor device manufacturing method | |
| US20070069757A1 (en) | Inspection method of contact failure of semiconductor device and semiconductor device to which inspection method is applied | |
| JP3786782B2 (en) | Semiconductor device for process management and process management method | |
| KR20090088158A (en) | Test pattern of semiconductor device and forming method thereof | |
| JP2007080987A (en) | Semiconductor device and its inspecting method | |
| CN119833515A (en) | Semiconductor structure and detection method thereof | |
| JP3707450B2 (en) | Semiconductor device manufacturing process management method | |
| JP2012064807A (en) | Method of manufacturing semiconductor device | |
| JP2006222207A (en) | Wiring pattern and inspection method thereof | |
| JP2006269898A (en) | Wiring failure detection element and wiring failure detection method | |
| KR20240048213A (en) | Overlay measuring methods and system, and method of manufacturing a semiconductor device using the same | |
| KR20060075013A (en) | Semiconductor device | |
| CN113345865A (en) | Semiconductor test structure and defect detection method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071220 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100907 |