JP2007074028A - ダイオードスイッチおよび減衰器 - Google Patents
ダイオードスイッチおよび減衰器 Download PDFInfo
- Publication number
- JP2007074028A JP2007074028A JP2005255573A JP2005255573A JP2007074028A JP 2007074028 A JP2007074028 A JP 2007074028A JP 2005255573 A JP2005255573 A JP 2005255573A JP 2005255573 A JP2005255573 A JP 2005255573A JP 2007074028 A JP2007074028 A JP 2007074028A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- capacitor
- terminal
- diodes
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 97
- 230000002238 attenuated effect Effects 0.000 claims 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 20
- 230000000903 blocking effect Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 12
- 238000002955 isolation Methods 0.000 description 10
- 238000003780 insertion Methods 0.000 description 9
- 230000037431 insertion Effects 0.000 description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/24—Frequency- independent attenuators
- H03H7/25—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable
- H03H7/253—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable the element being a diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
Landscapes
- Attenuators (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】 入力端子(IN)と出力端子(OUT)との間に、ダイオードD1、D2が接続されている。これらのダイオードは並列に接続され、後段のダイオードD2のカソードが、キャパシタC1を介して、前段のダイオードD1のアノードに接続されている。すなわち、DC的には直列に接続され、AC的には、C1を介して並列に接続されている。 上記構成とすることにより、制御電圧端子Vc1をHighにした際、DCバイアス電流は、ダイオードD1、D2で共通に流れる。このときAC的には、DCバイアス電流が2倍流れていることと等価になる。従って、同じ許容入力電力を得るために必要なバイアス電流を、従来構成のRFスイッチの約半分とすることができる。
【選択図】 図1
Description
GaAs-HBTは、負のゲートバイアス電圧を必要としないため、単一電源で動作可能であり、且つFET系より均一なデバイス特性を提供することができる。このため、近年盛んに携帯電話や無線LANをはじめとするGaAs系電力増幅器に適用されている。
図20(b)の式(1)は、その制限を示している。式(1)の左辺は、ダイオードを通過する電流I(t)の半波の時間積分値、つまり半波中の総電荷量に相当する値である。式(1)の右辺は、ダイオードの接合材料と接合状態、(i層(高抵抗層)の濃度、厚み等)で決定される時定数τと、バイアス電流値Idcとの積である。
すなわち、上記許容入力電力は、時定数τと、バイアス電流値Idcとの積より小さい値に制限される。
また、Si系p-i-nダイオードと比較すると、元々GaAs系の時定数τは約2桁程度小さいため、許容入力電力(スイッチでは許容送信電力)もかなり小さくなる。その結果、BCダイオードをRFスイッチやRF減衰器に適用する場合、所望の許容送信電力を得るには、大きなバイアス電流を流す必要が生じる。
本発明のその他の特徴については、以下において詳細に説明する。
本実施の形態に係るダイオードスイッチの基本回路構成を図1(a)、(b)に示す。これらの図において、D1、D2はベース-コレクタ間ダイオード(以下、「BCダイオード」、又は単に「ダイオード」という)を示している。L1、L2は、RF(高周波)阻止インダクタを示す。R1、R2は抵抗を示す。C1、C2は、キャパシタを示す。
図1(b)に示す回路では、初段のダイオード(D1)と入力端子(IN)との間に、第2キャパシタ(C1)が設けられている。後段のダイオードD2と入力端子(IN)との間に、第1キャパシタ(C2)が設けられている(説明の都合上、図1(b)では、第1キャパシタをC2、第2キャパシタをC1としている)。その他の構成は、図1(a)と同様である。
その結果、許容送信電力は従来技術(図19参照)の回路でIdcが流れている場合の約4倍に向上する.これは、図20(a)のRF電流のImaxが約2倍となり、許容送信電力はRo・Imax・Imax/2(Roは系の特性インピーダンス)で表されることから分かる。
なお、図1(a)、(b)では、2段のダイオードを使った例を示した。しかし、3段のダイオード或いはそれ以上の段数のダイオードを用いた場合でも、許容送信電力の改善効果が得られる。
本実施の形態に係るダイオードスイッチの基本回路構成を図3(a)、(b)に示す。
図3(a)は、図1(a)に示した第1キャパシタ(C1)を可変容量化したものである。例えば、第1キャパシタC1を、点線3a内に示す逆直列ダイオードによって構成する。そして、共通端子Vcv1を介して、逆直列ダイオードに逆バイアスが印加されるようにする。
図3(b)は、図1(b)に示した第2キャパシタ(C1)、第1キャパシタ(C2)を可変容量化したものである。例えば、これらのキャパシタを、それぞれ点線4a、5a内に示す逆直列ダイオードによって構成する。そして、共通端子Vcv1、Vcv2を介して、逆直列ダイオードに逆バイアスが印加されるようにする。
本実施の形態に係るダイオードスイッチの基本回路構成を図4に示す。この回路は、実施の形態1の図1(a)に示した回路において、第1キャパシタ(C1)と直列に、これと所望周波数で直列共振するインダクタLs1を挿入したものである。
本実施の形態に係るダイオードスイッチの基本回路構成を図5に示す。この回路は、実施の形態3で示した回路(図4参照)において、第1キャパシタ(C1)を可変容量化したものである。
本実施の形態に係るダイオードスイッチの基本回路構成を図6に示す。この回路は、実施の形態1の図1(a)に示した回路において、ダイオードD1、D2と並列の位置に、キャパシタCp1およびインダクタLp1を直列に挿入したものである。
Cp1の容量は、所望周波数において十分に低いインピーダンスを呈する値とする。また、Lp1は、所望周波数においてダイオードD1、D2、第1キャパシタC1のRF阻止状態における接合容量と並列共振するように選択する。
従って、実施の形態1の効果に加えて、RF阻止状態におけるアイソレーションも大幅に改善することができる。
本実施の形態に係るダイオードスイッチの基本回路構成を図7に示す。この回路は、実施の形態1の図1(b)に示した回路において、ダイオードD1、D2と並列に、インダクタL3を挿入したものである。L3の一方の端子は第2キャパシタC1と第1キャパシタC2の間に接続され、他方の端子は、ダイオードD1、D2の間に接続されている。
L3は、所望周波数においてC1、D1、C2、D2のOFF状態(RF阻止状態)における接合容量と並列共振するように選択する。
従って、実施の形態1の効果に加えて、RF阻止状態におけるアイソレーションも大幅に改善することができる。
本実施の形態に係るダイオードスイッチの基本回路構成を図8に示す。この回路は、実施の形態6に示した回路(図7参照)において第1キャパシタC2、第2キャパシタC1を可変容量化したものである。
本実施の形態に係るダイオード減衰器の基本回路構成を図9に示す。この回路では、3段のダイオードスイッチを用いた場合を示している。D1〜D6はダイオードを示す。C1〜C7はキャパシタを示す。R1〜R4、R01、R02は抵抗を示す。L1〜L4はRF阻止インダクタを示す。Vc1〜Vc4は、制御電圧端子を示す。
ダイオードD2のカソードが、第1キャパシタC1を介して、ダイオードD1のアノードに接続されている。同様に、ダイオードD3のカソードが、第1キャパシタC2を介して、ダイオードD2のアノードに接続されている。つまり、後段のダイオードのカソードが、第1キャパシタを介して、前段のダイオードのアノードに接続されている(ここでは、説明の都合上、C1、C2のいずれをも第1キャパシタと称している)。
第1ダイオードD1、D2、D3には、抵抗R01、R02が接続されている。これらの抵抗には、第2制御電圧端子Vc2が接続されている。
また、抵抗R01、R02には、キャパシタC4、C5を介して、第2ダイオードD4、D5、D6が接続されている。これらのダイオードは、並列に接続された複数段のダイオードである。ダイオードD4とキャパシタC4との間には、第3制御電圧端子Vc3が接続されている。ダイオードD6には、第4制御電圧端子Vc4が接続されている。
すなわち、上記回路は、図19(b)のダイオードD1を第1ダイオードD1〜D3(縦積みダイオード)に置き換え、図19(b)のダイオードD2を第2ダイオードD4、D5、D6(縦積みダイオード)に置き換えたものである。
また、上記構成とすることにより、実施の形態1と同様に、同じ許容送信電力を得るためのバイアス電流を小さくすることができる。
なお、ここで示した回路は、第1ダイオード、第2ダイオードが3段である例を示したが、これらのダイオードが2段の場合であっても、同様の効果を有する。
本実施の形態に係るダイオード減衰器の基本回路構成を図10に示す。この回路は、実施の形態8で示した回路(図9参照)において、第1キャパシタC1、C2と直列の位置に、それぞれインダクタLs1、Ls2を挿入したものである。さらに、第2ダイオードD4、D5、D6と並列の位置に、インダクタLp1、キャパシタCp1を直列に挿入したものである。
インダクタLs1、Ls2は、それぞれ第1キャパシタC1、C2と所望周波数で直列共振するように選択する。また、インダクタLp1は、第2ダイオードD4、D5、D6、キャパシタC4、C5と所望周波数で並列共振するように選択する。また、Cp1は所望周波数でAC短絡となるように選択する。
また、実施の形態8と同様に、同じ許容送信電力を得るためのバイアス電流を小さくすることができる。従って、実施の形態8の効果に加えて、RF通過状態における挿入損失を改善することができる。
本実施の形態に係るダイオード減衰器の基本回路構成を図11に示す。この回路は、実施の形態1で示した図1(b)のRFスイッチを、図19(b)の減衰器に適用した場合である。すなわち、図9に示した回路において、ダイオードD1と入力端子(IN)との間に、第2キャパシタC1を設けた構造である。
さらに、上記構成とすることにより、実施の形態1と同様に、同じ許容送信電力を得るためのバイアス電流を小さくすることができる。
本実施の形態に係るダイオード減衰器の基本回路構成を図12に示す。この回路は、実施の形態10に示した回路(図11参照)において、実施の形態5、6に示したインダクタによる並列共振回路を適用したものである。
つまり、ダイオードD1、D2と並列に、ダイオードD1、D2およびこれに接続された第1キャパシタC2、第2キャパシタC1と所定周波数で並列共振するインダクタLs1を挿入した。さらに、ダイオードD4、D5と並列の位置に、ダイオードD4、D5およびこれらに接続されたキャパシタC4、C5と所定周波数で並列共振するインダクタLp1、キャパシタCp1を直列に挿入した。
さらに、実施の形態1と同様に、同じ許容送信電力を得るためのバイアス電流を小さくすることができる。
本実施の形態に係るダイオード減衰器の基本回路構成を図13に示す。この回路は、実施の形態10に示した回路(図11参照)において、第1キャパシタC2および第2キャパシタC1を可変容量としたものである。さらに、抵抗R01が第3キャパシタC31を介して入力端子(IN)に接続され、抵抗R02が第4キャパシタC32を介して出力端子(OUT)に接続されている。
さらに、実施の形態1と同様に、同じ許容送信電力を得るためのバイアス電流を小さくすることができる。
本実施の形態に係るダイオード減衰器の基本回路構成を図14に示す。この回路は、実施の形態8に示した回路(図9参照)において、抵抗R01が第3キャパシタC31を介して入力端子(IN)に接続され、抵抗R02が第4キャパシタC32を介して出力端子(OUT)に接続されたものである。
また、実施の形態12と同様に、同じ許容送信電力を得るためのバイアス電流を小さくすることができる。
本実施の形態に係るダイオード減衰器の基本回路構成を図15に示す。この回路は、実施の形態13に示した回路(図14参照)において、通過ブロックのダイオードD1、D2、D3を繋ぐ第1キャパシタC1、C2を可変容量化したものである。
また、実施の形態12と同様に、同じ許容送信電力を得るためのバイアス電流を小さくすることができる。
本実施の形態に係るダイオード減衰器の基本回路構成を図16に示す。この回路は、実施の形態11に示した回路(図12参照)において、抵抗R01が第3キャパシタC31を介して入力端子(IN)に接続され、抵抗R02が第4キャパシタC32を介して出力端子(OUT)に接続されたものである。
さらに、実施の形態1と同様に、同じ許容送信電力を得るためのバイアス電流を小さくすることができる。
本実施の形態に係るダイオード減衰器の基本回路構成を図17に示す。この減衰器は、実施の形態8〜15(図9〜図16)に示した、いずれかの減衰器を複数段接続したものである。前段の減衰器の第2制御電圧端子Vc2が、後段の減衰器の第1制御電圧端子Vc1に接続されている。また、前段の減衰器の第4制御電圧端子Vc4が、後段の減衰器の第3制御電圧端子Vc3に接続されている。
この回路では、0/6dB減衰器(前段の減衰器)と0/12dB減衰器(後段の減衰器)とをRF的には縦続接続し、DC的には縦積みとなるようにしたものである。
また、実施の形態1〜15と同様に、従来技術(図19参照)と比較して、同じ許容送信電力を得るためのバイアス電流を小さくすることができる。
本実施の形態に係るダイオード減衰器の基本回路構成を図18に示す。この減衰器は、実施の形態8〜15(図9〜図16)に示した、いずれかの減衰器を用いて構成されている。ここでは、実施の形態14(図15参照)で示した減衰器を用いた例を示す。Tr1は、HBT(ヘテロ接合バイポーラトランジスタ)を示す。Lo1は、Tr1のインダクタ負荷を示す。Cd1は、バイパス容量を示す。Cc1は、Tr1と減衰器部との間の整合用キャパシタを示す。
入力端子(IN)と第1ダイオードD1、D2、D3との間に、Tr1が挿入されている。Tr1のベースは入力端子(IN)に接続され、Tr1のコレクタは第2制御電圧端子Vc2、第4制御電圧端子Vc4に接続されている。
この回路は、本発明のダイオードスイッチとRF増幅器の出力側を組み合わせ、かつ、Tr1のコレクタ端子と、第2制御電圧端子Vc2、第4制御電圧端子Vc4とを接続するようにしたものである。また、この回路は、実施の形態8〜15(図9〜図16)に示したいずれかの減衰器を用いて構成することが可能である。
また、実施の形態1〜15と同様に、従来技術(図19参照)と比較して、同じ許容送信電力を得るためのバイアス電流を小さくすることができる。
Claims (17)
- 入力端子および出力端子と、これらの端子間に接続されたダイオードと、前記入力端子と前記ダイオードとの間に接続された制御電圧端子とを有し、前記制御電圧端子に所定電圧以上の電圧が印加された際に、前記入力端子から入力されたRF電力が前記出力端子に出力されるダイオードスイッチであって、
前記ダイオードは、複数のダイオードが並列に接続された複数段で構成され、後段のダイオードのカソードが、第1キャパシタを介して前段のダイオードのアノードに接続され、前記前段のダイオードと前記後段のダイオードとが、直流電流を共有するように接続されていることを特徴とするダイオードスイッチ。 - 前記第1キャパシタは、可変容量であることを特徴とする請求項1に記載のダイオードスイッチ。
- 前記第1キャパシタと直列に、前記第1キャパシタと所定周波数で直列共振するインダクタを挿入したことを特徴とする請求項1又は2に記載のダイオードスイッチ。
- 前記ダイオードと並列に、所定周波数で前記ダイオードおよび前記第1キャパシタと並列共振するインダクタを挿入したことを特徴とする請求項1に記載のダイオードスイッチ。
- 前記複数段で構成されたダイオードの初段のダイオードと、前記入力端子との間に、第2キャパシタが設けられていることを特徴とする請求項1に記載のダイオードスイッチ。
- 前記第1キャパシタおよび前記第2キャパシタは、可変容量であることを特徴とする請求項5に記載のダイオードスイッチ。
- 前記ダイオードと並列に、前記ダイオード、前記第1キャパシタ、前記第2キャパシタと所定周波数で並列共振するインダクタを挿入したことを特徴とする請求項5又は6に記載のダイオードスイッチ。
- 入力端子および出力端子と、
これらの間に接続された第1ダイオードと、
前記入力端子と前記第1ダイオードとの間に接続された第1制御電圧端子と、
前記第1ダイオードに接続された抵抗素子と、
前記抵抗素子に接続された第2制御電圧端子および第2ダイオードとを有し、前記第1制御電圧端子に印加される電圧が所定電圧以下、かつ前記第2制御電圧端子に印加される電圧が所定電圧以上である際に前記入力端子から入力されたRF電力が減衰されて前記出力端子に出力される減衰器であって、
前記第1ダイオードは、複数のダイオードが並列に接続された複数段で構成され、後段のダイオードのカソードが、第1キャパシタを介して前段のダイオードのアノードに接続され、前記複数のダイオードは直流電流を共有するように接続され、
前記第2ダイオードは、複数のダイオードが並列に接続された複数段で構成され、キャパシタを介して前記抵抗素子と接続され、前記複数のダイオードは直流電流を共有するように接続されていることを特徴とする減衰器。 - 前記第1キャパシタと直列に、前記第1キャパシタと所定周波数で直列共振するインダクタを挿入し、
前記第2ダイオードと並列に、前記第2ダイオードおよびこれに接続された前記キャパシタと所定周波数で並列共振するインダクタを挿入したことを特徴とする請求項8に記載の減衰器。 - 前記第1ダイオードの初段のダイオードと、前記入力端子との間に、第2キャパシタが設けられていることを特徴とする請求項8に記載の減衰器。
- 前記第1ダイオードと並列に、前記第1ダイオード、前記第1キャパシタ、前記第2キャパシタと所定周波数で並列共振するインダクタを挿入し、
前記第2ダイオードと並列に、前記第2ダイオードおよびこれに接続された前記キャパシタと所定周波数で並列共振するインダクタを挿入したことを特徴とする請求項10に記載の減衰器。 - 前記第1キャパシタおよび前記第2キャパシタは可変容量であり、前記抵抗素子は、第3キャパシタを介して前記入力端子に接続され、第4キャパシタを介して前記出力端子に接続されていることを特徴とする請求項10に記載の減衰器。
- 前記抵抗素子は、第3キャパシタを介して前記入力端子に接続され、第4キャパシタを介して前記出力端子に接続されていることを特徴とする請求項8に記載の減衰器。
- 前記第1キャパシタは、可変容量であることを特徴とする請求項13に記載の減衰器。
- 前記抵抗素子は、第3キャパシタを介して前記入力端子に接続され、第4キャパシタを介して前記出力端子に接続されていることを特徴とする請求項11に記載の減衰器。
- 入力端子および出力端子と、これらの間に接続された第1ダイオードと、前記入力端子と前記第1ダイオードとの間に接続された第1制御電圧端子と、前記第1ダイオードに接続された抵抗素子と、前記抵抗素子に接続された第2制御電圧端子および第2ダイオードとを有し、前記第1制御電圧端子に印加される電圧が所定電圧以下、かつ前記第2制御電圧端子に印加される電圧が所定電圧以上である際に前記入力端子から入力されたRF電力が減衰されて前記出力端子に出力され、前記第1ダイオードは、複数のダイオードが並列に接続された複数段で構成され、後段のダイオードのカソードが、第1キャパシタを介して前段のダイオードのアノードに接続され、前記第2ダイオードは、複数のダイオードが並列に接続された複数段で構成され、キャパシタを介して前記抵抗素子と接続されている減衰器を複数段接続し、
前記複数段の減衰器の前段の前記第2制御電圧端子が、後段の減衰器の前記第1制御電圧端子に接続されていることを特徴とする減衰器。 - 入力端子および出力端子と、これらの間に接続された第1ダイオードと、前記入力端子と前記第1ダイオードとの間に接続された第1制御電圧端子と、前記第1ダイオードに接続された抵抗素子と、前記抵抗素子に接続された第2制御電圧端子および第2ダイオードとを有し、前記第1制御電圧端子に印加される電圧が所定電圧以下、かつ前記第2制御電圧端子に印加される電圧が所定電圧以上である際に前記入力端子から入力されたRF電力が減衰されて前記出力端子に出力され、前記第1ダイオードは、複数のダイオードが並列に接続された複数段で構成され、後段のダイオードのカソードが、第1キャパシタを介して前段のダイオードのアノードに接続され、前記第2ダイオードは、複数のダイオードが並列に接続された複数段で構成され、キャパシタを介して前記抵抗素子と接続されている減衰器の前記入力端子と前記第1ダイオードとの間にヘテロ接合バイポーラトランジスタが挿入され、
前記ヘテロ接合バイポーラトランジスタのベースは前記入力端子に接続され、
前記へテロ接合バイポーラトランジスタのコレクタは前記第2制御電圧端子に接続されていることを特徴とする減衰器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005255573A JP4704154B2 (ja) | 2005-09-02 | 2005-09-02 | ダイオードスイッチおよび減衰器 |
US11/465,866 US7609126B2 (en) | 2005-09-02 | 2006-08-21 | Diode switch and attenuator for reducing a bias current |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005255573A JP4704154B2 (ja) | 2005-09-02 | 2005-09-02 | ダイオードスイッチおよび減衰器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007074028A true JP2007074028A (ja) | 2007-03-22 |
JP4704154B2 JP4704154B2 (ja) | 2011-06-15 |
Family
ID=37829853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005255573A Expired - Fee Related JP4704154B2 (ja) | 2005-09-02 | 2005-09-02 | ダイオードスイッチおよび減衰器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7609126B2 (ja) |
JP (1) | JP4704154B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008098936A (ja) * | 2006-10-11 | 2008-04-24 | Mitsubishi Electric Corp | アッテネータ |
JP2009164908A (ja) * | 2008-01-07 | 2009-07-23 | Mitsubishi Electric Corp | 電力増幅器 |
US7688133B2 (en) | 2008-06-12 | 2010-03-30 | Mitsubishi Electric Corporation | Power amplifier |
JP2012134627A (ja) * | 2010-12-20 | 2012-07-12 | Mitsubishi Electric Corp | 電力増幅器 |
JP2015015705A (ja) * | 2013-06-07 | 2015-01-22 | パナソニックIpマネジメント株式会社 | 送受信切替装置および高周波スイッチ |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102468067B (zh) * | 2010-11-12 | 2014-03-12 | 国基电子(上海)有限公司 | 无线通信装置 |
KR20190032607A (ko) * | 2016-08-16 | 2019-03-27 | 스카이워크스 솔루션즈, 인코포레이티드 | 디지털 스위칭된 감쇠기 |
US10396735B2 (en) | 2016-11-11 | 2019-08-27 | Skyworks Solutions, Inc. | Amplifier system with digital switched attenuator |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5431251A (en) * | 1977-08-12 | 1979-03-08 | Matsushita Electric Ind Co Ltd | Variable attenuator |
JPS5744314A (en) * | 1980-08-29 | 1982-03-12 | Nec Corp | Variable attenuator |
JPH0467821A (ja) * | 1990-07-06 | 1992-03-03 | Matsushita Electric Ind Co Ltd | 炊飯器 |
JP2004320352A (ja) * | 2003-04-15 | 2004-11-11 | New Japan Radio Co Ltd | 高周波可変減衰器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6577177B2 (en) * | 1999-04-01 | 2003-06-10 | General Instrument Corporation | Non-linear distortion generator |
JP2007312003A (ja) * | 2006-05-17 | 2007-11-29 | Mitsubishi Electric Corp | アッテネータ |
JP4494385B2 (ja) * | 2006-10-11 | 2010-06-30 | 三菱電機株式会社 | アッテネータ |
-
2005
- 2005-09-02 JP JP2005255573A patent/JP4704154B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-21 US US11/465,866 patent/US7609126B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5431251A (en) * | 1977-08-12 | 1979-03-08 | Matsushita Electric Ind Co Ltd | Variable attenuator |
JPS5744314A (en) * | 1980-08-29 | 1982-03-12 | Nec Corp | Variable attenuator |
JPH0467821A (ja) * | 1990-07-06 | 1992-03-03 | Matsushita Electric Ind Co Ltd | 炊飯器 |
JP2004320352A (ja) * | 2003-04-15 | 2004-11-11 | New Japan Radio Co Ltd | 高周波可変減衰器 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008098936A (ja) * | 2006-10-11 | 2008-04-24 | Mitsubishi Electric Corp | アッテネータ |
JP4494385B2 (ja) * | 2006-10-11 | 2010-06-30 | 三菱電機株式会社 | アッテネータ |
JP2009164908A (ja) * | 2008-01-07 | 2009-07-23 | Mitsubishi Electric Corp | 電力増幅器 |
US7616060B2 (en) | 2008-01-07 | 2009-11-10 | Mitsubishi Electric Corporation | Power amplifier |
US7688133B2 (en) | 2008-06-12 | 2010-03-30 | Mitsubishi Electric Corporation | Power amplifier |
KR101055986B1 (ko) * | 2008-06-12 | 2011-08-11 | 미쓰비시덴키 가부시키가이샤 | 전력증폭기 |
JP2012134627A (ja) * | 2010-12-20 | 2012-07-12 | Mitsubishi Electric Corp | 電力増幅器 |
US8461929B2 (en) | 2010-12-20 | 2013-06-11 | Mitsubishi Electric Corporation | Power amplifier |
JP2015015705A (ja) * | 2013-06-07 | 2015-01-22 | パナソニックIpマネジメント株式会社 | 送受信切替装置および高周波スイッチ |
JP2018088681A (ja) * | 2013-06-07 | 2018-06-07 | パナソニックIpマネジメント株式会社 | 高周波スイッチ |
Also Published As
Publication number | Publication date |
---|---|
JP4704154B2 (ja) | 2011-06-15 |
US20070053136A1 (en) | 2007-03-08 |
US7609126B2 (en) | 2009-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4704154B2 (ja) | ダイオードスイッチおよび減衰器 | |
US10050588B2 (en) | Doherty amplifier circuits | |
JP5024057B2 (ja) | 電力増幅器 | |
US7944291B2 (en) | Power amplifier having parallel amplification stages and associated impedance matching networks | |
US7486133B2 (en) | Transmitting output stage with adjustable output power and process for amplifying a signal in a transmitting output stage | |
JP4330549B2 (ja) | 高周波電力増幅装置 | |
US11664768B2 (en) | Amplification circuit | |
US7667541B2 (en) | Amplifier circuit and wireless communication device | |
EP1941612A2 (en) | Dual mode power amplifier | |
JP5640725B2 (ja) | 電力増幅器 | |
JP2008277882A5 (ja) | ||
US9246447B2 (en) | Multipath power amplifier device with low power path isolation | |
US20140312979A1 (en) | Amplifying circuit including active inductor | |
US10979007B2 (en) | Amplification device with isolation characteristics | |
US20160248387A1 (en) | Power amplifier and method | |
JP2007312003A (ja) | アッテネータ | |
US20180294777A1 (en) | Compact load network for doherty power amplifier using lumped components | |
US20080036541A1 (en) | Bias circuit for maintaining high linearity at cutback power conditions | |
JP4494385B2 (ja) | アッテネータ | |
JP4417069B2 (ja) | 半導体集積回路 | |
Yin et al. | An efficiency-enhanced 2.4 GHz stacked CMOS power amplifier with mode switching scheme for WLAN applications | |
US20220271720A1 (en) | Power amplifier circuit | |
CN117614415A (zh) | 一种低成本低功耗可重构滤波器 | |
TW202423038A (zh) | 回饋電路及射頻電路 | |
US6965278B2 (en) | Amplifier circuit with active gain step circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4704154 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |