JP2007073996A - Compounding circuit and method of manufacturing same - Google Patents

Compounding circuit and method of manufacturing same Download PDF

Info

Publication number
JP2007073996A
JP2007073996A JP2006328999A JP2006328999A JP2007073996A JP 2007073996 A JP2007073996 A JP 2007073996A JP 2006328999 A JP2006328999 A JP 2006328999A JP 2006328999 A JP2006328999 A JP 2006328999A JP 2007073996 A JP2007073996 A JP 2007073996A
Authority
JP
Japan
Prior art keywords
active layer
wiring
forming
circuit
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006328999A
Other languages
Japanese (ja)
Inventor
Shunpei Yamazaki
舜平 山崎
Satoshi Teramoto
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006328999A priority Critical patent/JP2007073996A/en
Publication of JP2007073996A publication Critical patent/JP2007073996A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a compounding circuit where a circuit composed of transistors and a passive element are integrated. <P>SOLUTION: The compounding circuit comprises: the circuit with a transistor having an active layer, a gate electrode provided on the active layer, an insulating film provided so that the active layer is covered, and wiring for electrically connecting the impurity region of the active layer; and the passive element that is laminated using an adhesive layer so that it overlaps with the circuit. The passive element is electrically connected to the wiring from the lower side of the active layer via a contact hole through the insulating film. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本明細書で開示する発明は、薄膜トランジスタとセラミックス素子やフェライト素子と
を集積化した構成に関する。本明細書で開示する発明は、例えば、携帯電話で代表される
ような小型軽量な情報端末に利用することができる。
The invention disclosed in this specification relates to a structure in which a thin film transistor, a ceramic element, and a ferrite element are integrated. The invention disclosed in this specification can be used for, for example, a small and lightweight information terminal represented by a mobile phone.

近年、石英基板やガラス基板上に成膜された珪素薄膜を利用してトランジスタを作製す
る技術が研究されている。それらは、一部で商品化されている。このトランジスタは、薄
膜トランジスタやTFTと称されている。
In recent years, a technique for manufacturing a transistor using a silicon thin film formed over a quartz substrate or a glass substrate has been studied. They are partly commercialized. This transistor is called a thin film transistor or a TFT.

TFTが研究されている主な目的は、液晶表示装置に利用することにある。これは、マ
トリクス状に配置された多数の画素の一つ一つにTFTをスイッチング素子として配置し
、画素電極に保持させる電荷をTFTにより制御する構成を有している。
The main purpose of studying TFTs is to use them in liquid crystal display devices. This has a configuration in which a TFT is arranged as a switching element in each of a large number of pixels arranged in a matrix, and the charge held in the pixel electrode is controlled by the TFT.

また、さらに進んだ構成として、アクティブマトリクス回路以外に該回路を駆動するた
めの周辺駆動回路をもTFTで構成し、さらに集積度を高めた構成も知られている。
Further, as a further advanced configuration, a configuration in which a peripheral drive circuit for driving the circuit in addition to the active matrix circuit is also configured by TFTs and the degree of integration is further increased is also known.

また、周辺駆動回路以外に、画像情報取り扱う回路や外部との情報をやり取りするため
の回路を薄膜トランジスタで構成し、全体の構成をシステム化することも考えられている
In addition to the peripheral drive circuit, it is also considered that a circuit for handling image information and a circuit for exchanging information with the outside are configured by thin film transistors to systemize the entire configuration.

近年、いろいろな情報処理機能を有した情報処理端末が注目されている。この情報処理
端末は、モバイルコンピュータと称されている。その機能としては、FAX機能や電話機
能等の通信機能、各種情報の記憶や演算処理機能がある。
In recent years, information processing terminals having various information processing functions have attracted attention. This information processing terminal is called a mobile computer. The functions include a communication function such as a FAX function and a telephone function, storage of various information, and an arithmetic processing function.

この情報処理端末は、携帯できるような小型軽量であることが要求される。また、画像
情報を取り扱うための薄膜ディスプレイ(フラットパネルディスプレイとも称される)を
搭載することが要求される。
This information processing terminal is required to be small and light so as to be portable. Moreover, it is required to mount a thin film display (also referred to as a flat panel display) for handling image information.

また、情報処理端末には、当然のことながら、外部との情報のやり取りをするための回
路が必要になる。
In addition, the information processing terminal naturally needs a circuit for exchanging information with the outside.

今後情報伝達手段としてコードレス化が進行するのは必至である。具体的には、高密度
な情報をやり取りできるGHz帯以上の電波を利用して、情報のやり取うを行う機能が要
求される。
In the future, it will be inevitable that cordless communication will progress as an information transmission means. Specifically, a function for exchanging information using a radio wave of GHz band or higher that can exchange high-density information is required.

従って、上述したような情報処理端末には、軽量小型化された装置内にGHz帯の電波
を発振及び受信できる機能を有する高周波回路が要求される。
Therefore, the information processing terminal as described above is required to have a high-frequency circuit having a function capable of oscillating and receiving a GHz band radio wave in a light-weight and compact device.

一般に上記の高周波回路は、単結晶シリコンウエハーを利用したトランジスタや化合物
半導体を利用したトランジスタと、チップ型のインダクタやコンデンサ、さらにSAW素
子のようなフィルター素子とを集積化して構成されている。
In general, the high-frequency circuit is configured by integrating a transistor using a single crystal silicon wafer, a transistor using a compound semiconductor, a chip-type inductor or capacitor, and a filter element such as a SAW element.

しかし、今後ますます多機能化が要求され、さらに小型軽量化、薄型化、低コスト化が
要求される技術傾向においては、その集積化をさらに高めることは困難であるのが現状で
ある。
However, in the future, it is difficult to further increase the integration in a technology trend that requires more and more functions in the future and further requires a reduction in size, weight, thickness, and cost.

本明細書で開示する発明は、GHz帯といような高い周波数を扱うことのできる高周波
回路を集積化できる新規な構成を提供することを課題とする。
An object of the invention disclosed in this specification is to provide a novel configuration capable of integrating a high-frequency circuit capable of handling a high frequency such as a GHz band.

本明細書で開示する発明の一つは、
絶縁表面上に薄膜トランジスタが形成された基板と、
前記薄膜トランジスタに接続され、前記基板を貫通して形成された端子と、
前記端子に接続された積層素子と、
を有することを特徴とする。
One of the inventions disclosed in this specification is:
A substrate having a thin film transistor formed on an insulating surface;
A terminal connected to the thin film transistor and formed through the substrate;
A laminated element connected to the terminal;
It is characterized by having.

他の発明の構成は、
絶縁表面上に薄膜トランジスタが形成された第1の基板と、
積層素子が形成された第2の基板と、
が張り合わされた構造を有し、
前記第1の基板を貫通して形成された端子により前記薄膜トランジスタと前記積層素子
とが接続されていることを特徴とする。
Other aspects of the invention are:
A first substrate having a thin film transistor formed on an insulating surface;
A second substrate on which a laminated element is formed;
Has a laminated structure,
The thin film transistor and the stacked element are connected to each other by a terminal formed through the first substrate.

積層素子としては、磁性材料または誘電体材料を積層したものを用いることができる。
磁性材料としては、セラミックス材料の一種であるフェライトを利用した構成のものを挙
げることができる。
As the laminated element, a laminated material of a magnetic material or a dielectric material can be used.
Examples of the magnetic material include a configuration using ferrite which is a kind of ceramic material.

上記発明の実施態様としては、薄膜トランジスタでもって高周波回路が構成され、積層
素子でもってフィルター回路が構成されている構成を挙げることができる。
As an embodiment of the above invention, there can be mentioned a configuration in which a high frequency circuit is configured by a thin film transistor and a filter circuit is configured by a laminated element.

また、薄膜トランジスタが発する熱を放熱するために第1の基板上に放熱層を形成する
ことは有効である。放熱層としては、窒化アルミニウム等の熱伝導性の高い材料を用いる
ことが望ましい。
It is also effective to form a heat dissipation layer on the first substrate in order to dissipate heat generated by the thin film transistor. As the heat dissipation layer, it is desirable to use a material having high thermal conductivity such as aluminum nitride.

他の発明の構成は、
絶縁表面上に薄膜トランジスタが形成された第1の基板と、
受動素子が形成された第2の基板と、
が張り合わされた構造を有し、
前記第1の基板を貫通して形成された端子により前記薄膜トランジスタと前記受動素子
とが接続されていることを特徴とする。
Other aspects of the invention are:
A first substrate having a thin film transistor formed on an insulating surface;
A second substrate on which passive elements are formed;
Has a laminated structure,
The thin film transistor and the passive element are connected to each other by a terminal formed through the first substrate.

放熱層を構成する材料としては、窒化アルミニウム(AlN)以外に、窒化アルミニウ
ムに酸素を添加した材料(AlONと表記される)、サイアロンと総称されるSi、Al
、O、Nの元素からなる結晶質化合物、AlONCで示される材料を利用することもでき
る。
In addition to aluminum nitride (AlN), the material constituting the heat dissipation layer is a material obtained by adding oxygen to aluminum nitride (referred to as AlON), Si, Al collectively called sialon.
A material represented by AlONC, a crystalline compound composed of O, O, and N elements can also be used.

これらの材料は、基板との間や素子との間の応力緩和、熱伝導性の制御といった点で有
用なものとなる。
These materials are useful in terms of stress relaxation between the substrate and the element and control of thermal conductivity.

また、これらの材料は、電気絶縁性、高熱伝導性、耐熱性、透光性等の特徴を有してい
る。
Further, these materials have characteristics such as electrical insulation, high thermal conductivity, heat resistance, and translucency.

本明細書で開示する発明を利用することにより、GHz帯というような高い周波数を扱
うことのできる高周波回路を集積化できる新規な構成を提供することができる。
By utilizing the invention disclosed in this specification, a novel structure capable of integrating a high-frequency circuit capable of handling a high frequency such as a GHz band can be provided.

即ち、TFTが形成された基板を貫通して接続端子(接続配線)を設け、他の基板上に
形成された積層素子とこの接続端子を連結することにより、小型に集積化された高周波用
モジュールを得ることができる。
That is, a high-frequency module integrated in a small size by providing a connection terminal (connection wiring) penetrating the substrate on which the TFT is formed and connecting the connection terminal to a laminated element formed on another substrate. Can be obtained.

本明細書で開示する発明を利用したモジュールを利用することで、携帯型の情報端末を
より小型軽量化することができる。さらにまた、低コスト化することができる。
By using a module using the invention disclosed in this specification, a portable information terminal can be further reduced in size and weight. Furthermore, the cost can be reduced.

図3(A)に示すように、石英基板301上に薄膜トランジスタを集積化し、他の基板
301上にセラミックス素子(例えば、SAWフィルター等)を集積化し、この2つの基
板を貼り合わせた構造とする。
As shown in FIG. 3A, thin film transistors are integrated on a quartz substrate 301, ceramic elements (eg, a SAW filter) are integrated on another substrate 301, and the two substrates are bonded to each other. .

そして、石英基板301に形成された開口を介して、コンタクト配線206を形成し、
薄膜トランジスタとセラミックス素子とを連結した構成とする。
Then, the contact wiring 206 is formed through the opening formed in the quartz substrate 301,
A thin film transistor and a ceramic element are connected.

こうすることで、図3(B)に示すような薄膜トランジスタとセラミックスフィルタの
ような受動素子とを集積化したモジュールを構成することができる。
By doing so, a module in which a thin film transistor and a passive element such as a ceramic filter as shown in FIG. 3B are integrated can be configured.

受動素子としては、インダクタやキャパシタ、さらに抵抗等を採用することができる。
また、発振素子等を集積化することもできる。
As the passive element, an inductor, a capacitor, a resistor, or the like can be used.
Moreover, an oscillation element etc. can also be integrated.

石英基板上に薄膜トランジスタを集積化した構成を採用することは以下の有用性がある

(1)基板の形状の選択性が高い。
(2)大面積化することができる。
(3)アクティブマトリクス型のディスプレイ等を同一基板上に集積化することができる

(4)集積度を高めた場合における応力の発生の問題を緩和することができる。
Employing a configuration in which thin film transistors are integrated on a quartz substrate has the following utility.
(1) The selectivity of the shape of the substrate is high.
(2) The area can be increased.
(3) An active matrix display or the like can be integrated on the same substrate.
(4) The problem of stress generation when the degree of integration is increased can be alleviated.

図1〜図3に本実施例の作製工程を示す。本実施例に示すのは、薄膜トランジスタ回路
とSAWフィルタ(表面弾性波フィルタ)とを集積化した構成である。SAWフィルタは
、BPF(バンドパスフィルター)機能を有している。
1 to 3 show a manufacturing process of this embodiment. The present embodiment shows a configuration in which a thin film transistor circuit and a SAW filter (surface acoustic wave filter) are integrated. The SAW filter has a BPF (band pass filter) function.

ここでは、CMOS回路とその出力に接続されたSAWフィルタとでなる構成を示す。   Here, a configuration including a CMOS circuit and a SAW filter connected to the output thereof is shown.

まず、図1(A)に示すように石英基板101上に結晶性珪素膜でなる薄膜トランジス
タの活性層103と106を形成する。活性層の形成方法は後述する。
First, as shown in FIG. 1A, thin film transistor active layers 103 and 106 made of a crystalline silicon film are formed on a quartz substrate 101. A method for forming the active layer will be described later.

活性層103と106を形成したら、ゲイト絶縁膜108を形成する。ゲイト絶縁膜は
、プラズマCVD法で成膜された酸化珪素膜とその後に成膜された熱酸化膜との積層膜と
でなる。
After the active layers 103 and 106 are formed, a gate insulating film 108 is formed. The gate insulating film is a laminated film of a silicon oxide film formed by a plasma CVD method and a thermal oxide film formed thereafter.

ゲイト絶縁膜108を形成したら、アルミニウムでなるゲイト電極のもととなるパター
ンを形成する。そして、陽極酸化法により多孔質状の陽極酸化膜109、112をまず成
膜する。さらに陽極酸化法により緻密なバリア型の膜質を有する陽極酸化膜111、11
3を成膜する。
After the gate insulating film 108 is formed, a pattern serving as a gate electrode made of aluminum is formed. Then, porous anodic oxide films 109 and 112 are first formed by anodic oxidation. Further, the anodic oxide films 111 and 11 having a dense barrier type film quality by an anodic oxidation method.
3 is formed.

この2種類の陽極酸化膜の膜質は、陽極酸化時に利用する電解溶液の種類を選択するこ
とによって決めることができる。
The film quality of these two types of anodic oxide films can be determined by selecting the type of electrolytic solution used during anodic oxidation.

こうして図1(A)に示す状態を得たる。次にソース及びドレイン領域を形成するため
の条件で不純物元素のドーピングを行う。
In this way, the state shown in FIG. Next, the impurity element is doped under conditions for forming the source and drain regions.

ここでは、左側にPチャネル型のTFTを形成し、右側にNチャネル型のTFTを形成
する。
Here, a P-channel TFT is formed on the left side, and an N-channel TFT is formed on the right side.

この工程は、プラズマドーピング法を用いて、レジストマスクでそれぞれのTFTが形
成される領域を選択的にマスクし、P及びN型を付与するためのドーパント元素を選択的
にドーピングすることによって行われる。
This step is performed by selectively masking the region where each TFT is formed with a resist mask and selectively doping with a dopant element for imparting P and N types using a plasma doping method. .

この工程において、Pチャネル型のTFTのソース領域102、ドレイン領域104が
自己整合適に形成される。また、Nチャネル型のTFTのソース領域107、ドレイン領
域105が自己整合適に形成される。
In this step, the source region 102 and the drain region 104 of the P-channel TFT are formed in a self-aligned manner. Further, the source region 107 and the drain region 105 of the N-channel TFT are formed in a self-aligned manner.

次に多孔質状の陽極酸化膜109と112を選択的に除去する。こうして、図1(B)
に示す状態を得る。
Next, the porous anodic oxide films 109 and 112 are selectively removed. In this way, FIG.
The state shown in is obtained.

図1(B)に示す状態で再度のドーピングを行う。ここでは、先のドーピングよりも低
ドーズ量でもって(即ちライトドーピングの条件でもって)ドーピングを行う。
Doping is performed again in the state shown in FIG. Here, doping is performed with a lower dose than the previous doping (that is, under the condition of light doping).

この工程では、115、119、122、126の領域にライトドーピングが行われる
。そして115と119の領域がPチャネル型のTFTの低濃度不純物領域となる。また
、122と126の領域がNチャネル型のTFTの低濃度不純物領域となる。
In this step, light doping is performed on the regions 115, 119, 122, and 126. The regions 115 and 119 become low-concentration impurity regions of the P-channel TFT. The regions 122 and 126 become low-concentration impurity regions of the N-channel TFT.

こうして図1(B)に示す状態を得る。次に層間絶縁膜として窒化珪素膜128をプラ
ズマCVD法でもって成膜する。さらにポリイミド樹脂膜129をスピンコート法でもっ
て成膜する。
In this way, the state shown in FIG. Next, a silicon nitride film 128 is formed as an interlayer insulating film by a plasma CVD method. Further, a polyimide resin film 129 is formed by spin coating.

層間絶縁膜に樹脂材料を用いた場合、その表面を平坦にすることができ、後に配線等を
形成する場合に有利となる。樹脂材料としては、ポリイミドの他にポリアミド、ポリイミ
ドアミド、アクリル、エポキシ等を利用することができる。
When a resin material is used for the interlayer insulating film, the surface can be flattened, which is advantageous when a wiring or the like is formed later. As the resin material, polyamide, polyimide amide, acrylic, epoxy, or the like can be used in addition to polyimide.

こうして図1(C)に示す状態を得る。次にコンタクトホールの形成を行い、Pチャネ
ル型のTFTのソース電極(及びそこから延在したソース配線)130、Nチャネル型の
TFTのソース電極(及びそこから延在したソース配線)132、両TFTにおいて共通
のドレイン電極(およびそこから延在したドレイン配線)31を形成する。
In this way, the state shown in FIG. Next, contact holes are formed, and a source electrode (and source wiring extending therefrom) 130 of a P-channel TFT, a source electrode (and source wiring extending therefrom) 132 of an N-channel TFT, A common drain electrode (and a drain wiring extending therefrom) 31 is formed in the TFT.

こうして図1(D)に示す状態を得る。次に図2(A)に示すように石英基板101の
裏面側を研磨し、石英基板を薄くする。
In this way, the state shown in FIG. Next, as shown in FIG. 2A, the back side of the quartz substrate 101 is polished to thin the quartz substrate.

次に図2(B)に示すように、開口201を形成する。この開口は、ドレイン電極(及
びドレイン配線)203に達するものとして形成される。
Next, as shown in FIG. 2B, an opening 201 is formed. This opening is formed so as to reach the drain electrode (and drain wiring) 203.

図2(B)に示す状態を得たら、開口201を介して基板101の裏面側に貫通する電
極端子206を形成する。(図2(C))
When the state shown in FIG. 2B is obtained, an electrode terminal 206 penetrating the back surface side of the substrate 101 through the opening 201 is formed. (Fig. 2 (C))

次に図2(C)に示すように窒化アルミニウム膜205を成膜する。この窒化アルミニ
ウム膜は、TFTが発する熱を放熱させる機能を有している。
Next, an aluminum nitride film 205 is formed as shown in FIG. This aluminum nitride film has a function of radiating heat generated by the TFT.

図2(C)に示す状態を得たら、図3(A)に示すように石英基板306とSAWフィ
ルターを形成した石英基板301とを接着層306を介して接着する。
When the state shown in FIG. 2C is obtained, the quartz substrate 306 and the quartz substrate 301 on which the SAW filter is formed are bonded through an adhesive layer 306 as shown in FIG.

この接着層306としては、接着バインダ中に導電性を有する微粒子を分散させ、厚さ
方向に導電性を有せしめたものを用いてもよい。
As the adhesive layer 306, a layer in which conductive fine particles are dispersed in an adhesive binder and the conductive layer has conductivity in the thickness direction may be used.

SAWフィルターは、石英基板301上にチタン酸バリウム膜302が成膜され、その
上に上面から見ると図3(C)に示すパターンを有する櫛型の電極303と304とが形
成された構造を有している。また、304で示すのは樹脂材料でなる層間絶縁膜である。
The SAW filter has a structure in which a barium titanate film 302 is formed on a quartz substrate 301 and comb-shaped electrodes 303 and 304 having a pattern shown in FIG. Have. Reference numeral 304 denotes an interlayer insulating film made of a resin material.

そしてSAWフィルタを構成する一方の電極303には、コンタクト用の電極305が
設けられ、この電極はTFTが形成された石英基板306を貫通して設けられた電極端子
206と接触するようになっている。
One electrode 303 constituting the SAW filter is provided with a contact electrode 305, which comes into contact with an electrode terminal 206 provided through a quartz substrate 306 on which a TFT is formed. Yes.

図3(A)に示す構成は、図3(B)の等価回路で示される。この回路は、CMOS回
路の出力にSAWフィルターでなるバンドパスフィルターが配置された構成となる。
The structure shown in FIG. 3A is shown by an equivalent circuit in FIG. This circuit has a configuration in which a band-pass filter composed of a SAW filter is arranged at the output of the CMOS circuit.

本実施例に示すような構成を採用することにより、トランジスタで構成される各種回路
とフィルタ素子とを集積化しモジュールとすることができる。
By adopting the configuration as shown in this embodiment, various circuits constituted by transistors and filter elements can be integrated into a module.

このような構成とすることで、携帯電話や携帯型の情報処理端末に利用できる高周波モ
ジュールを得ることができる。
With this configuration, a high-frequency module that can be used for a mobile phone or a portable information processing terminal can be obtained.

そしてこのようなモジュール化された部品を利用することにより、携帯電話や携帯型の
情報処理端末をより小型化し、また低コスト化することができる。
By using such modularized components, the mobile phone and the portable information processing terminal can be further downsized and the cost can be reduced.

〔薄膜トランジスタの作製工程〕
図1(A)に示す状態が得られるまでの薄膜トランジスタの作製工程を以下に示す。
[Thin Film Transistor Manufacturing Process]
A manufacturing process of a thin film transistor until the state illustrated in FIG.

まず図4(A)に示すように石英ガラス基板101上に減圧熱CVD法により、非晶質
珪素膜402を500Åの厚さに成膜する。なお、石英基板の表面は十分に平坦性を有し
ていることが重要となる。
First, as shown in FIG. 4A, an amorphous silicon film 402 is formed to a thickness of 500 mm on a quartz glass substrate 101 by low pressure thermal CVD. It is important that the surface of the quartz substrate is sufficiently flat.

非晶質珪素膜を成膜したら、酸化珪素膜でなるマスク403を形成する。このマスク4
03は、404で示される部分に開口が形成されている。この開口404の部分において
、非晶質珪素膜402が露呈する構造となっている。
After the amorphous silicon film is formed, a mask 403 made of a silicon oxide film is formed. This mask 4
In 03, an opening is formed at a portion indicated by 404. In this opening 404 portion, the amorphous silicon film 402 is exposed.

この開口は、図面手前側から奥行き方向に長手状を有したものとして形成される。   This opening is formed as having a longitudinal shape in the depth direction from the front side of the drawing.

次にスピンコート法により、100ppm(重量換算)のニッケル元素を含んだ酢酸ニ
ッケル塩溶液を塗布する。こうして、405で示されるようにニッケル元素が表面に接し
て保持された状態が得られる。(図4(A))
Next, a nickel acetate salt solution containing 100 ppm (weight conversion) nickel element is applied by spin coating. Thus, a state in which the nickel element is held in contact with the surface as indicated by 405 is obtained. (Fig. 4 (A))

ニッケル元素の導入方法としては、CVD法、スパッタ法、プラズマ処理、イオン注入
法等の方法を用いることができる。
As a method for introducing nickel element, a CVD method, a sputtering method, a plasma treatment, an ion implantation method, or the like can be used.

またニッケル元素以外に、Fe、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu、
Auから選ばれたものを用いることができる。
Besides nickel element, Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Cu,
Those selected from Au can be used.

次に常圧の窒素雰囲気中において600℃、8時間の加熱処理を施す。この工程では、
405で示されるように基板に平行な方向への結晶成長が進行する。(図4(B))
Next, heat treatment is performed at 600 ° C. for 8 hours in a normal-pressure nitrogen atmosphere. In this process,
As indicated by 405, crystal growth proceeds in a direction parallel to the substrate. (Fig. 4 (B))

この加熱処理は電気炉において行う。この加熱処理を行うことによって、数十nm〜数
百nm程度の径を有する円柱状の結晶構造体が多数平行に配列した状態が得られる。この
結晶構造体の長手方向は、405で示される結晶成長方向に一致する。この結晶構造体は
その延在する方向に延在する結晶粒界によって仕切られている。また、この結晶粒界は不
活性なものであることが確かめられている。
This heat treatment is performed in an electric furnace. By performing this heat treatment, it is possible to obtain a state in which a large number of cylindrical crystal structures having a diameter of several tens to several hundreds of nanometers are arranged in parallel. The longitudinal direction of this crystal structure coincides with the crystal growth direction indicated by 405. This crystal structure is partitioned by crystal grain boundaries extending in the extending direction. Moreover, it has been confirmed that this crystal grain boundary is inactive.

上記の加熱処理は、その温度を450℃〜1100℃程度の間から選択することができ
る。
The temperature of the heat treatment can be selected from about 450 ° C. to 1100 ° C.

結晶化を行うための加熱処理が終了したら、酸化珪素膜でなるマスク403を除去する
。そして、HClを3体積%含んだ酸素雰囲気中において、950℃、20分の加熱処理
を行う。この工程においては、熱酸化膜が200Åの厚さに成膜れる。そして、珪素膜の
厚さは、500Åから400Åへと減少する。
After the heat treatment for crystallization is completed, the mask 403 made of a silicon oxide film is removed. Then, heat treatment is performed at 950 ° C. for 20 minutes in an oxygen atmosphere containing 3% by volume of HCl. In this step, a thermal oxide film is formed to a thickness of 200 mm. Then, the thickness of the silicon film decreases from 500 mm to 400 mm.

この工程においては、熱酸化膜の形成に伴って、珪素原子の不対結合手が減少し、膜中
の欠陥が大きく減少する。この熱酸化膜の形成工程は重要であり、この工程を経ることに
よって、最終的に得られる薄膜トランジスタの高い特性が保証される。
In this step, with the formation of the thermal oxide film, the number of dangling bonds of silicon atoms is reduced, and defects in the film are greatly reduced. This thermal oxide film formation process is important, and through this process, the high characteristics of the finally obtained thin film transistor are guaranteed.

この熱酸化膜中には、珪素膜中に比較して、含まれているニッケル元素が比較的高濃度
なものとなる。
In this thermal oxide film, the contained nickel element has a relatively high concentration compared to the silicon film.

この熱酸化膜の形成を行うことによって、円柱状の結晶構造体が顕著な形で得られるよ
うになる。このことは、電子顕微鏡による観察で確認されている。
By forming this thermal oxide film, a cylindrical crystal structure can be obtained in a prominent form. This has been confirmed by observation with an electron microscope.

上記熱酸化膜の成膜が終了したら、その熱酸化膜を除去する。こうすることにより、ニ
ッケル元素を排除することができる。
When the formation of the thermal oxide film is completed, the thermal oxide film is removed. By doing so, nickel element can be eliminated.

次に得られた結晶性珪素膜に対してパターニングを行うことにより、図4(C)の10
3と106とで示されるパターンを得る。
Next, by patterning the obtained crystalline silicon film, 10C in FIG.
The pattern indicated by 3 and 106 is obtained.

ここで、パターン103はPチャネル型の薄膜トランジスタの活性層となるパターンで
ある。また、106はPチャネル型の薄膜トランジスタの活性層となるパターンである。
Here, the pattern 103 is a pattern that becomes an active layer of a P-channel type thin film transistor. Reference numeral 106 denotes a pattern serving as an active layer of a P-channel type thin film transistor.

活性層を形成したら、ゲイト絶縁膜409を形成するためにまずプラズマCVD法によ
り酸化珪素膜(CVD酸化膜)を200Åの厚さに成膜する。CVD酸化膜を成膜したら
、再度の熱酸化を行い熱酸化膜を成膜する。
After the active layer is formed, a silicon oxide film (CVD oxide film) is first formed to a thickness of 200 mm by plasma CVD to form the gate insulating film 409. After the CVD oxide film is formed, thermal oxidation is performed again to form a thermal oxide film.

この熱酸化膜を成膜する工程では、HClを3体積%含有した酸素雰囲気中において、
950℃、20分の加熱処理を行う。この工程において、200Åの厚さに熱酸化膜を成
膜する。
In the step of forming this thermal oxide film, in an oxygen atmosphere containing 3% by volume of HCl,
Heat treatment is performed at 950 ° C. for 20 minutes. In this step, a thermal oxide film is formed to a thickness of 200 mm.

この熱酸化膜は、先に成膜したCVD酸化膜の内側、即ち活性層との界面付近に成膜さ
れる。こうして、内側から順に積層された熱酸化膜とCVD酸化膜とでなるゲイト絶縁膜
409が形成される。そして、最終的な活性層の厚さは300Åとなる。(図4(C))
This thermal oxide film is formed inside the previously formed CVD oxide film, that is, in the vicinity of the interface with the active layer. In this way, the gate insulating film 409 made of the thermal oxide film and the CVD oxide film stacked in order from the inside is formed. The final active layer thickness is 300 mm. (Fig. 4 (C))

図4(C)に示す状態を得たら、スカンジウムを微量に含有させたアルミニウム膜をス
パッタ法によって400nm(4000Å)の厚さに成膜する。そしてこれをパターニン
グすることにより、図4(D)の410、411で示されるアルミニウムパターンを形成
する。このアルミニウムパターンがゲイト電極のもととなるパターンとなる。こうして図
4(D)に示す状態を得る。
After obtaining the state shown in FIG. 4C, an aluminum film containing a small amount of scandium is formed to a thickness of 400 nm (4000 mm) by sputtering. And by patterning this, the aluminum pattern shown by 410,411 of FIG.4 (D) is formed. This aluminum pattern is a pattern that becomes the basis of the gate electrode. In this way, the state shown in FIG.

ここで示すような薄膜トランジスタは、単結晶シリコンウエハーを利用したMOS型ト
ランジスタと同等以上の特性を示す。
A thin film transistor as shown here exhibits characteristics equal to or better than those of a MOS transistor using a single crystal silicon wafer.

図8の実線で示されるのは、ここで示す作製方法に従って得た、ゲイト絶縁膜の厚さが
30nm(300Å)、チャネル長が0.6 μmの薄膜トランジスタの特性の一例を示すも
のである。
A solid line in FIG. 8 shows an example of characteristics of a thin film transistor having a gate insulating film thickness of 30 nm (300 mm) and a channel length of 0.6 μm obtained according to the manufacturing method shown here.

この薄膜トランジスタは、2μmルールの作製工程でもって、作製したものである。ま
た、チャネル長を短くする方法として、ゲイト電極の側面を陽極酸化する技術を利用して
いる。
This thin film transistor is manufactured by a manufacturing process of the 2 μm rule. As a method for shortening the channel length, a technique of anodizing the side surface of the gate electrode is used.

図の横軸は電源電圧であり、縦軸はDelay Time(遅延時間)である。Delay Timeは、動
作速度の逆数に対応するものであり、その値が小さい程、高速動作が可能であることを示
すものである。
The horizontal axis of the figure is the power supply voltage, and the vertical axis is the delay time. Delay Time corresponds to the reciprocal of the operation speed, and the smaller the value, the higher the speed operation is possible.

図8において点線で示される他のデータは、単結晶シリコンウエハーを利用したMOS
型トランジスタのものを示す比較データである。
The other data indicated by the dotted line in FIG. 8 is a MOS using a single crystal silicon wafer.
It is the comparison data which shows the thing of a type transistor.

図8に示す比較データは、スケーリング則と呼ばれるMOS型トランジスタの寸法(チ
ャネル長とゲイト絶縁膜の厚さ)とDelay Time(遅延時間)との関係を示すものである。
The comparison data shown in FIG. 8 shows the relationship between the dimension (channel length and the thickness of the gate insulating film) of the MOS transistor called “scaling law” and Delay Time (delay time).

スケーリング則は、MOS型トランジスタの寸法を小さくしていくと、特定の法則に従
って、その高周波特性が高くなるという考え方である。(勿論厳密なものではない)
The scaling law is an idea that, as the size of a MOS transistor is reduced, its high frequency characteristics are increased according to a specific law. (Of course not exact)

図8の点線で示すプロット点は、概略ではあるがスケーリング則に従ったものとなって
いる。
The plot points indicated by the dotted lines in FIG.

その中で、本明細書で開示する作製方法で得られた薄膜トランジスタは、従来のスケー
リング則から予測される高周波特性よりも数ランク高いものとなっていることが見て取れ
る。
Among them, it can be seen that the thin film transistor obtained by the manufacturing method disclosed in this specification has a higher rank than the high-frequency characteristics predicted from the conventional scaling law.

単結晶シリコンウエハーを利用したMOS型トランジスタのスケーリング則に従うなら
ば、実線で示されるTFTのプロット点は、もっとDelay Time(遅延時間)が大きな値と
なる。
If the scaling rule of a MOS transistor using a single crystal silicon wafer is followed, the plot point of the TFT indicated by the solid line has a larger Delay Time (delay time).

例えば、従来のスケーリング則に従うならば、チャネル長が0.6 μmでゲイト絶縁膜の
厚さ(tox)が30nmのMOS型トランジスタのDelay Time(遅延時間)は、少なくともチャ
ネル長が0.5 μm、ゲイト絶縁膜の厚さ(tox)が11nmのプロット点よりも大きなものとな
るはずである。
For example, if the conventional scaling law is followed, the delay time of a MOS transistor having a channel length of 0.6 μm and a gate insulating film thickness (tox) of 30 nm is at least 0.5 μm, and the gate insulating film Should have a thickness (tox) greater than the 11 nm plot point.

このように、本明細書で開示する薄膜トランジスタは、従来のMOS型トランジスタを
凌駕する特性を示す。
As described above, the thin film transistor disclosed in this specification exhibits characteristics superior to those of conventional MOS transistors.

本実施例は、図3(A)に示すような構成において、基板としてセラッミクス基板を利
用する場合の例である。
This embodiment is an example in which a ceramic substrate is used as a substrate in the structure shown in FIG.

この場合、
(1)基板の全てをセラミックス基板とする。
(2)TFT基板あるいはSAW素子が形成された基板をセラミックス基板とする。
という選択肢がある。
in this case,
(1) All the substrates are ceramic substrates.
(2) A substrate on which a TFT substrate or SAW element is formed is a ceramic substrate.
There is an option.

セラミックス基板を利用する場合、材料の選択の自由度が高くなり、生産性やコスト点
で有利となる。
When a ceramic substrate is used, the degree of freedom of material selection is increased, which is advantageous in terms of productivity and cost.

なお、基板としてセラミックス基板を利用する場合には、表面の平坦性の優れたものを
選択することが重要となる。特に、TFTが形成される基板(TFT基板)は、表面の平
坦性が優れていることに加えて、ピンホールのないものを選択することが重要となる。
When a ceramic substrate is used as the substrate, it is important to select a substrate having excellent surface flatness. In particular, it is important to select a substrate on which TFTs are formed (TFT substrate) having no pinholes in addition to excellent surface flatness.

本実施例は、図3に示す構成において、SAWフィルターでなるBPF(バンドパスフ
ィルター)の代わりにインダクダを配置する場合の例である。
The present embodiment is an example in which an inductor is arranged instead of a BPF (bandpass filter) formed of a SAW filter in the configuration shown in FIG.

図5に本実施例の概略の構成を示す。図3と同じ部分は、図3に示すのと同じ構造を有
している。
FIG. 5 shows a schematic configuration of the present embodiment. The same portion as FIG. 3 has the same structure as shown in FIG.

図5において、502がインダクタを構成する導電パターンである。501が導電パタ
ーン間に存在する誘電体である。504は、インダクタの一方の端子パターンであり、P
チャネル型のTFTとNチャネル型のTFTとでなるインバータの出力に接続されている
。503は、インダクタの他方の端子パターンであり、図示しない他の素子や配線に延在
している。500はセラミックス材料でなる基板である。
In FIG. 5, reference numeral 502 denotes a conductive pattern constituting the inductor. Reference numeral 501 denotes a dielectric that exists between the conductive patterns. Reference numeral 504 denotes one terminal pattern of the inductor, P
It is connected to the output of an inverter composed of a channel type TFT and an N channel type TFT. Reference numeral 503 denotes the other terminal pattern of the inductor, which extends to other elements and wirings (not shown). Reference numeral 500 denotes a substrate made of a ceramic material.

ここではインダクタを配置する例を示したが、他に、
(1)チップコンデンサー
(2)圧電材料を利用した素子。(例えば電圧制御発振器(VCO))
(3)フェライトを利用した素子。
等の素子を配置することができる。
In this example, an inductor is arranged.
(1) Chip capacitor (2) An element using a piezoelectric material. (Eg voltage controlled oscillator (VCO))
(3) An element using ferrite.
Etc. can be arranged.

本実施例は、図3に示す構成の変形例である。図6に本実施例の概略の構成を示す。本
実施例で特徴とするのは、窒化アルミニウム膜601上にさらにアルミニウム膜を成膜し
たことである。
This embodiment is a modification of the configuration shown in FIG. FIG. 6 shows a schematic configuration of the present embodiment. A feature of this embodiment is that an aluminum film is further formed on the aluminum nitride film 601.

こうすることで、TFTが発する熱をさらに高い効率でもって放熱させることができる
。これは、TFTを高速動作させる場合に有用な構成となる。
By doing so, the heat generated by the TFT can be dissipated with higher efficiency. This is a useful configuration when the TFT is operated at high speed.

本実施例は、実施例4に示す構成をさらに改良した例である。本実施例の概略の構成を
図7に示す。
The present embodiment is an example in which the configuration shown in the fourth embodiment is further improved. A schematic configuration of the present embodiment is shown in FIG.

本実施例に示す構成が特徴とするのは、石英基板601上に窒化アルミニウム膜602
を設けたことである。こうすることで、TFTの活性層で発生する熱を効果的に放熱する
ことができる。
The structure shown in this embodiment is characterized in that an aluminum nitride film 602 is formed on a quartz substrate 601.
It is to have established. By so doing, heat generated in the active layer of the TFT can be effectively dissipated.

本実施例は、図3(A)に示すような構成におけるモジュール端部の構成に関する。即
ち、本実施例は、図3(A)に示すようなモジュールを装置に利用する場合におけるモジ
ュールの装着方法に関する。
This embodiment relates to the configuration of the module end in the configuration as shown in FIG. In other words, the present embodiment relates to a module mounting method when a module as shown in FIG.

図9に図3(A)に示すようなモジュールの端部の様子を示す。図9に示される構成で
は、TFTのソース(またはドレイン)から延在した配線130が外部への引き出し電極
(引き出し端子)901に接続されている。
FIG. 9 shows a state of the end portion of the module as shown in FIG. In the configuration shown in FIG. 9, a wiring 130 extending from the source (or drain) of the TFT is connected to an extraction electrode (extraction terminal) 901 to the outside.

また、セラミックス素子等が形成された基板301上に形成された配線903が外部へ
の引き出し電極(引き出し端子)902に接続されている。
A wiring 903 formed on the substrate 301 on which a ceramic element or the like is formed is connected to an extraction electrode (extraction terminal) 902 to the outside.

配線903は、基板301上に形成されたSAW素子やインダクタに接続されている。   The wiring 903 is connected to a SAW element or inductor formed on the substrate 301.

このような構成とすることにより、モジュール化された基板を装置に設けられた接続端
子に直接差し込むことができる。
With such a configuration, a modularized substrate can be directly inserted into a connection terminal provided in the apparatus.

このような構成とすることにより、装置の汎用性を高めることができ、また生産コスト
を低減することができる。
With such a configuration, the versatility of the apparatus can be increased, and the production cost can be reduced.

本実施例は、図7に示す構成において、石英基板601の研摩を完全に行い、窒化アル
ミニウム膜602をTFT基板とした場合の例を示す。この場合、窒化アルミニウム膜6
02に単体として基板となりうる強度(少なくとも基板301と貼り合わせる段階まで)
が要求される。
In this embodiment, the quartz substrate 601 is completely polished and the aluminum nitride film 602 is used as a TFT substrate in the configuration shown in FIG. In this case, the aluminum nitride film 6
02. Strength that can be a substrate as a single unit (at least to the stage of bonding to the substrate 301)
Is required.

このような構成とした場合、TFTが発する熱の放熱効果を高めることができる。   With such a configuration, the heat dissipation effect of the heat generated by the TFT can be enhanced.

本実施例は、図3(A)に示すような構成を採用した場合において、図示しない他の部
分にアクティブマトリクス型の液晶表示装置を集積化した場合の例を示す。
This embodiment shows an example in which an active matrix type liquid crystal display device is integrated in another portion not shown in the case where the configuration shown in FIG. 3A is adopted.

この場合、図3(A)の石英基板101上にの他部に図示しないアクティブマトリクス
回路を形成し、さらにこの石英基板をTFT側基板とし、図示しない他の透光性基板を対
向基板とする。そして、この2つの基板を液晶層を介して貼り合わせることにより、アク
ティブマトリクス型の液晶表示装置を構成することができる。
In this case, an active matrix circuit (not shown) is formed on the quartz substrate 101 in FIG. 3A, and this quartz substrate is used as a TFT side substrate, and another light-transmitting substrate (not shown) is used as a counter substrate. . Then, an active matrix liquid crystal display device can be formed by bonding the two substrates through a liquid crystal layer.

このような構成を採用することにより、高周波回路に加えて、ディスプレイをもモジュ
ール化した構成を得ることができる。
By adopting such a configuration, it is possible to obtain a configuration in which the display is also modularized in addition to the high-frequency circuit.

本実施例では、図3に示すような薄膜トランジスタ回路と受動素子やセラミックス素子
とを複合化した複合化回路を利用した電子装置の例を示す。
In this embodiment, an example of an electronic device using a composite circuit in which a thin film transistor circuit as shown in FIG. 3 is combined with a passive element or a ceramic element is shown.

(A)に示すのは、携帯型の情報処理端末であり、電話回線を利用した通信機能を有し
ている。
(A) shows a portable information processing terminal, which has a communication function using a telephone line.

この電子装置は、本明細書で開示する複合化回路でなる集積化回路2006を本体20
01の内部に備えている。そして、アクティブマトリクス型の液晶ディスプレイ2005
、画像を取り込むカメラ部2002、さらに操作スイッチ2004を備えている。
The electronic device includes an integrated circuit 2006 formed of a composite circuit disclosed in the present specification.
01 is equipped. Then, an active matrix liquid crystal display 2005
, A camera unit 2002 for capturing an image, and an operation switch 2004 are provided.

図10(B)に示すのは、ヘッドマウントディスプレイと呼ばれる電子装置である。こ
の装置は、頭に装着して、疑似的に目の前に画像を表示する機能を有している。この電子
装置は、バンド2103によって、本体2101を頭に装着する。画像は、左右の目に対
応した液晶表示装置2102によって作成される。
FIG. 10B illustrates an electronic device called a head mounted display. This device has a function of wearing a head and displaying an image in front of the eyes in a pseudo manner. In this electronic apparatus, a main body 2101 is attached to the head by a band 2103. The image is created by the liquid crystal display device 2102 corresponding to the left and right eyes.

このような電子装置は、小型軽量なものとしなければならので、本明細書で開示する複
合化回路を利用するのに好適なものとなる。
Since such an electronic device must be small and light, it is suitable for using the composite circuit disclosed in this specification.

図10(C)に示すのは、人工衛星からの信号を基に地図情報や各種情報を表示する機
能を有している。アンテナ2204で捉えた衛星からの情報は、本体2201内部に備え
た電子回路で処理され、液晶表示装置2202に必要な情報が表示される。
FIG. 10C has a function of displaying map information and various information based on a signal from an artificial satellite. Information from the satellite captured by the antenna 2204 is processed by an electronic circuit provided inside the main body 2201, and necessary information is displayed on the liquid crystal display device 2202.

装置の操作は、操作スイッチ2203によって行われる。このような装置においても全
体の構成を小型化するための工夫が必要とされる。そして、そのために本明細書で開示す
る複合化回路を利用することが有用となる。
The operation of the apparatus is performed by an operation switch 2203. Even in such an apparatus, a device for miniaturizing the entire configuration is required. For that purpose, it is useful to use the composite circuit disclosed in this specification.

図10(D)に示すのは、携帯電話である。この電子装置は、本体2301にアンテナ
2306、音声出力部2302、液晶表示装置2304、操作スイッチ2305、音声入
力部2303を備えている。
A mobile phone is illustrated in FIG. This electronic device includes a main body 2301 that includes an antenna 2306, an audio output unit 2302, a liquid crystal display device 2304, operation switches 2305, and an audio input unit 2303.

このような電子装置においても全体の構成を小型化するために本明細書で開示する複合
化回路を利用することが有用となる。
Even in such an electronic device, it is useful to use the composite circuit disclosed in this specification in order to reduce the overall configuration.

図11に図10(D)に示すような電子装置のブロック構成図を示す。例えば、受信状
態においては、アンテナ2002で受けた電波は、無線入出力部2003に送られる。そ
して、無線制御部2007及びCPU2008で制御される辺復調部2004及びチャン
ネルコーデック部2005を通って、音声処理部2006に送られる。そして、音声処理
部2006で駆動されるスピーカ2010から音声情報として出力される。
FIG. 11 is a block diagram of an electronic device as shown in FIG. For example, in the reception state, radio waves received by the antenna 2002 are sent to the wireless input / output unit 2003. Then, the signal is transmitted to the audio processing unit 2006 through the side demodulation unit 2004 and the channel codec unit 2005 controlled by the wireless control unit 2007 and the CPU 2008. And it outputs as audio | voice information from the speaker 2010 driven by the audio | voice processing part 2006. FIG.

発振状態においては、マイク2009から音声情報が入力され、上記とは逆の経路を経
て、アンテナ2002から電波として出力される。
In the oscillation state, audio information is input from the microphone 2009, and is output as a radio wave from the antenna 2002 via a path reverse to the above.

図10(E)に示す電子装置は、ビデオカメラと称される携帯型の撮像装置である。こ
の電子装置は、本体2401に開閉部材に取り付けられた液晶ディスプレイ2402、開
閉部材に取り付けられた操作スイッチ2404を備えている。
An electronic device illustrated in FIG. 10E is a portable imaging device called a video camera. The electronic apparatus includes a liquid crystal display 2402 attached to an opening / closing member and an operation switch 2404 attached to the opening / closing member.

さらにまた、本体2401には、画像の受像部2406、集積化回路2407、音声入
力部2403、操作スイッチ2404、バッテリー2405が備えられている。
Further, the main body 2401 includes an image receiving unit 2406, an integrated circuit 2407, an audio input unit 2403, operation switches 2404, and a battery 2405.

このような電子装置においても全体の構成を小型化するために本明細書で開示する複合
化回路を利用することが有用となる。
Even in such an electronic device, it is useful to use the composite circuit disclosed in this specification in order to reduce the overall configuration.

特に通信機能等の負荷機能が追加されたものとなると、そのための高周波回路を組み込
むこと、即ち集積化することが必要となる。
In particular, when a load function such as a communication function is added, it is necessary to incorporate a high-frequency circuit therefor, that is, to integrate it.

このためには、本明細書で開示する発明を利用することは有用である。   For this purpose, it is useful to use the invention disclosed in this specification.

図10(F)に示す電子装置は、投射型の液晶表示装置である。この装置は、本体25
01に光源2502、液晶表示装置2503、光学系2504備え、スクリンー2505
に画像を投影する機能を有している。
An electronic device illustrated in FIG. 10F is a projection liquid crystal display device. This device includes a main body 25.
01 includes a light source 2502, a liquid crystal display device 2503, an optical system 2504, and a screen 2505.
Has a function of projecting an image.

投影型の表示装置も小型軽量化が求められている。従って、そのために本明細書で開示
する発明を利用することは有用である。
Projection-type display devices are also required to be small and light. Therefore, it is useful to use the invention disclosed in this specification for that purpose.

また、以上示した電子装置における液晶表示装置としては、透過型または反射型のいず
れでも利用することができる。表示特性の面では透過型が有利であり、低消費電力や小型
軽量化を追求する場合には、反射型が有利である。
Further, as the liquid crystal display device in the electronic device described above, either a transmission type or a reflection type can be used. The transmissive type is advantageous in terms of display characteristics, and the reflective type is advantageous when pursuing low power consumption and reduction in size and weight.

また、表示装置として、アクティブマトリクス型のELディスプレイやプラズマディス
プレイ等のフラットパネルディスプレイを利用することができる。
As a display device, a flat panel display such as an active matrix EL display or a plasma display can be used.

本実施例は、実施例1に示す構成において、基板として多結晶シリコンウエハーを利用
する場合の例を示す。
The present embodiment shows an example in which a polycrystalline silicon wafer is used as a substrate in the configuration shown in the first embodiment.

多結晶シリコンウエハーは、石英基板に比較して数分の1以下のコストで入手すること
ができる。従って、回路および装置のコストを低減することに大きな寄与をすることがで
きる。
Polycrystalline silicon wafers can be obtained at a cost of a fraction of that of a quartz substrate. Therefore, a significant contribution can be made to reducing the cost of circuits and devices.

本実施例においては、まず多結晶シリコンウエハー上にプラズマCVD法により、酸化
珪素膜を1μmの厚さに成膜する。次に熱酸化を行い熱酸化膜を50nm(500Å)の
厚さに成膜する。
In this embodiment, a silicon oxide film is first formed to a thickness of 1 μm on a polycrystalline silicon wafer by plasma CVD. Next, thermal oxidation is performed to form a thermal oxide film having a thickness of 50 nm (500 mm).

こうすることで、表面が平坦でまた界面特性の優れた酸化珪素膜を多結晶シリコンウエ
ハー上に形成することができる。
By doing so, a silicon oxide film having a flat surface and excellent interface characteristics can be formed on the polycrystalline silicon wafer.

そしてこの酸化珪素膜を下地膜(基体)として、その上にTFTを作製する。   Then, using this silicon oxide film as a base film (base), a TFT is fabricated thereon.

なお、多結晶シリコンウエハー上に直接熱酸化膜を成膜し、この熱酸化膜を下地膜とし
て用いることは好ましくない。この場合、基板の多結晶構造を反映して、熱酸化膜の表面
が凹凸状になり、TFTの作製、さらにはその特性に悪影響を与えてしまう。
It is not preferable to directly form a thermal oxide film on the polycrystalline silicon wafer and use this thermal oxide film as a base film. In this case, reflecting the polycrystalline structure of the substrate, the surface of the thermal oxide film becomes uneven, which adversely affects the fabrication of the TFT and its characteristics.

また、多結晶シリコンウエハーの代わりに単結晶シリコンウエハーを利用することもで
きるが、その場合には、低コスト性という利点は小さくなる。
In addition, a single crystal silicon wafer can be used instead of the polycrystalline silicon wafer, but in this case, the advantage of low cost is reduced.

薄膜トランジスタの作製工程を示す図。10A and 10B illustrate a manufacturing process of a thin film transistor. 薄膜トランジスタの作製工程を示す図。10A and 10B illustrate a manufacturing process of a thin film transistor. 薄膜トランジスタとSAWフォルタとを複合化した構成、及びその細部、及びその等価回路を示す図。The figure which shows the structure which compounded the thin-film transistor and SAW folder, the detail, and its equivalent circuit. 薄膜トランジスタの作製工程を示す図。10A and 10B illustrate a manufacturing process of a thin film transistor. 薄膜トランジスタとインダクタとを複合化した構成を示す図。The figure which shows the structure which compounded the thin-film transistor and the inductor. 薄膜トランジスタとSAWフォルタとを複合化した構成を示す図。The figure which shows the structure which compounded the thin-film transistor and SAW folder. 薄膜トランジスタとSAWフォルタとを複合化した構成を示す図。The figure which shows the structure which compounded the thin-film transistor and SAW folder. MOS型トランジスタの寸法と特性との関係を示す図。The figure which shows the relationship between the dimension of a MOS transistor, and a characteristic. 複合化されたモジュールの端部の構成を示す図。The figure which shows the structure of the edge part of the compounded module. 薄膜トランジスタの複合化回路を内蔵した電子装置。An electronic device incorporating a thin film transistor composite circuit. 携帯電話の構成を示すブロック図。The block diagram which shows the structure of a mobile telephone.

符号の説明Explanation of symbols

101 石英基板
102 ソース領域
103 活性層
104 ドレイン領域
105 ドレイン領域
106 活性層
107 ソース領域
108 ゲイト絶縁膜
109 多孔質状の陽極酸化膜(酸化アルミニウム膜)
110 アルミニウムでなるゲイト電極
111 緻密な膜質を有する陽極酸化膜(酸化アルミニウム膜)
112 多孔質状の陽極酸化膜(酸化アルミニウム膜)
113 緻密な膜質を有する陽極酸化膜(酸化アルミニウム膜)
114 アルミニウムでなるゲイト電極
115 低濃度不純物領域
116 オフセットゲイト領域
117 チャンネル形成領域
118 オフセットゲイト領域
119 低濃度不純物領域
122 低濃度不純物領域
123 オフセットゲイト領域
124 チャネル形成領域
125 オフセットゲイト領域
126 低濃度不純物領域
128 窒化珪素膜
129 ポリイミド樹脂膜
130 ソース電極(ソース配線)
131 ドレイン電極(ドレイン配線)
132 ソース電極(ソース配線)
201 コンタクト用の開口
205 窒化アルミニウム膜
206 コンタクト用の電極
301 石英基板
302 誘電物
303 SAWフィルターを構成する電極
304 SAWフィルターを構成する電極
305 コンタクト用の電極
306 接着層
402 非晶質珪素膜
403 酸化珪素膜でなるマスク
404 開口
400 表面に接して保持されたニッケル元素
405 結晶成長方向
406 結晶性珪素膜
409 ゲイト絶縁膜
410 ゲイト電極の基となるアルミニウムパターン
411 ゲイト電極の基となるアルミニウムパターン
500 基板
501 誘電体
502 インダクタを構成する導電パターン
503 インダクタの他方の配線
504 インダクタの一方の配線
DESCRIPTION OF SYMBOLS 101 Quartz substrate 102 Source region 103 Active layer 104 Drain region 105 Drain region 106 Active layer 107 Source region 108 Gate insulating film 109 Porous anodic oxide film (aluminum oxide film)
110 Gate electrode made of aluminum 111 Anodized film (aluminum oxide film) having a dense film quality
112 Porous anodic oxide film (aluminum oxide film)
113 Anodized film (aluminum oxide film) having a dense film quality
114 Gate electrode made of aluminum 115 Low concentration impurity region 116 Offset gate region 117 Channel formation region 118 Offset gate region 119 Low concentration impurity region 122 Low concentration impurity region 123 Offset gate region 124 Channel formation region 125 Offset gate region 126 Low concentration impurity region 128 Silicon nitride film 129 Polyimide resin film 130 Source electrode (source wiring)
131 Drain electrode (drain wiring)
132 Source electrode (source wiring)
201 Contact opening 205 Aluminum nitride film 206 Contact electrode 301 Quartz substrate 302 Dielectric 303 Electrode constituting SAW filter 304 Electrode constituting SAW filter 305 Contact electrode 306 Adhesive layer 402 Amorphous silicon film 403 Oxidation Mask made of silicon film 404 Opening 400 Nickel element held in contact with the surface 405 Crystal growth direction 406 Crystalline silicon film 409 Gate insulating film 410 Aluminum pattern serving as base of gate electrode 411 Aluminum pattern serving as base of gate electrode 500 Substrate 501 Dielectric 502 Conductive pattern constituting inductor 503 Inductor other wiring 504 Inductor one wiring

Claims (12)

活性層と、前記活性層上に設けられたゲート電極と、前記ゲート電極上に設けられ、且つ前記活性層を覆うように設けられた絶縁膜と、前記活性層の不純物領域と電気的に接続する配線と、を有するトランジスタを備えた回路と、
前記回路と重なるように接着層を用いて積層された受動素子とを有し、
前記受動素子は、前記絶縁膜を貫通するコンタクトホールを介して、前記活性層の下側から前記配線と電気的に接続されたことを特徴とする、高周波を扱う機能を有する複合化回路。
An active layer, a gate electrode provided on the active layer, an insulating film provided on the gate electrode so as to cover the active layer, and an impurity region of the active layer are electrically connected A circuit comprising a transistor having wiring,
A passive element laminated with an adhesive layer so as to overlap the circuit,
The composite circuit having a function of handling a high frequency, wherein the passive element is electrically connected to the wiring from the lower side of the active layer through a contact hole penetrating the insulating film.
活性層と、前記活性層上に設けられたゲート電極と、前記ゲート電極上に設けられ、且つ前記活性層を覆うように設けられた絶縁膜と、前記活性層の不純物領域と電気的に接続する配線と、を有するトランジスタを備えた回路と、
前記回路と重なるように接着層を用いて積層された受動素子とを有し、
前記受動素子は、前記絶縁膜を貫通するコンタクトホールの第2の配線を介して、前記活性層の下側から前記第1の配線と電気的に接続され、且つ前記第2の配線は、前記接着層と同一層で前記受動素子に設けられた第3の配線と接することを特徴とする、高周波を扱う機能を有する複合化回路。
An active layer, a gate electrode provided on the active layer, an insulating film provided on the gate electrode so as to cover the active layer, and an impurity region of the active layer are electrically connected A circuit comprising a transistor having wiring,
A passive element laminated with an adhesive layer so as to overlap the circuit,
The passive element is electrically connected to the first wiring from the lower side of the active layer via a second wiring of a contact hole penetrating the insulating film, and the second wiring is A composite circuit having a function of handling high frequencies, wherein the composite circuit is in contact with a third wiring provided in the passive element in the same layer as the adhesive layer.
請求項1又は請求項2において、
前記受動素子は、セラミックスフィルタ、キャパシタ、又は抵抗であることを特徴とする複合化回路。
In claim 1 or claim 2,
The composite circuit, wherein the passive element is a ceramic filter, a capacitor, or a resistor.
活性層と、前記活性層上に設けられたゲート電極と、前記ゲート電極上に設けられ、且つ前記活性層を覆うように設けられた絶縁膜と、前記活性層の不純物領域と電気的に接続する配線と、を有するトランジスタを備えた回路と、
前記回路と重なるように接着層を用いて積層されたインダクタとを有し、
前記インダクタは、前記絶縁膜を貫通するコンタクトホールを介して、前記活性層の下側から前記配線と電気的に接続されたことを特徴とする、高周波を扱う機能を有する複合化回路。
An active layer, a gate electrode provided on the active layer, an insulating film provided on the gate electrode so as to cover the active layer, and an impurity region of the active layer are electrically connected A circuit comprising a transistor having wiring,
An inductor laminated with an adhesive layer so as to overlap the circuit,
The composite circuit having a function of handling a high frequency, wherein the inductor is electrically connected to the wiring from a lower side of the active layer through a contact hole penetrating the insulating film.
活性層と、前記活性層上に設けられたゲート電極と、前記ゲート電極上に設けられ、且つ前記活性層を覆うように設けられた絶縁膜と、前記活性層の不純物領域と電気的に接続する配線と、を有するトランジスタを備えた回路と、
前記回路と重なるように接着層を用いて積層されたインダクタとを有し、
前記インダクタは、前記絶縁膜を貫通するコンタクトホールの第2の配線を介して、前記活性層の下側から前記第1の配線と電気的に接続され、且つ前記第2の配線は、前記接着層と同一層で前記インダクタに設けられた第3の配線と接することを特徴とする、高周波を扱う機能を有する複合化回路。
An active layer, a gate electrode provided on the active layer, an insulating film provided on the gate electrode so as to cover the active layer, and an impurity region of the active layer are electrically connected A circuit comprising a transistor having wiring,
An inductor laminated with an adhesive layer so as to overlap the circuit,
The inductor is electrically connected to the first wiring from the lower side of the active layer via a second wiring of a contact hole that penetrates the insulating film, and the second wiring is bonded to the adhesive A composite circuit having a function of handling a high frequency, characterized by being in contact with a third wiring provided in the inductor in the same layer as the layer.
請求項1乃至請求項5のいずれか一において、
前記接着層は、導電性を有する微粒子が分散されていることを特徴とする複合化回路。
In any one of Claims 1 thru | or 5,
The composite circuit, wherein the adhesive layer is dispersed with conductive fine particles.
基板に活性層を形成し、
前記活性層上にゲート電極を形成し、
前記活性層を覆うように、かつ前記ゲート電極上に絶縁膜を形成し、
前記活性層の不純物領域と電気的に接続する配線を形成し、
前記基板の下面を研磨し、
前記絶縁膜を貫通するコンタクトホールを形成し、
前記コンタクトホールを介して、前記活性層の下側から前記配線と、受動素子とを接着層を用いて電気的に接続することを特徴とする、高周波を扱う機能を有する複合化回路の作製方法。
Forming an active layer on the substrate;
Forming a gate electrode on the active layer;
Forming an insulating film on the gate electrode so as to cover the active layer;
Forming a wiring electrically connected to the impurity region of the active layer;
Polishing the lower surface of the substrate;
Forming a contact hole penetrating the insulating film;
A method of manufacturing a composite circuit having a function of handling high frequency, wherein the wiring and the passive element are electrically connected from below the active layer using an adhesive layer through the contact hole .
基板に活性層を形成し、
前記活性層上にゲート電極を形成し、
前記活性層を覆うように、かつ前記ゲート電極上に絶縁膜を形成し、
前記活性層の不純物領域と電気的に接続する第1の配線を形成し、
前記基板の下面を研磨し、
前記絶縁膜を貫通するコンタクトホールを形成し、
前記コンタクトホールに、前記第1の配線に電気的に接続する第2の配線を形成し、
前記コンタクトホールを介して、前記活性層の下側から前記第1の配線と、受動素子とを接着層を用いて電気的に接続する高周波を扱う機能を有する複合化回路の作製方法であって、
前記第1の配線と、前記受動素子に接続された第3の配線とが前記接着層と同一層で接するように、前記受動素子を前記接着層により接着することを特徴とする、高周波を扱う機能を有する複合化回路の作製方法。
Forming an active layer on the substrate;
Forming a gate electrode on the active layer;
Forming an insulating film on the gate electrode so as to cover the active layer;
Forming a first wiring electrically connected to the impurity region of the active layer;
Polishing the lower surface of the substrate;
Forming a contact hole penetrating the insulating film;
Forming a second wiring electrically connected to the first wiring in the contact hole;
A method of manufacturing a composite circuit having a function of handling a high frequency through which the first wiring and a passive element are electrically connected using an adhesive layer from below the active layer through the contact hole. ,
The passive element is bonded by the adhesive layer so that the first wiring and the third wiring connected to the passive element are in the same layer as the adhesive layer. A method for manufacturing a composite circuit having a function.
請求項7又は請求項8において、
前記受動素子は、セラミックスフィルタ、キャパシタ、又は抵抗であることを特徴とする複合化回路の作製方法。
In claim 7 or claim 8,
The method for manufacturing a composite circuit, wherein the passive element is a ceramic filter, a capacitor, or a resistor.
基板に活性層を形成し、
前記活性層上にゲート電極を形成し、
前記活性層を覆うように、かつ前記ゲート電極上に絶縁膜を形成し、
前記活性層の不純物領域と電気的に接続する配線を形成し、
前記基板の下面を研磨し、
前記絶縁膜を貫通するコンタクトホールを形成し、
前記コンタクトホールを介して、前記活性層の下側から前記配線と、インダクタとを接着層を用いて電気的に接続することを特徴とする、高周波を扱う機能を有する複合化回路の作製方法。
Forming an active layer on the substrate;
Forming a gate electrode on the active layer;
Forming an insulating film on the gate electrode so as to cover the active layer;
Forming a wiring electrically connected to the impurity region of the active layer;
Polishing the lower surface of the substrate;
Forming a contact hole penetrating the insulating film;
A method of manufacturing a composite circuit having a function of handling high frequency, wherein the wiring and the inductor are electrically connected from below the active layer using an adhesive layer through the contact hole.
基板に活性層を形成し、
前記活性層上にゲート電極を形成し、
前記活性層を覆うように、かつ前記ゲート電極上に絶縁膜を形成し、
前記活性層の不純物領域と電気的に接続する第1の配線を形成し、
前記基板の下面を研磨し、
前記絶縁膜を貫通するコンタクトホールを形成し、
前記コンタクトホールに、前記第1の配線に電気的に接続する第2の配線を形成し、
前記コンタクトホールを介して、前記活性層の下側から前記第1の配線と、インダクタとを接着層を用いて電気的に接続する高周波を扱う機能を有する複合化回路の作製方法であって、
前記第1の配線と、前記インダクタに接続された第3の配線とが前記接着層と同一層で接するように、前記インダクタを前記接着層により接着することを特徴とする、高周波を扱う機能を有する複合化回路の作製方法。
Forming an active layer on the substrate;
Forming a gate electrode on the active layer;
Forming an insulating film on the gate electrode so as to cover the active layer;
Forming a first wiring electrically connected to the impurity region of the active layer;
Polishing the lower surface of the substrate;
Forming a contact hole penetrating the insulating film;
Forming a second wiring electrically connected to the first wiring in the contact hole;
A method of manufacturing a composite circuit having a function of handling a high frequency through which the first wiring and the inductor are electrically connected by using an adhesive layer from the lower side of the active layer through the contact hole,
The inductor is bonded by the adhesive layer so that the first wiring and the third wiring connected to the inductor are in the same layer as the adhesive layer. A method for manufacturing a composite circuit.
請求項7乃至請求項11のいずれか一において、
前記接着層は、導電性を有する微粒子が分散されていることを特徴とする複合化回路の作製方法。
In any one of Claims 7 to 11,
The method for manufacturing a composite circuit, wherein the adhesive layer includes dispersed fine particles having conductivity.
JP2006328999A 2006-12-06 2006-12-06 Compounding circuit and method of manufacturing same Withdrawn JP2007073996A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006328999A JP2007073996A (en) 2006-12-06 2006-12-06 Compounding circuit and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006328999A JP2007073996A (en) 2006-12-06 2006-12-06 Compounding circuit and method of manufacturing same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005298617A Division JP4368840B2 (en) 2005-10-13 2005-10-13 Semiconductor device, electronic device incorporating the semiconductor device, and method for manufacturing the semiconductor device

Publications (1)

Publication Number Publication Date
JP2007073996A true JP2007073996A (en) 2007-03-22

Family

ID=37935123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006328999A Withdrawn JP2007073996A (en) 2006-12-06 2006-12-06 Compounding circuit and method of manufacturing same

Country Status (1)

Country Link
JP (1) JP2007073996A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125120A (en) * 1994-10-24 1996-05-17 Hitachi Ltd Semiconductor device and production thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125120A (en) * 1994-10-24 1996-05-17 Hitachi Ltd Semiconductor device and production thereof

Similar Documents

Publication Publication Date Title
US6331722B1 (en) Hybrid circuit and electronic device using same
JP7030234B2 (en) Semiconductor device
JP6549272B2 (en) Method for manufacturing semiconductor device
US8026152B2 (en) Separation method of semiconductor device
JP4027740B2 (en) Method for manufacturing semiconductor device
JP2021013030A (en) Semiconductor device
US20090111247A1 (en) Formation method of single crystal semiconductor layer, formation method of crystalline semiconductor layer, formation method of polycrystalline layer, and method for manufacturing semiconductor device
JP5119020B2 (en) Switch element, manufacturing method thereof, and display device having the switch element
JP2008052073A (en) Image display device
JP4527068B2 (en) Peeling method, semiconductor device manufacturing method, and electronic book manufacturing method
JPH10214974A (en) Semiconductor device and its fabrication
JP4836445B2 (en) Method for manufacturing semiconductor device
JP3868567B2 (en) Manufacturing method of composite circuit
JP4368840B2 (en) Semiconductor device, electronic device incorporating the semiconductor device, and method for manufacturing the semiconductor device
JP4567282B2 (en) Method for manufacturing light emitting device
JP5089652B2 (en) COMPOSITE CIRCUIT AND ELECTRONIC DEVICE HAVING COMPOSITE CIRCUIT
JP2007073996A (en) Compounding circuit and method of manufacturing same
JPH10209466A (en) Composite circuit and electronic device incorporating composite circuit
EP1469490A1 (en) An audio signal processing circuit and a display device incorporating the same
JP5046445B2 (en) Method for manufacturing semiconductor device
JP6861871B2 (en) Display device
WO2020225640A1 (en) Semiconductor device
JP2003229448A (en) Electrode structure of semiconductor element and piezo- oscillator using the same
JP2007036115A (en) Electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110415