JP5089652B2 - COMPOSITE CIRCUIT AND ELECTRONIC DEVICE HAVING COMPOSITE CIRCUIT - Google Patents

COMPOSITE CIRCUIT AND ELECTRONIC DEVICE HAVING COMPOSITE CIRCUIT Download PDF

Info

Publication number
JP5089652B2
JP5089652B2 JP2009140920A JP2009140920A JP5089652B2 JP 5089652 B2 JP5089652 B2 JP 5089652B2 JP 2009140920 A JP2009140920 A JP 2009140920A JP 2009140920 A JP2009140920 A JP 2009140920A JP 5089652 B2 JP5089652 B2 JP 5089652B2
Authority
JP
Japan
Prior art keywords
active layer
circuit
composite circuit
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2009140920A
Other languages
Japanese (ja)
Other versions
JP2009224796A (en
Inventor
舜平 山崎
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009140920A priority Critical patent/JP5089652B2/en
Publication of JP2009224796A publication Critical patent/JP2009224796A/en
Application granted granted Critical
Publication of JP5089652B2 publication Critical patent/JP5089652B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本明細書で開示する発明は、薄膜トランジスタとセラミックス素子やフェライト素子とを集積化した構成に関する。本明細書で開示する発明は、例えば、携帯電話で代表されるような小型軽量な情報端末に利用することができる。   The invention disclosed in this specification relates to a structure in which a thin film transistor, a ceramic element, and a ferrite element are integrated. The invention disclosed in this specification can be used for, for example, a small and lightweight information terminal represented by a mobile phone.

近年、石英基板やガラス基板上に成膜された珪素薄膜を利用してトランジスタを作製する技術が研究されている。それらは、一部で商品化されている。このトランジスタは、薄膜トランジスタやTFTと称されている。   In recent years, a technique for manufacturing a transistor using a silicon thin film formed over a quartz substrate or a glass substrate has been studied. They are partly commercialized. This transistor is called a thin film transistor or a TFT.

TFTが研究されている主な目的は、液晶表示装置に利用することにある。これは、マトリクス状に配置された多数の画素の一つ一つにTFTをスイッチング素子として配置し、画素電極に保持させる電荷をTFTにより制御する構成を有している。   The main purpose of studying TFTs is to use them in liquid crystal display devices. This has a configuration in which a TFT is arranged as a switching element in each of a large number of pixels arranged in a matrix, and the charge held in the pixel electrode is controlled by the TFT.

また、さらに進んだ構成として、アクティブマトリクス回路以外に該回路を駆動するための周辺駆動回路をもTFTで構成し、さらに集積度を高めた構成も知られている。   Further, as a further advanced configuration, a configuration in which a peripheral drive circuit for driving the circuit in addition to the active matrix circuit is also configured by TFTs and the degree of integration is further increased is also known.

また、周辺駆動回路以外に、画像情報取り扱う回路や外部との情報をやり取りするための回路を薄膜トランジスタで構成し、全体の構成をシステム化することも考えられている。   In addition to the peripheral drive circuit, it is also considered that a circuit for handling image information and a circuit for exchanging information with the outside are configured by thin film transistors to systemize the entire configuration.

近年、いろいろな情報処理機能を有した情報処理端末が注目されている。この情報処理端末は、モバイルコンピュータと称されている。その機能としては、FAX機能や電話機能等の通信機能、各種情報の記憶や演算処理機能がある。   In recent years, information processing terminals having various information processing functions have attracted attention. This information processing terminal is called a mobile computer. The functions include a communication function such as a FAX function and a telephone function, storage of various information, and an arithmetic processing function.

この情報処理端末は、携帯できるような小型軽量であることが要求される。また、画像情報を取り扱うための薄膜ディスプレイ(フラットパネルディスプレイとも称される)を搭載することが要求される。   This information processing terminal is required to be small and light so as to be portable. Moreover, it is required to mount a thin film display (also referred to as a flat panel display) for handling image information.

また、情報処理端末には、当然のことながら、外部との情報のやり取りをするための回路が必要になる。   In addition, the information processing terminal naturally needs a circuit for exchanging information with the outside.

今後情報伝達手段としてコードレス化が進行するのは必至である。具体的には、高密度な情報をやり取りできるGHz帯以上の電波を利用して、情報のやり取うを行う機能が要求される。   In the future, it will be inevitable that cordless communication will progress as an information transmission means. Specifically, a function for exchanging information using a radio wave of GHz band or higher that can exchange high-density information is required.

従って、上述したような情報処理端末には、軽量小型化された装置内にGHz帯の電波を発振及び受信できる機能を有する高周波回路が要求される。   Therefore, the information processing terminal as described above is required to have a high-frequency circuit having a function capable of oscillating and receiving a GHz band radio wave in a light-weight and compact device.

一般に上記の高周波回路は、単結晶シリコンウエハーを利用したトランジスタや化合物半導体を利用したトランジスタと、チップ型のインダクタやコンデンサ、さらにSAW素子のようなフィルター素子とを集積化して構成されている。   In general, the high-frequency circuit is configured by integrating a transistor using a single crystal silicon wafer, a transistor using a compound semiconductor, a chip-type inductor or capacitor, and a filter element such as a SAW element.

しかし、今後ますます多機能化が要求され、さらに小型軽量化、薄型化、低コスト化が要求される技術傾向においては、その集積化をさらに高めることは困難であるのが現状である。   However, in the future, it is difficult to further increase the integration in a technology trend that requires more and more functions in the future and further requires a reduction in size, weight, thickness, and cost.

本明細書で開示する発明は、GHz帯といような高い周波数を扱うことのできる高周波回路を集積化できる新規な構成を提供することを課題とする。   An object of the invention disclosed in this specification is to provide a novel configuration capable of integrating a high-frequency circuit capable of handling a high frequency such as a GHz band.

本明細書で開示する発明の一つは、
張り合わされた第1及び第2の基板と、
前記第1の基板の張り合わせ面側に形成された薄膜トランジスタでなる回路と、
前記第2の基板の張り合わせ面側に形成されたセラミックス素子でなる回路と、
を有し、
前記薄膜トランジスタでなる回路と前記セラミックス素子でなる回路とは接続されていることを特徴とする。
One of the inventions disclosed in this specification is:
First and second substrates bonded together;
A circuit formed of a thin film transistor formed on the bonding surface side of the first substrate;
A circuit made of a ceramic element formed on the bonding surface side of the second substrate;
Have
The circuit made of the thin film transistor and the circuit made of the ceramic element are connected.

上記構成において、薄膜トランジスタで発生する熱を放熱させるために第1の基板側に放熱層を配置することは有効である。   In the above structure, it is effective to dispose a heat dissipation layer on the first substrate side in order to dissipate heat generated by the thin film transistor.

また、上記構成において、
セラミックス素子は、誘電材料または磁性材料を利用して構成されたものを用いることができる。
In the above configuration,
As the ceramic element, one constructed using a dielectric material or a magnetic material can be used.

また、セラミックス素子としては、フェライトを利用したものを用いることができる。
放熱層を構成する材料としては、窒化アルミニウム(AlN)以外に、窒化アルミニウムに酸素を添加した材料(AlONと表記される)、サイアロンと総称されるSi、Al、O、Nの元素からなる結晶質化合物、AlONCで示される材料を利用することもできる。
Moreover, as a ceramic element, the thing using a ferrite can be used.
In addition to aluminum nitride (AlN), the material constituting the heat dissipation layer is a material made by adding oxygen to aluminum nitride (referred to as AlON), a crystal composed of Si, Al, O, and N elements collectively called sialon. It is also possible to use a material represented by a quality compound, AlONC.

これらの材料は、基板との間や素子との間の応力緩和、熱伝導性の制御といった点で有用なものとなる。   These materials are useful in terms of stress relaxation between the substrate and the element and control of thermal conductivity.

また、これらの材料は、電気絶縁性、高熱伝導性、耐熱性、透光性等の特徴を有している。   Further, these materials have characteristics such as electrical insulation, high thermal conductivity, heat resistance, and translucency.

本明細書で開示する発明を利用することにより、GHz帯というような高い周波数を扱うことのできる高周波回路を集積化できる新規な構成を提供することができる。   By utilizing the invention disclosed in this specification, a novel structure capable of integrating a high-frequency circuit capable of handling a high frequency such as a GHz band can be provided.

即ち、TFTが形成された基板を貫通して接続端子(接続配線)を設け、他の基板上に形成された積層素子とこの接続端子を連結することにより、小型に集積化された高周波用モジュールを得ることができる。   That is, a high-frequency module integrated in a small size by providing a connection terminal (connection wiring) penetrating the substrate on which the TFT is formed and connecting the connection terminal to a laminated element formed on another substrate. Can be obtained.

本明細書で開示する発明を利用したモジュールを利用することで、携帯型の情報端末をより小型軽量化することができる。さらにまた、低コスト化することができる。   By using a module using the invention disclosed in this specification, a portable information terminal can be further reduced in size and weight. Furthermore, the cost can be reduced.

薄膜トランジスタの作製工程を示す図。10A and 10B illustrate a manufacturing process of a thin film transistor. 薄膜トランジスタとSAWフォルタとを複合化した構成を作製する工程を示す図。The figure which shows the process of producing the structure which compounded the thin-film transistor and SAW folder. 図2に示す構成の等価回路図及び図2に示す構成の一部を上面から見た拡大図。The equivalent circuit diagram of the structure shown in FIG. 2, and the enlarged view which looked at a part of structure shown in FIG. 2 from the upper surface. 薄膜トランジスタの作製工程を示す図。10A and 10B illustrate a manufacturing process of a thin film transistor. MOS型トランジスタの寸法と特性との関係を示す図。The figure which shows the relationship between the dimension of a MOS transistor, and a characteristic. 薄膜トランジスタとSAWフォルタとを複合化した構成を示す図。The figure which shows the structure which compounded the thin-film transistor and SAW folder. 複合化されたモジュールの端部の構成を示す図。The figure which shows the structure of the edge part of the compounded module. 薄膜トランジスタの複合化回路を内蔵した電子装置を示す図。FIG. 11 is a diagram showing an electronic device including a thin film transistor composite circuit. 携帯電話の構成を示すブロック図。The block diagram which shows the structure of a mobile telephone.

図2に示すように石英基板101上に形成された薄膜トランジスタ回路と、石英基板134上に形成されたSAWフィルター素子とを両基板を貼り合わせることにより複合化する。   As shown in FIG. 2, the thin film transistor circuit formed on the quartz substrate 101 and the SAW filter element formed on the quartz substrate 134 are combined to form a composite.

こうすることにより、薄膜トランジスタ回路とセラミックス素子とを一体に集積化した構成を得ることができる。   By doing so, a configuration in which the thin film transistor circuit and the ceramic element are integrated integrally can be obtained.

石英基板上に薄膜トランジスタを集積化した構成を採用することは以下の有用性がある。
(1)基板の形状の選択性が高い。
(2)大面積化することができる。
(3)アクティブマトリクス型のディスプレイ等を同一基板上に集積化することができる。
(4)集積度を高めた場合における応力の発生の問題を緩和することができる。
Employing a configuration in which thin film transistors are integrated on a quartz substrate has the following utility.
(1) The selectivity of the shape of the substrate is high.
(2) The area can be increased.
(3) An active matrix display or the like can be integrated on the same substrate.
(4) The problem of stress generation when the degree of integration is increased can be alleviated.

図1〜図3に本実施例の作製工程を示す。本実施例に示すのは、薄膜トランジスタ回路とSAWフィルタ(表面弾性波フィルタ)とを集積化した構成である。SAWフィルタは、BPF(バンドパスフィルター)機能を有している。   1 to 3 show a manufacturing process of this embodiment. The present embodiment shows a configuration in which a thin film transistor circuit and a SAW filter (surface acoustic wave filter) are integrated. The SAW filter has a BPF (band pass filter) function.

ここでは、CMOS回路とその出力に接続されたSAWフィルタとでなる構成を示す。   Here, a configuration including a CMOS circuit and a SAW filter connected to the output thereof is shown.

まず、図1(A)に示すように石英基板101上に結晶性珪素膜でなる薄膜トランジスタの活性層103と106を形成する。活性層の形成方法は後述する。   First, as shown in FIG. 1A, thin film transistor active layers 103 and 106 made of a crystalline silicon film are formed on a quartz substrate 101. A method for forming the active layer will be described later.

活性層103と106を形成したら、ゲイト絶縁膜108を形成する。ゲイト絶縁膜は、プラズマCVD法で成膜された酸化珪素膜とその後に成膜された熱酸化膜との積層膜とでなる。   After the active layers 103 and 106 are formed, a gate insulating film 108 is formed. The gate insulating film is a laminated film of a silicon oxide film formed by a plasma CVD method and a thermal oxide film formed thereafter.

ゲイト絶縁膜108を形成したら、アルミニウムでなるゲイト電極のもととなるパターンを形成する。そして、陽極酸化法により多孔質状の陽極酸化膜109、112をまず成膜する。さらに陽極酸化法により緻密なバリア型の膜質を有する陽極酸化膜111、113を成膜する。   After the gate insulating film 108 is formed, a pattern serving as a gate electrode made of aluminum is formed. Then, porous anodic oxide films 109 and 112 are first formed by anodic oxidation. Further, anodic oxide films 111 and 113 having a dense barrier type film quality are formed by anodic oxidation.

この2種類の陽極酸化膜の膜質は、陽極酸化時に利用する電解溶液の種類を選択することによって決めることができる。   The film quality of these two types of anodic oxide films can be determined by selecting the type of electrolytic solution used during anodic oxidation.

こうして図1(A)に示す状態を得たる。次にソース及びドレイン領域を形成するための条件で不純物元素のドーピングを行う。   In this way, the state shown in FIG. Next, the impurity element is doped under conditions for forming the source and drain regions.

ここでは、左側にPチャネル型のTFTを形成し、右側にNチャネル型のTFTを形成する。   Here, a P-channel TFT is formed on the left side, and an N-channel TFT is formed on the right side.

この工程は、プラズマドーピング法を用いて、レジストマスクでそれぞれのTFTが形成される領域を選択的にマスクし、P及びN型を付与するためのドーパント元素を選択的にドーピングすることによって行われる。   This step is performed by selectively masking the region where each TFT is formed with a resist mask and selectively doping with a dopant element for imparting P and N types using a plasma doping method. .

この工程において、Pチャネル型のTFTのソース領域102、ドレイン領域104が自己整合適に形成される。また、Nチャネル型のTFTのソース領域107、ドレイン領域105が自己整合適に形成される。   In this step, the source region 102 and the drain region 104 of the P-channel TFT are formed in a self-aligned manner. Further, the source region 107 and the drain region 105 of the N-channel TFT are formed in a self-aligned manner.

次に多孔質状の陽極酸化膜109と112を選択的に除去する。こうして、図1(B)に示す状態を得る。   Next, the porous anodic oxide films 109 and 112 are selectively removed. In this way, the state shown in FIG.

図1(B)に示す状態で再度のドーピングを行う。ここでは、先のドーピングよりも低ドーズ量でもって(即ちライトドーピングの条件でもって)ドーピングを行う。   Doping is performed again in the state shown in FIG. Here, doping is performed with a lower dose than the previous doping (that is, under the condition of light doping).

この工程では、115、119、122、126の領域にライトドーピングが行われる。そして115と119の領域がPチャネル型のTFTの低濃度不純物領域となる。また、122と126の領域がNチャネル型のTFTの低濃度不純物領域となる。   In this step, light doping is performed on the regions 115, 119, 122, and 126. The regions 115 and 119 become low-concentration impurity regions of the P-channel TFT. The regions 122 and 126 become low-concentration impurity regions of the N-channel TFT.

こうして図1(B)に示す状態を得る。次に層間絶縁膜として窒化珪素膜128をプラズマCVD法でもって成膜する。さらにポリイミド樹脂膜129をスピンコート法でもって成膜する。   In this way, the state shown in FIG. Next, a silicon nitride film 128 is formed as an interlayer insulating film by a plasma CVD method. Further, a polyimide resin film 129 is formed by spin coating.

層間絶縁膜に樹脂材料を用いた場合、その表面を平坦にすることができ、後に配線等を形成する場合に有利となる。樹脂材料としては、ポリイミドの他にポリアミド、ポリイミドアミド、アクリル、エポキシ等を利用することができる。   When a resin material is used for the interlayer insulating film, the surface can be flattened, which is advantageous when a wiring or the like is formed later. As the resin material, polyamide, polyimide amide, acrylic, epoxy, or the like can be used in addition to polyimide.

こうして図1(C)に示す状態を得る。次にコンタクトホールの形成を行い、Pチャネル型のTFTのソース電極(及びそこから延在したソース配線)130、Nチャネル型のTFTのソース電極(及びそこから延在したソース配線)132、両TFTにおいて共通のドレイン電極(およびそこから延在したドレイン配線)31を形成する。   In this way, the state shown in FIG. Next, contact holes are formed, and a source electrode (and source wiring extending therefrom) 130 of a P-channel TFT, a source electrode (and source wiring extending therefrom) 132 of an N-channel TFT, A common drain electrode (and a drain wiring extending therefrom) 31 is formed in the TFT.

こうして図1(D)に示す状態を得る。次に図2(A)に示すように電極(及び配線)130〜132を覆って窒化アルミニウムを成膜する。   In this way, the state shown in FIG. Next, as illustrated in FIG. 2A, an aluminum nitride film is formed so as to cover the electrodes (and wirings) 130 to 132.

この窒化アルミニウムは、放熱層として機能する。また保護層としても機能する。   This aluminum nitride functions as a heat dissipation layer. It also functions as a protective layer.

図2(A)に示す状態を得たら、SAWフィルターが形成された対向基板を形成し、それを基板101と貼り合わせる。   When the state shown in FIG. 2A is obtained, a counter substrate on which a SAW filter is formed is formed, and is bonded to the substrate 101.

対向基板は、セラミックス等の適当な材料でなる基板134上にチタン酸バリウムでなる誘電材料135、電極136が形成されている。   In the counter substrate, a dielectric material 135 made of barium titanate and an electrode 136 are formed on a substrate 134 made of a suitable material such as ceramics.

SAWフィルターを上面から見た様子を図3(B)に示す。SAWフィルターは、図3(B)に示すように櫛型の電極136と301とが噛み合うようにして誘電体材料上に形成された構成を有している。   FIG. 3B shows a state where the SAW filter is viewed from above. As shown in FIG. 3B, the SAW filter has a configuration formed on a dielectric material so that the comb-shaped electrodes 136 and 301 are engaged with each other.

この基板134と基板101とを接着層138を介して貼り合わせることにより、TFT回路とSAWフィルターとでなる複合化回路が得られる。(図2(B))   A composite circuit composed of a TFT circuit and a SAW filter is obtained by bonding the substrate 134 and the substrate 101 through an adhesive layer 138. (Fig. 2 (B))

図2(B)に示す構成の等価回路を図3(A)に示す。   An equivalent circuit having the structure shown in FIG. 2B is shown in FIG.

本実施例に示すような構成を採用することにより、薄膜トランジスタ(TFT)で構成される各種回路とフィルタ素子とを集積化しモジュールとすることができる。   By adopting the configuration shown in this embodiment, various circuits constituted by thin film transistors (TFTs) and filter elements can be integrated into a module.

このような構成とすることで、携帯電話や携帯型の情報処理端末に利用できる高周波モジュールを得ることができる。   With this configuration, a high-frequency module that can be used for a mobile phone or a portable information processing terminal can be obtained.

そしてこのようなモジュール化された部品を利用することにより、携帯電話や携帯型の情報処理端末をより小型化し、また低コスト化することができる。   By using such modularized components, the mobile phone and the portable information processing terminal can be further downsized and the cost can be reduced.

ここでは、SAWフィルタを集積化する例を示したが、他にインダクタ、チップコンデンサ、フェライトを利用したフィルター等を集積化することができる。   Here, an example in which the SAW filter is integrated is shown, but an inductor, a chip capacitor, a filter using ferrite, or the like can be integrated.

〔薄膜トランジスタの作製工程〕
図1(A)に示す状態が得られるまでの薄膜トランジスタの作製工程を以下に示す。
[Thin Film Transistor Manufacturing Process]
A manufacturing process of a thin film transistor until the state illustrated in FIG.

まず図4(A)に示すように石英ガラス基板101上に減圧熱CVD法により、非晶質珪素膜402を500Åの厚さに成膜する。なお、石英基板の表面は十分に平坦性を有していることが重要となる。   First, as shown in FIG. 4A, an amorphous silicon film 402 is formed to a thickness of 500 mm on a quartz glass substrate 101 by low pressure thermal CVD. It is important that the surface of the quartz substrate is sufficiently flat.

非晶質珪素膜を成膜したら、酸化珪素膜でなるマスク403を形成する。このマスク403は、404で示される部分に開口が形成されている。この開口404の部分において、非晶質珪素膜402が露呈する構造となっている。   After the amorphous silicon film is formed, a mask 403 made of a silicon oxide film is formed. The mask 403 has an opening at a portion indicated by 404. In this opening 404 portion, the amorphous silicon film 402 is exposed.

この開口は、図面手前側から奥行き方向に長手状を有したものとして形成される。   This opening is formed as having a longitudinal shape in the depth direction from the front side of the drawing.

次にスピンコート法により、100ppm(重量換算)のニッケル元素を含んだ酢酸ニッケル塩溶液を塗布する。こうして、405で示されるようにニッケル元素が表面に接して保持された状態が得られる。(図4(A))   Next, a nickel acetate salt solution containing 100 ppm (weight conversion) nickel element is applied by spin coating. Thus, a state in which the nickel element is held in contact with the surface as indicated by 405 is obtained. (Fig. 4 (A))

ニッケル元素の導入方法としては、CVD法、スパッタ法、プラズマ処理、イオン注入法等の方法を用いることができる。   As a method for introducing nickel element, a CVD method, a sputtering method, a plasma treatment, an ion implantation method, or the like can be used.

またニッケル元素以外に、Fe、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれたものを用いることができる。   In addition to the nickel element, a material selected from Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Cu, and Au can be used.

次に常圧の窒素雰囲気中において600℃、8時間の加熱処理を施す。この工程では、405で示されるように基板に平行な方向への結晶成長が進行する。(図4(B))   Next, heat treatment is performed at 600 ° C. for 8 hours in a normal-pressure nitrogen atmosphere. In this step, crystal growth proceeds in a direction parallel to the substrate as indicated by 405. (Fig. 4 (B))

この加熱処理は電気炉において行う。この加熱処理を行うことによって、数十nm〜数百nm程度の径を有する円柱状の結晶構造体が多数平行に配列した状態が得られる。この結晶構造体の長手方向は、405で示される結晶成長方向に一致する。この結晶構造体はその延在する方向に延在する結晶粒界によって仕切られている。また、この結晶粒界は不活性なものであることが確かめられている。   This heat treatment is performed in an electric furnace. By performing this heat treatment, it is possible to obtain a state in which a large number of cylindrical crystal structures having a diameter of several tens to several hundreds of nanometers are arranged in parallel. The longitudinal direction of this crystal structure coincides with the crystal growth direction indicated by 405. This crystal structure is partitioned by crystal grain boundaries extending in the extending direction. Moreover, it has been confirmed that this crystal grain boundary is inactive.

上記の加熱処理は、その温度を450℃〜1100℃程度の間から選択することができる。   The temperature of the heat treatment can be selected from about 450 ° C. to 1100 ° C.

結晶化を行うための加熱処理が終了したら、酸化珪素膜でなるマスク403を除去する。そして、HClを3体積%含んだ酸素雰囲気中において、950℃、20分の加熱処理を行う。この工程においては、熱酸化膜が200Åの厚さに成膜れる。そして、珪素膜の厚さは、500Åから400Åへと減少する。   After the heat treatment for crystallization is completed, the mask 403 made of a silicon oxide film is removed. Then, heat treatment is performed at 950 ° C. for 20 minutes in an oxygen atmosphere containing 3% by volume of HCl. In this step, a thermal oxide film is formed to a thickness of 200 mm. Then, the thickness of the silicon film decreases from 500 mm to 400 mm.

この熱酸化時の加熱温度は、800℃〜1100℃、好ましくは900℃〜1100℃の温度で行うことが重要である。   It is important that the heating temperature during the thermal oxidation is 800 ° C to 1100 ° C, preferably 900 ° C to 1100 ° C.

この工程においては、熱酸化膜の形成に伴って、珪素原子の不対結合手が減少し、膜中の欠陥が大きく減少する。この熱酸化膜の形成工程は重要であり、この工程を経ることによって、最終的に得られる薄膜トランジスタの高い特性が保証される。   In this step, with the formation of the thermal oxide film, the number of dangling bonds of silicon atoms is reduced, and defects in the film are greatly reduced. This thermal oxide film formation process is important, and through this process, the high characteristics of the finally obtained thin film transistor are guaranteed.

この熱酸化膜中には、珪素膜中に比較して、含まれているニッケル元素が比較的高濃度なものとなる。   In this thermal oxide film, the contained nickel element has a relatively high concentration compared to the silicon film.

この熱酸化膜の形成を行うことによって、円柱状の結晶構造体が顕著な形で得られるようになる。このことは、電子顕微鏡による観察で確認されている。   By forming this thermal oxide film, a cylindrical crystal structure can be obtained in a prominent form. This has been confirmed by observation with an electron microscope.

上記熱酸化膜の成膜が終了したら、その熱酸化膜を除去する。こうすることにより、ニッケル元素を排除することができる。   When the formation of the thermal oxide film is completed, the thermal oxide film is removed. By doing so, nickel element can be eliminated.

次に得られた結晶性珪素膜に対してパターニングを行うことにより、図4(C)の103と106とで示されるパターンを得る。   Next, by patterning the obtained crystalline silicon film, patterns indicated by 103 and 106 in FIG. 4C are obtained.

ここで、パターン103はPチャネル型の薄膜トランジスタの活性層となるパターンである。また、106はPチャネル型の薄膜トランジスタの活性層となるパターンである。   Here, the pattern 103 is a pattern that becomes an active layer of a P-channel type thin film transistor. Reference numeral 106 denotes a pattern serving as an active layer of a P-channel type thin film transistor.

活性層を形成したら、ゲイト絶縁膜409を形成するためにまずプラズマCVD法により酸化珪素膜(CVD酸化膜)を200Åの厚さに成膜する。CVD酸化膜を成膜したら、再度の熱酸化を行い熱酸化膜を成膜する。   After the active layer is formed, a silicon oxide film (CVD oxide film) is first formed to a thickness of 200 mm by plasma CVD to form the gate insulating film 409. After the CVD oxide film is formed, thermal oxidation is performed again to form a thermal oxide film.

この熱酸化膜を成膜する工程では、HClを3体積%含有した酸素雰囲気中において、950℃、20分の加熱処理を行う。この工程において、200Åの厚さに熱酸化膜を成膜する。   In the step of forming the thermal oxide film, heat treatment is performed at 950 ° C. for 20 minutes in an oxygen atmosphere containing 3% by volume of HCl. In this step, a thermal oxide film is formed to a thickness of 200 mm.

この熱酸化膜は、先に成膜したCVD酸化膜の内側、即ち活性層との界面付近に成膜される。こうして、内側から順に積層された熱酸化膜とCVD酸化膜とでなるゲイト絶縁膜409が形成される。そして、最終的な活性層の厚さは300Åとなる。(図4(C))   This thermal oxide film is formed inside the previously formed CVD oxide film, that is, in the vicinity of the interface with the active layer. In this way, the gate insulating film 409 made of the thermal oxide film and the CVD oxide film stacked in order from the inside is formed. The final active layer thickness is 300 mm. (Fig. 4 (C))

図4(C)に示す状態を得たら、スカンジウムを微量に含有させたアルミニウム膜をスパッタ法によって400nm(4000Å)の厚さに成膜する。そしてこれをパターニングすることにより、図4(D)の410、411で示されるアルミニウムパターンを形成する。このアルミニウムパターンがゲイト電極のもととなるパターンとなる。こうして図4(D)に示す状態を得る。   After obtaining the state shown in FIG. 4C, an aluminum film containing a small amount of scandium is formed to a thickness of 400 nm (4000 mm) by sputtering. And by patterning this, the aluminum pattern shown by 410,411 of FIG.4 (D) is formed. This aluminum pattern is a pattern that becomes the basis of the gate electrode. In this way, the state shown in FIG.

ここで示すような薄膜トランジスタは、単結晶シリコンウエハーを利用したMOS型トランジスタと同等以上の特性を示す。   A thin film transistor as shown here exhibits characteristics equal to or better than those of a MOS transistor using a single crystal silicon wafer.

図8の実線で示されるのは、ここで示す作製方法に従って得た、ゲイト絶縁膜の厚さが30nm(300Å)、チャネル長が0.6 μmの薄膜トランジスタの特性の一例を示すものである。   A solid line in FIG. 8 shows an example of characteristics of a thin film transistor having a gate insulating film thickness of 30 nm (300 mm) and a channel length of 0.6 μm obtained according to the manufacturing method shown here.

この薄膜トランジスタは、2μmルールの作製工程でもって、作製したものである。また、チャネル長を短くする方法として、ゲイト電極の側面を陽極酸化する技術を利用している。   This thin film transistor is manufactured by a manufacturing process of the 2 μm rule. As a method for shortening the channel length, a technique of anodizing the side surface of the gate electrode is used.

図の横軸は電源電圧であり、縦軸はDelay Time(遅延時間)である。Delay Timeは、動作速度の逆数に対応するものであり、その値が小さい程、高速動作が可能であることを示すものである。   The horizontal axis of the figure is the power supply voltage, and the vertical axis is the delay time. Delay Time corresponds to the reciprocal of the operation speed, and the smaller the value, the higher the speed operation is possible.

図8において点線で示される他のデータは、単結晶シリコンウエハーを利用したMOS型トランジスタのものを示す比較データである。   The other data indicated by the dotted line in FIG. 8 is comparative data indicating a MOS transistor using a single crystal silicon wafer.

図5に示す比較データは、スケーリング則と呼ばれるMOS型トランジスタの寸法(チャネル長とゲイト絶縁膜の厚さ)とDelay Time(遅延時間)との関係を示すものである。   The comparison data shown in FIG. 5 shows the relationship between the dimension (channel length and the thickness of the gate insulating film) of the MOS transistor called the scaling law and the delay time.

スケーリング則は、MOS型トランジスタの寸法を小さくしていくと、特定の法則に従って、その高周波特性が高くなるという考え方である。(勿論厳密なものではない)   The scaling law is an idea that, as the size of a MOS transistor is reduced, its high frequency characteristics are increased according to a specific law. (Of course not exact)

図5の点線で示すプロット点は、概略ではあるがスケーリング則に従ったものとなっている。   The plot points indicated by the dotted lines in FIG.

その中で、本明細書で開示する作製方法で得られた薄膜トランジスタは、従来のスケーリング則から予測される高周波特性よりも数ランク高いものとなっていることが見て取れる。   Among them, it can be seen that the thin film transistor obtained by the manufacturing method disclosed in this specification has a higher rank than the high-frequency characteristics predicted from the conventional scaling law.

単結晶シリコンウエハーを利用したMOS型トランジスタのスケーリング則に従うならば、実線で示されるTFTのプロット点は、もっとDelay Time(遅延時間)が大きな値となる。   If the scaling rule of a MOS transistor using a single crystal silicon wafer is followed, the plot point of the TFT indicated by the solid line has a larger Delay Time (delay time).

例えば、従来のスケーリング則に従うならば、チャネル長が0.6 μmでゲイト絶縁膜の厚さ(tox)が30nmのMOS型トランジスタのDelay Time(遅延時間)は、少なくともチャネル長が0.5 μm、ゲイト絶縁膜の厚さ(tox)が11nmのプロット点よりも大きなものとなるはずである。   For example, if the conventional scaling law is followed, the delay time of a MOS transistor having a channel length of 0.6 μm and a gate insulating film thickness (tox) of 30 nm is at least 0.5 μm, and the gate insulating film Should have a thickness (tox) greater than the 11 nm plot point.

このように、本明細書で開示する薄膜トランジスタは、従来のMOS型トランジスタを凌駕する特性を示す。   As described above, the thin film transistor disclosed in this specification exhibits characteristics superior to those of conventional MOS transistors.

本実施例は、図2(B)に示すような構成において、TFTが発する熱をさらに効果的に放熱させる機能を有した構成に関する。   This embodiment relates to a structure having a function of more effectively dissipating heat generated by a TFT in the structure as shown in FIG.

本実施例においては、図6に示すようにTFTが形成される基板上に窒化アルミニウム膜を成膜した構造としたことにある。   In this embodiment, as shown in FIG. 6, an aluminum nitride film is formed on a substrate on which a TFT is formed.

このような構成とすると、TFTの活性層が直接冷却層に接する構造となるので、放熱効果をさらに高めることができる。   With such a configuration, the active layer of the TFT is in direct contact with the cooling layer, so that the heat dissipation effect can be further enhanced.

本実施例は、図3(A)に示すような構成をモジュールとして利用する場合に利用できる構成に関する。   This embodiment relates to a configuration that can be used when the configuration shown in FIG. 3A is used as a module.

図7にモジュール端部の様子を示す。図には、TFTのソース(またはドレイン)から延在した配線710が外部への引き出し電極(引き出し端子)713に接続された状態が示されている。   FIG. 7 shows the state of the module end. In the figure, a state in which a wiring 710 extending from the source (or drain) of the TFT is connected to an extraction electrode (extraction terminal) 713 to the outside is shown.

また、セラミックス素子等から延在する配線711が外部への引き出し電極(引き出し端子)712に接続された状態が示されている。   In addition, a state in which a wiring 711 extending from a ceramic element or the like is connected to an external extraction electrode (extraction terminal) 712 is shown.

このような構成とすることにより、モジュール化された基板を装置に設けられた接続端子に直接差し込むことができる。   With such a configuration, a modularized substrate can be directly inserted into a connection terminal provided in the apparatus.

このような構成とすることにより、装置の汎用性を高めることができ、また生産コストを低減することができる。   With such a configuration, the versatility of the apparatus can be increased, and the production cost can be reduced.

本実施例は、図2(B)に示すような構成を採用した場合において、図示しない他の部分にアクティブマトリクス型の液晶表示装置を集積化した場合の例を示す。   This embodiment shows an example in which an active matrix type liquid crystal display device is integrated in another portion not shown in the case where the configuration shown in FIG. 2B is adopted.

この場合、2つの基板の間に液晶層を設けたものとすることにより、その部分に液晶表示装置を配置することができる。   In this case, by providing a liquid crystal layer between two substrates, a liquid crystal display device can be disposed in that portion.

こうすることで、TFTと受動素子とで構成する高周波回路とアクティブマトリクス型の液晶表示装置とを集積化することができる。この構成は、携帯型の情報処理端末を構成する部品として好適なものとなる。   By doing so, it is possible to integrate a high-frequency circuit composed of TFTs and passive elements and an active matrix liquid crystal display device. This configuration is suitable as a component constituting a portable information processing terminal.

本実施例では、薄膜トランジスタ回路と受動素子やセラミックス素子とを複合化した複合化回路を利用した電子装置の例を示す。   In this embodiment, an example of an electronic device using a composite circuit in which a thin film transistor circuit and a passive element or a ceramic element are combined is shown.

図8(A)に示すのは、携帯型の情報処理端末であり、電話回線を利用した通信機能を有している。   FIG. 8A shows a portable information processing terminal, which has a communication function using a telephone line.

この電子装置は、本明細書で開示する複合化回路でなる集積化回路2006を本体2001の内部に備えている。そして、アクティブマトリクス型の液晶ディスプレイ2005、画像を取り込むカメラ部2002、さらに操作スイッチ2004を備えている。   This electronic device includes an integrated circuit 2006 formed of a composite circuit disclosed in this specification in a main body 2001. An active matrix liquid crystal display 2005, a camera unit 2002 for capturing an image, and an operation switch 2004 are provided.

図8(B)に示すのは、ヘッドマウントディスプレイと呼ばれる電子装置である。この装置は、頭に装着して、疑似的に目の前に画像を表示する機能を有している。   FIG. 8B illustrates an electronic device called a head mounted display. This device has a function of wearing a head and displaying an image in front of the eyes in a pseudo manner.

この電子装置は、バンド2103によって、本体2101を頭に装着する。画像は、左右の目に対応した液晶表示装置2102によって作成される。   In this electronic apparatus, a main body 2101 is attached to the head by a band 2103. The image is created by the liquid crystal display device 2102 corresponding to the left and right eyes.

このような電子装置は、小型軽量なものとしなければならので、本明細書で開示する複合化回路を利用するのに好適なものとなる。   Since such an electronic device must be small and light, it is suitable for using the composite circuit disclosed in this specification.

図8(C)に示すのは、人工衛星からの信号を基に地図情報や各種情報を表示する機能を有している。アンテナ2204で捉えた衛星からの情報は、本体2201内部に備えた電子回路で処理され、液晶表示装置2202に必要な情報が表示される。   FIG. 8C has a function of displaying map information and various information based on signals from artificial satellites. Information from the satellite captured by the antenna 2204 is processed by an electronic circuit provided inside the main body 2201, and necessary information is displayed on the liquid crystal display device 2202.

装置の操作は、操作スイッチ2203によって行われる。このような装置においても全体の構成を小型化するための工夫が必要とされる。そして、そのために本明細書で開示する複合化回路を利用することが有用となる。   The operation of the apparatus is performed by an operation switch 2203. Even in such an apparatus, a device for miniaturizing the entire configuration is required. For that purpose, it is useful to use the composite circuit disclosed in this specification.

図8(D)に示すのは、携帯電話である。この電子装置は、本体2301にアンテナ2306、音声出力部2302、液晶表示装置2304、操作スイッチ2305、音声入力部2303を備えている。   FIG. 8D illustrates a mobile phone. This electronic device includes a main body 2301 that includes an antenna 2306, an audio output unit 2302, a liquid crystal display device 2304, operation switches 2305, and an audio input unit 2303.

このような電子装置においても全体の構成を小型化するために本明細書で開示する複合化回路を利用することが有用となる。   Even in such an electronic device, it is useful to use the composite circuit disclosed in this specification in order to reduce the overall configuration.

図9に図8(D)に示すような電子装置のブロック構成図を示す。   FIG. 9 is a block diagram of an electronic device as shown in FIG.

この構成において、例えば、受信状態においては、アンテナ2002で受けた電波は、無線入出力部2003に送られる。そして、無線制御部2007及びCPU2008で制御される辺復調部2004及びチャンネルコーデック部2005を通って、音声処理部2006に送られる。そして、音声処理部2006で駆動されるスピーカ2010から音声情報として出力される。   In this configuration, for example, in a reception state, radio waves received by the antenna 2002 are sent to the wireless input / output unit 2003. Then, the signal is transmitted to the audio processing unit 2006 through the side demodulation unit 2004 and the channel codec unit 2005 controlled by the wireless control unit 2007 and the CPU 2008. And it outputs as audio | voice information from the speaker 2010 driven by the audio | voice processing part 2006. FIG.

発振状態においては、マイク2009から音声情報が入力され、上記とは逆の経路を経て、アンテナ2002から電波として出力される。   In the oscillation state, audio information is input from the microphone 2009, and is output as a radio wave from the antenna 2002 via a path reverse to the above.

図10(E)に示す電子装置は、ビデオカメラと称される携帯型の撮像装置である。この電子装置は、本体2401に開閉部材に取り付けられた液晶ディスプレイ2402、開閉部材に取り付けられた操作スイッチ2404を備えている。   An electronic device illustrated in FIG. 10E is a portable imaging device called a video camera. The electronic apparatus includes a liquid crystal display 2402 attached to an opening / closing member and an operation switch 2404 attached to the opening / closing member.

さらにまた、本体2401には、画像の受像部2406、集積化回路2407、音声入力部2403、操作スイッチ2404、バッテリー2405が備えられている。   Further, the main body 2401 includes an image receiving unit 2406, an integrated circuit 2407, an audio input unit 2403, operation switches 2404, and a battery 2405.

このような電子装置においても全体の構成を小型化するために本明細書で開示する複合化回路を利用することが有用となる。   Even in such an electronic device, it is useful to use the composite circuit disclosed in this specification in order to reduce the overall configuration.

特に通信機能等の負荷機能が追加されたものとなると、そのための高周波回路を組み込むこと、即ち集積化することが必要となる。   In particular, when a load function such as a communication function is added, it is necessary to incorporate a high-frequency circuit therefor, that is, to integrate it.

このためには、本明細書で開示する発明を利用することは有用である。   For this purpose, it is useful to use the invention disclosed in this specification.

図8(F)に示す電子装置は、投射型の液晶表示装置である。この装置は、本体2501に光源2502、液晶表示装置2503、光学系2504備え、スクリンー2505に画像を投影する機能を有している。   An electronic device illustrated in FIG. 8F is a projection liquid crystal display device. This device includes a light source 2502, a liquid crystal display device 2503, and an optical system 2504 in a main body 2501, and has a function of projecting an image onto a screen 2505.

投影型の表示装置も小型軽量化が求められている。従って、そのために本明細書で開示する発明を利用することは有用である。   Projection-type display devices are also required to be small and light. Therefore, it is useful to use the invention disclosed in this specification for that purpose.

また、以上示した電子装置における液晶表示装置としては、透過型または反射型のいずれでも利用することができる。表示特性の面では透過型が有利であり、低消費電力や小型軽量化を追求する場合には、反射型が有利である。   Further, as the liquid crystal display device in the electronic device described above, either a transmission type or a reflection type can be used. The transmissive type is advantageous in terms of display characteristics, and the reflective type is advantageous when pursuing low power consumption and reduction in size and weight.

また、表示装置として、アクティブマトリクス型のELディスプレイやプラズマディスプレイ等のフラットパネルディスプレイを利用することができる。   As a display device, a flat panel display such as an active matrix EL display or a plasma display can be used.

本実施例は、実施例1に示す構成において、基板として多結晶シリコンウエハーを利用する場合の例を示す。   The present embodiment shows an example in which a polycrystalline silicon wafer is used as a substrate in the configuration shown in the first embodiment.

多結晶シリコンウエハーは、石英基板に比較して数分の1以下のコストで入手することができる。従って、回路および装置のコストを低減することに大きな寄与をすることができる。   Polycrystalline silicon wafers can be obtained at a cost of a fraction of that of a quartz substrate. Therefore, a significant contribution can be made to reducing the cost of circuits and devices.

本実施例においては、まず多結晶シリコンウエハー上にプラズマCVD法により、酸化珪素膜を1μmの厚さに成膜する。次に熱酸化を行い熱酸化膜を50nm(500Å)の厚さに成膜する。   In this embodiment, a silicon oxide film is first formed to a thickness of 1 μm on a polycrystalline silicon wafer by plasma CVD. Next, thermal oxidation is performed to form a thermal oxide film having a thickness of 50 nm (500 mm).

こうすることで、表面が平坦でまた界面特性の優れた酸化珪素膜を多結晶シリコンウエハー上に形成することができる。   By doing so, a silicon oxide film having a flat surface and excellent interface characteristics can be formed on the polycrystalline silicon wafer.

そしてこの酸化珪素膜を下地膜(基体)として、その上にTFTを作製する。   Then, using this silicon oxide film as a base film (base), a TFT is fabricated thereon.

なお、多結晶シリコンウエハー上に直接熱酸化膜を成膜し、この熱酸化膜を下地膜として用いることは好ましくない。この場合、基板の多結晶構造を反映して、熱酸化膜の表面が凹凸状になり、TFTの作製、さらにはその特性に悪影響を与えてしまう。   It is not preferable to directly form a thermal oxide film on the polycrystalline silicon wafer and use this thermal oxide film as a base film. In this case, reflecting the polycrystalline structure of the substrate, the surface of the thermal oxide film becomes uneven, which adversely affects the fabrication of the TFT and its characteristics.

また、多結晶シリコンウエハーの代わりに単結晶シリコンウエハーを利用することもできるが、その場合には、低コスト性という利点は小さくなる。   In addition, a single crystal silicon wafer can be used instead of the polycrystalline silicon wafer, but in this case, the advantage of low cost is reduced.

101 石英基板
102 ソース領域
103 活性層
104 ドレイン領域
105 ドレイン領域
106 活性層
107 ソース領域
108 ゲイト絶縁膜
109 多孔質状の陽極酸化膜(酸化アルミニウム膜)
110 アルミニウムでなるゲイト電極
111 緻密な膜質を有する陽極酸化膜(酸化アルミニウム膜)
112 多孔質状の陽極酸化膜(酸化アルミニウム膜)
113 緻密な膜質を有する陽極酸化膜(酸化アルミニウム膜)
114 アルミニウムでなるゲイト電極
115 低濃度不純物領域
116 オフセットゲイト領域
117 チャンネル形成領域
118 オフセットゲイト領域
119 低濃度不純物領域
122 低濃度不純物領域
123 オフセットゲイト領域
124 チャネル形成領域
125 オフセットゲイト領域
126 低濃度不純物領域
128 窒化珪素膜
129 ポリイミド樹脂膜
130 ソース電極(ソース配線)
131 ドレイン電極(ドレイン配線)
132 ソース電極(ソース配線)
133 窒化アルミニウム膜
134 石英基板
135 チタン酸ジルコニウム膜
136 電極
137 コンタクト用の電極
138 接着層
301 136と対になる電極
DESCRIPTION OF SYMBOLS 101 Quartz substrate 102 Source region 103 Active layer 104 Drain region 105 Drain region 106 Active layer 107 Source region 108 Gate insulating film 109 Porous anodic oxide film (aluminum oxide film)
110 Gate electrode made of aluminum 111 Anodized film (aluminum oxide film) having a dense film quality
112 Porous anodic oxide film (aluminum oxide film)
113 Anodized film (aluminum oxide film) having a dense film quality
114 Gate electrode made of aluminum 115 Low concentration impurity region 116 Offset gate region 117 Channel formation region 118 Offset gate region 119 Low concentration impurity region 122 Low concentration impurity region 123 Offset gate region 124 Channel formation region 125 Offset gate region 126 Low concentration impurity region 128 Silicon nitride film 129 Polyimide resin film 130 Source electrode (source wiring)
131 Drain electrode (drain wiring)
132 Source electrode (source wiring)
133 Aluminum nitride film 134 Quartz substrate 135 Zirconium titanate film 136 Electrode 137 Contact electrode 138 Adhesive layer 301 136 Paired electrode

Claims (11)

無線で情報のやり取りを行う機能を有する複合化回路であって、
活性層と、
前記活性層上に設けられたゲート電極と、
前記ゲート電極上に設けられ、且つ前記活性層を覆うように設けられた絶縁膜と、
前記活性層の不純物領域と電気的に接続する配線と、
を有するトランジスタを備えた回路と、
前記回路と重なるように接着層を用いて積層された受動素子とを有し、
前記トランジスタ上には保護層として機能する膜が設けられ、
前記保護層として機能する膜に設けられた開口を介して、前記受動素子と前記配線とは電気的に接続されていることを特徴とする複合化回路。
A composite circuit having a function of wirelessly exchanging information,
An active layer,
A gate electrode provided on the active layer;
An insulating film provided on the gate electrode and provided to cover the active layer;
A wiring electrically connected to the impurity region of the active layer;
A circuit comprising a transistor having
A passive element laminated with an adhesive layer so as to overlap the circuit,
A film functioning as a protective layer is provided over the transistor,
The composite circuit, wherein the passive element and the wiring are electrically connected through an opening provided in the film functioning as the protective layer.
高周波を扱う機能を有する複合化回路であって、
活性層と、
前記活性層上に設けられたゲート電極と、
前記ゲート電極上に設けられ、且つ前記活性層を覆うように設けられた絶縁膜と、
前記活性層の不純物領域と電気的に接続する配線と、
を有するトランジスタを備えた回路と、
前記回路と重なるように接着層を用いて積層された受動素子とを有し、
前記トランジスタ上には保護層として機能する膜が設けられ、
前記保護層として機能する膜に設けられた開口を介して、前記受動素子と前記配線とは電気的に接続されていることを特徴とする複合化回路。
A composite circuit having a function of handling high frequencies,
An active layer,
A gate electrode provided on the active layer;
An insulating film provided on the gate electrode and provided to cover the active layer;
A wiring electrically connected to the impurity region of the active layer;
A circuit comprising a transistor having
A passive element laminated with an adhesive layer so as to overlap the circuit,
A film functioning as a protective layer is provided over the transistor,
The composite circuit, wherein the passive element and the wiring are electrically connected through an opening provided in the film functioning as the protective layer.
電波を発信及び受信できる機能を有する複合化回路であって、
活性層と、
前記活性層上に設けられたゲート電極と、
前記ゲート電極上に設けられ、且つ前記活性層を覆うように設けられた絶縁膜と、
前記活性層の不純物領域と電気的に接続する配線と、
を有するトランジスタを備えた回路と、
前記回路と重なるように接着層を用いて積層された受動素子とを有し、
前記トランジスタ上には保護層として機能する膜が設けられ、
前記保護層として機能する膜に設けられた開口を介して、前記受動素子と前記配線とは電気的に接続されていることを特徴とする複合化回路。
A composite circuit having a function of transmitting and receiving radio waves,
An active layer,
A gate electrode provided on the active layer;
An insulating film provided on the gate electrode and provided to cover the active layer;
A wiring electrically connected to the impurity region of the active layer;
A circuit comprising a transistor having
A passive element laminated with an adhesive layer so as to overlap the circuit,
A film functioning as a protective layer is provided over the transistor,
The composite circuit, wherein the passive element and the wiring are electrically connected through an opening provided in the film functioning as the protective layer.
無線で情報のやり取りを行う機能を有する複合化回路であって、
活性層と、
前記活性層上に設けられたゲート電極と、
前記ゲート電極上に設けられ、且つ前記活性層を覆うように設けられた絶縁膜と、
前記活性層の不純物領域と電気的に接続する配線と、
を有するトランジスタを備えた回路と、
前記回路と重なるように接着層を用いて積層された受動素子とを有し、
前記トランジスタ上には放熱層として機能する膜が設けられ、
前記放熱層として機能する膜に設けられた開口を介して、前記受動素子と前記配線とは電気的に接続されていることを特徴とする複合化回路。
A composite circuit having a function of wirelessly exchanging information,
An active layer,
A gate electrode provided on the active layer;
An insulating film provided on the gate electrode and provided to cover the active layer;
A wiring electrically connected to the impurity region of the active layer;
A circuit comprising a transistor having
A passive element laminated with an adhesive layer so as to overlap the circuit,
A film functioning as a heat dissipation layer is provided on the transistor,
The composite circuit, wherein the passive element and the wiring are electrically connected through an opening provided in the film functioning as the heat dissipation layer.
高周波を扱う機能を有する複合化回路であって、
活性層と、
前記活性層上に設けられたゲート電極と、
前記ゲート電極上に設けられ、且つ前記活性層を覆うように設けられた絶縁膜と、
前記活性層の不純物領域と電気的に接続する配線と、
を有するトランジスタを備えた回路と、
前記回路と重なるように接着層を用いて積層された受動素子とを有し、
前記トランジスタ上には放熱層として機能する膜が設けられ、
前記放熱層として機能する膜に設けられた開口を介して、前記受動素子と前記配線とは電気的に接続されていることを特徴とする複合化回路。
A composite circuit having a function of handling high frequencies,
An active layer,
A gate electrode provided on the active layer;
An insulating film provided on the gate electrode and provided to cover the active layer;
A wiring electrically connected to the impurity region of the active layer;
A circuit comprising a transistor having
A passive element laminated with an adhesive layer so as to overlap the circuit,
A film functioning as a heat dissipation layer is provided on the transistor,
The composite circuit, wherein the passive element and the wiring are electrically connected through an opening provided in the film functioning as the heat dissipation layer.
電波を発信及び受信できる機能を有する複合化回路であって、
活性層と、
前記活性層上に設けられたゲート電極と、
前記ゲート電極上に設けられ、且つ前記活性層を覆うように設けられた絶縁膜と、
前記活性層の不純物領域と電気的に接続する配線と、
を有するトランジスタを備えた回路と、
前記回路と重なるように接着層を用いて積層された受動素子とを有し、
前記トランジスタ上には放熱層として機能する膜が設けられ、
前記放熱層として機能する膜に設けられた開口を介して、前記受動素子と前記配線とは電気的に接続されていることを特徴とする複合化回路。
A composite circuit having a function of transmitting and receiving radio waves,
An active layer,
A gate electrode provided on the active layer;
An insulating film provided on the gate electrode and provided to cover the active layer;
A wiring electrically connected to the impurity region of the active layer;
A circuit comprising a transistor having
A passive element laminated with an adhesive layer so as to overlap the circuit,
A film functioning as a heat dissipation layer is provided on the transistor,
The composite circuit, wherein the passive element and the wiring are electrically connected through an opening provided in the film functioning as the heat dissipation layer.
請求項1乃至6のいずれか一において、前記受動素子は誘電材料を有していることを特徴とする複合化回路。 7. The composite circuit according to claim 1, wherein the passive element includes a dielectric material. 請求項1乃至6のいずれか一において、前記受動素子は磁性材料を有していることを特徴とする複合化回路。 7. The composite circuit according to claim 1, wherein the passive element includes a magnetic material. 請求項1乃至8のいずれか一において、引き出し端子を有していることを特徴とする複合化回路。 9. The composite circuit according to claim 1, further comprising a lead terminal. 請求項1乃至9のいずれか一における前記複合化回路を有する電子装置。 An electronic device comprising the composite circuit according to claim 1. 請求項1乃至9のいずれか一における前記複合化回路とディスプレイとを有することを特徴とする複合化回路を有する電子装置。 10. An electronic device having a composite circuit, comprising the composite circuit according to claim 1 and a display.
JP2009140920A 2009-06-12 2009-06-12 COMPOSITE CIRCUIT AND ELECTRONIC DEVICE HAVING COMPOSITE CIRCUIT Expired - Lifetime JP5089652B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009140920A JP5089652B2 (en) 2009-06-12 2009-06-12 COMPOSITE CIRCUIT AND ELECTRONIC DEVICE HAVING COMPOSITE CIRCUIT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009140920A JP5089652B2 (en) 2009-06-12 2009-06-12 COMPOSITE CIRCUIT AND ELECTRONIC DEVICE HAVING COMPOSITE CIRCUIT

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2207897A Division JPH10209466A (en) 1997-01-18 1997-01-20 Composite circuit and electronic device incorporating composite circuit

Publications (2)

Publication Number Publication Date
JP2009224796A JP2009224796A (en) 2009-10-01
JP5089652B2 true JP5089652B2 (en) 2012-12-05

Family

ID=41241207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009140920A Expired - Lifetime JP5089652B2 (en) 2009-06-12 2009-06-12 COMPOSITE CIRCUIT AND ELECTRONIC DEVICE HAVING COMPOSITE CIRCUIT

Country Status (1)

Country Link
JP (1) JP5089652B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944768B2 (en) * 1991-02-14 1999-09-06 ティーディーケイ株式会社 Integrated circuit component and manufacturing method thereof
JP3201029B2 (en) * 1992-12-04 2001-08-20 富士ゼロックス株式会社 Thin film transistor
JP3499255B2 (en) * 1993-05-21 2004-02-23 株式会社半導体エネルギー研究所 Method of manufacturing composite integrated circuit component

Also Published As

Publication number Publication date
JP2009224796A (en) 2009-10-01

Similar Documents

Publication Publication Date Title
US6331722B1 (en) Hybrid circuit and electronic device using same
US8026152B2 (en) Separation method of semiconductor device
JP2022043102A (en) Semiconductor device
JP4027740B2 (en) Method for manufacturing semiconductor device
JP5577376B2 (en) Semiconductor device
TW469484B (en) A method for manufacturing an electrooptical device
US7666719B2 (en) Peeling method
US20090111247A1 (en) Formation method of single crystal semiconductor layer, formation method of crystalline semiconductor layer, formation method of polycrystalline layer, and method for manufacturing semiconductor device
JP2021013030A (en) Semiconductor device
JP5844583B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP4566475B2 (en) Method for manufacturing light emitting device
JP2015119189A (en) Method of fabricating semiconductor device
JP2008268925A (en) Switching element, method for manufacturing the same, and display device having the switching element
JPH10214974A (en) Semiconductor device and its fabrication
JP3868567B2 (en) Manufacturing method of composite circuit
JP2022058513A (en) Display device
JP4368840B2 (en) Semiconductor device, electronic device incorporating the semiconductor device, and method for manufacturing the semiconductor device
JP5089652B2 (en) COMPOSITE CIRCUIT AND ELECTRONIC DEVICE HAVING COMPOSITE CIRCUIT
JP2007073996A (en) Compounding circuit and method of manufacturing same
JPH10209466A (en) Composite circuit and electronic device incorporating composite circuit
JP5046445B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term