JP2007068319A

JP2007068319A - 出力電圧検出回路、絶縁型スイッチング電源、および半導体装置

Info

Publication number: JP2007068319A
Application number: JP2005250399A
Authority: JP
Inventors: Yoshiaki Yatani; 佳明八谷
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2005-08-31
Filing date: 2005-08-31
Publication date: 2007-03-15
Anticipated expiration: 2025-08-31
Also published as: CN1925295A; US20070047269A1; US7426121B2; CN1925295B; JP4040056B2

Abstract

【課題】トランスに補助巻線を有する絶縁型スイッチング電源において、補助巻線に誘起される電圧から二次側出力電圧を精度よく検出することができる出力電圧検出回路を提供する。
【解決手段】補助巻線電圧波形加工回路１０−１により、補助巻線７−３に誘起される電圧波形を加工し、ピーク電圧ホールド回路１０−２によりその加工後の電圧ピーク値をホールドするとともに、二次側電流導通検出回路２４により、二次側巻線７−２に電流が流れる期間を検出し、補正回路２２がその期間中に、ピーク電圧ホールド回路１０−２によりホールドされたピーク電圧を低下させる補正を行い、この補正後の電圧を制御回路９へフィードバックする。一方、制御回路９がリセット回路２３を制御して、二次側巻線７−２に電流が流れはじめてから一定期間、ピーク電圧ホールド回路１０−２によりホールドされたピーク電圧をリセットする。
【選択図】図１

Description

本発明は、絶縁型スイッチング電源において、トランスの補助巻線（バイアス巻線）に誘起される電圧から二次側出力電圧を検出する出力電圧検出回路、および出力電圧検出回路を具備する絶縁型スイッチング電源、および絶縁型スイッチング電源の制御回路と出力電圧検出回路を同一基板上に形成した半導体装置に関する。

従来より、トランスの補助巻線により出力側（２次側）の状態が制御回路へ帰還信号として伝達される絶縁型スイッチング電源として、補助巻線に誘起される電圧から二次側出力電圧を検出する出力電圧検出回路を具備するものが提案されている（例えば、非特許文献１参照。）。図８は従来の出力電圧検出回路を有する絶縁型スイッチング電源を示す。

図８において、整流回路２は交流電源１からの交流電圧を整流する。平滑コンデンサ３は、整流回路２からの整流電圧を平滑化する。この平滑化された電圧はトランス７の一次側巻線７−１に印加される。

レギュレータ４は、平滑コンデンサ３からの電圧を基にコンデンサ５を徐々に充電し、制御回路９の制御により、コンデンサ５の両端電圧が常に一定値になるように動作する。制御回路９は、コンデンサ５の両端電圧を電源電圧として動作し、制御回路９内で規定された起動電圧と停止電圧の範囲で、一次側巻線７−１に接続されたスイッチング素子８のオン・オフ制御を行う。

コンデンサ５の両端電圧が起動電圧に達し、制御回路９によるスイッチング素子８のオン・オフ制御が開始されると、一次側巻線７−１から二次側巻線７−２および補助巻線７−３への電力供給が開始される。このスイッチング電源はフライバック型であり、トランス７の一次側巻線７−１と二次側巻線７−２の極性は逆になっている。なお、コンデンサ１６はノイズを除去するためのＹコンデンサである。またスナバ回路６は、一次側巻線７−１のピーク電圧をクランプして、スイッチング素子８のオン／オフ切り替わり時の過渡状態で発生する高いスパイク電圧を防止する。

二次側巻線７−２に誘起された電圧はダイオード１１、コンデンサ１２、１４、チョーク・コイル１３により整流且つ平滑化され、負荷１５には直流電力が供給される。この負荷１５の両端電圧（２次側出力電圧）が、出力電圧検出回路３４により検出される。

つまり、トランス７の補助巻線７−３は二次側巻線７−２と同じ極性であり、二次側巻線７−２に誘起される電圧に比例する電圧が誘起される。コンデンサ５はダイオード３５を介して補助巻線７−３と接続されており、コンデンサ５の両端電圧は、補助巻線７−３に誘起される電圧に比例して変化する。例えば負荷１５が重くなると、二次側巻線７−２の両端電圧ピーク値が低くなるため、補助巻線７−３の両端電圧ピーク値も低くなり、コンデンサ５の両端電圧も低くなる。逆に、負荷１５が軽くなると、二次側巻線７−２の両端電圧ピーク値が高くなるため、補助巻線７−３の両端電圧ピーク値も高くなり、コンデンサ５の両端電圧も高くなる。そこで、従来の出力電圧検出回路３４は、二次側出力電圧としてコンデンサ５の両端電圧を検出し、制御回路９へフィードバックしていた。

しかしながら、従来の出力電圧検出回路には、以下の問題があった。
まず、検出電圧が本来の検出電圧レベルより高くなるため、検出誤差が大きいという問題があった。この問題について、重負荷時と軽負荷時を例に、図９を用いて説明する。図９は、図８に示す従来の絶縁型スイッチング電源の軽負荷時と重負荷時における各点の電圧波形を示す。

図９において、ＤＲＡＩＮはスイッチング素子８の高電位側の電圧、ＶＡ´は補助巻線７−３に誘起される電圧、ＶＢ´は補助巻線７−３に誘起された電圧をダイオード３５とコンデンサ５により平滑化した電圧である。

従来の出力電圧検出回路３４は、二次側出力電圧としてコンデンサ５の両端電圧ＶＢ´を検出するが、電圧ＶＢ´は補助巻線７−３に誘起される電圧ＶＡ´のピーク値に応じた値になるので、図９に示すように、本来の検出電圧ではなく、それよりも高い電圧（スナバ回路６によりクランプされた電圧）が検出され、検出誤差が大きくなる。

さらに従来の出力電圧検出回路では、補助巻線７−３に発生する電圧ではなく、補助巻線７−３に発生する電圧をダイオード３５とコンデンサ５により鈍らせた波形を検出することになるため、検出電圧にダイオード３５とコンデンサ５によるバラツキが発生し、検出精度バラツキが大きくなるという問題があった。

また従来の出力電圧検出回路では、検出電圧に２次側のダイオード１１の順方向電圧バラツキ成分も影響するため、更に検出精度バラツキが大きくなるという問題があった。また、このダイオード１１の順方向電圧バラツキをダイオード３５の順方向電圧バラツキで極力キャンセルさせようとすると、低出力の電源にしか使用困難となるという問題があった。

以上のことから、従来の出力電圧検出回路を用いた絶縁型スイッチング電源は、電源特性であるロードレギュレーション特性が非常に悪くなり、高出力電源への応用が難しくなるという問題があった。
「インテリジェントパワーデバイス（ＩＰＤ）アプリケーションノートスイッチング電源用」、第６版、松下電器産業株式会社半導体社、２００４年６月２５日、ｐ７９

本発明は、上記問題点に鑑み、補助巻線に誘起される電圧波形を加工し、その加工後の電圧ピーク値をホールドするとともに、二次側巻線に電流が流れる期間を検出し、その期間中に、ホールドしたピーク電圧を低下させる補正を行い、この補正後の電圧を二次側出力電圧として絶縁型スイッチング電源の制御回路へフィードバックし、かつ二次側巻線に電流が流れはじめてから一定期間、ホールドしたピーク電圧をリセットすることにより、絶縁型スイッチング電源の二次側出力電圧を精度よく検出することができる出力電圧検出回路、および絶縁型スイッチング電源、および絶縁型スイッチング電源用の半導体装置を提供することを目的とする。

本発明の請求項１記載の出力電圧検出回路は、一次側巻線、二次側巻線、および補助巻線を有するトランスと、前記一次側巻線に接続されたスイッチング素子と、前記スイッチング素子のオン／オフ制御を行う制御回路とを具備し、前記補助巻線により出力側の状態が前記制御回路へ帰還信号として伝達される絶縁型スイッチング電源の出力電圧検出回路であって、前記補助巻線に接続され、前記二次側巻線に電流が流れている期間を検出する二次側電流導通検出回路と、前記補助巻線に接続され、前記補助巻線に発生する電圧の波形を加工する補助巻線電圧波形加工回路と、前記補助巻線電圧波形加工回路の出力段に接続され、前記補助巻線電圧波形加工回路の出力からピーク電圧をホールドするピーク電圧ホールド回路と、前記ピーク電圧ホールド回路の出力段に接続され、前記二次側電流導通検出回路により検出された期間中に、前記ピーク電圧ホールド回路でホールドされたピーク電圧を補正する補正回路と、前記二次側巻線に電流が流れ始めてから一定期間、前記補正回路の出力をリセットするリセット回路と、を備え、二次側の出力電圧として前記補正回路により補正された前記ピーク電圧ホールド回路の出力を前記制御回路へフィードバックすることを特徴とする。

また、本発明の請求項２記載の出力電圧検出回路は、請求項１記載の出力電圧検出回路であって、前記補助巻線電圧波形加工回路は、少なくともダイオードを含むことを特徴とする。

また、本発明の請求項３記載の出力電圧検出回路は、請求項２記載の出力電圧検出回路であって、前記補助巻線電圧波形加工回路は、前記補助巻線に発生する電圧の立ち上がり波形を鈍らせるためのコンデンサを含むことを特徴とする。

また、本発明の請求項４記載の出力電圧検出回路は、請求項１ないし３のいずれかに記載の出力電圧検出回路であって、前記ピーク電圧ホールド回路は、少なくともダイオードとコンデンサを有し、該コンデンサの両端電圧を出力することを特徴とする。

また、本発明の請求項５記載の出力電圧検出回路は、請求項４記載の出力電圧検出回路であって、前記補正回路は、予め規定された電流値で前記ピーク電圧ホールド回路のコンデンサを放電させて、前記ピーク電圧ホールド回路でホールドされたピーク電圧を補正することを特徴とする。

また、本発明の請求項６記載の出力電圧検出回路は、請求項４記載の出力電圧検出回路であって、前記補正回路は、前記補助巻線に流れる電流値で前記ピーク電圧ホールド回路のコンデンサを放電させて、前記ピーク電圧ホールド回路でホールドされたピーク電圧を補正することを特徴とする。

また、本発明の請求項７記載の絶縁型スイッチング電源は、請求項１ないし６のいずれかに記載の出力電圧検出回路を具備する絶縁型スイッチング電源であって、トランスの一次側巻線に印加される入力電圧を基に、前記一次側巻線に接続されるスイッチング素子のオン・オフ制御を行う制御回路と出力電圧検出回路の動作電圧を生成するレギュレータを備えることを特徴とする。

また、本発明の請求項８記載の絶縁型スイッチング電源は、請求項７記載の絶縁型スイッチング電源であって、動作電圧が一定値以上であるときには、前記レギュレータによる動作電圧の生成を停止し、前記トランスの補助巻線に誘起される電圧を基に動作電圧を生成することを特徴とする。

また、本発明の請求項９記載の半導体装置は、請求項７もしくは８のいずれかに記載の出力電圧検出回路と制御回路とレギュレータを同一基板上に形成したことを特徴とする。

本発明によれば、ピーク電圧ホールド回路の出力電圧を補正回路にて補正することにより、検出電圧を本来の検出電圧レベルに補正することが可能となり、出力電圧検出精度が向上する。よって、スイッチング電源の重要な電源特性であるロードレギュレーション特性を向上させることができる。さらに、補助巻線から出力電圧を精度よく検出できるので、スイッチング電源の出力側にフォトカプラとシャントレギュレータ等で構成されるフィードバック回路を設ける必要がなくなり、スイッチング電源の小型化を同時に実現することができる。

また、補助巻線電圧波形加工回路を、少なくともダイオードを有する構成とすることで、補助巻線に誘起される電圧の波形を、マイナス側に大きく振れない波形に加工することができ、スイッチング電源の安定動作を確保できる。

また、補助巻線電圧波形加工回路を、コンデンサを有する構成とすることで、リーケージインダクタンスによるリンギングを防止でき、出力電圧の検出精度をより向上させることができる。

また、補助巻線電圧波形加工回路による加工後の電圧のピーク値をホールドするためのコンデンサを、予め規定された電流値で、トランスの二次側に電流が流れる期間放電させることにより、補正回路による補正を確実なものとすることができる。

また、補助巻線電圧波形加工回路による加工後の電圧のピーク値をホールドするためのコンデンサを、補助巻線に流れる電流値で、トランスの二次側に電流が流れる期間放電させることにより、補正回路による補正をより確実なものとすることができる。

また、レギュレータを設けることにより、絶縁型スイッチング電源の制御回路の動作電圧を一定に保つことができ、制御回路によるスイッチング素子のオン・オフ制御を安定化できる。またトランスの補助巻線に誘起される電圧を基に動作電圧を生成することで、一次側の消費電力を抑制することができる。また、制御回路と出力電圧検出回路とレギュレータを同一基板上に形成することで、絶縁型スイッチング電源の小型化を実現できる。

（実施の形態１）
図１は本発明の実施の形態１における出力電圧検出回路を有する絶縁型スイッチング電源を示す。但し、図８に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。

また、図２は、図１に示す絶縁型スイッチング電源の軽負荷時と重負荷時における各点の電圧波形を示す。図２において、ＤＲＡＩＮはスイッチング素子８の高電位側の電圧、ＶＡは補助巻線電圧波形加工回路１０−１の出力電圧、ＶＢはピーク電圧ホールド回路１０−２の出力電圧である。

図１において、出力電圧検出回路１０は、補助巻線電圧波形加工回路１０−１と、ピーク電圧ホールド回路１０−２と、補正回路２２と、リセット回路２３と、二次側電流導通検出回路２４を含む。

補助巻線電圧波形加工回路１０−１は、補助巻線７−３に直列に接続される抵抗１７と、補助巻線７−３に対し並列に接続される抵抗１８とショットキーダイオード１９からなり、補助巻線７−３に発生する電圧波形を加工して、図２に示すような波形となる電圧ＶＡを出力する。つまり、ショットキーダイオード１９により、補助巻線７−３に誘起される電圧の波形を、マイナス側に大きく振れない波形に加工して、後段のピーク電圧ホールド回路１０−２へ出力する。

ピーク電圧ホールド回路１０−２は、補助巻線電圧波形加工回路１０−１の出力段に直列に接続されるダイオード２０と、補助巻線電圧波形加工回路１０−１に対し並列に接続されるコンデンサ２１からなり、コンデンサ２１により、補助巻線電圧波形加工回路１０−１の出力電圧ＶＡのピーク値をホールドする。

二次側電流導通検出回路２４は、制御回路９からスイッチング素子８へ出力される信号と補助巻線７−３に誘起される電圧を基に、スイッチング素子８がオフしてから補助巻線７−３に誘起される電圧が立ち下がるまでの期間（二次側巻線７−２に電流が流れている二次側電流導通期間）を検出する。

補正回路２２は、ピーク電圧ホールド回路１０−２の出力段に接続され、図２に示すように、二次側電流導通検出回路２４により検出された二次側電流導通期間中に、ピーク電圧ホールド回路１０−２でホールドされた電圧を低下させる補正を行う。つまり、トランス７の二次側巻線７−２に電流が流れている期間中に、コンデンサ２１を放電させる。出力電圧検出回路１０は、この補正された電圧ＶＢを二次側出力電圧として制御回路９へフィードバックする。

一方、制御回路９は、前回のピーク電圧ホールド回路１０−２の出力電圧ＶＢを一端リセットするために、リセット回路２３を制御して、スイッチング素子８がオフしてから予め設定された一定期間、ピーク電圧ホールド回路１０−２の出力をリセットする。具体的には、リセット回路２３は図１に示すようにＮｃｈＭＯＳＦＥＴからなり、制御回路９はスイッチング素子８のオフ直後から一定期間（リセット期間）、ＮｃｈＭＯＳＦＥＴをオン状態にし、図２に示すように、リセット期間中、電圧ＶＢがグランド電位となるようにコンデンサ２１を放電させる。このリセット期間後、ピーク電圧ホールド回路１０−２による電圧ＶＡのピーク値検出が開始される。

制御回路９は、補正された電圧ＶＢを基にスイッチング素子８のオン／オフ制御（ＰＷＭ制御、間欠制御等）を行い、負荷１５の両端電圧を一定に制御する。なお、本実施の形態１における絶縁型スイッチング電源では、コンデンサ５の両端電圧は、制御回路９と補正回路２２と二次側電流導通検出回路２４の電源電圧となる。

本実施の形態１によれば、制御回路によるスイッチング素子のオン／オフ制御方式に関わらず、補助巻線による高精度な２次側出力電圧検出が可能となる。また、２次側出力電力の大小に関わらず、補助巻線による高精度な２次側出力電圧検出が可能となる。よって、良好なロードレギュレーション特性が得られる。さらに、一般的なフォトカプラ・シャントレギュレータで構成される帰還回路は不要となり、装置全体の小型化と低価格化を同時に実現できる。

なお、図１中に示す２５で囲まれた部分を同一基板上に形成した１つの半導体パッケージ（半導体装置）で構成することで、半導体パッケージ内の半導体チップ数にかかわらず、スイッチング電源の小型化を実現することができる。

（実施の形態２）
図３は本発明の実施の形態２における出力電圧検出回路を有する絶縁型スイッチング電源を示す。但し、図１、８に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。

図３において、補正回路２２は、コンデンサ５に接続された定電流源２６と、ピーク電圧ホールド回路１０−２内のコンデンサ２１に接続されたＮｃｈＭＯＳＦＥＴ２７と、ＮｃｈＭＯＳＦＥＴ２７とともにカレントミラー回路を形成するＮｃｈＭＯＳＦＥＴ２８と、定電流源２６とＮｃｈＭＯＳＦＥＴ２８との間に接続され、二次側電流導通検出回路２４の出力信号によりオン／オフするＰｃｈＭＯＳＦＥＴ２９とからなる。

このように構成された補正回路２２は、二次側電流導通期間中に、ＰｃｈＭＯＳＦＥＴ２９をオン状態にして、定電流源２６とカレントミラー回路を導通させ、コンデンサ２１を予め規定された定電流値で放電させることで、ピーク電圧ホールド回路１０−２でホールドされた電圧ＶＢを低下させる補正を行う。

（実施の形態３）
図４は本発明の実施の形態３における出力電圧検出回路を有する絶縁型スイッチング電源を示す。但し、図１、８に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。図４に示す出力電圧検出回路１０は、補正回路２２の回路構成が実施の形態２と異なる。

図４において、補正回路２２は、補助巻線電圧波形加工回路１０−１内の抵抗１８に接続されたＮｃｈＭＯＳＦＥＴ３０と、ＮｃｈＭＯＳＦＥＴ３０とともにカレントミラー回路を形成するＮｃｈＭＯＳＦＥＴ３１と、ピーク電圧ホール回路１０−２内のコンデンサ２１とＮｃｈＭＯＳＦＥＴ３１との間に接続され、二次側電流導通検出回路２４の出力信号によりオン／オフするＰｃｈＭＯＳＦＥＴ２９とからなる。

このように構成された補正回路２２は、二次側電流導通期間中に、ＰｃｈＭＯＳＦＥＴ２９をオン状態にしてカレントミラー回路を導通させ、コンデンサ２１を抵抗１８に流れる電流に比例した電流で放電させることで、ピーク電圧ホールド回路１０−２でホールドされた電圧ＶＢを低下させる補正を行う。ここで、抵抗１８に流れる電流は、トランス７の二次側巻線７−２に流れる電流に比例するため、より高精度の補正が可能となる。

（実施の形態４）
図５は本発明の実施の形態４における出力電圧検出回路を有する絶縁型スイッチング電源を示す。但し、図１、８に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。図５に示す出力電圧検出回路１０は、補助巻線電圧波形加工回路１０−１にコンデンサ３２が追加されている点が実施の形態１と異なる。

また、図６は、図５に示す絶縁型スイッチング電源の軽負荷時と重負荷時における各点の電圧波形を示す。図６において、ＤＲＡＩＮはスイッチング素子８の高電位側の電圧、ＶＡは補助巻線電圧波形加工回路１０−１の出力電圧、ＶＢはピーク電圧ホールド回路１０−２の出力電圧である。

前述した実施の形態１における出力電圧検出回路では、図２のＶＡに示すように、リセット期間において、トランス７のリーケージ（漏れ）インダクタンスに起因したリンギングが発生している。そのため、トランス７のリーケージインダクタンスバラツキが大きい場合、トランス７のリーケージインダクタンスによるリンギング波形がリセット期間を越えて発生し、ピーク電圧ホールド回路１０−２の出力電圧ＶＢがリンギングの影響を受けて、正確な出力電圧検出が行われない可能性がある。

そこで、図５に示すように、補助巻線電圧波形加工回路１０−１の内部に、補助巻線７−３に誘起される電圧の立ち上がり波形を鈍らせるためのコンデンサ３２を追加することで、図６に示すように、トランス７のリーケージインダクタンスによるリンギング成分を除去した波形に加工する。これにより、ピーク電圧ホールド回路１０−２の出力電圧ＶＢはリンギングの影響を受けないため、安定した出力電圧検出が実現できる。

（実施の形態５）
図７は本発明の実施の形態５における出力電圧検出回路を有する絶縁型スイッチング電源を示す。但し、図１、８に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。当該スイッチング電源は、トランス７の補助巻線７−３と二次側電流導通検出回路２４の接続点がダイオード３３を介してコンデンサ５と接続している点が、前述した他の実施の形態と異なる。

前述した他の実施の形態では、レギュレータ４が、一次側巻線７−１に印加される電圧（入力電圧）を基にコンデンサ５の充電を行い、コンデンサ５の両端電圧が常に一定値ＶＣＣとなるように動作して、制御回路９と出力電圧検出回路１０の動作中の電源電圧（動作電圧）を生成していた。これに対して、当該スイッチング電源では、トランス７の補助巻線７−３に誘起される電圧を基に、動作中のコンデンサ５への電力供給（充電）が行われる。具体的には、補助巻線７−３のピーク電圧（図７に示す回路では、コンデンサ５の両端電圧）にダイオード３３の順方向電圧を加えた電圧が一定値ＶＣＣ以上のときには、レギュレータ４による動作電圧の生成を停止し、補助巻線７−３からコンデンサ５への電力供給を行って、動作電圧を生成する。これにより、動作中の一次側で消費される電力が低減されるため、省エネも同時に実現できる。

以上のように、実施の形態１ないし５によれば、電磁誘導現象を利用した出力電圧検出回路を有する装置において、検出精度が向上し、制御の安定と装置の小型化を同時に実現することができる。さらに、低出力から高出力までの使用を可能にする。

本発明にかかる出力電圧検出回路は、電磁誘導現象を利用した装置において出力電圧を精度よく検出することができ、スイッチング電源に有益である。また、スイッチング電源を有する装置・機器全般に利用可能で、特に、小型化を必要とする装置・機器に有用である。

本発明の実施の形態１における出力電圧検出回路を有する絶縁型スイッチング電源を示す図本発明の実施の形態１における出力電圧検出回路を有する絶縁型スイッチング電源の各点の電圧波形を示す図本発明の実施の形態２における出力電圧検出回路を有する絶縁型スイッチング電源を示す図本発明の実施の形態３における出力電圧検出回路を有する絶縁型スイッチング電源を示す図本発明の実施の形態４における出力電圧検出回路を有する絶縁型スイッチング電源を示す図本発明の実施の形態４における出力電圧検出回路を有する絶縁型スイッチング電源の各点の電圧波形を示す図本発明の実施の形態５における出力電圧検出回路を有する絶縁型スイッチング電源を示す図従来の出力電圧検出回路を有する絶縁型スイッチング電源を示す図従来の出力電圧検出回路を有する絶縁型スイッチング電源の各点の電圧波形を示す図

符号の説明

１交流電源
２整流回路
３平滑コンデンサ
４レギュレータ
５コンデンサ
６スナバ回路
７トランス
７−１一次側巻線
７−２二次側巻線
７−３補助巻線
８スイッチング素子
９制御回路
１０、３４出力電圧検出回路
１０−１補助巻線電圧波形加工回路
１０−２ピーク電圧ホールド回路
１１ダイオード
１２、１４コンデンサ
１３チョーク・コイル
１５負荷
１６コンデンサ
１７、１８抵抗
１９ショットキーダイオード
２０ダイオード
２１コンデンサ
２２補正回路
２３リセット回路
２４二次側電流導通検出回路
２５１つの半導体パッケージで構成される部分
２６定電流源
２７、２８、３０、３１ＮｃｈＭＯＳＦＥＴ
２９ＰｃｈＭＯＳＦＥＴ
３２コンデンサ
３３ダイオード
３５ダイオード

Claims

一次側巻線、二次側巻線、および補助巻線を有するトランスと、前記一次側巻線に接続されたスイッチング素子と、前記スイッチング素子のオン／オフ制御を行う制御回路とを具備し、前記補助巻線により出力側の状態が前記制御回路へ帰還信号として伝達される絶縁型スイッチング電源の出力電圧検出回路であって、
前記補助巻線に接続され、前記二次側巻線に電流が流れている期間を検出する二次側電流導通検出回路と、
前記補助巻線に接続され、前記補助巻線に発生する電圧の波形を加工する補助巻線電圧波形加工回路と、
前記補助巻線電圧波形加工回路の出力段に接続され、前記補助巻線電圧波形加工回路の出力からピーク電圧をホールドするピーク電圧ホールド回路と、
前記ピーク電圧ホールド回路の出力段に接続され、前記二次側電流導通検出回路により検出された期間中に、前記ピーク電圧ホールド回路でホールドされたピーク電圧を補正する補正回路と、
前記二次側巻線に電流が流れ始めてから一定期間、前記補正回路の出力をリセットするリセット回路と、
を備え、二次側の出力電圧として前記補正回路により補正された前記ピーク電圧ホールド回路の出力を前記制御回路へフィードバックする
ことを特徴とする出力電圧検出回路。
前記補助巻線電圧波形加工回路は、少なくともダイオードを含むことを特徴とする請求項１記載の出力電圧検出回路。
前記補助巻線電圧波形加工回路は、前記補助巻線に発生する電圧の立ち上がり波形を鈍らせるためのコンデンサを含むことを特徴とする請求項２記載の出力電圧検出回路。
前記ピーク電圧ホールド回路は、少なくともダイオードとコンデンサを有し、該コンデンサの両端電圧を出力することを特徴とする請求項１ないし３のいずれかに記載の出力電圧検出回路。
前記補正回路は、予め規定された電流値で前記ピーク電圧ホールド回路のコンデンサを放電させて、前記ピーク電圧ホールド回路でホールドされたピーク電圧を補正することを特徴とする請求項４記載の出力電圧検出回路。
前記補正回路は、前記補助巻線に流れる電流値で前記ピーク電圧ホールド回路のコンデンサを放電させて、前記ピーク電圧ホールド回路でホールドされたピーク電圧を補正することを特徴とする請求項４記載の出力電圧検出回路。
請求項１ないし６のいずれかに記載の出力電圧検出回路を具備する絶縁型スイッチング電源であって、トランスの一次側巻線に印加される入力電圧を基に、前記一次側巻線に接続されるスイッチング素子のオン・オフ制御を行う制御回路と出力電圧検出回路の動作電圧を生成するレギュレータを備えることを特徴とする絶縁型スイッチング電源。
請求項７記載の絶縁型スイッチング電源であって、動作電圧が一定値以上であるときには、前記レギュレータによる動作電圧の生成を停止し、前記トランスの補助巻線に誘起される電圧を基に動作電圧を生成することを特徴とする絶縁型スイッチング電源。
請求項７もしくは８のいずれかに記載の出力電圧検出回路と制御回路とレギュレータを同一基板上に形成したことを特徴とする半導体装置。