JP2007066963A - Nitride semiconductor device - Google Patents

Nitride semiconductor device Download PDF

Info

Publication number
JP2007066963A
JP2007066963A JP2005247432A JP2005247432A JP2007066963A JP 2007066963 A JP2007066963 A JP 2007066963A JP 2005247432 A JP2005247432 A JP 2005247432A JP 2005247432 A JP2005247432 A JP 2005247432A JP 2007066963 A JP2007066963 A JP 2007066963A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
semiconductor layer
nitride
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005247432A
Other languages
Japanese (ja)
Inventor
Satoru Ono
悟 小野
Atsushi Nakagawa
敦 中川
Eiji Waki
英司 脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2005247432A priority Critical patent/JP2007066963A/en
Publication of JP2007066963A publication Critical patent/JP2007066963A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride semiconductor device having an ohmic electrode with a low resistivity. <P>SOLUTION: A first nitride semiconductor layer consisting of a gallium nitride layer, an aluminum nitride layer, and a group III-V nitride semiconductor layer, and a second nitride semiconductor layer consisting of a group III-V nitride semiconductor layer having microcrystal structure and containing no aluminum are laminated on a substrate. An electrode coming into ohmic contact with the second nitride semiconductor layer under deposition state is also provided. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、能動層に窒化物半導体を用いた窒化物半導体装置に関し、特に高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）や電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）のような、半導体装置にオーミック接触するオーミック電極を有する窒化物半導体装置に関する。   The present invention relates to a nitride semiconductor device using a nitride semiconductor as an active layer, and in particular, a semiconductor device such as a high electron mobility transistor (HEMT) or a field effect transistor (FET). The present invention relates to a nitride semiconductor device having an ohmic electrode in ohmic contact therewith.

図３は、従来のIII−Ｖ族窒化物半導体からなる半導体装置の断面図を示している。図３に示す半導体装置は、いわゆるＨＥＭＴ構造を示しており、サファイアからなる基板３０１上に、窒化ガリウム（ＧａＮ）からなるバッファ層３０２、窒化ガリウム（ＧａＮ）からなるチャネル層３０３、窒化アルミニウム（ＡｌＮ）からなるスペーサ層３０４、ｎ型窒化アルミニウムガリウム（Ａｌ0.26Ｇａ0.73Ｎ）からなるキャリア供給層３０５、ノンドープの窒化アルミニウムガリウム（Ａｌ0.26Ｇａ0.73Ｎ）からなるショットキ層３０６が順次積層した構造となっており、チャネル層３０３とキャリア供給層３０５とからなるヘテロ接合界面近傍に、ポテンシャル井戸からなる電子移動度が極めて大きい２次元電子ガスが形成され、ショットキ層３０５にショットキ接合するゲート電極３０８（制御電極）に印加する電圧を制御することにより、ソース電極３０７ａとドレイン電極３０７ｂとの間を流れるキャリア（２次元電子ガス）を制御している。このような半導体装置では、ソース電極３０７ａ及びドレイン電極３０７ｂは、ノンドープの窒化アルミニウムガリウムからなるショットキ層３０６上に形成されている。 FIG. 3 shows a cross-sectional view of a conventional semiconductor device made of a group III-V nitride semiconductor. The semiconductor device shown in FIG. 3 has a so-called HEMT structure, on a substrate 301 made of sapphire, a buffer layer 302 made of gallium nitride (GaN), a channel layer 303 made of gallium nitride (GaN), and aluminum nitride (AlN). carrier supply layer 305 made of the spacer layer 304, n-type aluminum gallium nitride (Al 0.26 Ga 0.73 n) consisting of) the Schottky layer 306 made of undoped aluminum gallium nitride (Al 0.26 Ga 0.73 n) is a sequentially stacked structure In the vicinity of the heterojunction interface composed of the channel layer 303 and the carrier supply layer 305, a two-dimensional electron gas composed of a potential well and having a very high electron mobility is formed, and a gate electrode 308 (control) that forms a Schottky junction with the Schottky layer 305 Control the voltage applied to the electrode) The Rukoto controls the carrier (two-dimensional electron gas) flowing between the source electrode 307a and the drain electrode 307b. In such a semiconductor device, the source electrode 307a and the drain electrode 307b are formed on a Schottky layer 306 made of non-doped aluminum gallium nitride.

ここで、窒化アルミニウムからなるスペーサ層３０４は、キャリア供給層３０５との界面（ＡｌＧａＮ／ＧａＮ界面）に生じる合金散乱を抑制し、電子移動度を向上させるために挿入されている（非特許文献１）。   Here, the spacer layer 304 made of aluminum nitride is inserted in order to suppress alloy scattering generated at the interface with the carrier supply layer 305 (AlGaN / GaN interface) and to improve electron mobility (Non-patent Document 1). ).

この種の半導体装置は、上記構造の他、例えば特許文献１に開示されているような様々な構造が提案されている。
Jinwook Burmら著、「Recessed gate GaN MODFETs」、Solid State Electronics、１９９７年、Vol４１、Issue２、ｐ２４７−２５０ 特開平１０−３３５６３７号公報 For this type of semiconductor device, various structures as disclosed in Patent Document 1, for example, have been proposed in addition to the above structure.
Jinwook Burm et al., “Recessed gate GaN MODFETs”, Solid State Electronics, 1997, Vol 41, Issue 2, p247-250. Japanese Patent Laid-Open No. 10-335637

従来の窒化物半導体装置では、オーミック接触する電極は、ノンドープの窒化アルミニウムガリウム上（ショットキ層３０６上）に形成されるのが一般的であり、そのコンタクト抵抗率は、１×１０-5Ω・ｃｍ2程度であった。一方、ＧａＡｓ系の半導体装置では、オーミック電極のコンタクト抵抗率は、１０-6Ω・ｃｍ2台が一般的であり、窒化物半導体装置のコンタクト抵抗の方が、１桁程度特性が悪くなっている。窒化物半導体装置を用いた高周波用、高出力用デバイスの高性能化を図るためには、コンタクト抵抗率（コンタクト抵抗）の特性改善が求められている。 In a conventional nitride semiconductor device, an electrode in ohmic contact is generally formed on non-doped aluminum gallium nitride (on the Schottky layer 306), and the contact resistivity is 1 × 10 −5 Ω · It was about cm 2 . On the other hand, in a GaAs-based semiconductor device, the contact resistivity of the ohmic electrode is generally in the order of 10 −6 Ω · cm 2 , and the contact resistance of the nitride semiconductor device is worse by about one digit. Yes. In order to improve the performance of high-frequency and high-power devices using nitride semiconductor devices, improvement in characteristics of contact resistivity (contact resistance) is required.

特に、スペーサ層３０４を構成する窒化アルミニウムは、チャネル層３０３を構成する窒化ガリウムとのコンダクションバンドオフセットが大きくなるので、良好なオーミック接触抵抗を得ることが困難であった。   In particular, aluminum nitride constituting the spacer layer 304 has a large conduction band offset with gallium nitride constituting the channel layer 303, and it is difficult to obtain good ohmic contact resistance.

本発明は、上記問題を解決し、抵抗率の小さいオーミック電極を備えた窒化物半導体装置を提供することを目的とする。   An object of the present invention is to solve the above problems and provide a nitride semiconductor device having an ohmic electrode with a low resistivity.

上記目的を達成するため本願請求項１に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した窒化ガリウム層と、窒化アルミニウム層と、前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、該第１の窒化物半導体層より成膜温度が低い前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない第２の窒化物半導体層と、該第２の窒化物半導体層にオーミック接触する電極とを備え、該電極は、前記成膜状態の前記第２の窒化物半導体層上に配置していることを特徴とするものである。   In order to achieve the above object, the invention according to claim 1 of the present application includes a group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium, and at least nitrogen among the group consisting of nitrogen, phosphorus and arsenic. In a nitride semiconductor device comprising a group III-V nitride semiconductor layer composed of a group V element containing, a gallium nitride layer stacked on a substrate, an aluminum nitride layer, and the group III-V nitride semiconductor layer A first nitride semiconductor layer, a second nitride semiconductor layer that includes the group III-V nitride semiconductor layer having a deposition temperature lower than that of the first nitride semiconductor layer, and does not contain aluminum, and An electrode that is in ohmic contact with the second nitride semiconductor layer, and the electrode is disposed on the second nitride semiconductor layer in the film formation state.

本願請求項２に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した窒化ガリウム層と、窒化アルミニウム層と、前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、微結晶構造の前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない第２の窒化物半導体層と、該第２の窒化物半導体層にオーミック接触する電極とを備え、該電極は、前記成膜状態の微結晶構造からなる前記第２の窒化物半導体層上に配置していることを特徴とするものである。   The invention according to claim 2 of the present application is composed of a group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium and a group V element containing at least nitrogen among the group consisting of nitrogen, phosphorus and arsenic. In the nitride semiconductor device comprising a group III-V nitride semiconductor layer, a gallium nitride layer laminated on a substrate, an aluminum nitride layer, and a first nitride semiconductor comprising the group III-V nitride semiconductor layer A layer, a second nitride semiconductor layer made of the III-V nitride semiconductor layer having a microcrystalline structure and not containing aluminum, and an electrode in ohmic contact with the second nitride semiconductor layer, The electrode is arranged on the second nitride semiconductor layer having a microcrystalline structure in the film formation state.

本願請求項３に係る発明は、請求項１又は２いずれか記載の窒化物半導体装置において、前記第１の窒化物半導体層が、アルミニウムを含む前記III−Ｖ族窒化物半導体層からなることを特徴とするものである。   The invention according to claim 3 of the present application is the nitride semiconductor device according to claim 1 or 2, wherein the first nitride semiconductor layer comprises the group III-V nitride semiconductor layer containing aluminum. It is a feature.

本願請求項４に係る発明は、請求項１乃至３いずれか記載の窒化物半導体装置において、前記第２の窒化物半導体層にショットキ接触する制御電極を備えていることを特徴とするものである。   The invention according to claim 4 of the present application is characterized in that in the nitride semiconductor device according to any one of claims 1 to 3, a control electrode that is in Schottky contact with the second nitride semiconductor layer is provided. .

本発明の窒化物半導体装置は、オーミック電極が、成長温度が低い微結晶構造の成膜状態の第２の窒化物半導体層に接触する構造としているため、窒化物半導体の微結晶粒界にオーミック電極を構成する金属が侵入し、コンタクト抵抗率の低いオーミック電極を備えた半導体装置を得ることができる。具体的には、１０-6Ω・ｃｍ2台のコンタクト抵抗率のオーミック電極を形成することができる。 The nitride semiconductor device of the present invention has a structure in which the ohmic electrode is in contact with the second nitride semiconductor layer in a microcrystalline structure with a low growth temperature, and therefore has an ohmic contact with the microcrystalline grain boundary of the nitride semiconductor. A semiconductor device having an ohmic electrode with a low contact resistivity intruded by metal constituting the electrode can be obtained. Specifically, an ohmic electrode having a contact resistivity of 10 −6 Ω · cm 2 can be formed.

特に本発明では、オーミック電極を構成する金属は、第２の窒化物半導体層およびスペーサ層を越えて窒化物半導体層中に侵入するため、窒化アルミニウムをスペーサ層として備える窒化物半導体装置において、チャネル層に直接オーミック接触を形成することができ、コンタクト抵抗率の低減の効果が大きい。   In particular, in the present invention, since the metal constituting the ohmic electrode penetrates into the nitride semiconductor layer beyond the second nitride semiconductor layer and the spacer layer, in the nitride semiconductor device including aluminum nitride as the spacer layer, The ohmic contact can be formed directly on the layer, and the effect of reducing the contact resistivity is great.

またその微結晶構造の窒化物半導体層は、通常の半導体装置の製造工程によるエピタキシャル成長温度を制御するのみで、所望の窒化物半導体装置を形成することができるため、製造工程の制御性が良く、特性の優れた窒化物半導体装置を歩留まり良く製造することができる。   In addition, the nitride semiconductor layer having the microcrystalline structure can form a desired nitride semiconductor device only by controlling the epitaxial growth temperature in the manufacturing process of a normal semiconductor device, so that the controllability of the manufacturing process is good. A nitride semiconductor device having excellent characteristics can be manufactured with high yield.

以下、本発明の窒化物半導体装置について、詳細に説明する。   Hereinafter, the nitride semiconductor device of the present invention will be described in detail.

まず本発明の窒化物半導体装置について、III−Ｖ族窒化物半導体装置であるＨＥＭＴを例にとり、製造工程に従い詳細に説明する。図１は本発明の第１の実施例であるIII−Ｖ族窒化物半導体装置であるＨＥＭＴの製造工程の説明図である。   First, the nitride semiconductor device of the present invention will be described in detail according to the manufacturing process, taking a HEMT as a III-V nitride semiconductor device as an example. FIG. 1 is an explanatory view of a process for manufacturing a HEMT which is a group III-V nitride semiconductor device according to the first embodiment of the present invention.

まず、サファイアからなる基板１０１上にＭＯＣＶＤ（有機金属化学的気相堆積）法あるいはＭＢＥ（電子ビームエピタキシャル）法等により、厚さ１μｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層１０２を成長させ、次に厚さ２μｍのノンドープ窒化ガリウム（ＧａＮ）からなるチャネル層１０３、厚さ１ｎｍのノンドープ窒化アルミニウムからなるスペーサ層１０４、チャネル層１０３との界面にキャリアとなる２次元電子ガス層を形成する厚さ１５ｎｍのｎ型窒化アルミニウムガリウム（Ａｌ0.35Ｇａ0.65Ｎ）からなるキャリア供給層１０５とを、基板温度１０５０℃で順次積層成長させる。その後、基板温度を５５０℃として厚さ１０ｎｍのノンドープ窒化ガリウム（ＧａＮ）からなるショットキ層１０６を成長させる。このように基板温度を低くして成長させることにより、ショットキ層１０６は、微結晶構造となる（図１ａ）。 First, a buffer layer 102 made of aluminum nitride (AlN) having a thickness of about 1 μm is grown on a substrate 101 made of sapphire by MOCVD (metal organic chemical vapor deposition) method or MBE (electron beam epitaxial) method. Next, a channel layer 103 made of non-doped gallium nitride (GaN) having a thickness of 2 μm, a spacer layer 104 made of non-doped aluminum nitride having a thickness of 1 nm, and a thickness for forming a two-dimensional electron gas layer serving as a carrier at the interface with the channel layer 103. A carrier supply layer 105 made of n-type aluminum gallium nitride (Al 0.35 Ga 0.65 N) having a thickness of 15 nm is sequentially stacked and grown at a substrate temperature of 1050 ° C. Thereafter, a Schottky layer 106 made of 10 nm thick non-doped gallium nitride (GaN) is grown at a substrate temperature of 550.degree. By growing the substrate at such a low temperature, the Schottky layer 106 has a microcrystalline structure (FIG. 1a).

次に、成膜状態のショットキ層１０６に、直接、通常のリソグラフ法及びリフトオフ法により、オーミック電極を形成する積層体を堆積させる。具体的には、厚さ１０ｎｍのチタン（Ｔｉ）膜、厚さ２００ｎｍのアルミニウム（Ａｌ）膜、厚さ５０ｎｍのチタン（Ｔｉ）膜、厚さ３００ｎｍの金（Ａｕ）膜を堆積、パターニングし、窒素雰囲気、８００℃、３０秒間の熱処理を行い、ショットキ層１０６上にオーミック接触するソース電極１０７ａ及びドレイン電極１０７ｂを形成する（図１ｂ）。ここで本発明では、オーミック接触を形成する前に、ショットキ層１０６表面に特別な加工を施すことはない。すなわち、ショットキ層１０６表面は、半導体製造工程に通常行われる表面の清浄工程を除き、不純物イオンを注入したり、表面をエッチングしたりすることはなく、成膜状態のままの微結晶構造のショットキ層１０６に直接オーミック電極を形成している。   Next, a stacked body for forming an ohmic electrode is deposited directly on the Schottky layer 106 in a film formation state by a normal lithographic method and a lift-off method. Specifically, a titanium (Ti) film having a thickness of 10 nm, an aluminum (Al) film having a thickness of 200 nm, a titanium (Ti) film having a thickness of 50 nm, and a gold (Au) film having a thickness of 300 nm are deposited and patterned. A heat treatment is performed in a nitrogen atmosphere at 800 ° C. for 30 seconds to form a source electrode 107a and a drain electrode 107b in ohmic contact with the Schottky layer 106 (FIG. 1b). Here, in the present invention, the surface of the Schottky layer 106 is not specially processed before the ohmic contact is formed. That is, the surface of the Schottky layer 106 is not implanted with impurity ions or etched on the surface, except for the surface cleaning process normally performed in the semiconductor manufacturing process, and has a microcrystalline structure in the film-formed state. An ohmic electrode is directly formed on the layer 106.

次に、通常のリソグラフ法及びリフトオフ法により、ショットキ層１０６上に、厚さ２０ｎｍのニッケル（Ｎｉ）膜、厚さ５００ｎｍの金（Ａｕ）膜を堆積、パターニングすることにより、ショットキ層１０６との間にショットキ接触するゲート電極１０８を形成する（図１ｃ）。以下、通常の半導体装置の製造工程に従い、ＨＥＭＴを完成させる。   Next, by depositing and patterning a 20 nm thick nickel (Ni) film and a 500 nm thick gold (Au) film on the Schottky layer 106 by a normal lithographic method and a lift-off method, A gate electrode 108 in Schottky contact is formed between them (FIG. 1c). Thereafter, the HEMT is completed in accordance with a normal semiconductor device manufacturing process.

以上のように形成した窒化物半導体装置について、ＥＤＳ（Energy-Dispersive x-ray Spectroscopy）により、オーミック電極金属の拡散分布評価を行った。その結果を図２に示す。図２に示すように、アルミニウム（Ａｌ）、金（Ａｕ）が７０ｎｍ程度の深さ（図中マイナス側）に拡散し、チャネル層１０３に到達していることがわかる。また、ＴＥＭ（Transmission Electron Microscopy）により、断面状態を観察した結果、ほぼ同程度の深さまでオーミック電極金属の拡散（合金層）を確認することができた。   The nitride semiconductor device formed as described above was subjected to evaluation of diffusion distribution of ohmic electrode metal by EDS (Energy-Dispersive x-ray Spectroscopy). The result is shown in FIG. As shown in FIG. 2, it can be seen that aluminum (Al) and gold (Au) diffuse to a depth of about 70 nm (minus side in the figure) and reach the channel layer 103. Further, as a result of observing the cross-sectional state by TEM (Transmission Electron Microscopy), it was possible to confirm the diffusion (alloy layer) of the ohmic electrode metal to substantially the same depth.

また 上記のように形成した窒化物半導体装置のオーミック電極をＴＬＭ法により評価した結果、コンタクト抵抗は０．０５Ω・ｃｍ、コンタクト抵抗率は３．７×１０-6Ω・ｃｍ2となり、それぞれ良好な特性であることが確認された。特に、キャリア供給層１０５、ショットキ層１０６のＡｌ組成が０．３５である本実施例においてこのように低い接触抵抗のオーミック電極を形成することができ、本発明の効果が大きいことが確認できる。 In addition, as a result of evaluating the ohmic electrode of the nitride semiconductor device formed as described above by the TLM method, the contact resistance was 0.05 Ω · cm, and the contact resistivity was 3.7 × 10 −6 Ω · cm 2 . It was confirmed that this was a unique characteristic. In particular, in this example in which the Al composition of the carrier supply layer 105 and the Schottky layer 106 is 0.35, an ohmic electrode having such a low contact resistance can be formed, and it can be confirmed that the effect of the present invention is great.

このように本発明によれば、微結晶構造の窒化物半導体層（第２の窒化物半導体層）にオーミック電極を形成することで、窒化物半導体からなり、しかもバンドオフセットのある半導体装置であるにもかかわらず、バンドオフセットのないＧａＡｓ系の半導体装置と同等の特性を備えたオーミック電極を形成することができることが確認された。   As described above, according to the present invention, a semiconductor device made of a nitride semiconductor and having a band offset is obtained by forming an ohmic electrode in a nitride semiconductor layer (second nitride semiconductor layer) having a microcrystalline structure. Nevertheless, it has been confirmed that an ohmic electrode having characteristics equivalent to those of a GaAs semiconductor device having no band offset can be formed.

なお、本発明は上記実施例に限定されるものではなく種々変更可能である。例えば、キャリア供給層１０５、ショットキ層１０６のＡｌ組成は０．３５に限られるものではなく、適宜設定することができる。たとえばＡｌ組成が０．２６の場合、上記構造の窒化物半導体装置のオーミック電極を同様の方法で評価した結果、コンタクト抵抗は０．０４、コンタクト抵抗率は２．６×１０-6Ω・ｃｍ2となり、従来より低い接触抵抗のオーミック電極を形成することができた。 In addition, this invention is not limited to the said Example, A various change is possible. For example, the Al composition of the carrier supply layer 105 and the Schottky layer 106 is not limited to 0.35, and can be set as appropriate. For example, when the Al composition is 0.26, the ohmic electrode of the nitride semiconductor device having the above structure is evaluated by the same method. As a result, the contact resistance is 0.04 and the contact resistivity is 2.6 × 10 −6 Ω · cm. Thus , it was possible to form an ohmic electrode having a lower contact resistance than before.

また第１および第２の窒化物半導体層は、ＧａＮ／ＡｌＧａＮ系に限定されるものではなく、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層とすることが可能である。   The first and second nitride semiconductor layers are not limited to the GaN / AlGaN system, but include a group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium, nitrogen, phosphorus And a group III-V nitride semiconductor layer composed of a group V element containing at least nitrogen in the group consisting of arsenic and arsenic.

また第２の窒化物半導体層とオーミック接触する電極の組成は、使用する半導体層の種類に応じて適宜選択すれば良い。また選択された金属の種類に応じて、第２の窒化物半導体層の厚さが、適宜選択される。   The composition of the electrode that is in ohmic contact with the second nitride semiconductor layer may be appropriately selected according to the type of semiconductor layer to be used. Further, the thickness of the second nitride semiconductor layer is appropriately selected according to the type of metal selected.

なお、第２の窒化物半導体層について微結晶構造と説明したが、これは微結晶粒の集合体あるいはそれらの再配列化した構造であり、成長温度、成長時の雰囲気ガス組成、成長させる基板の種類などによって、結晶粒の大きさや配列等は変わるものであり、所望の特性が得られる範囲で、成長温度を制御することによって得られるものである。   Although the second nitride semiconductor layer has been described as having a microcrystalline structure, this is an aggregate of microcrystalline grains or a rearranged structure thereof, and includes a growth temperature, an atmospheric gas composition during growth, and a substrate to be grown. Depending on the type of crystal, the size and arrangement of crystal grains vary and can be obtained by controlling the growth temperature within a range where desired characteristics can be obtained.

本発明の実施例の窒化物半導体装置の製造工程の説明図である。It is explanatory drawing of the manufacturing process of the nitride semiconductor device of the Example of this invention. 本発明の実施例の窒化物半導体装置のオーミック電極金属の拡散分布評価結果を説明する図である。It is a figure explaining the diffusion distribution evaluation result of the ohmic electrode metal of the nitride semiconductor device of the Example of this invention. 従来のこの種の窒化物半導体装置の説明図である。It is explanatory drawing of this kind of conventional nitride semiconductor device.

符号の説明Explanation of symbols

１０１：基板、１０２：バッファ層、１０３：チャネル層、１０４：キャリア供給層、
１０５：スペーサ層、１０６：ショットキ層、１０７ａ：ソース電極、
１０７ｂ：ドレイン電極、１０８：ゲート電極
101: substrate, 102: buffer layer, 103: channel layer, 104: carrier supply layer,
105: Spacer layer, 106: Schottky layer, 107a: Source electrode,
107b: drain electrode, 108: gate electrode

Claims (4)

ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した窒化ガリウム層と、窒化アルミニウム層と、前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、該第１の窒化物半導体層より成膜温度が低い前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない第２の窒化物半導体層と、該第２の窒化物半導体層にオーミック接触する電極とを備え、該電極は、前記成膜状態の前記第２の窒化物半導体層上に配置していることを特徴とする窒化物半導体装置。   A III-V nitride semiconductor composed of a group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium, and a group V element containing at least nitrogen among the group consisting of nitrogen, phosphorus and arsenic In a nitride semiconductor device comprising layers, a gallium nitride layer laminated on a substrate, an aluminum nitride layer, a first nitride semiconductor layer comprising the group III-V nitride semiconductor layer, and the first nitride A second nitride semiconductor layer made of the III-V nitride semiconductor layer having a lower deposition temperature than the semiconductor layer and not containing aluminum; and an electrode in ohmic contact with the second nitride semiconductor layer. The nitride semiconductor device, wherein the electrode is disposed on the second nitride semiconductor layer in the film formation state. ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した窒化ガリウム層と、窒化アルミニウム層と、前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、微結晶構造の前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない第２の窒化物半導体層と、該第２の窒化物半導体層にオーミック接触する電極とを備え、該電極は、前記成膜状態の微結晶構造からなる前記第２の窒化物半導体層上に配置していることを特徴とする窒化物半導体装置。   A III-V nitride semiconductor composed of a group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium, and a group V element containing at least nitrogen among the group consisting of nitrogen, phosphorus and arsenic In a nitride semiconductor device comprising layers, a gallium nitride layer laminated on a substrate, an aluminum nitride layer, a first nitride semiconductor layer comprising the group III-V nitride semiconductor layer, and the III of a microcrystalline structure A second nitride semiconductor layer made of a group V nitride semiconductor layer and containing no aluminum, and an electrode in ohmic contact with the second nitride semiconductor layer, A nitride semiconductor device, wherein the nitride semiconductor device is disposed on the second nitride semiconductor layer having a microcrystalline structure. 請求項１又は２いずれか記載の窒化物半導体装置において、前記第１の窒化物半導体層が、アルミニウムを含む前記III−Ｖ族窒化物半導体層からなることを特徴とする窒化物半導体装置。   3. The nitride semiconductor device according to claim 1, wherein the first nitride semiconductor layer is made of the group III-V nitride semiconductor layer containing aluminum. 4. 請求項１乃至３いずれか記載の窒化物半導体装置において、前記第２の窒化物半導体層にショットキ接触する制御電極を備えていることを特徴とする窒化物半導体装置。
4. The nitride semiconductor device according to claim 1, further comprising a control electrode that is in Schottky contact with the second nitride semiconductor layer.
JP2005247432A 2005-08-29 2005-08-29 Nitride semiconductor device Pending JP2007066963A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005247432A JP2007066963A (en) 2005-08-29 2005-08-29 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005247432A JP2007066963A (en) 2005-08-29 2005-08-29 Nitride semiconductor device

Publications (1)

Publication Number Publication Date
JP2007066963A true JP2007066963A (en) 2007-03-15

Family

ID=37928844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005247432A Pending JP2007066963A (en) 2005-08-29 2005-08-29 Nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP2007066963A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009014195A1 (en) * 2007-07-24 2009-01-29 Sumitomo Chemical Company, Limited Semiconductor device, semiconductor device manufacturing method, high carrier mobility transistor and light emitting device
JP2009059816A (en) * 2007-08-30 2009-03-19 Furukawa Electric Co Ltd:The Ed type inverter circuit and integrated circuit element
WO2012172753A1 (en) * 2011-06-13 2012-12-20 パナソニック株式会社 Semiconductor device and method for manufacturing same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294768A (en) * 1999-04-01 2000-10-20 Sony Corp Semiconductor element and manufacture thereof
JP2002016087A (en) * 2000-06-29 2002-01-18 Nec Corp Semiconductor device
JP2003347316A (en) * 2002-05-30 2003-12-05 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2005183906A (en) * 2003-11-28 2005-07-07 New Japan Radio Co Ltd Nitride semiconductor device and method of manufacturing the same
JP2005311028A (en) * 2004-04-21 2005-11-04 New Japan Radio Co Ltd Nitride semiconductor device and manufacturing method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294768A (en) * 1999-04-01 2000-10-20 Sony Corp Semiconductor element and manufacture thereof
JP2002016087A (en) * 2000-06-29 2002-01-18 Nec Corp Semiconductor device
JP2003347316A (en) * 2002-05-30 2003-12-05 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2005183906A (en) * 2003-11-28 2005-07-07 New Japan Radio Co Ltd Nitride semiconductor device and method of manufacturing the same
JP2005311028A (en) * 2004-04-21 2005-11-04 New Japan Radio Co Ltd Nitride semiconductor device and manufacturing method therefor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009014195A1 (en) * 2007-07-24 2009-01-29 Sumitomo Chemical Company, Limited Semiconductor device, semiconductor device manufacturing method, high carrier mobility transistor and light emitting device
JP2009059816A (en) * 2007-08-30 2009-03-19 Furukawa Electric Co Ltd:The Ed type inverter circuit and integrated circuit element
JP4514063B2 (en) * 2007-08-30 2010-07-28 古河電気工業株式会社 ED type inverter circuit and integrated circuit element
US7821035B2 (en) 2007-08-30 2010-10-26 The Furukawa Electric Co., Ltd. ED inverter circuit and integrate circuit element including the same
WO2012172753A1 (en) * 2011-06-13 2012-12-20 パナソニック株式会社 Semiconductor device and method for manufacturing same
US9231059B2 (en) 2011-06-13 2016-01-05 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the device

Similar Documents

Publication Publication Date Title
US9466705B2 (en) Semiconductor device and method of manufacturing the same
JP5923712B2 (en) Semiconductor device and manufacturing method thereof
TWI429076B (en) Binary group iii-nitride based high electron mobility transistors and methods of fabricating same
US7635877B2 (en) Nitride semiconductor device and manufacturing method thereof
US7601573B2 (en) Method for producing nitride semiconductor device
US20050139838A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR101092467B1 (en) Enhancement normally off nitride semiconductor device and manufacturing method thereof
JP2010522432A (en) Cascode circuit using depletion mode GaN-based FET
US9679762B2 (en) Access conductivity enhanced high electron mobility transistor
JP2010171416A (en) Semiconductor device, manufacturing method therefor, and leakage-current reduction method therefor
US20220216333A1 (en) Hemt transistor with adjusted gate-source distance, and manufacturing method thereof
FR3018629A1 (en) SEMICONDUCTOR STRUCTURE FORMING TRANSISTOR HEMT
JP2007180330A (en) Semiconductor device and its manufacturing method
KR101172857B1 (en) Enhancement normally off nitride smiconductor device and manufacturing method thereof
TWI488303B (en) Enhancement mode gallium nitride based transistor device
JP4869563B2 (en) Nitride semiconductor device and manufacturing method thereof
JP5509544B2 (en) Semiconductor device and manufacturing method thereof
KR20090055593A (en) Field-effect heterostructure transistors
JP4850423B2 (en) Nitride semiconductor device
JP2007066963A (en) Nitride semiconductor device
JP4869576B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2007250727A (en) Field effect transistor
JP2003197645A (en) Heterojunction field effect transistor and its manufacturing method
JP5208439B2 (en) Nitride semiconductor device
JP5285252B2 (en) Nitride semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20120313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121023