JP2007066213A - 組み込み装置 - Google Patents

組み込み装置 Download PDF

Info

Publication number
JP2007066213A
JP2007066213A JP2005254256A JP2005254256A JP2007066213A JP 2007066213 A JP2007066213 A JP 2007066213A JP 2005254256 A JP2005254256 A JP 2005254256A JP 2005254256 A JP2005254256 A JP 2005254256A JP 2007066213 A JP2007066213 A JP 2007066213A
Authority
JP
Japan
Prior art keywords
output
embedded
information
buffer
state information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005254256A
Other languages
English (en)
Other versions
JP4945966B2 (ja
Inventor
Naohiko Odagiri
尚彦 小田桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2005254256A priority Critical patent/JP4945966B2/ja
Publication of JP2007066213A publication Critical patent/JP2007066213A/ja
Application granted granted Critical
Publication of JP4945966B2 publication Critical patent/JP4945966B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

【課題】 装置の稼動時に、特別なターミナルを使用することなく、装置内部の状態情報を任意に参照できる組み込み装置を実現する。
【解決手段】 プログラムを実行して所定の機能を実現する組み込み装置において、
前記プログラムの開発時に生成された、装置内の状態に関する状態情報を保持するバッファ手段を備える。
【選択図】 図1

Description

本発明は、プログラムを実行して所定の機能を実現する組み込み装置における、保守点検、障害解析に関するものである。
図2は、従来の組み込み装置の構成例を示す機能ブロック図である。組み込み装置1は、装置自身の機能を実現するための装置機能部2を備えている。装置機能部2の主要部は、CPU21及びプログラム22であり、プログラムを実行して所定の機能を実現する。
装置機能部2において、22は文字列情報保持手段であり、プログラム開発時に生成された、装置内の機能の状態、エラー情報等の任意の状態情報を、読み出し可能な文字列情報として保持している。
組み込み装置1は、この文字列情報を外部PCに渡してPC上のターミナルソフト等で参照するためのメッセージ出力手段3を備えている。メッセージ出力手段3において、31は選択手段であり、文字列を入力して、出力先設定手段4の設定に従って、任意に選択可能な複数のシリアルポート51(serial_1),52(serial_2),…5n(serial_n)に出力する。シリアルポート50(NULL)は、出力なしのポートである。
61,62,…6nは、これらシリアルポートと外部機器とをインターフェースするシリアルインターフェースであり、適当なコネクタ手段で実現される。このシリアルインターフェース61,62,…6nを介して、シリアルポートに出力された状態情報が外部PC7に渡され、装置1内の機能の状態、エラー情報等がこのPC上で稼動するターミナルソフトで利用される。
装置の開発が終了すれば、通常の事後処理として、シリアルポート50乃至5n及びシリアルインターフェース61,62,…6nは、ハードウェアが撤去されるか、若しくは機能停止の処理が行なわれ、開発時に生成された状態情報の利用環境が廃止される。
特許文献1には、メッセージを一時保存するバッファを設けた装置が記載されている。
特開2005−215937号公報
通常、機能状態、エラー情報等の状態情報は、開発時にしか使用しないが、装置内の機能実現上、ポイントとなる位置に埋め込まれているので、保守点検、障害解析等に有益な情報を含んでいる。従来の装置構成では、次のような問題点がある。
(1)装置が稼動状態の時に、この状態情報を読み出して利用することが困難である。
(2)この状態情報を利用するには、装置の稼動には関係ないPCを別に用意して、装置とPCをシリアルインターフェースで接続し、PC上のターミナルソフトで参照する必要がある。
従って本発明が解決しようとする課題は、装置の稼動時に、特別なターミナルを使用することなく、装置内部の状態情報を任意に参照できる組み込み装置を実現することにある。
このような課題を達成するために、本発明の構成は次の通りである。
(1)プログラムを実行して所定の機能を実現する組み込み装置において、
前記プログラムの開発時に生成された、装置内の状態に関する状態情報を保持するバッファ手段を備えたことを特徴とする組み込み装置。
(2)前記状態情報を読み出して、前記バッファ手段に出力するメッセージ出力手段を備えることを特徴とする(1)に記載の組み込み装置。
(3)前記メッセージ出力手段に対して、出力する前記状態情報に条件付けを行なう出力制御設定手段を備えることを特徴とする(2)に記載の組み込み装置。
(4)前記出力制御設定手段は、前記状態情報に対して、出力の開始/停止、出力文字数、文字挿入/削除の少なくともいずれかを任意に設定することを特徴とする(3)に記載の組み込み装置。
(5)前記バッファ手段の内容を外部機器に渡すための汎用通信ポート、汎用ネットワークポート、USBポート、各種カードポートの少なくともいずれかのインターフェース手段を備えることを特徴とする(1)乃至(4)のいずれかに記載の組み込み装置。
(6)前記バッファ手段は、リングバッファであることを特徴とする(1)乃至(5)のいずれかに記載の組み込み装置。
(7)前記状態情報は文字列情報であることを特徴とする(1)乃至(6)のいずれかに記載の組み込み装置。
以上説明したことから明らかなように、本発明によれば次のような効果がある。
(1)装置が稼動状態の時に、バッファ手段を参照して保持された状態情報を読み出して利用することが可能である。装置開発後は、このバッファ手段を参照することで、保守点検、障害解析などに有益な情報を得ることができる。
(2)この状態情報を読み出して利用するために、PCを装置の稼動環境に設置する必要がない。
(3)すでに完成している装置機能中の出力位置の変更なしに、バッファ手段を追加することができ、設計変更等のコストは発生しない。
以下、本発明を図面により詳細に説明する。図1は本発明を適用した組み込み装置の一実施形態を示す機能ブロック図である。図2で説明した従来装置と同一要素には同一符号を付して説明を省略する。以下、本発明の特徴部につき説明する。
図1において、点線のブロック100が本発明で追加された特徴部を形成する状態情報参照手段であり、バッファ手段101、出力制御設定手段102、出力制御手段103、外部とのインターフェース手段104を備えている。出力制御手段103は、メッセージ出力手段3内の機能として追加される。バッファ手段101は、電源断でも保持可能なメモリ上に用意されたリングバッファで実現される。電源断でもバッファ手段101に文字列情報を保存できる。
バッファ手段101は、既存のシリアルポート50乃至5nに追加接続され、メッセージ出力手段3を介して文字列情報を取得して保持する。メッセージ出力手段3の選択手段31は、出力先設定手段4の出力先指定がバッファ手段である時に文字列情報をバッファ手段101に出力する。文字列情報の保存にあたって、バッファ手段101に出力しようとする文字列情報を、出力制御設定手段102の設定内容から、バッファ手段に書き込むタイミング、内容等を制御できる。
この時、出力制御設定手段102は、出力制御手段103に対して、出力する文字列に条件付け設定を実行することができる。設定内容は、文字列で与えられる出力開始条件及び出力終了条件並びに出力条件である。出力条件の内容は、文字列に対して文字数、文字挿入、文字削除を任意に設定できる。設定しなければ、文字列がそのままバッファ手段101に書き込まれる。
インターフェース手段104は、バッファ手段101の内容を外部機器に渡すための機能を有し、汎用通信ポート、汎用ネットワークポート、USBポート、各種メモリのカードポートの少なくともいずれかにより実現できる。
200は、このインターフェース手段104にユーザが接続するPCである。ユーザは、装置の稼動時、装置の保守時、装置の異常停止時に、このインターフェース手段104を介してバッファ手段101の状態情報を参照して解析することができる。
本発明の対象となる組み込み装置は、プログラムを実行して所定の機能を実現する装置であれば、計測、制御、通信、車輌、ゲーム機、家電製品等、あらゆる分野の装置に適用でき、保守と異常処理の効率アップに貢献することができる。
本発明を適用した組み込み装置の一実施形態を示す機能ブロック図である。 従来の組み込み装置の構成例を示す機能ブロック図である。
符号の説明
1 組み込み装置
2 装置機能部
21 CPU
22 プログラム
23 文字列情報保持手段
3 メッセージ出力手段
31 選択/出力制御手段
4 出力先設定手段
50〜5n シリアルポート
6 シリアルインターフェース
100 状態情報参照手段
101 バッファ手段
102 出力制御設定手段
103 出力制御手段
104 インターフェース手段
200 PC

Claims (7)

  1. プログラムを実行して所定の機能を実現する組み込み装置において、
    前記プログラムの開発時に生成された、装置内の状態に関する状態情報を保持するバッファ手段を備えたことを特徴とする組み込み装置。
  2. 前記状態情報を読み出して、前記バッファ手段に出力するメッセージ出力手段を備えることを特徴とする請求項1に記載の組み込み装置。
  3. 前記メッセージ出力手段に対して、出力する前記状態情報に条件付けを行なう出力制御設定手段を備えることを特徴とする請求項2に記載の組み込み装置。
  4. 前記出力制御設定手段は、前記状態情報に対して、出力の開始/停止、出力文字数、文字挿入/削除の少なくともいずれかを任意に設定することを特徴とする請求項3に記載の組み込み装置。
  5. 前記バッファ手段の内容を外部機器に渡すための汎用通信ポート、汎用ネットワークポート、USBポート、各種カードポートの少なくともいずれかのインターフェース手段を備えることを特徴とする請求項1乃至4のいずれかに記載の組み込み装置。
  6. 前記バッファ手段は、リングバッファであることを特徴とする請求項1乃至5のいずれかに記載の組み込み装置。
  7. 前記状態情報は文字列情報であることを特徴とする請求項1乃至6のいずれかに記載の組み込み装置。
JP2005254256A 2005-09-02 2005-09-02 組み込み装置 Active JP4945966B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005254256A JP4945966B2 (ja) 2005-09-02 2005-09-02 組み込み装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005254256A JP4945966B2 (ja) 2005-09-02 2005-09-02 組み込み装置

Publications (2)

Publication Number Publication Date
JP2007066213A true JP2007066213A (ja) 2007-03-15
JP4945966B2 JP4945966B2 (ja) 2012-06-06

Family

ID=37928284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005254256A Active JP4945966B2 (ja) 2005-09-02 2005-09-02 組み込み装置

Country Status (1)

Country Link
JP (1) JP4945966B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09305431A (ja) * 1996-05-16 1997-11-28 Nec Corp デバッグ文取得方法
WO1999050750A1 (fr) * 1998-04-01 1999-10-07 Hitachi, Ltd. Procede et dispositif de production de messages et support d'enregistrement servant a stocker un programme de production de messages
JP2002041579A (ja) * 2000-07-31 2002-02-08 Toshiba Corp リアルタイム組込みシステムにおける時系列分析図生成装置と時系列分析図生成方法
JP2002140210A (ja) * 2000-10-31 2002-05-17 Ricoh Co Ltd 画像形成システムとそのログ記憶方法及び出力方法ならびに記録媒体
JP2003108406A (ja) * 2001-09-27 2003-04-11 Nippon Telegr & Teleph Corp <Ntt> ログ制御方法及びログ制御プログラム及びログ制御プログラムを組み込んだアプリケーションプログラムを格納した記憶媒体
JP2005025360A (ja) * 2003-06-30 2005-01-27 Sharp Corp 電子装置
JP2005134940A (ja) * 2003-10-28 2005-05-26 Hitachi Ltd 記憶制御装置及び記憶制御装置の保守システム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09305431A (ja) * 1996-05-16 1997-11-28 Nec Corp デバッグ文取得方法
WO1999050750A1 (fr) * 1998-04-01 1999-10-07 Hitachi, Ltd. Procede et dispositif de production de messages et support d'enregistrement servant a stocker un programme de production de messages
JP2002041579A (ja) * 2000-07-31 2002-02-08 Toshiba Corp リアルタイム組込みシステムにおける時系列分析図生成装置と時系列分析図生成方法
JP2002140210A (ja) * 2000-10-31 2002-05-17 Ricoh Co Ltd 画像形成システムとそのログ記憶方法及び出力方法ならびに記録媒体
JP2003108406A (ja) * 2001-09-27 2003-04-11 Nippon Telegr & Teleph Corp <Ntt> ログ制御方法及びログ制御プログラム及びログ制御プログラムを組み込んだアプリケーションプログラムを格納した記憶媒体
JP2005025360A (ja) * 2003-06-30 2005-01-27 Sharp Corp 電子装置
JP2005134940A (ja) * 2003-10-28 2005-05-26 Hitachi Ltd 記憶制御装置及び記憶制御装置の保守システム

Also Published As

Publication number Publication date
JP4945966B2 (ja) 2012-06-06

Similar Documents

Publication Publication Date Title
US8533678B2 (en) Embedded device program debug control
EP1170668A3 (en) Central processing unit for easily testing and debugging programs
US9995789B2 (en) Secure remote debugging of SoCs
CN113742237A (zh) 程序调试方法、装置、设备以及存储介质
JP6362821B2 (ja) 制御装置、制御方法および命令セット
JP4945966B2 (ja) 組み込み装置
KR102075345B1 (ko) 퍼징 수행 시스템, 퍼징용 실행 흐름 정보 추출 장치 및 방법
JP5490307B2 (ja) 通信装置
CN108614704B (zh) 代码编译方法及装置
EP3731044A1 (en) Communication system, communication method and program
CN110554966B (zh) 一种驱动调试方法、行为分析方法及驱动调试系统
JP2009265823A (ja) 情報端末装置及びログデータ取得プログラム
CN114546746A (zh) 一种芯片调试的方法、装置、电子设备及存储介质
JP2005332030A (ja) コントローラ
JP2007034825A (ja) デバッグ装置
JP2010020416A (ja) データ転送方法およびデータ転送装置
JP2007307779A (ja) 組込機器、電子機器、組込機器の制御方法、プログラム及び記録媒体
US9779012B1 (en) Dynamic and global in-system debugger
JP2007156594A (ja) プログラムトレース装置及び方法
JP5354463B2 (ja) プログラマブルコントローラ
TWI468933B (zh) 網卡性能測試系統及方法
JP2006127128A (ja) 情報処理システムの下位装置、下位装置用動作制御プログラムおよび下位装置用動作制御方法
JP2006146731A (ja) プログラム、記憶媒体、アセンブラ装置、コンパイラ装置、シミュレータ装置及びエミュレータ装置
JP4716929B2 (ja) プログラムデバッグ支援処理装置及び通信用アダプタ並びにプログラムデバッグ支援処理プログラム
JP2005165964A (ja) デバッガ、デバッグ装置およびオーバーレイモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111219

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4945966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150