JP2007065134A - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP2007065134A JP2007065134A JP2005249050A JP2005249050A JP2007065134A JP 2007065134 A JP2007065134 A JP 2007065134A JP 2005249050 A JP2005249050 A JP 2005249050A JP 2005249050 A JP2005249050 A JP 2005249050A JP 2007065134 A JP2007065134 A JP 2007065134A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- signal line
- voltage
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は液晶表示装置に関する。 The present invention relates to a liquid crystal display device.
従来、この種の装置は例えば、特許文献1に示されている。特許文献1の図1によると液晶パネル11と、ゲートドライバ12と、ソースドライバ13と、コントロールIC14と、電源IC15とからなる液晶表示装置が示されている。
Conventionally, this kind of apparatus is shown by patent document 1, for example. FIG. 1 of Patent Document 1 shows a liquid crystal display device including a
電源IC15は、ソースドライバ13に対し、駆動用電圧3.3ボルトおよび第1電圧5ボルトを出力している。電源IC15は、ゲートドライバ12に対し、駆動電圧3.3ボルトおよび第2電圧15ボルトおよび第3電圧−15ボルトを出力している。また、コントロールIC14は、画像データが入力され、ソースドライバ13に対し、表示データ等を出力している。そして、電源IC15には、電源電圧の電圧が供給されている。
しかし上記装置では、電源IC15に対して、電源電圧が停止した場合、表示データ等も無くなるが、液晶パネル11(コンデンサ容量を持つ)は電荷を持っており、直ぐには放電しない。従って、この間、液晶パネル11は残像が発生する、第1の欠点がある。
However, in the above apparatus, when the power supply voltage is stopped with respect to the
また、各部品(ソースドライバ13やコントロールIC14等)は、電圧が印加されていない。しかし、液晶パネル11の充電電圧が各部品に流れて、各部品に悪影響を及ぼす第2の欠点がある。そこで、本発明は、この様な従来の欠点を考慮し、電源電圧が停止した時、残像が発生しない、各部品に悪影響を及ぼさない、液晶表示装置を提供する。
Further, no voltage is applied to each component (
上記課題を解決するために、請求項1の本発明では、複数の信号線および複数の走査線を有する液晶パネルと、各信号線を駆動する信号線駆動部と、各走査線を駆動する走査線駆動部と、電源電圧がオフする前にハイからロウに変化するディスプレイオフ信号および画像データが入力される制御部と、前記信号線駆動部に対し、複数個の階調基準電圧を出力し、前記ディスプレイオフ信号が入力されるガンマ補正部とを備え、前記ディスプレイオフ信号がハイからロウに変化した時、前記制御部は前記信号線駆動部に対し、固定した表示データを出力し、前記ガンマ補正部は前記信号線駆動部に対し、前記液晶パネルに供給される共通電圧を出力する。 In order to solve the above problems, in the present invention of claim 1, a liquid crystal panel having a plurality of signal lines and a plurality of scanning lines, a signal line driving unit for driving each signal line, and a scanning for driving each scanning line. A line drive unit, a control unit that receives a display off signal and image data that change from high to low before the power supply voltage is turned off, and a plurality of gradation reference voltages are output to the signal line drive unit. A gamma correction unit to which the display off signal is input, and when the display off signal changes from high to low, the control unit outputs fixed display data to the signal line driving unit, and The gamma correction unit outputs a common voltage supplied to the liquid crystal panel to the signal line driving unit.
請求項2の本発明では、前記固定した表示データは、前記信号線駆動部の出力電圧の中で、前記共通電圧に近い出力電圧に対応するデータである。 In the present invention of claim 2, the fixed display data is data corresponding to an output voltage close to the common voltage among the output voltages of the signal line driver.
請求項3の本発明では、前記液晶パネルはノーマリブラックにて構成され、前記ディスプレイオフ信号がハイからロウに変化した時、前記制御部は前記信号線駆動部に対し、全黒の表示データを出力し、前記ガンマ補正部は前記信号線駆動部を介して、各信号線に対し、前記共通電圧の値と等しい全黒の電圧を出力する。 According to a third aspect of the present invention, the liquid crystal panel is configured in normally black, and when the display off signal changes from high to low, the control unit displays all black display data with respect to the signal line driving unit. The gamma correction unit outputs an all black voltage equal to the value of the common voltage to each signal line via the signal line driving unit.
請求項4の本発明では、前記液晶パネルはノーマリホワイトにて構成され、前記ディスプレイオフ信号がハイからロウに変化した時、前記制御部は前記信号線駆動部に対し、全白の表示データを出力し、前記ガンマ補正部は前記信号線駆動部を介して、各信号線に対し、前記共通電圧の値と等しい全白の電圧を出力する。 According to a fourth aspect of the present invention, the liquid crystal panel is configured in normally white, and when the display off signal changes from high to low, the control unit displays all white display data to the signal line driving unit. The gamma correction unit outputs an all white voltage equal to the value of the common voltage to each signal line via the signal line driving unit.
請求項5の本発明では、前記ガンマ補正部はスイッチ回路を有し、前記スイッチ回路の一端子は前記共通電圧が入力され、前記スイッチ回路の他端子は、前記共通電圧の値に近い、階調基準電圧の出力端子に接続され、前記スイッチ回路は前記ディスプレイオフ信号により制御される。 In this invention of Claim 5, the said gamma correction | amendment part has a switch circuit, the said common voltage is input into one terminal of the said switch circuit, and the other terminal of the said switch circuit is a level close | similar to the value of the said common voltage. The switch circuit is controlled by the display-off signal.
請求項1の構成により、ディスプレイオフ信号がハイからロウに変化した時、信号線駆動部に対し、共通電圧が出力されるので、液晶パネルを構成する液晶には、電圧が印加されない。従って、電源電圧が停止する前に、液晶は急速に放電され、従来の残像は解消される。 According to the first aspect of the present invention, when the display off signal changes from high to low, a common voltage is output to the signal line driving unit, so that no voltage is applied to the liquid crystal constituting the liquid crystal panel. Therefore, before the power supply voltage stops, the liquid crystal is rapidly discharged, and the conventional afterimage is eliminated.
請求項2の構成により、信号線駆動部に対し出力され、固定した表示データは、共通電圧に近い出力電圧に対応するデータである。従って、ディスプレイオフ信号がハイからロウに変化した時、液晶に印加される電圧は最小のものとなり、急速に放電される。 According to the configuration of claim 2, the fixed display data output to the signal line driver is data corresponding to the output voltage close to the common voltage. Therefore, when the display-off signal changes from high to low, the voltage applied to the liquid crystal is minimum and is discharged rapidly.
請求項3の構成により、ノーマリブラック型の液晶パネルにおいて、ディスプレイオフ信号がハイからロウに変化した時、全黒の表示データが出力され、各信号線に対し、共通電圧の値と等しい全黒の電圧が出力される。その結果、この時、液晶に電圧が印加されないので、電源電圧が停止する前に、液晶は急速に放電される。故に、残像は解消され、液晶の充電電圧による各部品への悪影響は生じない。 According to the configuration of claim 3, in the normally black type liquid crystal panel, when the display off signal changes from high to low, all black display data is output, and all the signal lines equal to the common voltage value are output. Black voltage is output. As a result, since no voltage is applied to the liquid crystal at this time, the liquid crystal is rapidly discharged before the power supply voltage stops. Therefore, the afterimage is eliminated, and no adverse effect is caused on each component by the charging voltage of the liquid crystal.
請求項4の構成により、ノーマリホワイト型の液晶パネルにおいて、ディスプレイオフ信号がハイからロウに変化した時、全白の表示データが出力され、各信号線に対し、共通電圧の値と等しい全白の電圧が出力される。その結果、この時、液晶に電圧が印加されないので、電源電圧が停止する前に、液晶は急速に放電される。故に、残像は解消され、液晶の充電電圧による各部品への悪影響は生じない。
According to the configuration of
請求項5の構成により、ディスプレイオフ信号がハイからロウに変化した時、前記階調基準電圧の出力端子を介して、信号線駆動部に対し、確実に、共通電圧が出力される。 According to the fifth aspect of the present invention, when the display off signal changes from high to low, the common voltage is surely output to the signal line driver via the output terminal of the gradation reference voltage.
以下に、図面と実施例により、本発明を実施するための最良の形態を詳細に説明する。 The best mode for carrying out the present invention will be described below in detail with reference to the drawings and examples.
以下、図1ないし図3に従い、実施例1に係る液晶表示装置10を説明する。図1は液晶表示装置10を示すブロック図、図2は液晶表示装置10に用いられる制御部12のブロック図、図3は液晶表示装置10に用いられるガンマ補正部14などの電気回路図である。
Hereinafter, the liquid
図1において、液晶表示装置10は、液晶パネル11と、制御部12と、電源部13とガンマ補正部14と、複数個の信号線駆動部15と、複数個の走査線駆動部16等からなる。
In FIG. 1, a liquid
液晶パネル11は例えば、下ガラス基板上に、複数個設けられた信号線17と、複数個の走査線18と、それらの交点近傍に設けられたTFTと、TFTに接続された画素電極などを有する。液晶パネル11は、上ガラス基板に設けられた共通電極と、下ガラス基板および上ガラス基板との間に設けられた液晶(共に図示せず)等を有する。
The
信号線駆動部15は各信号線17を駆動するドライバである。走査線駆動部16は各走査線18を駆動するドライバである。
The signal
なお、上記液晶パネル11は、ノーマリブラックにて構成されている。即ち、上偏光板の偏光通過角度と、下偏光板の偏光通過角度は、平行に設けられている。
The
図1において、制御部12は、図示しない入力インタフェースを介し、コンピュータ、テレビジョン装置、ビデオ再生装置、DVD再生装置、ナビゲーション本体等から送られたデータイネーブル信号DE、例えばRGB各6ビットのデジタル画像データIRD,IGD,IBD、クロック信号DOTCLK、垂直同期信号VSYNC、水平同期信号HSYNC等を取り込む。
In FIG. 1, a
そして、制御部12は、上記信号をデジタル的に信号処理し、デジタルRGB表示データDR,DG,DB、水平クロック信号X_CLK、ストローブ信号STRB、極性反転信号POL、およびスタートパルス信号EISを、それぞれ信号線駆動部15へ供給する。
Then, the
制御部12は、走査線駆動部16に対し、スタートパルスFLM、垂直クロック信号CPV、ゲートイネーブル信号OEを供給する。
The
制御部12の一具体例を、図2に従い、説明する。制御部12は、ディスプレイオフ信号DISPOFFの入力端子31と、データイネーブル信号DE入力端子34と、RGB各6ビットのデジタル画像データIRD,IGD,IBDの入力端子35と、クロック信号DOTCLK入力端子36と、垂直同期信号VSYNC入力端子32と、水平同期信号HSYNC入力端子33等を有している。
A specific example of the
そして、制御部12は、デジタルRGB表示データDR,DG,DBの出力端子43と、水平クロック信号X_CLK出力端子44と、ストローブ信号STRB出力端子40と、極性反転信号POL出力端子41と、スタートパルス信号EIS出力端子42等を有している。
Then, the
制御部12の内部には、大きく分けて前処理部45と、データイネーブル信号DEカウンタ46と、水平同期信号HSYNCカウンタ47と、クロック信号DOTCLKカウンタ48を備えている。前処理部45からの出力信号と、DEカウンタ46の出力信号と、HSYNCカウンタ47の出力信号と、DOTCLKカウンタ48の出力信号とにより、スタートパルス出力手段(FLM生成回路49)において、スタートパルスFLM信号が生成され、DOTCLKカウンタ48の出力信号により、CPV生成回路50において、垂直クロック信号CPVが生成される。
The
また、DOTCLKカウンタ48の出力信号により、OE生成回路51によりゲートイネーブル信号OEが、ストローブ生成回路52によりストローブ信号STRBが生成される。POL生成回路53により極性反転信号POLが生成され、EIS生成回路54によりスタートパルス信号EISが生成される。更に、デジタル画像データIRD,IGD,IBDは、データシフト回路55において処理されて、デジタルRGB表示データDR,DG,DBとして出力される。
Also, the gate enable signal OE is generated by the
これらの前処理部45と、DEカウンタ46と、HSYNCカウンタ47と、DOTCLKカウンタ48と、OE生成回路51と、ストローブ生成回路52と、POL生成回路53と、EIS生成回路54と、データシフト回路55等の構成は、従来の制御部における構成と実質的に相違はなく、動作原理も同様であるので、詳細な説明は省略する。
These preprocessing
但し、ディスプレイオフ信号DISPOFFが、データシフト回路55に入力されている点が、従来の制御部との相違点である。
However, the display off signal DISPOFF is inputted to the
電源電圧VINは電源部13に入力されている(図1参照)。上記電圧VINが立ち上がると、それと同時に、あるいは、少し遅れて、ディスプレイオフ信号DISPOFFは立ち上がり、ハイ状態となる。 The power supply voltage VIN is input to the power supply unit 13 (see FIG. 1). When the voltage VIN rises, the display off signal DISPOFF rises at the same time or a little later, and goes to a high state.
また、電源電圧VINが立ち下がる(オフ)する、少し前に、ディスプレイオフ信号DISPOFFは立下り、ロウ状態となる。 Further, shortly before the power supply voltage VIN falls (off), the display off signal DISPOFF falls and goes to a low state.
この様に、ディスプレイオフ信号DISPOFFも、図示しない入力インタフェースを介して、コンピュータ、テレビジョン装置、ナビゲーション本体から送信される信号である。この様に、電源電圧VINがオフする前に、ハイからロウに変化するディスプレイオフ信号DISPOFFおよび画像データIRD,IGD,IBDは、制御部12に入力される。
In this way, the display-off signal DISPOFF is also a signal transmitted from the computer, the television device, and the navigation main body via an input interface (not shown). In this manner, the display off signal DISPOFF and the image data IRD, IGD, IBD that change from high to low before the power supply voltage VIN is turned off are input to the
電源部13は、供給された電源電圧VIN(例えば12ボルト)を基に、液晶表示装置10内で使用される各種の電圧を生成する。例えば、制御部12と信号線駆動部15と走査線駆動部16に対し、駆動用電圧VDDを生成する。
The
また、電源部13は、ガンマ補正部14に対して、基準電圧VCOM1およびVCOM2と、共通電圧VCOMを生成する。
Further, the
更に、電源部13は、信号線駆動部15を介して、液晶パネル11の信号線17に印加するための電圧VGENを生成する。電源部13は、走査線駆動部16を介して、液晶パネル11の走査線18に印加するための電圧VGHおよびVGLを生成する。電源部13は、液晶パネル11の共通電極に印加するための共通電圧VCOMを生成する。
Further, the
ガンマ補正部14は、電源部13から供給された基準電圧VCOM1およびVCOM2を抵抗分圧することにより、階調基準電圧VGM1〜VGM10を生成し、信号線駆動部15へ供給する。
The
すなわち、ガンマ補正部14は信号線駆動部15に対し、複数個の階調基準電圧VGM1〜VGM10を出力し、ディスプレイオフ信号DISPOFFが入力される(図1と図3を参照)。
That is, the
図3に示すように、信号線駆動部15は、階調基準電圧VGM1〜VGM10を、内蔵している第1DA変換器15aおよび第2DA変換器15bの基準電圧として利用する。
As shown in FIG. 3, the signal
信号線駆動部15は、上記基準電圧により、表示データDR,DG,DBを処理し、液晶パネル11の信号線17に対し、ガンマ補正された階調電圧V0〜V63とV0’〜V63’(図3参照)を出力する。
The
信号線駆動部15は、18ビットラッチ、シフトレジスタ、サンプリングメモリ、ホールドメモリ、レベルシフタ(共に図示せず)、第1分圧回路15c、第2分圧回路15dと第1DA変換器5a、第2DA変換器15bを備えている。
The
制御部12から信号線駆動部15へ入力された表示データを構成する各6ビットのデータDR,DG,DBは、信号線駆動部15内のラッチにおいて時分割で、内部にラッチされる。
Each 6-bit data DR, DG, DB constituting the display data input from the
そして、信号線駆動部15内のサンプリングメモリ、ホールドメモリ、レベルシフタ(共に図示せず)を経て、水平同期信号HSYNCに同期して発生されるスタートパルスEISに基づいて、第1分圧回路15cおよび第2分圧回路15dからの基準電圧を基に、第1DA変換器15および第2DA変換器15bにより、DA変換が行われる。
Based on a start pulse EIS generated in synchronization with the horizontal synchronization signal HSYNC via a sampling memory, a hold memory, and a level shifter (both not shown) in the
このことにより、ガンマ補正されたアナログ電圧(階調電圧)が発生され、出力バッファを経て、液晶パネル11のY1〜Yn(図示せず)からなるn本の信号線17に供給される。
As a result, an analog voltage (grayscale voltage) subjected to gamma correction is generated and supplied to n signal lines 17 including Y1 to Yn (not shown) of the
また、制御部12から走査線駆動部16へ供給された垂直同期信号VSYNCに同期し発生されるクロック信号CPVと、スタートパルスFLMは、走査線駆動部16により処理される。そして走査信号は、液晶パネル11のX1〜Xm(図示せず)からなるm本の走査線18に供給される。
Also, the clock signal CPV generated in synchronization with the vertical synchronization signal VSYNC supplied from the
なお、この場合、第1分圧回路15cおよび第2分圧回路15dは、1つの信号線駆動部15に、1個ずつ設けられている。第1DA変換器15および第2DA変換器15bは信号線駆動部15の出力端子(例えば、合計160個)毎に設けられている。
In this case, one first voltage dividing circuit 15c and one second
基準電圧VCOM1およびVCOM2に従い、ガンマ補正部14において生成された階調基準電圧VGM1〜VGM10に基づいて、第1分圧回路15cおよび第2分圧回路15dと、第1DA変換器15aおよび第2DA変換器15bにより、階調表示用の階調電圧を得る際に、所定のガンマ補正が行われる。
Based on the gradation reference voltages VGM1 to VGM10 generated in the
そのガンマ補正部14と、第1分圧回路15cおよび第2分圧回路15dと、第1DA変換器15aおよび第2DA変換器15bの一具体例を、図3に従い説明する。
Specific examples of the
この実施例におけるガンマ補正部14は、11本の抵抗R1〜R11を直列接続した分圧回路である。ここでは、基準電圧VCOM1およびVCOM2を基に、10分割して階調基準電圧VGM1〜VGM10を生成している。
The
また、液晶パネル11を周期的に反転駆動するために、正極性側用の第1分圧回路15cおよび第1DA変換器15aが設けられている。また、負極性側用の第2分圧回路15dおよび第2DA変換器15bが設けられている。
Further, in order to periodically invert and drive the
このうち、第1分圧回路15cは、最大階調基準電圧VGM1および最小階調基準電圧VGM5の間に設けられている。第1分圧回路15cは、抵抗群a,b,c,dを有している。 Among these, the first voltage dividing circuit 15c is provided between the maximum gradation reference voltage VGM1 and the minimum gradation reference voltage VGM5. The first voltage dividing circuit 15c has resistance groups a, b, c, and d.
前記最大階調基準電圧VGM1および最小階調基準電圧VGM5以外の、入力された階調基準電圧VGM2〜VGM4は、それぞれ対応する抵抗群a,b,c,dの分圧点に、それぞれ並列に供給されている。 The input gradation reference voltages VGM2 to VGM4 other than the maximum gradation reference voltage VGM1 and the minimum gradation reference voltage VGM5 are respectively connected in parallel to the voltage dividing points of the corresponding resistance groups a, b, c, d. Have been supplied.
各抵抗群a,b,c,dは、図3において、それぞれ1本の抵抗のように示されている。しかし、実際には、例えば、抵抗群cは16本の抵抗からなる。 Each resistor group a, b, c, d is shown as one resistor in FIG. However, actually, for example, the resistance group c is composed of 16 resistors.
この様にして、第1分圧回路15cにおいて、6ビット=4×16=64階調分の階調電圧V63〜V0が生成され、これらの階調電圧が第1DA変換器15aに入力される。 In this way, the first voltage dividing circuit 15c generates gradation voltages V63 to V0 for 6 bits = 4 × 16 = 64 gradations, and these gradation voltages are input to the first DA converter 15a. .
第1DA変換器15aは、第1分圧回路15cより入力された64階調分の階調電圧V63〜V0から、入力された表示データDR,DG,DBに対応する1つの階調電圧を選択して出力する。ガンマ補正された階調電圧として、液晶パネル11のY1〜Ynからなるn本の信号線17に供給される。
The first DA converter 15a selects one gradation voltage corresponding to the input display data DR, DG, DB from the gradation voltages V63 to V0 for 64 gradations input from the first voltage dividing circuit 15c. And output. A gamma-corrected gradation voltage is supplied to n signal lines 17 composed of Y1 to Yn of the
同様に、第2DA変換器15bは、第2分圧回路15dより入力された64階調分の階調電圧V0’〜V63’から、入力された表示データDR,DG,DBに対応する1つの階調電圧を選択して出力する。ガンマ補正された階調電圧として、液晶パネル11のY1〜Ynからなるn本の信号線17に供給される。
Similarly, the
正極性側用の第1分圧回路15cおよび第1DA変換器15aと、負極性側用の第2分圧回路15dおよび第2DA変換器15bとの切換は、制御部12内で生成された極性反転信号POLによって行われる。
The switching between the first voltage dividing circuit 15c and the first DA converter 15a for the positive polarity side and the second
赤色の表示データDRを例にとると、極性反転信号POLがロウ状態の場合、第2DA変換器15bが選択される。この時、DR=000000ならば、全黒の階調電圧V0’(例えば3.3ボルト)が信号線17に対し、出力される。また、DR=111111ならば、全赤の階調電圧V63’(例えば0.3ボルト)が信号線17に対し、出力される。
Taking the red display data DR as an example, when the polarity inversion signal POL is in the low state, the
また、逆に、極性反転信号POLがハイ状態の場合には、第1DA変換器15aが選択される。この時、DR=000000ならば、全黒の階調電圧V0(例えば3.9ボルト)が信号線17に対し、出力される。また、DR=111111ならば、全赤の階調電圧V63(例えば9.0ボルト)が信号線17に対し、出力される。なお、この時、共通電圧VCOMは3.6ボルトである。 Conversely, when the polarity inversion signal POL is in the high state, the first DA converter 15a is selected. At this time, if DR = 000000, an all-black gradation voltage V0 (for example, 3.9 volts) is output to the signal line 17. If DR = 111111, the all-red gradation voltage V63 (for example, 9.0 volts) is output to the signal line 17. At this time, the common voltage VCOM is 3.6 volts.
なお、上記説明は、電源電圧VINが入力され、ディスプレイオフ信号DISPOFFがオン状態で、通常の表示している状態を示した。 The above description shows a normal display state in which the power supply voltage VIN is input and the display off signal DISPOFF is on.
次に、図1ないし図4(タイミングチャート)に従い、本発明の第1特徴を説明する。例えば、この液晶表示装置10の使用を終了するために、使用者は終了ボタン(図示をせず)を押したとする。
Next, the first feature of the present invention will be described with reference to FIGS. 1 to 4 (timing charts). For example, it is assumed that the user presses an end button (not shown) to end the use of the liquid
電源電圧VINがオフする前に、ディスプレイオフ信号DISPOFFはハイ状態からロウ状態へ変化する(図4(a)参照)。 Before the power supply voltage VIN is turned off, the display off signal DISPOFF changes from the high state to the low state (see FIG. 4A).
この時、制御部12は信号線駆動部15に対し、固定した表示データ(例えば、DR=000000,DG=000000,DB=000000)を出力し続ける。そして、ガンマ補正部14は信号線駆動部15に対し、液晶パネル11に供給される共通電圧VCOMを出力する。
At this time, the
次に、本発明の第2特徴を以下に説明する。前記固定した表示データ(例えば、DR=000000,DG=000000,DB=000000)は、信号線駆動部15の出力電圧(V63〜V0,V0’〜V63’)の中で、共通電圧VCOMに近い出力電圧(例えばV0またはV0’)に応答する(対応する)データである。
Next, the second feature of the present invention will be described below. The fixed display data (for example, DR = 000000, DG = 000000, DB = 000000) is close to the common voltage VCOM among the output voltages (V63 to V0, V0 ′ to V63 ′) of the
次に、図3に従い、本発明の第3特徴を以下に述べる。図3において、ガンマ補正部14は、スイッチ回路14a,14bを有している。
Next, according to FIG. 3, the third feature of the present invention will be described below. In FIG. 3, the
スイッチ回路14aの一端子は共通電圧VCOMが入力される。スイッチ回路14aの他端子は、共通電圧の値に近い、階調基準電圧VGM5の出力端子14cに接続されている。スイッチ回路14aの制御端子(図示せず)は、ディスプレイオフ信号DISPOFFが入力される。
The common voltage VCOM is input to one terminal of the
同様に、スイッチ回路14bの一端子は共通電圧VCOMが入力される。スイッチ回路14bの他端子は、共通電圧の値に近い、階調基準電圧VGM6の出力端子14dに接続されている。スイッチ回路14bの制御端子(図示せず)は、ディスプレイオフ信号DISPOFFが入力される。
Similarly, the common voltage VCOM is input to one terminal of the
次に、図1ないし図4に従い、本発明の第4特徴を以下に述べる。ディスプレイオフ信号DISPOFFがハイからロウに変化した時(図4(a)参照)、制御部12は信号線駆動部15に対し、全黒の表示データ(DR=000000,DG=000000,DB=000000)を出力する(図4(b)参照)。
Next, according to FIG. 1 thru | or FIG. 4, the 4th characteristic of this invention is described below. When the display off signal DISPOFF changes from high to low (see FIG. 4A), the
また、その時、ガンマ補正部14は信号線駆動部15を介して、各信号線17に対し、共通電圧VCOMの値に等しい全黒の電圧を出力する(図4(c),(d)参照)。
At that time, the
即ち、図3において、極性反転信号POLがロウの場合、第2DA変換器15bが選択される。この時、ディスプレイオフ信号DISPOFFがロウ状態に変化する。
That is, in FIG. 3, when the polarity inversion signal POL is low, the
この時、スイッチ回路14bの制御端子には、ロウ信号が印加される。スイッチ回路14bがノーマルクローズ型とすれば、スイッチ回路14bは閉成する。その結果、出力端子14dには、共通電圧VCOMが印加される。
At this time, a low signal is applied to the control terminal of the
故に、第2DA変換器15bは、信号線駆動部15の全部の出力端子に対し、共通電圧VCOMの値に等しい全黒の電圧V0’を出力する。その結果、信号線17に対し、共通電圧VCOMと等しい全黒の電圧V0’が出力される。
Therefore, the
同様に、極性反転信号POLがハイの場合、第1DA変換器15aが選択される。この時、ディスプレイオフ信号DISPOFFがロウ状態に変化する。 Similarly, when the polarity inversion signal POL is high, the first DA converter 15a is selected. At this time, the display off signal DISPOFF changes to the low state.
この時、各信号線17に対し、共通電圧VCOMと等しい全黒の電圧V0が出力される。その後、電源電圧VINがオフし、一連の動作が終わる。 At this time, an all black voltage V0 equal to the common voltage VCOM is output to each signal line 17. Thereafter, the power supply voltage VIN is turned off, and a series of operations ends.
この様に、ディスプレイオフ信号DISPOFFがハイからロウ状態に変化した時点から、電源電圧VINが停止する時点までの時間は例えば、数十ミリ秒である。 Thus, the time from when the display off signal DISPOFF changes from the high state to the low state to when the power supply voltage VIN stops is, for example, several tens of milliseconds.
次に、図5と図6に従い、本発明の実施例2に係る液晶表示装置10Aを説明する。図5は上記装置10Aのブロック図、図6は上記装置10Aのタイミングチャートである。 Next, a liquid crystal display device 10A according to Embodiment 2 of the present invention will be described with reference to FIGS. FIG. 5 is a block diagram of the apparatus 10A, and FIG. 6 is a timing chart of the apparatus 10A.
この液晶パネル11Aはノーマリホワイトにて構成されている。即ち、上偏光板の偏光通過角度と、下偏光板の偏光通過角度は直交している。その他の部品は、実施例1のものと同じである。 The liquid crystal panel 11A is normally white. That is, the polarization passing angle of the upper polarizing plate is orthogonal to the polarization passing angle of the lower polarizing plate. Other parts are the same as those in the first embodiment.
この液晶表示装置10Aの特徴を以下に述べる。ディスプレイオフ信号DISPOFFがハイからロウに変化した時、制御部12は信号線駆動部15に対し、全白(DR=111111,DG=111111,DB=111111)の表示データを出力する(図6(b)参照)。
The characteristics of the liquid crystal display device 10A will be described below. When the display off signal DISPOFF changes from high to low, the
そして、この時、ガンマ補正部14は信号線駆動部15を介して、各信号線17に対し共通電圧VCOMの値と等しい全白の電圧を出力する(図6(c),(d)参照)。
At this time, the
11 液晶パネル
12 制御部
14 ガンマ補正部
15 信号線駆動部
16 走査線駆動部
17 信号線
18 走査線
DESCRIPTION OF
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005249050A JP2007065134A (en) | 2005-08-30 | 2005-08-30 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005249050A JP2007065134A (en) | 2005-08-30 | 2005-08-30 | Liquid crystal display |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007065134A true JP2007065134A (en) | 2007-03-15 |
Family
ID=37927447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005249050A Withdrawn JP2007065134A (en) | 2005-08-30 | 2005-08-30 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007065134A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014050719A1 (en) * | 2012-09-27 | 2014-04-03 | シャープ株式会社 | Liquid-crystal display device |
US8730227B2 (en) | 2007-08-08 | 2014-05-20 | Samsung Display Co., Ltd. | Driving device, liquid crystal display having the same, and method of driving the liquid crystal display |
CN104123919A (en) * | 2013-07-19 | 2014-10-29 | 深超光电(深圳)有限公司 | Liquid crystal display device and display device |
CN105225651A (en) * | 2015-11-05 | 2016-01-06 | 重庆京东方光电科技有限公司 | Vision-control device, power circuit, display device and vision-control method |
JP2018067002A (en) * | 2012-07-26 | 2018-04-26 | 株式会社半導体エネルギー研究所 | Electronic apparatus |
CN112614469A (en) * | 2020-12-24 | 2021-04-06 | 北京集创北方科技股份有限公司 | Electronic device, driving apparatus, power supply, and electronic apparatus |
-
2005
- 2005-08-30 JP JP2005249050A patent/JP2007065134A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8730227B2 (en) | 2007-08-08 | 2014-05-20 | Samsung Display Co., Ltd. | Driving device, liquid crystal display having the same, and method of driving the liquid crystal display |
JP2018067002A (en) * | 2012-07-26 | 2018-04-26 | 株式会社半導体エネルギー研究所 | Electronic apparatus |
WO2014050719A1 (en) * | 2012-09-27 | 2014-04-03 | シャープ株式会社 | Liquid-crystal display device |
US9536491B2 (en) | 2012-09-27 | 2017-01-03 | Sharp Kabushiki Kaisha | Liquid-crystal display device |
CN104123919A (en) * | 2013-07-19 | 2014-10-29 | 深超光电(深圳)有限公司 | Liquid crystal display device and display device |
CN105225651A (en) * | 2015-11-05 | 2016-01-06 | 重庆京东方光电科技有限公司 | Vision-control device, power circuit, display device and vision-control method |
CN112614469A (en) * | 2020-12-24 | 2021-04-06 | 北京集创北方科技股份有限公司 | Electronic device, driving apparatus, power supply, and electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101252854B1 (en) | Liquid crystal panel, data driver, liquid crystal display device having the same and driving method thereof | |
JP4856052B2 (en) | Liquid crystal display device and driving method thereof | |
KR101361083B1 (en) | Data driving apparatus, liquid crystal display comprising the same and method for driving of liquid crystal display | |
US20120120044A1 (en) | Liquid crystal display device and method for driving the same | |
US7432902B2 (en) | Liquid crystal display device and driving method thereof | |
US20070195052A1 (en) | Source driving apparatus, method of driving the same, display device having the same and method of driving the same | |
KR101146376B1 (en) | Liquid Crystal Display device and method for driving the same | |
US8872809B2 (en) | Liquid crystal display apparatus, drive circuit therefor, and drive method therefor | |
US8471796B2 (en) | Apparatus for providing grayscale voltages and display device using the same | |
JP2007065134A (en) | Liquid crystal display | |
KR101278001B1 (en) | Driving liquid crystal display and apparatus for driving the same | |
KR101127854B1 (en) | Apparatus driving for gate and image display using the same | |
JP5098619B2 (en) | Display driving device and display device including the same | |
KR20120133881A (en) | Liquid crystal display device and driving method thereof | |
JP2007065135A (en) | Liquid crystal display device | |
KR101651290B1 (en) | Liquid crystal display and method of controlling a polarity of data thereof | |
KR101443390B1 (en) | Data modulation method, liquid crystal display device having the same and driving method thereof | |
KR100947770B1 (en) | Liquid crystal display device and method of dirving the same | |
KR101622641B1 (en) | Driving circuit for liquid crystal display device and method for driving the same | |
JP5081456B2 (en) | Display device | |
KR101166829B1 (en) | Apparatus and method for driving of liquid crystal display device | |
KR100831284B1 (en) | Method for driving liquid crystal display | |
KR100389023B1 (en) | Apparatus and Method for Correcting Gamma Voltage of Liquid Crystal Display | |
KR101097585B1 (en) | Voltage Generating Circuit For Liquid Crystal Display And Liquid Crystal Display Using The Same | |
KR20090086867A (en) | Apparatus for driving liquid crystal display of 2 dot inversion type |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |