JP2007059796A - 貫通孔配線の製造方法 - Google Patents

貫通孔配線の製造方法 Download PDF

Info

Publication number
JP2007059796A
JP2007059796A JP2005245987A JP2005245987A JP2007059796A JP 2007059796 A JP2007059796 A JP 2007059796A JP 2005245987 A JP2005245987 A JP 2005245987A JP 2005245987 A JP2005245987 A JP 2005245987A JP 2007059796 A JP2007059796 A JP 2007059796A
Authority
JP
Japan
Prior art keywords
hole
semiconductor substrate
plating
wiring
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005245987A
Other languages
English (en)
Other versions
JP4581915B2 (ja
Inventor
Takumi Taura
巧 田浦
Masanao Kamakura
將有 鎌倉
Hisatoku Shiroishi
久徳 城石
Akira Tomoida
亮 友井田
Norihiro Yamauchi
規裕 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2005245987A priority Critical patent/JP4581915B2/ja
Publication of JP2007059796A publication Critical patent/JP2007059796A/ja
Application granted granted Critical
Publication of JP4581915B2 publication Critical patent/JP4581915B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】貫通孔配線の製造方法において、配線材料の密着力が向上した信頼性の高い配線を容易に実現可能とする。
【解決手段】半導体基板1を厚み方向に加工して半導体基板1の一方の表面1aと他方の表面1bとに開口を有する貫通孔2を形成し、その後、半導体基板1の貫通孔2内壁面を含む表面に絶縁層3を形成し、絶縁層3の形成された貫通孔2内部にめっきによってめっき金属を充填して半導体基板の貫通孔配線を製造する。絶縁層3の形成の後に、シード層となる通電用の金属層4を一方の表面1aに形成すると共に、半導体基板1の他方の表面1bに開口する絶縁層3の形成された貫通孔2の開口近傍内壁面に内壁金属層5aを形成し、半導体基板1の他方の表面1bに対向離間させて配置しためっき用電極Eと通電用金属層4との間に通電してボトムアップ方式のめっきを行う。
【選択図】図3

Description

本発明は、ウエハレベルパッケージング等に用いられる半導体基板の厚み方向に貫通する貫通孔配線の形成方法に関する。
従来、半導体基板の厚み方向に貫通する孔に配線材料を充填した貫通孔配線を形成する方法としては、図12(a)に示すように、半導体基板91にエッチング加工等によって凹部92を形成し、その内壁や基板表面に絶縁層93を形成した後、図12(b)に示すように、凹部92に配線材料94を充填し、最後に、図12(c)に示すように、配線材料94をパターニングすると共に、CMP(Chemical−Mechanical Polishing:化学機械研磨)等によって基板の裏面91a側を研磨して配線材料94を露出させる方法がある。凹部92に配線材料94を充填する方法として、めっき法がよく用いられる。めっき法を用いる場合は、図12(a)における絶縁層93を形成した後、さらに絶縁層93の上にCVD法やスパッタ法等によって金属薄膜を堆積させる。この金属薄膜をシード層としてめっき膜を成長させて凹部92にめっき金属からなる配線材料94を充填する。
この場合、図13に示すように、めっき金属94は、一般的にコンフォーマル成長と呼ばれる成長をしながら全体的に膜厚が増大する。しかしながら、コンフォーマル成長では、凹部92が高アスペクト比であったり、入口付近が狭まっていたりする形状では、入口付近94aが凹部92の内部よりも先に閉じてしまい、凹部92内部に、めっき金属94で充填されないボイドが発生するという問題がある。ボイドは、そのボイドに対する異物の侵入や異物の残留等により、貫通孔配線形成後の工程中や最終製品の使用時における不具合発生の原因となるので、ボイド発生を抑制する必要がある。
上述のボイド発生を回避するめっき方法として、Through−Wafer copper electroplating for three−dimensional interconnect(Journal of Micromechanics and Microengineering 12(2002),pp395−399)に開示された技術がある。これを図14(a)〜(d)を参照して説明する。まず、図14(a)に示すように、半導体基板91にエッチング加工等によって貫通孔92を形成し、金属等の導電層95が表面に形成された別の基板96を、接合や貼り合わせ等によって組み合わせて、図14(b)の状態とする。次に、図14(c)に示すように、貫通孔92の底部に露出している導電層95をシード層として、この導電層95とめっき用電極Eとの間でめっき電流を流してめっき金属による配線材料94を得る。最後に、図14(d)に示すように、不要な基板96を除去することによって貫通孔配線が完成する。
このような方式のめっき成長は、凹部92の底部から開口部の方向へと進行するので、ボトムアップ方式と呼ばれる。ボトムアップ方式の貫通孔配線の形成は、ボイド発生を抑制できるという利点がある。また、ボトムアップ成長を表面バイアホールへの金属埋込に適用した例も知られている(例えば、特許文献1参照)。
上述の、ボトムアップ方式によるめっき充填は、図15(a)(b)に示す方法でも行われる。まず、図15(a)に示すように、半導体基板91にエッチング加工等によって貫通孔92を形成し、その内壁や基板表面に絶縁層93を形成した後、半導体基板91の一表面にスパッタ等による導電層95を形成する。この導電層95をシード層として、導電層95とめっき用電極Eとの間でめっき電流を流して、ボトムアップ方式のめっきを行う。これにより、図15(b)に示すように、貫通孔92にボイドの発生のない貫通孔配線94が得られる。
特開2000−331960号公報
しかしながら、上述した図14(a)〜(d)、図15(a)(b)、又は特許文献1に示されるような貫通孔配線の形成方法においては、次のような問題がある。ボトムアップ方式によるめっき充填を行えば、コンフォーマル成長による充填が困難な、アスペクト比の高い微細孔に対しても、ボイド発生のない良好な貫通孔配線が得られるが、めっき膜と貫通孔の内壁との密着力が弱いという問題がある。これは、貫通孔内壁にシード層(金属層)が形成されていないことによる。密着力が弱いことから、めっき充填後に行う、不要部分の除去や基板表面の平坦化を目的としたCMP等による加工に際して、貫通孔配線の剥離や断線が生じるという問題がある。
また、他の問題として、図16(a)に示すように、基板91における複数の貫通孔配線を形成する場合、ボトムアップ方式によるめっき埋込速度にバラツキがあると、図16(b)に示すように、めっき処理後の基板表面にめっき金属による不揃いの凸部が発生するという問題がある。このような基板表面の凹凸は、CMP等による基板表面の平坦化の仕上がり具合などに悪影響を及ぼす。
本発明は、上記課題を解消するものであって、配線材料の密着力が向上して信頼性の高い配線を容易に実現できる貫通孔配線の製造方法を提供することを目的とする。
上記課題を達成するために、請求項1の発明は、半導体基板を厚み方向に加工して当該半導体基板の一方の表面と他方の表面とに開口を有する貫通孔を形成し、前記貫通孔を形成した半導体基板の貫通孔内壁面を含む表面に絶縁層を形成し、前記絶縁層で絶縁された貫通孔内部にめっきによってめっき金属を充填して配線を形成する半導体基板の貫通孔配線の製造方法において、前記半導体基板に前記貫通孔と絶縁層とを形成した後に、当該半導体基板の絶縁層の形成された一方の表面にシード層となる通電用の金属層を形成すると共に、他方の表面に開口する前記絶縁層の形成された貫通孔の開口近傍内壁面に金属層を形成し、前記金属層を形成した後に、前記他方の表面に対向離間して配置させためっき用電極と前記通電用の金属層との間に通電して前記貫通孔内部に前記一方の表面側から前記他方の表面側に向けて順次めっき金属を充填していくものである。
請求項2の発明は、請求項1に記載の貫通孔配線の製造方法において、前記貫通孔の形成に際し、当該貫通孔の他方の表面における開口付近に外方に向けて広がるテーパ部を形成し、前記開口近傍内壁面の金属層の形成に際し、前記テーパ部の表面に当該金属層を形成するものである。
請求項3の発明は、請求項1又は請求項2に記載の貫通孔配線の製造方法において、前記貫通孔の形成に際し、少なくとも当該貫通孔の他方の表面における開口内壁面を粗面化するものである。
請求項4の発明は、半導体基板を厚み方向に加工して当該半導体基板の一方の表面と他方の表面とに開口を有する貫通孔を形成し、前記貫通孔を形成した半導体基板の貫通孔内壁面を含む表面に絶縁層を形成し、前記絶縁層で絶縁された貫通孔内部にめっきによってめっき金属を充填して配線を形成する半導体基板の貫通孔配線の製造方法において、前記貫通孔の形成に際し、少なくとも当該貫通孔の他方の表面における開口内壁面を粗面化し、前記粗面化した開口内壁面を有する貫通孔を形成した後に、前記絶縁層を形成し、前記半導体基板の絶縁層の形成された一方の表面にシード層となる通電用の金属層を形成し、前記通電用の金属層を形成した後に、前記半導体基板の他方の表面に対向配置されためっき用電極と前記通電用の金属層との間に通電して前記貫通孔内部に前記一方の表面側から前記他方の表面側に向けて順次めっき金属を充填していくものである。
請求項1の発明によれば、貫通孔の開口近傍内壁面にも金属層を形成した後に、いわゆるボトムアップ方式の、めっきを行うので、基板の平坦化処理を行ったときに露出する貫通孔開口部近傍におけるめっき金属(配線材料)は、下地の金属層を介して貫通孔の内壁と強く密着しており、CMP等による処理に対して、配線材料の剥離や欠け、断線などの発生が低減され、信頼性の高い貫通孔配線が容易に実現できる。これは、下地の金属層と貫通孔の内壁面との強い密着力(結合力)を利用するからである。
請求項2の発明によれば、貫通孔の開口付近に設けたテーパ部の表面に金属層を形成しているので、テーパ部が形成されていない場合よりもより広い面積で配線材料の密着力を向上して、信頼性の高い貫通孔配線を容易に実現できる。
請求項3の発明によれば、貫通孔の開口内壁面が粗面化されているので、粗面化された面上に形成される絶縁層と金属層の表面も粗面化され、金属層と配線材料の密着力がより向上する。
請求項4の発明によれば、貫通孔の開口内壁面が粗面化されているので、絶縁層の表面も粗面化され、粗面化された面上に形成されるめっき層の密着力がより向上し、CMP等による処理に対して、配線材料の剥離や欠け、断線などの発生が低減され、信頼性の高い貫通孔配線を容易に実現できる。
以下、本発明の貫通孔配線の製造方法について、図面を参照して説明する。図1は、本発明の貫通孔配線10の製造方法が適用された半導体基板1とその一部拡大透視表示された貫通孔配線10部分を示す。貫通孔配線10は、半導体基板1の厚み方向に貫通する孔に電気導体を充填して形成されている。貫通孔配線10は、例えば、ウエハレベルパッケージング等に用いられる半導体基板や、集積回路チップとプリント配線基板との間に介在させる、いわゆるインターポーザ用の半導体基板や、互いに積層される集積回路チップの半導体基板などに形成され、半導体基板1の一方の面1aと他方の面1bとにおける回路を電気接続する。貫通孔配線10の端面には、多くの場合、電極パッド11や配線パターン12が形成される。
(第1の実施形態)
図2は本発明の第1の実施形態に係る貫通孔配線10の製造方法のフローチャートを示し、図3は同方法のボトムアップ方式によるめっきの様子を示し、図4(a)〜(g)は同方法の主要工程段階における半導体基板1の断面を工程順に示す。まず貫通孔配線10の製造方法の概要を、図2、図3を参照して説明する。半導体基板1に貫通孔2を形成し(S1)、半導体基板1の貫通孔2の内壁面を含む表面に絶縁層3を形成する(S2)。
次に、シード層となる通電用の金属層4を半導体基板1の一方の表面1aに形成し(S3)、さらに、半導体基板1の他方の表面1bに開口する貫通孔2の開口近傍内壁面に内壁金属層5aを形成する(S4)。次に、半導体基板1の他方の表面1bにめっき用電極Eを対向離間して配置させ、ボトムアップ方式のめっきを行う(S5)。めっき金属6が貫通孔2内に充填された後、CMP等による基板表面平坦化等の所定の後処理を行い、めっき金属6を配線材料とする貫通孔配線が完成する(S6)。次に、図4(a)〜(g)及び前述の図3を参照して、各工程の詳細説明を行う。
図4(a)〜(c)は、上述のステップS1,S2に対応する。半導体基板1は、例えば、シリコン基板である。図4(d)に示す状態は、ステップS3,S4の処理の結果である。この図4(d)の状態において、半導体基板1の一方の表面1aに金属層4が形成され、他方の表面1bに金属層5が形成されている。半導体基板1の厚み方向に貫通する貫通孔2は、RIE(Reactive Ion Etching)などによって形成される。また、絶縁層3は、半導体基板1の熱酸化による酸化膜成長や、CVD(Chemical Vapor Deposition)による成膜などの方法によって形成される。
金属層4,5は、それぞれ貫通孔2の開口内部壁面まで延伸し、内壁金属層4a,5aを形成している。このような内壁金属層4a,5aを含む金属層4,5は、スパッタ法、真空蒸着法、CVD法などの成膜法によって形成される。金属層4,5を形成する金属材料は、例えば、チタン(Ti)、ニッケル(Ni)、銅(Cu)などである。また、金属層4は、これをカソード電極とするため、基板1の一方の表面1aの、例えば、全面に形成する。内壁金属層4a,5aは、貫通孔配線の完成時に、配線材料であるめっき金属6が貫通孔2の内壁に強固に密着するように保持して、めっき金属6の剥離や欠け、断線などを防止する。
上述の金属層4は、図3に示すように、めっき用電源Vに接続されてカソード電極となる。金属層4は、シード層となって、その表面に、めっき金属6が成膜されて堆積する。貫通孔2内部には、金属層4とめっき用電極Eとの間に電界が発生してめっき電流が流れ、半導体基板1の一方の表面1a側から、他方の表面1b側に向けて、めっき金属6が成長する(すなわち、ボトムアップ方式のめっき)。これにより貫通孔2内に、めっき金属6からなる配線材料が充填される。配線材料としては導電性でめっき成長が可能な材料であればよい。例えば、銅(Cu)などは低抵抗であり、また、めっき金属6として広く用いられているものであり、配線材料として好適である。
図4(e)は、ボトムアップ方式によるめっきの成長の様子を示し、上述のステップS5に対応する。金属層5は、めっき金属6が金属層5(内壁金属層5a)に電気的に接続されるまでは、めっきの進行とは基本的に無関係である。ボトムアップ方式によるめっき成長が、半導体基板1の他方の表面1bへ向けて貫通孔2内部を進行し、他方の表面1bに達すると内壁金属層5a、従って金属層5とめっき金属6とが導通し、その時点からコンフォーマル成長のめっきが始まる。さらにめっきを進行させることによってめっき金属6からなる配線材料が完全に貫通孔2の内部に充填される。内壁金属層5aが、コンフォーマル成長のめっきに関与することによる効果については、図5(a)〜(b)を参照して、後述する。
図4(f)は、所定のめっきが完了した状態を示し、図4(g)は、ステップS6における後処理が完了して、貫通孔配線10が完成した状態を示す。この後処理は、不要部分の除去や、半導体基板1の表面平坦化の加工処理であり、CMP等によって行われる。このような後処理において、従来は、貫通孔2に入り込んだ内壁金属層4a,5aが設けられていないボトムアップ方式のめっきによる製造方法であったため、貫通孔2の内壁と充填された配線材料(めっき金属6)との密着力が低く、CMP等の処理においてめっき金属の剥離や欠けなどが発生していた。
しかし、本発明の製造方法によると、内壁金属層4a,5aの存在により、充填材料と貫通孔2の内壁との密着力が向上し、CMP処理時の剥離などの不具合を抑制することができる。また、従来は剥離を低減するため、CMP処理の際に、やむなく低研磨レートで長時間の処理を行う必要があった。しかし、本発明の製造方法により密着力が向上したことから、従来よりも高研磨レートで高速にCMP処理可能となり、貫通孔配線10の製造における効率向上が可能となる。なお、図4(g)に示す貫通孔配線10の一方又は両方の端面には、前述の図1に示すように、多くの場合、通常行われている成膜技術やパターニング技術を用いて、電極パッド11や配線パターン12が形成される。
次に、図5(a)〜(d)を参照して、内壁金属層5a、より一般的には金属層5が、コンフォーマル成長のめっきに関与することによる効果を説明する。ボトムアップ方式のめっきによるめっき成長とコンフォーマル成長によるめっき成長速度の違いにより、従来のボトムアップ方式のめっきのみのめっき層形成方法に比べ、めっき終了時における半導体基板1の表面(他方の表面1b)の凸部の大きさが平均化されたものとなる。すなわち、図5(a)から図5(d)へとめっき成長が進行する際に、図5(c)における位置p1,p4における貫通孔のように、ボトムアップ方式のめっきからコンフォーマル成長のめっきへと変化した部分は電流密度が小さくなるため、めっき成長速度が低下する。
また、図5(c)における位置p2,p3における貫通孔のように、まだボトムアップ方式のめっきが継続進行している部分は、めっき金属6が、他方の表面1bにおける金属層5と導通するまでは、成長速度を変えずに成長する。このような、めっき処理の最終段階におけるめっき膜成長速度の変化は、それまでのめっき膜成長速度のバラツキを緩和する効果がある。これにより、従来のボトムアップめっきにより発生していた表面の凸部の不揃い(図16(b)参照)が低減され、図5(d)に示すように、他方の表面1bに、より平滑な表面を得ることができる。これによって、CMP等による処理の面内均一性が向上し、オーバー研磨による不良発生等を抑制することができる。
次に、図6(a)〜(d)を参照して、第1の実施形態の変形例を説明する。この貫通孔配線10の製造方法は、図4(a)〜(g)に示した方法とは、金属層5の形成範囲が異なり、他の点は同様である。すなわち本方法においては、図6(a)に示すように、金属層5が、貫通孔2の開口部周辺の範囲に局在している。このような局在した金属層5は、例えば、メタルマスクを用いてマスクを通してスパッタ成膜したり、全面成膜後にパターニングしたり、貫通孔2の開口部付近を露出させたレジストパターンの上からCVD法などで金属層を形成した後にレジストをリフトオフ処理したりして形成される。金属層5の面積が狭いので、後処理において、金属層5やその表面に析出しためっき金属の除去が容易である。
(第2の実施形態)
図7は本発明の第2の実施形態に係る半導体基板1の貫通孔配線10の製造方法のフローチャートを示し、図8(a)〜(g)は同方法の主要工程段階における半導体基板1の断面を工程順に示す。この実施形態における貫通孔配線10の製造方法は、図7に示すように、最初のステップS11において、半導体基板1への貫通孔2の形成と共に、貫通孔2の開口付近に外方に向けて広がるテーパ部を形成する点が、図2に示した第1の実施形態のフローチャートと異なる。以下、図8(a)〜(g)を参照して、相違点に注目してこの実施形態を説明する。
図8(a)(b)に示すように、貫通孔2の開口部にテーパ部7を形成する。このテーパ部7は、半導体基板1が、例えば、シリコン基板の場合、KOHなどの薬液を用いたウェットエッチングなどによって形成できる。貫通孔2とテーパ部7の形成の後、図8(c)に示すように、熱酸化やCVD等の方法によって絶縁層3を形成する。続いて、図8(d)に示すように、半導体基板1の一方の表面1aに金属層4を形成し、他方の表面1bのテーパ部には、テーパ部7周辺に局在した金属層5、及び金属層5から貫通孔内部に延伸した内壁金属層5aを形成する。この金属層5の形成方法は、図6(a)〜(d)を参照して説明した形成方法を用いることができる。
続いて、図8(e)に示すように、一方の表面1aの金属層4をシード層としてボトムアップ方式のめっきを行う。一方の表面1a側よりボトムアップ方式のめっきを成長させ、めっき金属6が他方の表面1b付近に達して金属層5と導通すると、その時点からコンフォーマル成長のめっきが始まる。さらにめっき成長を進行させること等によって、図8(f)に示すような構造が形成される。最後に、不要部分の除去やCMP等による基板表面の平坦化処理を行い、図8(g)に示すように、貫通孔配線10を形成した半導体基板1が完成する。
上述の方法によれば、貫通孔2の開口付近にテーパ部7を設けると共に、テーパ部7の表面に金属層5及び内壁金属層5aを形成しているので、テーパ部が形成されていない場合よりもより広い面積で配線材料の密着力を向上して、信頼性の高い貫通孔配線10を容易に実現できる。また、テーパ部7が外方に向けて広がっていることから、内壁金属層5aを形成し易いという利点がある。
(第3の実施形態)
図9は本発明の第3の実施形態に係る半導体基板1の貫通孔配線10の製造方法のフローチャートを示し、図10(a)〜(g)は同方法の主要工程段階における半導体基板1の断面を工程順に示す。この実施形態における貫通孔配線10の製造方法は、図9に示すように、最初のステップS12において、半導体基板1への貫通孔2の形成と共に、貫通孔2の開口近傍内壁面を粗面化する点、及び半導体基板1の他方の表面1bに金属層を形成するステップ(図2におけるステップS4)がない点が、図2に示した第1の実施形態のフローチャートと異なる。以下、図10(a)〜(g)を参照して、相違点に注目してこの実施形態を説明する。
図10(a)(b)に示すように、貫通孔2の開口部に粗面化したテーパ部8を形成する。この粗面化したテーパ部8は、半導体基板1が、例えば、シリコン基板の場合、KOHなどの薬液を用いたウェットエッチングや、グレースケールマスクを用いたドライプロセスで形成することができる。貫通孔2と粗面化したテーパ部8の形成の後、図10(c)に示すように、熱酸化やCVD等の方法によって絶縁層3を形成する。
続いて、図10(d)に示すように、半導体基板1の一方の表面1aに金属層4を形成し、図10(e)に示すように、一方の表面1aの金属層4をシード層としてボトムアップめっきを行う。一方の表面1a側よりボトムアップめっきを成長させることによって、図10(f)に示すような構造が形成される。最後に、不要部分の除去やCMP等による基板表面の平坦化を行い、図10(g)に示すように、貫通孔配線10を形成した半導体基板1が完成する。
上述の方法によれば、貫通孔2の開口内壁面が粗面化されているので、粗面化された面上に形成される絶縁層とめっき層との密着力が向上し、CMP等による処理に対して、配線材料であるめっき金属6の剥離や欠け、断線などの発生が低減され、信頼性の高い貫通孔配線10を容易に実現できる。
(第4の実施形態)
図11(a)〜(g)は本発明の第4の実施形態に係る半導体基板1の貫通孔配線10の製造方法の主要工程段階における半導体基板1の断面を工程順に示す。この実施形態は、上述の第2の実施形態(図8(a)〜(g))と、第3の実施形態(図10(a)〜(g))とを組み合わせた方法による実施形態になっている。すなわち、その特徴的な点について述べると、図11(d)において、貫通孔2の開口部に形成された粗面化したテーパ部8(第3の実施形態)に、内壁金属層5aを含む局在した金属層5(第2の実施形態)が形成されている。このような方法によると、テーパ部、粗面化、及び、内壁金属層5aによる各効果が合算されて、貫通孔2の開口部近傍におけるめっき金属6の下地との密着力がより強固なものとなる。
なお、本発明は、上記構成に限られることなく種々の変形が可能である。例えば、内壁金属層4a,5aは、必ずしも半導体基板1の両面において設ける必要はない。これは、例えば、半導体基板1の一方の表面1aにおける貫通孔配線10の端部にパッドなどを形成するなどの理由により、一方の表面1aに対してCMPなどによる平坦化を行わない場合は、一方の表面1aにおける金属層4は削られることなく残留するので、内壁金属層4aを強いて設けなくとも、一方の表面側における貫通孔配線10の密着力が充分得られるからである。また、テーパ部の形成、粗面化処理、内壁金属層の形成などは、半導体基板1の何れの表面においても、また、両方の面においても、これを適用することができる。
また、第3の実施形態において、貫通孔2の開口テーパ部を粗面化する例(粗面化テーパ部8)を示したが、粗面化は、テーパ部ではなく、貫通孔2の垂直開口部に対して行ってもその効果が得られる。その粗面化は、テーパ部と同様にKOHなどを用いて行うことができる。また、密着力向上のための表面粗面化は、半導体基板1そのものではなく、絶縁層3の表面に施すこともできる。また、半導体基板として主にシリコン基板について説明したが、シリコン基板の他に、ガリウムヒ素やインジウム燐などの半導体基板に対しても、本発明の製造方法が適用される。また、これらの半導体基板は、基板材料そのものの状態の他に、表面に集積回路等が形成され状態でも本発明の製造方法が適用される。
本発明の貫通孔配線の製造方法が適用された半導体基板とその一部拡大透視表示された貫通孔配線部分の斜視図。 本発明の第1の実施形態に係る半導体基板の貫通孔配線の製造方法についてのフローチャート。 同上製造方法における貫通孔配線をボトムアップ方式で形成する様子を模式的に示す半導体基板及びめっき用電極の断面図。 (a)〜(g)は同上製造方法を工程順に示す半導体基板の断面図。 (a)〜(d)は同上製造方法における貫通孔配線のボトムアップ方式による形成を複数の貫通孔配線について工程順に示す半導体基板の断面図。 (a)〜(d)は同上製造方法の変形例を代表的な製造工程において示す半導体基板の断面図。 本発明の第2の実施形態に係る半導体基板の貫通孔配線の製造方法についてのフローチャート。 (a)〜(g)は同上製造方法を工程順に示す半導体基板の断面図。 本発明の第3の実施形態に係る半導体基板の貫通孔配線の製造方法についてのフローチャート。 (a)〜(g)は同上製造方法を工程順に示す半導体基板の断面図。 (a)〜(g)は本発明の第4の実施形態に係る半導体基板の貫通孔配線の製造方法を工程順に示す半導体基板の断面図。 (a)〜(c)は従来の貫通孔配線の製造方法を代表的な工程において示す半導体基板の断面図。 従来のコンフォーマル成長のめっきによる貫通孔配線の製造方法の問題点を説明する半導体基板の断面図。 (a)〜(d)は従来のボトムアップ方式による貫通孔配線の製造方法を代表的な工程において示す半導体基板の断面図。 (a)は従来の他のボトムアップ方式による貫通孔配線の製造方法を説明する半導体基板及びめっき用電極の断面図、(b)は(a)に示した方式により貫通孔配線を形成する様子を示す半導体基板の断面図。 (a)(b)は図15(a)(b)(c)に示した方法による従来の貫通孔配線の製造方法の問題点を説明するため複数の貫通孔配線の形成を示す半導体基板の断面図。
符号の説明
1 半導体基板
2 貫通孔
3 絶縁層
4 金属層(シード層)
5 金属層
6 めっき金属(配線材料)
7 テーパ部
8 粗面化部
10 貫通孔配線
1a 一方の表面
1b 他方の表面
4a 内壁金属層
5a 内壁金属層
E めっき用電極

Claims (4)

  1. 半導体基板を厚み方向に加工して当該半導体基板の一方の表面と他方の表面とに開口を有する貫通孔を形成し、前記貫通孔を形成した半導体基板の貫通孔内壁面を含む表面に絶縁層を形成し、前記絶縁層で絶縁された貫通孔内部にめっきによってめっき金属を充填して配線を形成する半導体基板の貫通孔配線の製造方法において、
    前記半導体基板に前記貫通孔と絶縁層とを形成した後に、当該半導体基板の絶縁層の形成された一方の表面にシード層となる通電用の金属層を形成すると共に、他方の表面に開口する前記絶縁層の形成された貫通孔の開口近傍内壁面に金属層を形成し、
    前記金属層を形成した後に、前記他方の表面に対向離間して配置させためっき用電極と前記通電用の金属層との間に通電して前記貫通孔内部に前記一方の表面側から前記他方の表面側に向けて順次めっき金属を充填していくことを特徴とする貫通孔配線の製造方法。
  2. 前記貫通孔の形成に際し、当該貫通孔の他方の表面における開口付近に外方に向けて広がるテーパ部を形成し、前記開口近傍内壁面の金属層の形成に際し、前記テーパ部の表面に当該金属層を形成することを特徴とする請求項1に記載の貫通孔配線の製造方法。
  3. 前記貫通孔の形成に際し、少なくとも当該貫通孔の他方の表面における開口内壁面を粗面化することを特徴とする請求項1又は請求項2に記載の貫通孔配線の製造方法。
  4. 半導体基板を厚み方向に加工して当該半導体基板の一方の表面と他方の表面とに開口を有する貫通孔を形成し、前記貫通孔を形成した半導体基板の貫通孔内壁面を含む表面に絶縁層を形成し、前記絶縁層で絶縁された貫通孔内部にめっきによってめっき金属を充填して配線を形成する半導体基板の貫通孔配線の製造方法において、
    前記貫通孔の形成に際し、少なくとも当該貫通孔の他方の表面における開口内壁面を粗面化し、
    前記粗面化した開口内壁面を有する貫通孔を形成した後に、前記絶縁層を形成し、
    前記半導体基板の絶縁層の形成された一方の表面にシード層となる通電用の金属層を形成し、
    前記通電用の金属層を形成した後に、前記半導体基板の他方の表面に対向離間して配置させためっき用電極と前記通電用の金属層との間に通電して前記貫通孔内部に前記一方の表面側から前記他方の表面側に向けて順次めっき金属を充填していくことを特徴とする貫通孔配線の製造方法。
JP2005245987A 2005-08-26 2005-08-26 貫通孔配線の製造方法 Expired - Fee Related JP4581915B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005245987A JP4581915B2 (ja) 2005-08-26 2005-08-26 貫通孔配線の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005245987A JP4581915B2 (ja) 2005-08-26 2005-08-26 貫通孔配線の製造方法

Publications (2)

Publication Number Publication Date
JP2007059796A true JP2007059796A (ja) 2007-03-08
JP4581915B2 JP4581915B2 (ja) 2010-11-17

Family

ID=37922992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005245987A Expired - Fee Related JP4581915B2 (ja) 2005-08-26 2005-08-26 貫通孔配線の製造方法

Country Status (1)

Country Link
JP (1) JP4581915B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173856A (ja) * 2007-02-05 2007-07-05 Matsushita Electric Works Ltd 半導体ウェハへの貫通孔配線の形成方法
JP2008021739A (ja) * 2006-07-11 2008-01-31 Shinko Electric Ind Co Ltd 基板の製造方法
JP2010267805A (ja) * 2009-05-14 2010-11-25 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2012018956A (ja) * 2010-07-06 2012-01-26 Canon Inc 配線基板の製造方法
JP2012505557A (ja) * 2008-10-16 2012-03-01 マイクロン テクノロジー, インク. 一体型ビア及びビア端子を有する半導体回路基板、並びに関連するシステム及び方法
EP2477219A2 (en) * 2011-01-12 2012-07-18 Canon Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
WO2012117533A1 (ja) * 2011-03-02 2012-09-07 株式会社メイコー 貫通穴めっき方法及びこれを用いて製造された基板
WO2013018258A1 (ja) * 2011-07-29 2013-02-07 新明和工業株式会社 成膜装置および成膜方法
JP2013077807A (ja) * 2011-09-13 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2013106015A (ja) * 2011-11-17 2013-05-30 Taiyo Yuden Co Ltd 半導体装置、及びその製造方法
JP2014078720A (ja) * 2013-11-13 2014-05-01 Dainippon Printing Co Ltd 貫通電極基板の製造方法
JP2017022220A (ja) * 2015-07-09 2017-01-26 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2017204527A (ja) * 2016-05-10 2017-11-16 凸版印刷株式会社 配線回路基板及びその製造方法
KR20200143412A (ko) * 2018-04-09 2020-12-23 코닝 인코포레이티드 개선된 신뢰성을 갖는 기밀 금속화된 비아
US11760682B2 (en) 2019-02-21 2023-09-19 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0482222A (ja) * 1990-07-24 1992-03-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004022990A (ja) * 2002-06-19 2004-01-22 Shinko Electric Ind Co Ltd シリコン基板のスルーホールプラギング方法
JP2004119606A (ja) * 2002-09-25 2004-04-15 Canon Inc 半導体基板の貫通孔埋め込み方法および半導体基板
JP2004235528A (ja) * 2003-01-31 2004-08-19 Mitsubishi Electric Corp 基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0482222A (ja) * 1990-07-24 1992-03-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004022990A (ja) * 2002-06-19 2004-01-22 Shinko Electric Ind Co Ltd シリコン基板のスルーホールプラギング方法
JP2004119606A (ja) * 2002-09-25 2004-04-15 Canon Inc 半導体基板の貫通孔埋め込み方法および半導体基板
JP2004235528A (ja) * 2003-01-31 2004-08-19 Mitsubishi Electric Corp 基板の製造方法

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021739A (ja) * 2006-07-11 2008-01-31 Shinko Electric Ind Co Ltd 基板の製造方法
JP2007173856A (ja) * 2007-02-05 2007-07-05 Matsushita Electric Works Ltd 半導体ウェハへの貫通孔配線の形成方法
US8629057B2 (en) 2008-10-16 2014-01-14 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
JP2012505557A (ja) * 2008-10-16 2012-03-01 マイクロン テクノロジー, インク. 一体型ビア及びビア端子を有する半導体回路基板、並びに関連するシステム及び方法
US9935085B2 (en) 2008-10-16 2018-04-03 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
US9508628B2 (en) 2008-10-16 2016-11-29 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
JP2010267805A (ja) * 2009-05-14 2010-11-25 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2012018956A (ja) * 2010-07-06 2012-01-26 Canon Inc 配線基板の製造方法
EP2477219A3 (en) * 2011-01-12 2014-06-04 Canon Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
EP2477219A2 (en) * 2011-01-12 2012-07-18 Canon Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
US8772944B2 (en) 2011-01-12 2014-07-08 Canon Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
TWI476819B (zh) * 2011-01-12 2015-03-11 Canon Kk 半導體裝置及半導體裝置之製造方法
CN103403228A (zh) * 2011-03-02 2013-11-20 名幸电子有限公司 贯通孔镀敷方法以及利用该贯通孔镀敷方法制造的基板
KR101475474B1 (ko) * 2011-03-02 2014-12-23 메이코 일렉트로닉스 컴파니 리미티드 관통공 도금 방법 및 이를 이용하여 제조된 기판
WO2012117533A1 (ja) * 2011-03-02 2012-09-07 株式会社メイコー 貫通穴めっき方法及びこれを用いて製造された基板
JP2013030679A (ja) * 2011-07-29 2013-02-07 Shin Meiwa Ind Co Ltd 成膜装置および成膜方法
WO2013018258A1 (ja) * 2011-07-29 2013-02-07 新明和工業株式会社 成膜装置および成膜方法
JP2013077807A (ja) * 2011-09-13 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2013106015A (ja) * 2011-11-17 2013-05-30 Taiyo Yuden Co Ltd 半導体装置、及びその製造方法
JP2014078720A (ja) * 2013-11-13 2014-05-01 Dainippon Printing Co Ltd 貫通電極基板の製造方法
JP2017022220A (ja) * 2015-07-09 2017-01-26 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2017204527A (ja) * 2016-05-10 2017-11-16 凸版印刷株式会社 配線回路基板及びその製造方法
KR20200143412A (ko) * 2018-04-09 2020-12-23 코닝 인코포레이티드 개선된 신뢰성을 갖는 기밀 금속화된 비아
US11152294B2 (en) * 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US11201109B2 (en) 2018-04-09 2021-12-14 Corning Incorporated Hermetic metallized via with improved reliability
TWI808151B (zh) * 2018-04-09 2023-07-11 美商康寧公司 包含具有改良可靠度之密封式金屬化通路的物品
KR102616802B1 (ko) 2018-04-09 2023-12-22 코닝 인코포레이티드 기밀 금속화된 비아를 포함하는 물품 및 이를 제조하기 위한 공정
US12131985B2 (en) 2018-04-09 2024-10-29 Corning Incorporated Hermetic metallized via with improved reliability
US11760682B2 (en) 2019-02-21 2023-09-19 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same

Also Published As

Publication number Publication date
JP4581915B2 (ja) 2010-11-17

Similar Documents

Publication Publication Date Title
JP4581915B2 (ja) 貫通孔配線の製造方法
US10199275B2 (en) Systems and methods for producing flat surfaces in interconnect structures
JP2007095743A (ja) 貫通孔配線及びその製造方法
EP2826066B1 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
KR100801077B1 (ko) 웨이퍼 표면 상에 균일한 도금을 제공하기 위한 임베디드전기도금 전류 경로를 갖는 반도체 웨이퍼
TW201843772A (zh) 多金屬接觸結構
KR100907896B1 (ko) 시스템 인 패키지의 금속 전극 형성방법
KR20040028566A (ko) 반도체 장치 및 그 제조 방법
TW201010005A (en) Hybrid conductive vias including small dimension active surface ends and larger dimension back side ends, semiconductor devices including the same, and associated methods
JP2005203476A (ja) 半導体装置の配線構造及びその製造方法
KR20010107786A (ko) 반도체 장치 제조 방법
JPH0779078A (ja) 多層配線基板及びその製造方法
JP2007005404A (ja) 半導体基板への貫通配線の形成方法
US20010027008A1 (en) Method for forming interconnect structure in semiconductor device
KR20190003050A (ko) 관통형 tgv 금속 배선 형성 방법
CN103491729A (zh) 线路板及其制作方法
JP4552770B2 (ja) 半導体基板への貫通配線の形成方法
US20130089982A1 (en) Method of Fabricating a Substrate Having Conductive Through Holes
JP2006222138A (ja) 貫通電極の形成方法
JP4286733B2 (ja) インターポーザおよびインターポーザの製造方法
JP2001053077A (ja) 半導体集積回路装置およびその製造方法
US7030021B2 (en) Method of fabricating metal interconnection of semiconductor device
TWI405317B (zh) 封裝基板及其製法
KR100591136B1 (ko) 반도체 소자 및 그 제조 방법
JP4400408B2 (ja) 貫通電極の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees