JP2007059796A - 貫通孔配線の製造方法 - Google Patents
貫通孔配線の製造方法 Download PDFInfo
- Publication number
- JP2007059796A JP2007059796A JP2005245987A JP2005245987A JP2007059796A JP 2007059796 A JP2007059796 A JP 2007059796A JP 2005245987 A JP2005245987 A JP 2005245987A JP 2005245987 A JP2005245987 A JP 2005245987A JP 2007059796 A JP2007059796 A JP 2007059796A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- semiconductor substrate
- plating
- wiring
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体基板1を厚み方向に加工して半導体基板1の一方の表面1aと他方の表面1bとに開口を有する貫通孔2を形成し、その後、半導体基板1の貫通孔2内壁面を含む表面に絶縁層3を形成し、絶縁層3の形成された貫通孔2内部にめっきによってめっき金属を充填して半導体基板の貫通孔配線を製造する。絶縁層3の形成の後に、シード層となる通電用の金属層4を一方の表面1aに形成すると共に、半導体基板1の他方の表面1bに開口する絶縁層3の形成された貫通孔2の開口近傍内壁面に内壁金属層5aを形成し、半導体基板1の他方の表面1bに対向離間させて配置しためっき用電極Eと通電用金属層4との間に通電してボトムアップ方式のめっきを行う。
【選択図】図3
Description
図2は本発明の第1の実施形態に係る貫通孔配線10の製造方法のフローチャートを示し、図3は同方法のボトムアップ方式によるめっきの様子を示し、図4(a)〜(g)は同方法の主要工程段階における半導体基板1の断面を工程順に示す。まず貫通孔配線10の製造方法の概要を、図2、図3を参照して説明する。半導体基板1に貫通孔2を形成し(S1)、半導体基板1の貫通孔2の内壁面を含む表面に絶縁層3を形成する(S2)。
図7は本発明の第2の実施形態に係る半導体基板1の貫通孔配線10の製造方法のフローチャートを示し、図8(a)〜(g)は同方法の主要工程段階における半導体基板1の断面を工程順に示す。この実施形態における貫通孔配線10の製造方法は、図7に示すように、最初のステップS11において、半導体基板1への貫通孔2の形成と共に、貫通孔2の開口付近に外方に向けて広がるテーパ部を形成する点が、図2に示した第1の実施形態のフローチャートと異なる。以下、図8(a)〜(g)を参照して、相違点に注目してこの実施形態を説明する。
図9は本発明の第3の実施形態に係る半導体基板1の貫通孔配線10の製造方法のフローチャートを示し、図10(a)〜(g)は同方法の主要工程段階における半導体基板1の断面を工程順に示す。この実施形態における貫通孔配線10の製造方法は、図9に示すように、最初のステップS12において、半導体基板1への貫通孔2の形成と共に、貫通孔2の開口近傍内壁面を粗面化する点、及び半導体基板1の他方の表面1bに金属層を形成するステップ(図2におけるステップS4)がない点が、図2に示した第1の実施形態のフローチャートと異なる。以下、図10(a)〜(g)を参照して、相違点に注目してこの実施形態を説明する。
図11(a)〜(g)は本発明の第4の実施形態に係る半導体基板1の貫通孔配線10の製造方法の主要工程段階における半導体基板1の断面を工程順に示す。この実施形態は、上述の第2の実施形態(図8(a)〜(g))と、第3の実施形態(図10(a)〜(g))とを組み合わせた方法による実施形態になっている。すなわち、その特徴的な点について述べると、図11(d)において、貫通孔2の開口部に形成された粗面化したテーパ部8(第3の実施形態)に、内壁金属層5aを含む局在した金属層5(第2の実施形態)が形成されている。このような方法によると、テーパ部、粗面化、及び、内壁金属層5aによる各効果が合算されて、貫通孔2の開口部近傍におけるめっき金属6の下地との密着力がより強固なものとなる。
2 貫通孔
3 絶縁層
4 金属層(シード層)
5 金属層
6 めっき金属(配線材料)
7 テーパ部
8 粗面化部
10 貫通孔配線
1a 一方の表面
1b 他方の表面
4a 内壁金属層
5a 内壁金属層
E めっき用電極
Claims (4)
- 半導体基板を厚み方向に加工して当該半導体基板の一方の表面と他方の表面とに開口を有する貫通孔を形成し、前記貫通孔を形成した半導体基板の貫通孔内壁面を含む表面に絶縁層を形成し、前記絶縁層で絶縁された貫通孔内部にめっきによってめっき金属を充填して配線を形成する半導体基板の貫通孔配線の製造方法において、
前記半導体基板に前記貫通孔と絶縁層とを形成した後に、当該半導体基板の絶縁層の形成された一方の表面にシード層となる通電用の金属層を形成すると共に、他方の表面に開口する前記絶縁層の形成された貫通孔の開口近傍内壁面に金属層を形成し、
前記金属層を形成した後に、前記他方の表面に対向離間して配置させためっき用電極と前記通電用の金属層との間に通電して前記貫通孔内部に前記一方の表面側から前記他方の表面側に向けて順次めっき金属を充填していくことを特徴とする貫通孔配線の製造方法。 - 前記貫通孔の形成に際し、当該貫通孔の他方の表面における開口付近に外方に向けて広がるテーパ部を形成し、前記開口近傍内壁面の金属層の形成に際し、前記テーパ部の表面に当該金属層を形成することを特徴とする請求項1に記載の貫通孔配線の製造方法。
- 前記貫通孔の形成に際し、少なくとも当該貫通孔の他方の表面における開口内壁面を粗面化することを特徴とする請求項1又は請求項2に記載の貫通孔配線の製造方法。
- 半導体基板を厚み方向に加工して当該半導体基板の一方の表面と他方の表面とに開口を有する貫通孔を形成し、前記貫通孔を形成した半導体基板の貫通孔内壁面を含む表面に絶縁層を形成し、前記絶縁層で絶縁された貫通孔内部にめっきによってめっき金属を充填して配線を形成する半導体基板の貫通孔配線の製造方法において、
前記貫通孔の形成に際し、少なくとも当該貫通孔の他方の表面における開口内壁面を粗面化し、
前記粗面化した開口内壁面を有する貫通孔を形成した後に、前記絶縁層を形成し、
前記半導体基板の絶縁層の形成された一方の表面にシード層となる通電用の金属層を形成し、
前記通電用の金属層を形成した後に、前記半導体基板の他方の表面に対向離間して配置させためっき用電極と前記通電用の金属層との間に通電して前記貫通孔内部に前記一方の表面側から前記他方の表面側に向けて順次めっき金属を充填していくことを特徴とする貫通孔配線の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245987A JP4581915B2 (ja) | 2005-08-26 | 2005-08-26 | 貫通孔配線の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245987A JP4581915B2 (ja) | 2005-08-26 | 2005-08-26 | 貫通孔配線の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007059796A true JP2007059796A (ja) | 2007-03-08 |
JP4581915B2 JP4581915B2 (ja) | 2010-11-17 |
Family
ID=37922992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005245987A Expired - Fee Related JP4581915B2 (ja) | 2005-08-26 | 2005-08-26 | 貫通孔配線の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4581915B2 (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173856A (ja) * | 2007-02-05 | 2007-07-05 | Matsushita Electric Works Ltd | 半導体ウェハへの貫通孔配線の形成方法 |
JP2008021739A (ja) * | 2006-07-11 | 2008-01-31 | Shinko Electric Ind Co Ltd | 基板の製造方法 |
JP2010267805A (ja) * | 2009-05-14 | 2010-11-25 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
JP2012018956A (ja) * | 2010-07-06 | 2012-01-26 | Canon Inc | 配線基板の製造方法 |
JP2012505557A (ja) * | 2008-10-16 | 2012-03-01 | マイクロン テクノロジー, インク. | 一体型ビア及びビア端子を有する半導体回路基板、並びに関連するシステム及び方法 |
EP2477219A2 (en) * | 2011-01-12 | 2012-07-18 | Canon Kabushiki Kaisha | Semiconductor device and method for manufacturing semiconductor device |
WO2012117533A1 (ja) * | 2011-03-02 | 2012-09-07 | 株式会社メイコー | 貫通穴めっき方法及びこれを用いて製造された基板 |
WO2013018258A1 (ja) * | 2011-07-29 | 2013-02-07 | 新明和工業株式会社 | 成膜装置および成膜方法 |
JP2013077807A (ja) * | 2011-09-13 | 2013-04-25 | Hoya Corp | 基板製造方法および配線基板の製造方法 |
JP2013106015A (ja) * | 2011-11-17 | 2013-05-30 | Taiyo Yuden Co Ltd | 半導体装置、及びその製造方法 |
JP2014078720A (ja) * | 2013-11-13 | 2014-05-01 | Dainippon Printing Co Ltd | 貫通電極基板の製造方法 |
JP2017022220A (ja) * | 2015-07-09 | 2017-01-26 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
JP2017204527A (ja) * | 2016-05-10 | 2017-11-16 | 凸版印刷株式会社 | 配線回路基板及びその製造方法 |
KR20200143412A (ko) * | 2018-04-09 | 2020-12-23 | 코닝 인코포레이티드 | 개선된 신뢰성을 갖는 기밀 금속화된 비아 |
US11760682B2 (en) | 2019-02-21 | 2023-09-19 | Corning Incorporated | Glass or glass ceramic articles with copper-metallized through holes and processes for making the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0482222A (ja) * | 1990-07-24 | 1992-03-16 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2004022990A (ja) * | 2002-06-19 | 2004-01-22 | Shinko Electric Ind Co Ltd | シリコン基板のスルーホールプラギング方法 |
JP2004119606A (ja) * | 2002-09-25 | 2004-04-15 | Canon Inc | 半導体基板の貫通孔埋め込み方法および半導体基板 |
JP2004235528A (ja) * | 2003-01-31 | 2004-08-19 | Mitsubishi Electric Corp | 基板の製造方法 |
-
2005
- 2005-08-26 JP JP2005245987A patent/JP4581915B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0482222A (ja) * | 1990-07-24 | 1992-03-16 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2004022990A (ja) * | 2002-06-19 | 2004-01-22 | Shinko Electric Ind Co Ltd | シリコン基板のスルーホールプラギング方法 |
JP2004119606A (ja) * | 2002-09-25 | 2004-04-15 | Canon Inc | 半導体基板の貫通孔埋め込み方法および半導体基板 |
JP2004235528A (ja) * | 2003-01-31 | 2004-08-19 | Mitsubishi Electric Corp | 基板の製造方法 |
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008021739A (ja) * | 2006-07-11 | 2008-01-31 | Shinko Electric Ind Co Ltd | 基板の製造方法 |
JP2007173856A (ja) * | 2007-02-05 | 2007-07-05 | Matsushita Electric Works Ltd | 半導体ウェハへの貫通孔配線の形成方法 |
US8629057B2 (en) | 2008-10-16 | 2014-01-14 | Micron Technology, Inc. | Semiconductor substrates with unitary vias and via terminals, and associated systems and methods |
JP2012505557A (ja) * | 2008-10-16 | 2012-03-01 | マイクロン テクノロジー, インク. | 一体型ビア及びビア端子を有する半導体回路基板、並びに関連するシステム及び方法 |
US9935085B2 (en) | 2008-10-16 | 2018-04-03 | Micron Technology, Inc. | Semiconductor substrates with unitary vias and via terminals, and associated systems and methods |
US9508628B2 (en) | 2008-10-16 | 2016-11-29 | Micron Technology, Inc. | Semiconductor substrates with unitary vias and via terminals, and associated systems and methods |
JP2010267805A (ja) * | 2009-05-14 | 2010-11-25 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
JP2012018956A (ja) * | 2010-07-06 | 2012-01-26 | Canon Inc | 配線基板の製造方法 |
EP2477219A3 (en) * | 2011-01-12 | 2014-06-04 | Canon Kabushiki Kaisha | Semiconductor device and method for manufacturing semiconductor device |
EP2477219A2 (en) * | 2011-01-12 | 2012-07-18 | Canon Kabushiki Kaisha | Semiconductor device and method for manufacturing semiconductor device |
US8772944B2 (en) | 2011-01-12 | 2014-07-08 | Canon Kabushiki Kaisha | Semiconductor device and method for manufacturing semiconductor device |
TWI476819B (zh) * | 2011-01-12 | 2015-03-11 | Canon Kk | 半導體裝置及半導體裝置之製造方法 |
CN103403228A (zh) * | 2011-03-02 | 2013-11-20 | 名幸电子有限公司 | 贯通孔镀敷方法以及利用该贯通孔镀敷方法制造的基板 |
KR101475474B1 (ko) * | 2011-03-02 | 2014-12-23 | 메이코 일렉트로닉스 컴파니 리미티드 | 관통공 도금 방법 및 이를 이용하여 제조된 기판 |
WO2012117533A1 (ja) * | 2011-03-02 | 2012-09-07 | 株式会社メイコー | 貫通穴めっき方法及びこれを用いて製造された基板 |
JP2013030679A (ja) * | 2011-07-29 | 2013-02-07 | Shin Meiwa Ind Co Ltd | 成膜装置および成膜方法 |
WO2013018258A1 (ja) * | 2011-07-29 | 2013-02-07 | 新明和工業株式会社 | 成膜装置および成膜方法 |
JP2013077807A (ja) * | 2011-09-13 | 2013-04-25 | Hoya Corp | 基板製造方法および配線基板の製造方法 |
JP2013106015A (ja) * | 2011-11-17 | 2013-05-30 | Taiyo Yuden Co Ltd | 半導体装置、及びその製造方法 |
JP2014078720A (ja) * | 2013-11-13 | 2014-05-01 | Dainippon Printing Co Ltd | 貫通電極基板の製造方法 |
JP2017022220A (ja) * | 2015-07-09 | 2017-01-26 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
JP2017204527A (ja) * | 2016-05-10 | 2017-11-16 | 凸版印刷株式会社 | 配線回路基板及びその製造方法 |
KR20200143412A (ko) * | 2018-04-09 | 2020-12-23 | 코닝 인코포레이티드 | 개선된 신뢰성을 갖는 기밀 금속화된 비아 |
US11152294B2 (en) * | 2018-04-09 | 2021-10-19 | Corning Incorporated | Hermetic metallized via with improved reliability |
US11201109B2 (en) | 2018-04-09 | 2021-12-14 | Corning Incorporated | Hermetic metallized via with improved reliability |
TWI808151B (zh) * | 2018-04-09 | 2023-07-11 | 美商康寧公司 | 包含具有改良可靠度之密封式金屬化通路的物品 |
KR102616802B1 (ko) | 2018-04-09 | 2023-12-22 | 코닝 인코포레이티드 | 기밀 금속화된 비아를 포함하는 물품 및 이를 제조하기 위한 공정 |
US12131985B2 (en) | 2018-04-09 | 2024-10-29 | Corning Incorporated | Hermetic metallized via with improved reliability |
US11760682B2 (en) | 2019-02-21 | 2023-09-19 | Corning Incorporated | Glass or glass ceramic articles with copper-metallized through holes and processes for making the same |
Also Published As
Publication number | Publication date |
---|---|
JP4581915B2 (ja) | 2010-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4581915B2 (ja) | 貫通孔配線の製造方法 | |
US10199275B2 (en) | Systems and methods for producing flat surfaces in interconnect structures | |
JP2007095743A (ja) | 貫通孔配線及びその製造方法 | |
EP2826066B1 (en) | Semiconductor devices with close-packed via structures having in-plane routing and method of making same | |
KR100801077B1 (ko) | 웨이퍼 표면 상에 균일한 도금을 제공하기 위한 임베디드전기도금 전류 경로를 갖는 반도체 웨이퍼 | |
TW201843772A (zh) | 多金屬接觸結構 | |
KR100907896B1 (ko) | 시스템 인 패키지의 금속 전극 형성방법 | |
KR20040028566A (ko) | 반도체 장치 및 그 제조 방법 | |
TW201010005A (en) | Hybrid conductive vias including small dimension active surface ends and larger dimension back side ends, semiconductor devices including the same, and associated methods | |
JP2005203476A (ja) | 半導体装置の配線構造及びその製造方法 | |
KR20010107786A (ko) | 반도체 장치 제조 방법 | |
JPH0779078A (ja) | 多層配線基板及びその製造方法 | |
JP2007005404A (ja) | 半導体基板への貫通配線の形成方法 | |
US20010027008A1 (en) | Method for forming interconnect structure in semiconductor device | |
KR20190003050A (ko) | 관통형 tgv 금속 배선 형성 방법 | |
CN103491729A (zh) | 线路板及其制作方法 | |
JP4552770B2 (ja) | 半導体基板への貫通配線の形成方法 | |
US20130089982A1 (en) | Method of Fabricating a Substrate Having Conductive Through Holes | |
JP2006222138A (ja) | 貫通電極の形成方法 | |
JP4286733B2 (ja) | インターポーザおよびインターポーザの製造方法 | |
JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
US7030021B2 (en) | Method of fabricating metal interconnection of semiconductor device | |
TWI405317B (zh) | 封裝基板及其製法 | |
KR100591136B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP4400408B2 (ja) | 貫通電極の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |