JP2007059520A - 微細加工方法及び微細加工構造並びに電子デバイスの製造方法及び電子デバイス - Google Patents
微細加工方法及び微細加工構造並びに電子デバイスの製造方法及び電子デバイス Download PDFInfo
- Publication number
- JP2007059520A JP2007059520A JP2005241033A JP2005241033A JP2007059520A JP 2007059520 A JP2007059520 A JP 2007059520A JP 2005241033 A JP2005241033 A JP 2005241033A JP 2005241033 A JP2005241033 A JP 2005241033A JP 2007059520 A JP2007059520 A JP 2007059520A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electronic device
- substrate
- resist
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【解決手段】基体1上にレジスト膜2を形成する工程、レジスト膜2をパターン露光する工程、現像を行うことなくレジスト膜2上に被加工薄膜4を形成する工程、レジスト膜2の非露光部2bとその上の被加工薄膜4とをリフトオフする工程、を順次行うことを特徴とする。パターン化された被加工薄膜4aと基板1との間に、露光されたレジストパターン2aが介在していることを特徴とする。
【選択図】 図1
Description
例えば、基板上に所望の薄膜パターンを形成する場合、一般的には、薄膜の上にレジスト膜をつけてパターン露光を行った後に現像処理を施し、残ったレジストパターンをマスクとしてエッチング液で薄膜に所望のパターンを施す加工法が用いられる。
しかし、この方法では、エッチング時に基板ダメージを与えることがある。
そこで、かかるダメージを避ける方法として図4に示すリフトオフ法が提示されている(例えば特許文献1)。
しかし、かかるリフト法は次のような問題を有している。
現像工程(c)と、スライトエッチング工程(d)とが不可欠である。すなわち、プロセス工程が多く、それに伴い製造コストが高くならざるを得ないという問題がある。
また、薄膜パターン4a,4bと基板1との密着性が悪いという問題がある。
なお、特許文献2には、トリアジンチオールの誘導体がリフトオフ法におけるレジストとして用いることができる旨が記載されている。
本発明は、プロセス工程の数が従来のリフトオフ方法より少なく、基板との密着性が良好な薄膜パターンの形成が可能な微細加工方法を提供することを目的とする。
本発明は、基板との密着性に優れたパターニングされた被加工薄膜を有する微細加工構造を提供することを目的とする。
前記レジスト膜をパターン露光する工程、
前記レジスト膜上に被加工薄膜を形成する工程、
前記レジスト膜の非露光部とその上の前記被加工薄膜とをリフトオフする工程、
を順次行うことを特徴とする微細加工方法である。
請求項3に係る発明は、現像液は、エタノールであることを特徴とする請求項2記載の微細加工方法である。
請求項4に係る発明は、現像液は水であることを特徴とする請求項2記載の微細加工方法である。
請求項5に係る発明は、レジスト膜は、チオール基を有する有機材料からなることを特徴とする請求項1乃至4のいずれか1項記載の微細加工方法である。
請求項6に係る発明は、レジスト膜は、トリアジンチオール、トリアジンチオール化合物又はそれらの誘導体からなることを特徴とする請求項1乃至5のいずれか1項記載の微細加工方法である。
請求項7に係る発明は、レジスト膜は1μm 〜 5nmであることを特徴とする請求項1乃至6のいずれか1項記載の微細加工方法である。
請求項8に係る発明は、被加工薄膜は導電性材料からなることを特徴とする請求項1乃至7のいずれか1項記載の微細加工方法である。
請求項9に係る発明は、導電性材料はAuであることを特徴とする請求項8記載の微細加工方法である。
請求項10に係る発明は、導電性材料は導電性高分子であることを特徴とする請求項8記載の微細加工方法である。
請求項11に係る発明は、基体は、半導体、セラミックス、樹脂、ガラス、金属のいずれかからなることを特徴とする請求項1乃至10のいずれか1項記載の微細加工方法である。
請求項12に係る発明は、基体は、表面に絶縁層を有していることを特徴とする請求項1乃至11のいずれか1項記載の微細加工方法である。
請求項13に係る発明は、基体は可とう性を有することを特徴とする請求項1乃至12のいずれか1項記載の微細加工方法である。
請求項15に係る発明は、能動層は半導体層であることを特徴とする請求項14記載の電子デバイスの製造方法である。このようなデバイスとしては例えばTFTがあげられる。
請求項16に係る発明は、能動層は強誘電体層であることを特徴とする請求項14記載の電子デバイスの製造方法である。このようなデバイスとして指紋検出電子デバイスがあげられる。
請求項17に係る発明は、能動層は生体材料層であることを特徴とする請求項14記載の電子デバイスの製造方法である。このような生体材料層の材料としてはDNAがあげられる。
請求項18に係る発明は、電子デバイスの電極配置がボトムコンタクト構造であることを特徴とする請求項14乃至17記載の電子デバイスの製造方法。
請求項19に係る発明は、半導体層は、有機半導体層であることを特徴とする請求項15又は18記載の電子デバイスの製造方法。
請求項21に係る発明は、被加工薄膜はAuからなる薄膜であることを特徴とする請求項20記載の微細加工構造。
請求項22に係る発明は、パターン化された被加工薄膜の表面にSAMが形成されていることを特徴とする請求項20又は21記載の微細加工構造である。
請求項23に係る発明は、SAMは、トリアジンチオールのモノマーと被加工薄膜とにより形成されていることを特徴とする請求項20乃至22のいずれか1項記載の微細加工構造である。
請求項25に係る発明は、有機半導体層は、ペンタセンからなることを特徴とする請求項24記載の電子デバイスである。
請求項26に係る発明は、電子デバイスは、絶縁体上に直接ソース、ドレイン電極を形成するボトムコンタクト構造上に有機半導体層を形成したTFTトランジスタであることを特徴とする請求項24又は25記載の電子デバイスである。
請求項27に係る発明は、請求項14乃至19のいずれか1項記載の電子デバイスの製造方法により製造したことを特徴とする電子デバイスである。
請求項20〜23に係る発明によれば、基板との密着性に優れた薄膜パターンを有する微細加工構造を得ることができる。
請求項24〜27に係る発明によれば、移動度が優れた有機トランジスタの提供及びその作成が可能が可能となる。
本形態においては、基体1上にレジスト膜2を形成する工程、前記レジスト膜2をパターン露光する工程、前記レジスト膜2上に被加工薄膜4を形成する工程、前記レジスト膜の非露光部2bとその上の前記被加工薄膜4とをリフトオフする工程、を順次行う。
[レジスト膜堆積]
まず、基体1上にレジスト膜2を形成する。
(基体)
本発明においては、基体表面はエッチング剤に曝されることはなく、現像液(例えばエタノール)に曝されるのみである。従って、現像液に耐性を有する材料を基体の材料として広く選択することが可能である。
例えば、金属、セラミックス、半導体、木材、紙、樹脂などあらゆる固体材料が用いられる。また、支持体となる母材をこれら材料で形成し、その表面にこれらの材料から選ばれた他の材料からなる層が形成されているものであってもよい。より具体的には、鉄,鋳鉄,ステンレス,パーマロイ,銅,黄銅,リン青銅,ニッケル,キュブロニッケル,錫,鉛,コバルト,半田,チタン,アルミニウム,クロム,金,銀,白金,パラジウム,亜鉛等、金属酸化物、金属窒化物、金属炭化物、リン酸塩処理金属、クロム酸塩処理金属、シリコン、カーボン、化合物半導体、酸化アルミナセラミックス、陶器、ガラス、石英ガラス、超電導体セラミックス、木材、紙、プラスチックス、エンジニアリングプラスチックス、熱硬化性樹脂等が例としてあげられる。
例えば、TFTを製造する場合には、基体の母材として、高濃度ドープ半導体を用いればよい。また、半導体としては、シリコン、化合物半導体、有機半導体などを用いることができる。そして、母材の表面に例えば、SiO2等の絶縁層を形成して基体とすればよい。
例えば、図5(a)に示す構造においては、母材となる高ドープSi(G)の表面に絶縁層(SiO2)を有するものを基体として、S、Dを形成する。図5(b)に示す構造においては、母材となる基板の表面にG含む絶縁層を有するものを基体とし、S、Dを形成する。図5(a)、(b)に示す例は、絶縁体上に直接ソース(S)、ドレイン(D)電極を形成するボトムコンタクト構造の例である。絶縁体とソース、ドレインとの界面に露光レジストが介在する。
図5(c)に示す構造においては、有機半導体薄膜上にソース、ドレイン電極を形成するトップコンタクト構造の例である。この構造では、基板上に絶縁層を有する母材の表面に有機半導体層を有するものが基体であり、この基体上にS、Dを形成する。
図5(d)に示す構造においては、有機半導体薄膜上にソース、ドレイン電極を形成するトップコンタクト構造の例である。この構造では、基板上に絶縁層を有する母材の表面に有機半導体層を有するものが基体であり、この基体上にS、Dを形成する。
図5(e)に示す構造においては、母材となる高ドープSi(G)の表面に絶縁層(SiO2)を有するものを基体として、その上にSを形成する場合、さらに、その上に形成された有形半導体層を有するものを基体とし、その上にDを形成する。
有機半導体薄膜上にソース、ドレイン電極を形成するトップコンタクト構造の例である。この構造では、基板上に絶縁層を有する母材の表面に有機半導体層を有するものが基体であり、この基体上にS、Dを形成する。
以上の構造において、図5(a)、(b)における構造に本発明を適用することが特に好ましい。
本発明においては、従来リフトオフに用いられたレジストを用いることができる。特に、チオール基(SH)を含むレジストが好ましい。
チオール基を含むレジストの中でも特にトリアジンチオールあるいはその誘導体、トリアジンチオールの化合物が好ましい。
トリアジンチオールは、[化1]に示すような一般式(RTDM)で示される。
また、トリアジンチオール化合物としては、例えば、[化2]に示されるものが用いられる。
皮膜の形成は、トリアジンチオールの水溶液または有機溶媒に溶解したトリアジンチオールの溶液に金属核が付与された非導電性物質を浸漬して行なう。処理温度は60℃以下で処理時間は数十秒〜数十分程度が望ましい。
また、一般式[化3]で示されるトリアジンチオール誘導体の1種又は2種以上を用いてもよい。
このトリアジンチオール誘導体は、基体表面に真空蒸着して形成すればよい。
水溶液または有機溶媒に溶解したトリアジンチオールの溶液に金属核が付与された非導電性物質を浸漬してレジスト層の形成を行なう。処理温度は60℃以下で処理時間は数十秒〜数十分程度が望ましい。
真空蒸着装置内を一定の真空度に調整後、蒸着源であるトリアジンチオール誘導体を気化あるいは昇華させる。蒸着源が気化あるいは昇華していることを確認した後、成膜速度を所定の値に調整して蒸着を開始する。目的の膜厚の膜が形成されたならば蒸着源の加熱を止める。真空蒸着装置内が充分に冷えたところで大気ベントをおこない薄膜が形成された基板を取り出す。具体的な、蒸着条件は例えば次の通りである。真空蒸着装置内の真空度は、一般に1.0Pa〜1.0×10-6Paであり、好ましくは1.0×10-1Pa〜1.0×10-4Paである。るつぼのヒータの温度は室温〜250℃、好ましくは50℃〜200℃であるが、トリアジンチオール誘導体の分子量および蒸着装置内の真空度との兼ね合いで最適な温度範囲が決められるため一義的に定めることはできない。真空蒸着中は、磁石が基板2に磁場を印加してもよい。磁場の印加条件は、0.05T(テスラ)以上であり、磁場形成部7の種類に応じて適宜選定される。また、2種以上のトリアジンチオール 誘導体を同時にまたは別個に蒸着させる場合には、異なったトリアジンチオール誘導体が入った複数のるつぼを用いて行なう。
なお、レジストの厚さとしては、100nm 〜 10nmが好ましい。
レジスト膜を形成後、パターン露光を行う。
基体の表面上に形成された薄膜に光照射を行ない光重合を行なう。光重合においても、蒸着工程と同様に磁場の印加を行なうことができる。光重合で用いる光線は、X線,紫外線,赤外線等を用いることができ、200nm〜450nmの波長を有する紫外線が好ましく、特に280nm〜450nmの紫外線がより好ましい。光源としては、キセノンランプや水銀灯を利用することができる。また、光線の照射時間は、0.01秒〜180分が好ましい。0.01秒未満では重合率が不十分になり、180分を越えると重合速度が遅くなり薄膜形成に時間を要してしまい実用的ではない。光重合の重合雰囲気は、薄膜表面の官能基が酸化可能であればよく、空気中や酸素を供給できる場であればよい。また、重合温度条件は、10℃〜50℃が好ましい。10℃未満及び50℃を越えると重合速度が遅くなり薄膜形成に時間を要してしまい実用的ではない。磁場の印加条件は、蒸着工程にて磁場を印加した場合と同様である。
本発明では、パターン露光の後、レジスト膜の表面に被加工薄膜を形成する。すなわち、パターン露光の後、レジストの現像処理を行うことなく被加工薄膜を形成する。
現像処理を行っていないため、レジスト表面は平滑なベタ膜状態であり、その上に形成された被加工薄膜は、全面にわたり平坦性に優れた被加工薄膜の形成が可能となる。
被加工薄膜の材料は、目的とする素子構造により適宜選択する。
電子デバイスにおいては、導電性材料が一般的に用いられる。金属、合金、導電性高分子が用いられる。特に金(Au)が好ましい。
被加工薄膜の厚さは、5nm 〜 200nmが好ましい。この範囲の厚さとすることにより高解像度という利点が生ずる。
被加工薄膜形成後にリフトオフを行う。
従来のリフトオフにおいては、除去するのは露光レジスト2a(図4)及びその上の被加工薄膜である。それに対して本発明においては、除去するのは非露光レジスト2b及びその上の非加工薄膜である。
そのため、リフトオフ用薬液には、酸性溶液あるいはアルカリ性溶液を用いる必要はない。
リフトオフ用溶液としては、例えば、メタノール、エタノールなどのアルコール類、メチルエチルケトンなどのケトン類、酢酸エチルなどのエステル類などが挙げられ。また、圧力を加えた純水あるいは超純水を用いることも可能である。また、水とメタノール、エタノール、エチレングリコール、ジエチレングリコール、カルビトール、セルソルブ、ジメチルホルムアミド、メチルピロリドンの組合せも有効である。
リフトオフは、リフトオフ用溶液に基体を浸漬したり、溶液を基体に塗布することによって行われる。溶液に浸漬する場合において、前記水溶液または溶液の温度や浸漬時間は特に限定されるものではないが、通常、液温を10〜40℃に調整して、浸漬時間を1〜30分、好ましくは5〜10分に設定するのが好適である。
リフトオフ後、薄膜パターン4aは露光レジスト2aを介して基板1上に形成されている。従来は、リフトオフ後は、薄膜パターン4aは基板1上に直接形成されており、そのために、薄膜パターン4aと基板1との密着性は良好ではなかった。それに対して、本形態においては、基体1と薄膜パターン4aとの間に露光レジスト2aが介在している。この露光レジスト2aは、基体1と薄膜パターン4aとの密着性を高める役割を果たしている。
なお、密着性をより高めるために、リフトオフ後にポストベークを行うことが好ましい。 ポストベークの温度としては、50℃ 〜 150℃が好ましく、時間としては5min 〜 30minが好ましい。この範囲の温度、時間とすることにより接着力の増大という効果が得られる。
上記リフトオフを行うと、非露光レジスト2bは溶液により溶解する。溶解したレジストを構成するモノマーは、パターン化された非加工薄膜パターン4aの全周囲を修飾してSAM(自己組織化膜)を形成する。特に、レジストとしてジスルフィド基(SS)あるいはチオール基(SH)を持つ有機分子を用い、被加工薄膜の材料として金(Au)を用いた場合にはSAMが容易に形成される。
このように、本発明の微細加工方法を用いると、SAMが全周にわたり形成されている薄膜パターンを容易に得ることができる。SAMの作用のため半導体層を薄膜パターン上に形成して半導体デバイスを作成すると、優れた移動度を有する半導体デバイスが得られる。
例えば、図2に示す構造の電子デバイスへの加工を行う場合には、リフトオフ後に、能動層あるいは活性層を形成すればよい。
能動層、あるいは活性層は、例えば、半導体材料、強誘電体材料、生体材料により形成する。
SAMが全周にわたり形成されている薄膜パターン4a上に能動層を堆積することにより特性の優れた電子デバイスを得ることができる。
なお、半導体材料無機半導体(シリコン、ゲルマニウム、酸化亜鉛、化合物半導体)、有機半導体その他の半導体を用いることができる。特に、有機半導体が好ましい。
有機半導体としては、例えば、π共役系材料が挙げられる。π共役系材料としては、例えばポリピロール、ポリチオフェン、ポリベンゾチオフェン、ポリイソチアナフテン、ポリチェニレンビニレン、ポリ(p−フェニレンビニレン)、ポリアニリン、ポリアセチレン、ポリジアセチレン、ポリアズレン、ポリピレン、ポリカルバゾール、ポリセレノフェン、ポリフラン、ポリ(p−フェニレン)、ポリインドール、ポリピリダジン、ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセンが挙げられる。また、これらの一部をN、S、Oなどの原子、カルボニル基などの官能基に置換した各種の誘導体を用いることもできる。さらに、特開平11−195790号公報に記載された多環縮合体などを挙げることができる。
また、これらのポリマーと同じ繰返し単位を有する例えばチオフェン6量体であるα−セクシチオフェンα,ω−ジヘキシル−α−セクシチオフェン、α,ω−ジヘキシル−α−キンケチオフェン、α,ω−ビス(3−ブトキシプロピル)−α−セクシチオフェン、スチリルベンゼン誘導体などのオリゴマーが挙げられる。
さらに銅フタロシアニンや特開平11−251601号公報に記載のフッ素置換銅フタロシアニンなどの金属フタロシアニン類、ナフタレン1,4,5,8−テトラカルボン酸ジイミド、N,N’−ビス(4−トリフルオロメチルベンジル)ナフタレン1,4,5,8−テトラカルボン酸ジイミドとともに、N,N’−ビス(1H,1H−ペルフルオロオクチル)、N,N’−ビス(1H,1H−ペルフルオロブチル)及びN,N’−ジオクチルナフタレン1,4,5,8−テトラカルボン酸ジイミド誘導体、ナフタレン2,3,6,7テトラカルボン酸ジイミドなどのナフタレンテトラカルボン酸ジイミド類、及びアントラセン2,3,6,7−テトラカルボン酸ジイミドなどのアントラセンテトラカルボン酸ジイミド類などの縮合環テトラカルボン酸ジイミド類、C60、C70、C76、C78、C84等フラーレン類、SWNTなどのカーボンナノチューブ、メロシアニン色素類、ヘミシアニン色素類などの色素などが挙げられる。
これらのπ共役系材料のうちでも、チオフェン、チェニレンビニレン、フェニレンビニレン、p−フェニレン、及びこれらの置換体の少なくとも1種を繰返し単位とし、かつ該繰返し単位の数nが4〜10であるオリゴマー並びに該繰返し単位の数nが20以上であるポリマー;ペンタセンなどの縮合多環芳香族化合物;フラーレン類;縮合環テトラカルボン酸ジイミド類;並びに金属フタロシアニンよりなる群から選ばれた少なくとも1種が好ましい。
また、その他の有機半導体材料としては、テトラチアフルバレン(TTF)−テトラシアノキノジメタン(TCNQ)錯体、ビスエチレンテトラチアフルバレン(BEDTTTF)−過塩素酸錯体、BEDTTTF−ヨウ素錯体、TCNQ−ヨウ素錯体、などの有機分子錯体が挙げられる。さらにポリシラン、ポリゲルマンなどのσ共役系ポリマーや特開2000−260999号公報に記載の有機・無機混成材料が挙げられる。
上記した本発明の実施の形態によれば、従来よりも基板接着性、平坦性に優れたパターン薄膜を少ないプロセスで低コストで形成することが可能である。基板との密着性に優れているため基板に可とう性を有する基板を用いても密着性は確保される。
さらに、レジストの厚さ、被加工薄膜の厚さは従来よりも薄くすることが可能である。SAMを容易にパターン薄膜に形成することができ、優れた特性の半導体デバイスを作成することが可能となる。
(1)基体
基体1は、母材部1aが高濃度にドープされたシリコン基板(Si(n++))の表面に絶縁層1bとして酸化シリコン絶縁膜(SiO2)を有する基体1を用いた。なお、 SiO2膜の厚さは400 nmとした。
(2)DA蒸着
基体上に次ぎの条件でトリアジンチオール(DA)を真空蒸着した。
膜厚さ:〜15 nm,
基板温度:室温,
真空度:<2 x 10-3 Pa
成長速度:0.2 Å/s
(3)露光
DA蒸着後露光を行った。
UV照射 (Photomask: 04TRP003 (Melles Griot社製);
UV Spot Light Source: Photocure 200 (Hamamatsu Photonics社製) )
照度:〜8fc,
時間:〜15 min
(4)被加工薄膜形成(Au膜蒸着)
膜厚さ:〜40 nm,
基板温度:室温,
真空度:<2 x 10-2 Pa
(5)リフトオフ
リフトオフ用溶液:Ethanol
超音波洗浄:1min
(6)半導体層の形成
上記リフトオフパターニングを行った後、次の条件でペンタセンの蒸着を行った。
ペンタセン(Pentacene)真空蒸着
膜厚さ:〜50 nm,
基体温度:室温
真空度:<5 x 10-4 Pa,
成長速度:1Å/s
この有機半導体トランジスタについて次の事項を測定して特性の評価を行った。
TFTの電気的特性を電流−電圧曲線の測定より評価し、その結果を図3に示した。
測定装置:R6425 2 Channel Current-Voltage-Source/Monitor
図3(a)は、有機半導体膜にペンタセンを用い、ゲート絶縁膜の膜厚さが約400nm(Ci = 6.0 nF/cm2)で、ソース・ドレイン間の形状をW=5mm,L=60μmにした代表的なTFT動作特性を示すものである。
図3(b)は、図3(a)のIDの平方根対VGプロットで、曲線の傾斜から移動度は0.0.27cm2/Vsと計算され、従来のリフトオフ法を用いて作成したTFTよりも優れた移動度を有していた。
なお、パターン薄膜と基板との密着性を測定したところ、従来のリフトオフで形成した場合よりも密着性は優れていた。
1a 母材(Si(n++))
1b 絶縁層(SiO2)
2 レジスト
2a 露光レジスト
2b 非露光レジスト
4 被加工薄膜
4a,4b 薄膜パターン
5 半導体層(有機半導体層)
S ソース
D ドレイン
G ゲート
Claims (27)
- 基体上にレジスト膜を形成する工程、
前記レジスト膜をパターン露光する工程、
前記レジスト膜上に被加工薄膜を形成する工程、
前記レジスト膜の非露光部とその上の前記被加工薄膜とをリフトオフする工程、
を順次行うことを特徴とする微細加工方法。 - 前記リフトオフは、レジストの現像液を用いて行うことを特徴とする請求項1記載の微細加工方法。
- 前記現像液は、エタノールであることを特徴とする請求項2記載の微細加工方法。
- 前記現像液は水であることを特徴とする請求項2記載の微細加工方法。
- 前記レジスト膜は、チオール基を有する有機材料からなることを特徴とする請求項1乃至4のいずれか1項記載の微細加工方法。
- 前記レジスト膜は、トリアジンチオール、トリアジンチオール化合物又はそれらの誘導体からなることを特徴とする請求項1乃至5のいずれか1項記載の微細加工方法。
- 前記レジスト膜は1μm 〜 5nmであることを特徴とする請求項
1乃至6のいずれか1項記載の微細加工方法。 - 前記被加工薄膜は導電性材料からなることを特徴とする請求項1乃至7のいずれか1項記載の微細加工方法。
- 前記導電性材料はAuであることを特徴とする請求項8記載の微細加工方法。
- 前記導電性材料は導電性高分子であることを特徴とする請求項8記載の微細加工方法。
- 前記基体は、半導体、セラミックス、樹脂、ガラス、金属のいずれかからなることを特徴とする請求項1乃至10のいずれか1項記載の微細加工方法。
- 前記基体は、表面に絶縁層を有していることを特徴とする請求項1乃至11のいずれか1項記載の微細加工方法。
- 前記基体は可とう性を有することを特徴とする請求項1乃至12のいずれか1項記載の微細加工方法。
- 請求項1乃至13のいずれか1項記載の微細加工方法における前記リフトオフの後、表面に能動層又は活性層を形成することを特徴とする電子デバイスの製造方法。
- 前記能動層は半導体層であることを特徴とする請求項14記載の電子デバイスの製造方法。
- 前記能動層は強誘電体層であることを特徴とする請求項14記載の電子デバイスの製造方法。
- 前記能動層は生体材料層であることを特徴とする請求項14記載の電子デバイスの製造方法。
- 前記電子デバイスの電極配置がボトムコンタクト構造であることを特徴とする請求項14乃至17記載の電子デバイスの製造方法。
- 前記半導体層は、有機半導体層であることを特徴とする請求項15又は18記載の電子デバイスの製造方法。
- パターン化された被加工薄膜と基板との間に、露光されたレジストパターンが介在していることを特徴とする微細加工構造。
- 前記被加工薄膜はAuからなる薄膜であることを特徴とする請求項20記載の微細加工構造。
- 前記パターン化された被加工薄膜の表面にSAMが形成されていることを特徴とする請求項20又は21記載の微細加工構造。
- 前記SAMは、トリアジンチオールのモノマーと被加工薄膜とにより形成されていることを特徴とする請求項20乃至22のいずれか1項記載の微細加工構造。
- 請求項20乃至23のいずれか1項記載の微細加工構造を覆って有機半導体層が形成されていることを特徴とする電子デバイス。
- 前記有機半導体層は、ペンタセンからなることを特徴とする請求項24記載の電子デバイス。
- 前記電子デバイスは、絶縁体上に直接ソース、ドレイン電極を形成するボトムコンタクト構造上に有機半導体層を形成したTFTトランジスタであることを特徴とする請求項24又は25記載の電子デバイス。
- 請求項14乃至19のいずれか1項記載の電子デバイスの製造方法により製造したことを特徴とする電子デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005241033A JP4940423B2 (ja) | 2005-08-23 | 2005-08-23 | 微細加工方法及び電子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005241033A JP4940423B2 (ja) | 2005-08-23 | 2005-08-23 | 微細加工方法及び電子デバイスの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011283000A Division JP2012109586A (ja) | 2011-12-26 | 2011-12-26 | 微細加工構造及び電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007059520A true JP2007059520A (ja) | 2007-03-08 |
JP4940423B2 JP4940423B2 (ja) | 2012-05-30 |
Family
ID=37922764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005241033A Active JP4940423B2 (ja) | 2005-08-23 | 2005-08-23 | 微細加工方法及び電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4940423B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020188277A (ja) * | 2009-10-16 | 2020-11-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS542685A (en) * | 1977-06-08 | 1979-01-10 | Nec Corp | Forming method for metal wiring |
JP2003129220A (ja) * | 2001-10-26 | 2003-05-08 | Japan Science & Technology Corp | トリアジンチオール誘導体の薄膜形成方法 |
JP2005093542A (ja) * | 2003-09-12 | 2005-04-07 | Hitachi Ltd | 半導体装置およびその作製方法 |
JP2005158774A (ja) * | 2003-11-20 | 2005-06-16 | Brother Ind Ltd | Sit型有機薄膜電界効果型トランジスタの製造方法 |
-
2005
- 2005-08-23 JP JP2005241033A patent/JP4940423B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS542685A (en) * | 1977-06-08 | 1979-01-10 | Nec Corp | Forming method for metal wiring |
JP2003129220A (ja) * | 2001-10-26 | 2003-05-08 | Japan Science & Technology Corp | トリアジンチオール誘導体の薄膜形成方法 |
JP2005093542A (ja) * | 2003-09-12 | 2005-04-07 | Hitachi Ltd | 半導体装置およびその作製方法 |
JP2005158774A (ja) * | 2003-11-20 | 2005-06-16 | Brother Ind Ltd | Sit型有機薄膜電界効果型トランジスタの製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020188277A (ja) * | 2009-10-16 | 2020-11-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP7072613B2 (ja) | 2009-10-16 | 2022-05-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2022109298A (ja) * | 2009-10-16 | 2022-07-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP7175411B2 (ja) | 2009-10-16 | 2022-11-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4940423B2 (ja) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DeFranco et al. | Photolithographic patterning of organic electronic materials | |
Bao et al. | Silsesquioxane Resins as High‐Performance Solution Processible Dielectric Materials for Organic Transistor Applications | |
US7186634B2 (en) | Method for forming metal single-layer film, method for forming wiring, and method for producing field effect transistors | |
US7582896B2 (en) | Integrated circuit comprising an organic semiconductor, and method for the production of an integrated circuit | |
US7226804B2 (en) | Method for forming pattern of organic insulating film | |
Zhang et al. | Direct Patterning of Self‐Assembled Monolayers by Stamp Printing Method and Applications in High Performance Organic Field‐Effect Transistors and Complementary Inverters | |
TW200306027A (en) | Surface modified organic thin film transistors | |
JP2011216647A (ja) | パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法 | |
US20050208779A1 (en) | Imprint lithography process | |
TWI628719B (zh) | 電晶體之製造方法及電晶體 | |
EP3547383B1 (en) | Field effect transistor, method for producing same, wireless communication device using same and article tag | |
US20080296562A1 (en) | Methods and apparatus for fabricating carbon nanotubes and carbon nanotube devices | |
JP2004327857A (ja) | 有機トランジスタの製造方法および有機トランジスタ | |
JP4572501B2 (ja) | 有機薄膜トランジスタの製造方法 | |
JP6394691B2 (ja) | 配線パターンの製造方法およびトランジスタの製造方法 | |
JP2004266267A (ja) | 保護層を含む有機半導体電界効果トランジスタ及びその製造方法 | |
Zschieschang et al. | High‐resolution lithography for high‐frequency organic thin‐film transistors | |
JP2007027525A (ja) | 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法 | |
JP4940423B2 (ja) | 微細加工方法及び電子デバイスの製造方法 | |
JP7127685B2 (ja) | トランジスタの製造方法 | |
JP2004512675A (ja) | 有機デバイスのための電極及び/又は導体路、及びその製造方法 | |
JP5023630B2 (ja) | 有機半導体素子の製造方法 | |
JP2011259001A (ja) | パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法 | |
JP2012109586A (ja) | 微細加工構造及び電子デバイス | |
JP5458296B2 (ja) | 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |