JP2007057633A - Plasma display panel driving circuit and plasma display device - Google Patents
Plasma display panel driving circuit and plasma display device Download PDFInfo
- Publication number
- JP2007057633A JP2007057633A JP2005240627A JP2005240627A JP2007057633A JP 2007057633 A JP2007057633 A JP 2007057633A JP 2005240627 A JP2005240627 A JP 2005240627A JP 2005240627 A JP2005240627 A JP 2005240627A JP 2007057633 A JP2007057633 A JP 2007057633A
- Authority
- JP
- Japan
- Prior art keywords
- sustain
- circuit
- electrode
- scan
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置に関する。 The present invention relates to a plasma display panel drive circuit and a plasma display device used for a wall-mounted television or a large monitor.
AC型として代表的な交流面放電型プラズマディスプレイパネル(以下、「PDP」と略記する)は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とを、両電極がマトリックスを組むように、しかも間隙に放電空間を形成するように平行に対向配置し、その外周部をガラスフリット等の封着材によって封着することにより構成されている。そして、前面板と背面板との両基板間には、隔壁によって区画された放電セルが設けられ、この隔壁間のセル空間に蛍光体層が形成された構成である。このような構成のPDPにおいては、ガス放電により紫外線を発生させ、この紫外線で赤色(R)、緑色(G)および青色(B)の各色の蛍光体を励起して発光させることによりカラー表示を行っている。 An AC surface discharge type plasma display panel (hereinafter abbreviated as “PDP”) representative of an AC type includes a front plate made of a glass substrate formed by arranging scan electrodes and sustain electrodes for performing surface discharge, and data electrodes. And a back plate made of a glass substrate formed by arranging the electrodes in parallel so as to form a discharge space in the gap so that both electrodes form a matrix, and the outer periphery thereof is a sealing material such as glass frit It is comprised by sealing by. Discharge cells partitioned by barrier ribs are provided between both the front and back substrates, and a phosphor layer is formed in the cell space between the barrier ribs. In the PDP having such a configuration, ultraviolet light is generated by gas discharge, and phosphors of each color of red (R), green (G), and blue (B) are excited by the ultraviolet light to emit light, thereby performing color display. Is going.
図9は、PDP10の構造を示す斜視図である。第1の基板であるガラス製の前面板20上には、ストライプ状の走査電極22とストライプ状の維持電極23とで対をなす表示電極が複数形成されている。そして走査電極22と維持電極23とを覆うように誘電体層24が形成され、その誘電体層24上に保護層25が形成されている。
FIG. 9 is a perspective view showing the structure of the
第2の基板である背面板30上には、走査電極22および維持電極23と立体交差するように、誘電体層33で覆われた複数のストライプ状のデータ電極32が形成されている。誘電体層33上にはデータ電極32と平行に複数の隔壁34が配置され、この隔壁34間の誘電体層33上に蛍光体層35が設けられている。また、データ電極32は隣り合う隔壁34の間の位置に配置されている。
A plurality of stripe-
これら前面板20と背面板30とは、走査電極22および維持電極23とデータ電極32とが直交するように、微小な放電空間を挟んで対向配置されるとともに、その外周部をガラスフリット等の封着材によって封着している。そして放電空間には、例えばネオン(Ne)とキセノン(Xe)の混合ガスが放電ガスとして封入されている。放電空間は、隔壁34によって複数の区画に仕切られており、各区画には赤色(R)、緑色(G)および青色(B)の各色に発光する蛍光体層35が順次配置されている。そして、走査電極22および維持電極23とデータ電極32とが交差する部分に放電セルが形成され、各色に発光する蛍光体層35が形成された隣接する3つの放電セルにより1つの画素が構成される。この画素を構成する放電セルが形成された領域が画像表示領域となり、画像表示領域の周囲は、ガラスフリットが形成された領域等のように画像表示が行われない非表示領域となる。
The
図10は、PDP10の電極配列図である。行方向にn行の走査電極SC1〜SCn(図9の走査電極22)とn行の維持電極SU1〜SUn(図9の維持電極23)とが交互に配列され、列方向にはm列のデータ電極D1〜Dm(図9のデータ電極32)が配列されている。そして、一対の走査電極SCi、維持電極SUi(i=1〜n)と1つのデータ電極Dj(j=1〜m)とを含む放電セルCi,jが放電空間内に形成され、放電セルCの総数は(m×n)個になる。
FIG. 10 is an electrode array diagram of the
このような構成のPDP10においては、ガス放電により紫外線を発生させ、その紫外線でR、G、Bの各色の蛍光体を励起して発光させることによりカラー表示を行っている。また、PDP10は、1フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動されることにより階調表示を行う。各サブフィールドは初期化期間、書込み期間および維持期間からなり、画像データを表示するために、初期化期間、書込み期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。
In the
図11は、PDP10の各電極に印加する各駆動電圧波形を示す図である。図11に示すように、各サブフィールドは初期化期間、書込み期間、維持期間を有している。また、それぞれのサブフィールドは発光期間の重みを変えるため維持期間における維持パルスの数を異ならせている以外はほぼ同様の動作を行い、各サブフィールドにおける動作原理もほぼ同様であるので、ここでは1つのサブフィールドについてのみ動作を説明する。
FIG. 11 is a diagram showing each drive voltage waveform applied to each electrode of the
まず、初期化期間では、例えば、正のパルス電圧を全ての走査電極SC1〜SCnに印加し、走査電極SC1〜SCnおよび維持電極SU1〜SUnを覆う誘電体層24上の保護層25および蛍光体層35上に必要な壁電荷を蓄積する。加えて、放電遅れを小さくして書込み放電を安定して発生させるためのプライミング(放電のための起爆剤=励起粒子)を発生させるという働きを持つ。
First, in the initialization period, for example, a positive pulse voltage is applied to all the scan electrodes SC 1 to SC n, and the
具体的には、初期化期間前半部では、データ電極D1〜Dm、維持電極SU1〜SUnをそれぞれ0(V)に保持し、走査電極SC1〜SCnには、データ電極D1〜Dmに対して放電開始電圧以下の電圧Vi1から、放電開始電圧を超える電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dmとの間でそれぞれ1回目の微弱な初期化放電が起こる。そして、走査電極SC1〜SCn上部に負の壁電圧が蓄積されるとともに、データ電極D1〜Dm上部および維持電極SU1〜SUn上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧を表す。
Specifically, in the half of the initializing period, holds the
初期化期間後半部では、維持電極SU1〜SUnを正電圧Veに保ち、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下となる電圧Vi3から放電開始電圧を超える電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dmとの間でそれぞれ2回目の微弱な初期化放電が起こる。そして、走査電極SC1〜SCn上部の負の壁電圧および維持電極SU1〜SUn上部の正の壁電圧が弱められ、データ電極D1〜Dm上部の正の壁電圧は書込み動作に適した値に調整される。以上により初期化動作が終了する(以下、初期化期間に各電極に印加される駆動電圧波形を「初期化波形」と略記する)。
In the second half of the initializing period, maintaining the sustain
次に、書込み期間では、全ての走査電極SC1〜SCnに順次負の走査パルスを印加することによって走査を行う。そして、走査電極SC1〜SCnを走査している間に、表示データにもとづきデータ電極D1〜Dmに正の書込みパルス電圧を印加する。こうして走査電極SC1〜SCnとデータ電極D1〜Dmとの間に書込み放電が発生し、走査電極SC1〜SCn上の保護層25の表面に壁電荷が形成される。
Next, in the address period, scanning is performed by sequentially applying a negative scan pulse to all the scan electrodes SC 1 to SC n . Then, while scanning the
具体的には、書込み期間では、走査電極SC1〜SCnを一旦電圧Vscnに保持する。次に、放電セルCp,1〜Cp,m(pは1〜nの整数)の書込み動作では、走査電極SCpに走査パルス電圧Vadを印加するとともに、データ電極D1〜Dmのうちp行目に表示すべき映像信号に対応するデータ電極Dq(DqはD1〜Dmのうち映像信号にもとづき選択されるデータ電極)に正の書込みパルス電圧Vdを印加する。こうして、書込みパルス電圧が印加されたデータ電極Dqと走査パルス電圧が印加された走査電極SCPとの交差部に対応する放電セルCp,qで書込み放電が発生する。この書込み放電により放電セルCp,qの走査電極SCp上部に正電圧が蓄積され、維持電極SUp上部に負電圧が蓄積されて、書込み動作が終了する。以下、同様の書込み動作をn行目の放電セルCn,qに至るまで行い、書込み動作が終了する。 Specifically, in the address period, scan electrodes SC 1 to SC n are temporarily held at voltage Vscn. Next, in the address operation of the discharge cells C p, 1 to C p, m (p is an integer of 1 to n), the scan pulse voltage Vad is applied to the scan electrode SC p and the data electrodes D 1 to D m are applied. among p data electrode D q corresponding to the video signal to be displayed on line (D q data electrodes selected based on the video signal of the D 1 to D m) for applying a positive write pulse voltage Vd to. Thus, the discharge cells corresponding to the intersections of the scan electrodes SC P to which the scan pulse voltage and the write pulse voltage data electrode is applied D q is applied C p, writing discharge q occur. The address discharge by the discharge cell C p, a positive voltage to the scan electrodes SC p top of q is accumulated, and a negative voltage is accumulated on sustain electrode SU p top, the write operation is completed. Thereafter, the same address operation is performed until the discharge cell C n, q in the n- th row , and the address operation is completed.
続く維持期間では、一定の期間、走査電極SC1〜SCnと維持電極SU1〜SUnとの間に放電を維持するのに充分な電圧を印加する。これにより、走査電極SC1〜SCnと維持電極SU1〜SUnとの間に放電プラズマが生成され、一定の期間、蛍光体層35を励起発光させる。このとき、書込み期間において書込みパルス電圧が印加されなかった放電空間では、放電は発生せず蛍光体層35の励起発光は起こらない。
In the subsequent sustain period, applying a sufficient voltage to maintain the discharge between the fixed period, the
具体的には、維持期間では、走査電極SC1〜SCnを0(V)に一旦戻した後、走査電極SC1〜SCnに正の維持パルス電圧Vsusを印加する。その後、維持電極SU1〜SUnを0(V)に戻す。このとき、書込み放電を起こした放電セルCp,qにおける走査電極SCp上部と維持電極SUp上部との間の電圧は、正の維持パルス電圧Vsusに加えて、書込み期間において走査電極SCp上部および維持電極SUp上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなり、1回目の維持放電が発生する。そして、維持放電を起こした放電セルCp,qでは、維持放電発生時における走査電極SCPと維持電極SUpとの電位差を打ち消すように走査電極SCp上部に負電圧が蓄積され、維持電極SUp上部に正電圧が蓄積される。こうして、1回目の維持放電が終了する。1回目の維持放電の後、維持電極SU1〜SUnにVsusを印加し、その後、走査電極SC1〜SCnを0(V)に戻す。このとき、1回目の維持放電を起こした放電セルCp,qにおける走査電極SCp上部と維持電極SUp上部との間の電圧は、正の維持パルス電圧Vsusに加えて、1回目の維持放電において走査電極SCp上部および維持電極SUp上部に蓄積された壁電圧が加算されて放電開始電圧より大きくなり、2回目の維持放電が発生する。以降同様に、走査電極SC1〜SCnと維持電極SU1〜SUnとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルCp,qに対して維持パルスの回数だけ維持放電が継続して行われる。
Specifically, in the sustain period, scan electrodes SC 1 to SC n are once returned to 0 (V), and then positive sustain pulse voltage Vsus is applied to scan electrodes SC 1 to SC n . Thereafter, returning the sustain
図12は、PDP10を組み込んだプラズマディスプレイ装置の電気的構成を示すブロック図である。図12に示すプラズマディスプレイ装置は、ADコンバータ1、映像信号処理回路2、サブフィールド処理回路3、データ電極駆動回路4、走査電極駆動回路5、維持電極駆動回路6、PDP10を備えている。
FIG. 12 is a block diagram showing an electrical configuration of a plasma display device incorporating the
ADコンバータ1は、入力されたアナログの映像信号をデジタルの映像信号に変換する。映像信号処理回路2は、入力されたデジタルの映像信号を発光期間の重みの異なる複数のサブフィールドの組み合わせによってPDP10に発光表示するため、1フィールドの映像信号から各サブフィールドの制御を行うサブフィールドデータに変換する。
The
サブフィールド処理回路3は、映像信号処理回路2で作成されたサブフィールドデータからデータ電極駆動回路用制御信号、走査電極駆動回路用制御信号および維持電極駆動回路用制御信号を生成し、データ電極駆動回路4、走査電極駆動回路5、維持電極駆動回路6へそれぞれ出力する。
The
PDP10は、上述したとおり、行方向にn行の走査電極SC1〜SCn(図9の走査電極22)とn行の維持電極SU1〜SUn(図9の維持電極23)とが交互に配列され、列方向にm列のデータ電極D1〜Dm(図9のデータ電極32)が配列されている。そして、一対の走査電極SCi、維持電極SUi(i=1〜n)と1つのデータ電極Dj(j=1〜m)とを含む放電セルCi,jが放電空間内に(m×n)個形成され、赤色、緑色および青色の各色に発光する3つの放電セルにより1つの画素が構成される。
As described above, in the
データ電極駆動回路4は、データ電極駆動回路用制御信号にもとづいて各データ電極Djを独立して駆動する。
Data
走査電極駆動回路5は、維持期間に走査電極SC1〜SCnに印加する維持パルスを発生するための維持パルス発生回路51を内部に備え、各走査電極SC1〜SCnをそれぞれ独立して駆動することができる。そして、走査電極駆動回路用制御信号にもとづいて各走査電極SC1〜SCnを独立して駆動する。
Scan
維持電極駆動回路6は、維持期間に維持電極SU1〜SUnに印加する維持パルスを発生するための維持パルス発生回路61を内部に備え、PDP10の全ての維持電極SU1〜SUnをまとめて駆動することができる。そして、維持電極駆動回路用制御信号にもとづいて維持電極SU1〜SUnを駆動する。
Sustain
このようなプラズマディスプレイ装置では、その消費電力を削減するため、様々な消費電力削減技術が提案されている。 In such a plasma display device, various power consumption reduction techniques have been proposed in order to reduce the power consumption.
消費電力を削減する技術の一つとして、PDP10が容量性の負荷であることに着目し、インダクタを構成要素に含む共振回路によってそのインダクタとPDP10の容量性負荷とをLC共振させ、PDP10の容量性負荷に蓄えられた電力を電力回収用のコンデンサに回収し、回収した電力をPDP10の駆動に再利用する、いわゆる電力回収回路が開示されている(例えば、特許文献1参照)。
Focusing on the fact that the
この技術では、例えば、維持期間における走査電極SC1〜SCnおよび維持電極SU1〜SUnへの維持パルス電圧の印加にPDP10から回収した電力を再利用し、維持期間に消費される電力を削減することで、消費電力の削減を実現することができる。
In this technique, for example, the power recovered from the
すなわち、維持パルス発生回路51に、インダクタを備えた共振回路、すなわち電力回収回路を備え、PDP10の容量性負荷(走査電極SC1〜SCnに生じた容量性負荷)に蓄えられた電力を回収し、その回収された電力を走査電極SC1〜SCnの駆動電力として再利用する構成にして、消費電力を削減する。また、維持パルス発生回路61に電力回収回路を備え、PDP10の容量性負荷(維持電極SU1〜SUnに生じた容量性負荷)に蓄えられた電力を回収し、その回収された電力を維持電極SU1〜SUnの駆動電力として再利用する構成にして、消費電力を削減する。この構成を、図面を用いて説明する。
That is, the sustain
図13は、電力回収回路を備えた走査電極駆動回路5および維持電極駆動回路6が備えた維持パルス発生回路61の回路図である。
FIG. 13 is a circuit diagram of sustain
走査電極駆動回路5は、維持パルス発生回路51、初期化波形発生回路52および走査パルス発生回路53を備えている。
Scan
維持パルス発生回路51は、電圧値Vsusの定電圧電源V1と、コイルL1と回収コンデンサC1とスイッチング素子S1、S2と逆流防止用ダイオードD1、D2とを有する電力回収部と、スイッチング素子S5、S6を有する電圧クランプ部とからなる。電力回収部では、インダクタンス素子であるコイルL1を用いることによりPDP10の容量性負荷(走査電極SC1〜SCnに生じた容量性負荷)とコイルL1とをLC共振させて、電力の回収および供給を行う。電力の回収時には、走査電極SC1〜SCnに生じた容量性負荷に蓄えられた電力を、電流の逆流防止用ダイオードD2およびスイッチング素子S2を介して回収コンデンサC1に移動させる。電力の供給時には、回収コンデンサC1に蓄えられた電力を、スイッチング素子S1および逆流防止用ダイオードD1を介してPDP10(走査電極SC1〜SCn)に移動する。こうして維持期間における走査電極SC1〜SCnの駆動を行う。したがって電力回収部では、維持期間において、定電圧電源V1から電力を供給されることなく、LC共振によって走査電極SC1〜SCnの駆動を行うため、理論的には消費電力は0となる。
The sustain
一方、電圧クランプ部は、電圧値Vsusの定電圧電源V1からスイッチング素子S5を介して走査電極SC1〜SCnに電力を供給して走査電極SC1〜SCnを電圧値Vsusにクランプし、また、走査電極SC1〜SCnをスイッチング素子S6を介して接地電位にクランプすることによって、走査電極SC1〜SCnの駆動を行う。したがって、電圧クランプ部による走査電極SC1〜SCnの駆動時においては、電力供給のインピーダンスが非常に小さく維持パルスの立ち上がり立ち下がりは急峻になるが、電源から電力が供給されることによる消費電力が発生する。
On the other hand, the voltage clamp unit clamps the
こうして維持パルス発生回路51は、スイッチング素子S1、S2、S5、S6の切り替えによって、電力回収部と電圧クランプ部とを切り替え、走査電極SC1〜SCnに印加するための維持パルスを発生する。このとき、LC共振を利用した維持パルス発生回路51では、維持パルスの電圧が極大値になるまで電力回収部によって電力供給を行い、その後電圧クランプ部に切り替えることで、理論的な消費電力が0である電力回収部を最大限に利用した駆動を行うことができ、走査電極駆動回路5の消費電力を低減することができる。
Thus, the sustain
なお、スイッチング素子S1、S2、S5、S6は、MOSFET等のスイッチング動作を行う一般に知られた素子からなる。MOSFETは、一般にボディダイオードと呼ばれる寄生ダイオード(MOSFETの構造に寄生して発生するダイオード)が、スイッチング動作を行う部分に対して並列に、かつスイッチング動作を行う部分に対してアノード、カソードが逆向きに生成される(以下、このような構成を「逆並列」と記す)。そのため、スイッチング素子は、スイッチング動作が遮断状態であってもボディダイオードに対して順方向となる電流を流すことができる。 The switching elements S1, S2, S5, and S6 are generally known elements that perform a switching operation such as a MOSFET. A MOSFET is generally a parasitic diode called a body diode (a diode generated parasitically in the structure of the MOSFET) in parallel to the portion that performs the switching operation, and the anode and cathode that are opposite to the portion that performs the switching operation. (Hereinafter, such a configuration is referred to as “reverse parallel”). For this reason, the switching element can flow a current in the forward direction with respect to the body diode even when the switching operation is in a cut-off state.
初期化波形発生回路52は、MOSFET等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子S21、S22と電圧値Vsetの定電圧電源V2と負の電圧値Vadの定電圧電源V3とを有している。そして、定電圧電源V2からスイッチング素子S21を介して走査電極SC1〜SCnに電力を供給し、また、定電圧電源V3からスイッチング素子S22を介して走査電極SC1〜SCnに負の電位となる電力を供給して、初期化波形を発生する。また、スイッチング素子S21は、スイッチング素子S21が遮断(以下、スイッチング素子を遮断させることを「オフ」と略記する)されているときにそのボディダイオードを通って定電圧電源V2から主放電経路(維持パルス発生回路51、初期化波形発生回路52、走査パルス発生回路53が共通して接続され、走査電極SC1〜SCnへ供給する電力および走査電極SC1〜SCnからの回収電力が流れる経路)に電流が流れ込まないような向きで配置され、スイッチング素子S22は、スイッチング素子S22がオフのときにそのボディダイオードを通って主放電経路から定電圧電源V3に電流が流れ込まないような向きで配置されている。
The initialization
こうして初期化波形発生回路52は上述したような初期化波形を発生させ、初期化期間前半部では、データ電極D1〜Dmに対して放電開始電圧以下の電圧Vi1から、放電開始電圧を超える電圧Vi2、すなわちVsetに向かって緩やかに上昇する傾斜波形を発生させ、初期化期間後半部では、維持電極SU1〜SUnに対して放電開始電圧以下となる電圧Vi3から放電開始電圧を超える電圧Vi4、すなわちVadに向かって緩やかに下降する傾斜波形を発生させる。
In this way, the initialization
走査パルス発生回路53は、MOSFET等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子S31、S32と、電圧値Vscnの定電圧電源V4と、定電圧電源V4へ流れ込む電流を防止する逆流防止用ダイオードD31と、コンデンサC31と、2つの入力口を有しスイッチングにより2つの入力口に入力される電力のいずれか一方を出力して走査パルス波形を生成するScanICであるIC31とを有している。
The scan
書込み期間では、全ての走査電極SC1〜SCnに順次負の走査パルスを印加することによって走査を行う。そのために、書込み期間では、スイッチング素子S31を導通(以下、スイッチング素子を導通させることを「オン」と略記する)させて定電圧電源V4から逆流防止用ダイオードD31およびスイッチング素子S31を介して供給される電圧値Vscnの電力をIC31の一方の入力口に入力する。また、初期化波形発生回路52のスイッチング素子S22をオンにして、定電圧電源V3からスイッチング素子S22を介して供給される負の電圧値Vadの電力をIC31の他方の入力口に入力する。そして、定電圧電源V4から供給される電力と定電圧電源V3から供給される電力とのいずれか一方の電力がIC31で選択され、走査電極SC1〜SCnに供給される構成としている。すなわち、IC31は、負の走査パルスを印加するタイミングでは定電圧電源V3からの電力を、それ以外のときには定電圧電源V4からの電力を走査電極SC1〜SCnに供給するようにスイッチング動作する。
In the address period, scanning is performed by sequentially applying a negative scan pulse to all the scan electrodes SC 1 to SC n . Therefore, in the writing period, the switching element S31 is made conductive (hereinafter, the conduction of the switching element is abbreviated as “on”) and supplied from the constant voltage power supply V4 via the backflow prevention diode D31 and the switching element S31. The power of the voltage value Vscn is input to one input port of the
なお、スイッチング素子S32は、書込み期間ではオフにし、初期化期間および維持期間ではオンにする。これは、スイッチング素子S32をオンさせることによりIC31の2つの入力口に同じ電力が入力されるようにして、IC31のスイッチング状態にかかわらず同じ電力が走査電極SC1〜SCnに供給されるようにするためである。
Note that the switching element S32 is turned off in the writing period and turned on in the initialization period and the sustain period. This is because the same power is input to the two input ports of the
なお、スイッチング素子S1、S2、S5、S6、S21、S22、S31、S32およびIC31は、サブフィールド処理回路3において作成されたサブフィールド制御信号にもとづき切り替えが制御される。
Switching of the switching elements S1, S2, S5, S6, S21, S22, S31, S32 and the
また、維持パルス発生回路51を初期化波形発生回路52から電気的に分離するために、維持パルス発生回路51と初期化波形発生回路52との間の主放電経路上には、スイッチング素子S9およびS10が直列に、かつそれぞれのボディダイオードが互いに逆方向となるようにして挿入されている(以下、このようなダイオード同士を互いに逆方向にしての直列接続を「バックトゥバック接続」と記す)。このような構成とすることにより、スイッチング素子S9およびS10を同時にオフにすれば、維持パルス発生回路51から初期化波形発生回路52へ流れる電流と、初期化波形発生回路52から維持パルス発生回路51へ流れる電流とのいずれの電流も遮断することができ、維持パルス発生回路51を初期化波形発生回路52から電気的に分離することが可能となる。
Further, in order to electrically isolate sustain
これは、初期化波形発生回路52の定電圧電源V2からの電力供給時に、それよりも電位の低い維持パルス発生回路51の定電圧電源V1の影響を受けないようにするためであり、また、初期化波形発生回路52における負の電位の定電圧電源V3からの電力供給時に、それよりも高い電位、すなわち維持パルス発生回路51の接地電位(以下、「GND」と略記する)の影響を受けないようにするためである。
This is for preventing the influence of the constant voltage power source V1 of the sustain
定電圧電源V2による電力供給時には、電圧値Vsetの定電圧電源V2からそれよりも電位の低い定電圧電源V1へ主放電経路を介して電流が流れ込む恐れがあり、そのような場合には主放電経路の電位が定電圧電源V2の電位Vsetよりも低下してしまい本来の駆動電圧波形を生成することが困難となる。また、負の電圧値Vadの定電圧電源V3による電力供給時には、定電圧電源V3よりも電位の高いGNDから定電圧電源V3へ主放電経路を介して電流が流れ込む恐れがあり、そのような場合には、主放電経路の電位が定電圧電源V3の負の電圧値Vadよりも上昇してしまい本来の駆動電圧波形を生成することが困難となる。 When power is supplied from the constant voltage power supply V2, there is a possibility that current flows from the constant voltage power supply V2 having the voltage value Vset to the constant voltage power supply V1 having a lower potential through the main discharge path. Since the potential of the path is lower than the potential Vset of the constant voltage power source V2, it becomes difficult to generate the original drive voltage waveform. Further, when power is supplied from the constant voltage power supply V3 having a negative voltage value Vad, current may flow from GND having a higher potential than the constant voltage power supply V3 to the constant voltage power supply V3 through the main discharge path. In this case, the potential of the main discharge path rises higher than the negative voltage value Vad of the constant voltage power supply V3, and it becomes difficult to generate the original drive voltage waveform.
しかし、初期化波形発生回路52によって走査電極SC1〜SCnの駆動が行われる初期化期間において、スイッチング素子S9、S10をオフにすることで、維持パルス発生回路51を初期化波形発生回路52から電気的に分離することができ、そのような電流の流れ込みを遮断することができる。したがって、維持パルス発生回路51によって走査電極SC1〜SCnの駆動が行われる期間はスイッチング素子S9およびS10をオンにして維持パルス発生回路51を主放電経路に電気的に接続し、それ以外の初期化期間等ではスイッチング素子S9およびS10をオフにして維持パルス発生回路51を主放電経路から電気的に分離する。
However, in the initialization period in which driving is performed in the
なお、維持パルス発生回路51によって走査電極SC1〜SCnの駆動が行われる期間は、定電圧電源V1よりも電位が高い定電圧電源V2およびGNDよりも電位が低い定電圧電源V3を主放電経路から電気的に分離しなければならないが、スイッチング素子S21、S22をオフにすることによってそれを行うことができる。これは、スイッチング素子S21のボディダイオードが定電圧電源V2から主放電経路へ流れる電流を遮断する向きになるようにスイッチング素子S21が配置されているからであり、また、スイッチング素子S22のボディダイオードが主放電経路から定電圧電源V3へ流れる電流を遮断する向きになるようにスイッチング素子S22が配置されているからである。
The period in which driving is performed in the scan electrodes SC 1 to SC n by sustain
なお、維持電極駆動回路6における維持パルス発生回路61は、電圧値Vsusの定電圧電源V5と、コイルL2と回収コンデンサC2とスイッチング素子S3、S4と逆流防止用ダイオードD3、D4とを有する電力回収部と、スイッチング素子S7、S8を有する電圧クランプ部とからなり、PDP10の容量性負荷(維持電極SU1〜SUnに生じた容量性負荷)とコイルL2とを共振させて、回収コンデンサC2に電力の回収を行う構成であるが、その動作は維持パルス発生回路51と同様であるので説明を省略する。
The sustain
一方、PDPにおいては、消費電力の削減と同様に、画像を見やすく表示することも重要である。そして、画像を見やすくするために明るく表示する技術について様々な提案がなされている。 On the other hand, in the PDP, it is important to display an image in an easy-to-view manner as well as to reduce power consumption. Various proposals have been made regarding a technique for brightly displaying an image so that the image is easy to see.
画像を明るく表示する技術の一つとして、維持期間における維持パルスのパルス数を制御する技術が開示されている。この技術では、放電セルは維持期間に生じる発光の回数が多いほど明るさが増して見えるという原理を応用し、例えば、1フィールドを第1サブフィールドから第8サブフィールド(以下、第1サブフィールドを「SF1」、第2サブフィールドを「SF2」というように略記する)の8つのサブフィールドで構成し、SF1の維持パルス数を1、SF2の維持パルス数を2、以下SF3からSF8までの維持パルス数をそれぞれ4、8、16、32、64、128とした場合に、SF1からSF8までの維持パルス数をそれぞれ2倍の2、4、8、16、32、64、128、256にした2倍モード、SF1からSF8までの維持パルス数をそれぞれ3倍にした3倍モード、同様に4倍にした4倍モードと、サブフィールドの維持パルス数を1倍から2倍、3倍、4倍と変化させる(以下、この維持パルス数の倍率のことを「輝度倍率」と略記する)ことによって維持期間における発光の回数を制御し、画面の明るさを調整することができる。この技術を用いれば、画像の平均的な明るさ(APL:Average Picture Level)を検出し、検出されたAPLにもとづいて輝度倍率を切り替え、APLが低い場合に輝度倍率を上げることで、暗い画像をより明るく表示することが可能となる(例えば、特許文献2参照)。 As a technique for brightly displaying an image, a technique for controlling the number of sustain pulses in the sustain period is disclosed. In this technique, the principle that a discharge cell appears brighter as the number of times of light emission generated in the sustain period is increased. For example, one field is changed from the first subfield to the eighth subfield (hereinafter referred to as the first subfield). (SF1), and the second subfield is abbreviated as “SF2”), the number of sustain pulses of SF1 is 1, the number of sustain pulses of SF2 is 2, and the following SF3 to SF8 When the number of sustain pulses is 4, 8, 16, 32, 64, 128, respectively, the number of sustain pulses from SF1 to SF8 is doubled to 2, 4, 8, 16, 32, 64, 128, 256, respectively. 2 times mode, 3 times mode in which the number of sustain pulses from SF1 to SF8 is tripled, 4 times mode in which the number of sustain pulses is quadrupled, and subfield sustain pulses. Is changed from 1 × to 2 ×, 3 ×, and 4 × (hereinafter, the magnification of the number of sustain pulses is abbreviated as “luminance magnification”) to control the number of times of light emission in the sustain period, thereby increasing the brightness of the screen. Can be adjusted. By using this technique, the average brightness (APL: Average Picture Level) of the image is detected, the luminance magnification is switched based on the detected APL, and when the APL is low, the luminance magnification is increased to increase the dark image. Can be displayed brighter (see, for example, Patent Document 2).
あるいは、維持パルス波形の傾きを急峻にすると維持放電が強く発生して輝度が増すという現象を応用し、APLを検出するとともに検出したAPLにもとづき電力回収部による駆動時間を制御し、APLが低い画像では維持パルス波形の傾きを急峻にして強い維持放電を発生させ、輝度を向上させる技術等も開示されている(例えば、特許文献3参照)。
上述したような技術によれば、維持期間における維持パルス数を増やす、あるいは維持パルス波形を急峻にして強い維持放電を発生させる等して放電セルの明るさの最大値(以下、「ピーク輝度」と記す)を上げ、放電セルを明るく発光させてダイナミックな画像を表示させることができる。 According to the above-described technique, the maximum value of the brightness of the discharge cell (hereinafter referred to as “peak luminance”) is increased by increasing the number of sustain pulses in the sustain period or generating a strong sustain discharge by sharpening the sustain pulse waveform. The discharge cell can be brightly illuminated to display a dynamic image.
しかし、上述したような技術によれば、放電セルを明るく発光させて画像を明るく表示することが可能となる一方で、放電セルが明るく発光することで画像の中の暗い領域等も明るく表示されてしまい、黒の締りがない白っぽい画像、いわゆる黒が浮いた画像が表示されてしまう場合がある。特に、暗い画像を頻繁に表示させるような全体的に暗いシーンの多い映画等を視聴する場合には、黒が浮いてしまうと画像の品位を損ねてしまう恐れがある。 However, according to the above-described technique, it is possible to brightly display the image by causing the discharge cell to emit light brightly. On the other hand, since the discharge cell emits light brightly, a dark region or the like in the image is also displayed brightly. Thus, a whitish image without black tightening, that is, an image with a so-called black floating may be displayed. In particular, when watching a movie or the like with a lot of dark scenes that frequently display dark images, there is a risk that the quality of the images will be lost if black floats.
あるいは、周囲を暗くしてプラズマディスプレイ装置を視聴するときに不必要に画像が明るく表示される等、プラズマディスプレイ装置の視聴環境と表示される画像の明るさとのバランスがとれていないような場合に、表示された画像がまぶしく感じられる場合がある。 Or, when the surroundings of the plasma display device and the brightness of the displayed image are not balanced, such as when the surroundings are darkened and the plasma display device is viewed unnecessarily brightly, The displayed image may feel dazzling.
そのような場合に、上述した従来技術においては、いわゆるコントラスト調整等の信号処理によって明るさの調整を行い、黒の締まった画像あるいはまぶしく感じることのない画像を表示させて対応していた。例えば、輝度値0から1023までの1024階調で画像表示を行うプラズマディスプレイ装置では、コントラスト調整によってピーク輝度を最大輝度値1023の半分の輝度値511にすると、コントラストが半分、すなわち明るさを半分にした画像を表示することができる。
In such a case, in the above-described prior art, brightness adjustment is performed by signal processing such as so-called contrast adjustment, and a black image or an image that does not feel dazzling is displayed. For example, in a plasma display device that displays an image with 1024 gradations from luminance values 0 to 1023, when the peak luminance is set to a
しかしながら、そのようなコントラスト調整等による明るさの調整では、例えばピーク輝度を最大輝度値1023の半分の輝度値511にすることで、輝度値0から511までの512階調で画像表示を行わなくてはならなくなり、表示される画像の階調性が損なわれてしまう。
However, in such brightness adjustment by contrast adjustment or the like, for example, by setting the peak luminance to a
本発明は、このような課題に鑑みてなされたものであり、放電経路におけるインピーダンスを制御することで維持放電の際に放電経路を流れる放電電流を制御し、階調性を損なうことなく明るさを抑えた画像を表示することができるPDP駆動回路およびプラズマディスプレイ装置を提供することを目的とする。 The present invention has been made in view of such problems, and by controlling the impedance in the discharge path, the discharge current flowing through the discharge path during the sustain discharge is controlled, and the brightness is obtained without impairing the gradation. An object of the present invention is to provide a PDP driving circuit and a plasma display device capable of displaying an image with reduced noise.
このような目的を達成するために、本発明のPDP駆動回路は、表示電極対を構成する複数の走査電極および維持電極を有するプラズマディスプレイパネルを駆動して表示電極対に維持放電を発生させるPDP駆動回路であって、維持放電を発生させるために備えられた回路から走査電極または維持電極までのインピーダンスを可変とするように構成したことを特徴とする。 In order to achieve such an object, the PDP driving circuit of the present invention drives a plasma display panel having a plurality of scan electrodes and sustain electrodes constituting a display electrode pair to generate a sustain discharge in the display electrode pair. A drive circuit is characterized in that the impedance from a circuit provided for generating a sustain discharge to a scan electrode or a sustain electrode is variable.
この構成によれば、維持放電を発生させるためにPDP駆動回路に備えられた回路から走査電極または維持電極までの経路におけるインピーダンスを可変とすることで維持放電の際に流れる放電電流を制御し、階調性を損なうことなく明るさを抑えた画像を表示することができる。 According to this configuration, the discharge current flowing during the sustain discharge is controlled by changing the impedance in the path from the circuit provided in the PDP drive circuit to the scan electrode or the sustain electrode in order to generate the sustain discharge, An image with reduced brightness can be displayed without impairing gradation.
また、PDPの走査電極および維持電極に、初期化期間、書込み期間および維持期間を有するサブフィールドの各期間においてそれぞれ異なる駆動波形の電圧を印加してPDPを駆動するPDP駆動回路であって、走査電極に接続される走査電極駆動回路と、維持電極に接続される維持電極駆動回路とを備え、走査電極駆動回路および維持電極駆動回路は、1フィールドを構成する複数のサブフィールドの各維持期間において走査電極または維持電極に印加する維持パルスを発生させる維持パルス発生回路をそれぞれ有し、維持パルス発生回路から走査電極または維持電極までのインピーダンスを可変とするように構成してもよい。 The PDP driving circuit drives the PDP by applying voltages having different driving waveforms to the scan electrode and the sustain electrode of the PDP in each period of the subfield having the initialization period, the address period, and the sustain period. A scan electrode drive circuit connected to the electrodes and a sustain electrode drive circuit connected to the sustain electrodes, the scan electrode drive circuit and the sustain electrode drive circuit in each sustain period of a plurality of subfields constituting one field A sustain pulse generation circuit for generating a sustain pulse to be applied to the scan electrode or the sustain electrode may be provided, and the impedance from the sustain pulse generation circuit to the scan electrode or the sustain electrode may be variable.
この構成によれば、維持パルス発生回路から走査電極または維持電極までの経路である放電経路におけるインピーダンスを可変とすることで維持放電の際に放電経路を流れる放電電流を制御し、階調性を損なうことなく明るさを抑えた画像を表示することができる。 According to this configuration, by changing the impedance in the discharge path, which is the path from the sustain pulse generating circuit to the scan electrode or the sustain electrode, the discharge current flowing through the discharge path during the sustain discharge is controlled, and the gradation is improved. An image with reduced brightness can be displayed without loss.
また、走査電極駆動回路は、維持パルス発生回路と走査電極との間に設けられ初期化期間に走査電極に印加する初期化波形を発生する初期化波形発生回路と、維持パルス発生回路と初期化波形発生回路との間に設けられ初期化波形発生回路と維持パルス発生回路とを電気的に分離するためのスイッチ回路とをさらに備え、スイッチ回路におけるインピーダンスを可変とすることにより維持パルス発生回路から走査電極までのインピーダンスを可変とするように構成してもよい。この構成によれば、初期化波形発生回路と維持パルス発生回路とを電気的に分離するために設けたスイッチ回路におけるインピーダンスを可変にすることで放電経路におけるインピーダンスを可変とすることができる。 The scan electrode driving circuit is provided between the sustain pulse generating circuit and the scan electrode and generates an initializing waveform to be applied to the scan electrode during the initializing period, and the sustain pulse generating circuit is initialized. A switching circuit provided between the waveform generation circuit and electrically separating the initialization waveform generation circuit and the sustain pulse generation circuit; You may comprise so that the impedance to a scanning electrode may be made variable. According to this configuration, the impedance in the discharge path can be made variable by making the impedance in the switch circuit provided for electrically separating the initialization waveform generating circuit and the sustain pulse generating circuit variable.
また、スイッチ回路は、維持パルス発生回路から初期化波形発生回路へ流れる電流を遮断することができる並列に接続された複数のスイッチング素子によって構成された第1のスイッチと初期化波形発生回路から維持パルス発生回路へ流れる電流を遮断することができる並列に接続された複数のスイッチング素子によって構成された第2のスイッチとを有し、第1のスイッチおよび第2のスイッチを構成するそれらの複数のスイッチング素子を選択的に導通させることによりスイッチ回路におけるインピーダンスを可変とするように構成してもよい。この構成によれば、第1のスイッチと第2のスイッチとを同時にオフにすることで初期化波形発生回路と維持パルス発生回路とを電気的に分離することができ、さらに、第1のスイッチおよび第2のスイッチを構成する並列に接続された複数のスイッチング素子を選択的に導通させることでスイッチ回路におけるインピーダンスを可変とすることができる。 Further, the switch circuit is maintained from the first switch and the initialization waveform generation circuit configured by a plurality of switching elements connected in parallel that can cut off a current flowing from the sustain pulse generation circuit to the initialization waveform generation circuit. And a second switch constituted by a plurality of switching elements connected in parallel capable of interrupting a current flowing to the pulse generation circuit, and the plurality of those constituting the first switch and the second switch You may comprise so that the impedance in a switch circuit may be made variable by selectively turning on a switching element. According to this configuration, the initialization waveform generation circuit and the sustain pulse generation circuit can be electrically separated by simultaneously turning off the first switch and the second switch, and further, the first switch The impedance in the switch circuit can be made variable by selectively conducting a plurality of switching elements connected in parallel constituting the second switch.
また、維持パルス発生回路は、PDPの電極の容量性負荷に蓄積された電力をLC共振によって回収コンデンサに回収しその回収した電力をPDPの駆動に再利用する電力回収部と、並列に接続された複数のスイッチング素子によって構成されPDPの電極を電源電位にクランプする電源クランプスイッチおよび並列に接続された複数のスイッチング素子によって構成されPDPの電極を接地電位にクランプする接地クランプスイッチを有するクランプ部とを備え、電源クランプスイッチおよび接地クランプスイッチを構成するそれらの複数のスイッチング素子を選択的に導通させることにより電源クランプスイッチおよび接地クランプスイッチにおけるインピーダンスを可変させ、それにより維持パルス発生回路から走査電極または維持電極までのインピーダンスを可変とするように構成してもよい。この構成によれば、電源クランプスイッチおよび接地クランプスイッチをそれぞれ形成する並列に接続された複数のスイッチング素子を選択的に導通させることで電源クランプスイッチまたは接地クランプスイッチにおけるインピーダンスを可変させ、それにより放電経路におけるインピーダンスを可変とすることができる。 The sustain pulse generation circuit is connected in parallel with a power recovery unit that recovers the power accumulated in the capacitive load of the electrode of the PDP in a recovery capacitor by LC resonance and reuses the recovered power for driving the PDP. A power supply clamp switch configured by a plurality of switching elements to clamp the electrode of the PDP to the power supply potential, and a ground clamp switch configured by a plurality of switching elements connected in parallel to clamp the electrode of the PDP to the ground potential; A plurality of switching elements constituting the power clamp switch and the ground clamp switch are selectively turned on to vary the impedance in the power clamp switch and the ground clamp switch, thereby causing the scan pulse or Maintenance power The impedance to be configured to be variable. According to this configuration, the impedance in the power clamp switch or the ground clamp switch is varied by selectively conducting a plurality of switching elements connected in parallel that respectively form the power clamp switch and the ground clamp switch, thereby discharging. The impedance in the path can be made variable.
また、走査電極駆動回路が有する維持パルス発生回路は、走査電極の容量性負荷とLC共振させて走査電極の容量性負荷に蓄積された電力を回収電力として回収コンデンサに回収する電力回収コイルおよび走査電極の容量性負荷とLC共振させて回収コンデンサに蓄積された回収電力を供給電力として走査電極の容量性負荷に供給する電力供給コイルを有する電力回収部と、一端が電源電位に接続され走査電極を電源電位にクランプする電源クランプスイッチおよび走査電極を接地電位にクランプする接地クランプスイッチを有するクランプ部と、電源クランプスイッチの他端に電源クランプスイッチと直列に接続され電源クランプスイッチを介して電源電位へ流れる電流を遮断することができる並列に接続された複数のスイッチング素子によって構成されたスイッチ回路とを備え、スイッチ回路を構成する複数のスイッチング素子を選択的に導通させることによりスイッチ回路におけるインピーダンスを可変させ、それにより維持パルス発生回路から走査電極までのインピーダンスを可変とするように構成してもよい。この構成によれば、スイッチ回路を構成する複数のスイッチング素子の全てをオフにすることで電源クランプスイッチを介して電源電位へ流れ込む電流を遮断することができ、さらに、それらの複数のスイッチング素子を選択的に導通させることで回収コンデンサから走査電極へ電流を供給する経路におけるインピーダンスを可変させ、それにより放電経路におけるインピーダンスを可変とすることができる。 Further, the sustain pulse generating circuit included in the scan electrode driving circuit includes a power recovery coil and a scan that recover LC in the recovery capacitor as recovered power by causing LC resonance with the capacitive load of the scan electrode. A power recovery unit having a power supply coil for supplying the recovered power stored in the recovery capacitor by LC resonance with the capacitive load of the electrode as supply power to the capacitive load of the scan electrode, and one end connected to the power supply potential and the scan electrode A power supply clamp switch for clamping the power supply potential to the power supply potential and a clamp portion having a ground clamp switch for clamping the scan electrode to the ground potential, and the other end of the power supply clamp switch is connected in series with the power supply clamp switch and the power supply potential via the power supply clamp switch To multiple switching elements connected in parallel that can cut off the current flowing to The switch circuit is configured to vary the impedance in the switch circuit by selectively conducting a plurality of switching elements constituting the switch circuit, thereby varying the impedance from the sustain pulse generating circuit to the scan electrode. You may comprise as follows. According to this configuration, by turning off all of the plurality of switching elements constituting the switch circuit, it is possible to cut off the current flowing into the power supply potential via the power supply clamp switch. By selectively conducting, the impedance in the path for supplying current from the recovery capacitor to the scan electrode can be varied, thereby making the impedance in the discharge path variable.
また、スイッチ回路を、少なくとも1つのスイッチング素子と電源クランプスイッチへ流れる電流を遮断する向きに配置された少なくとも1つのダイオードとを並列に接続して構成してもよい。この構成によれば、スイッチング素子を導通させたときとそうでないときとで回収コンデンサから走査電極へ電流を供給する経路におけるインピーダンスを可変させることができる。 In addition, the switch circuit may be configured by connecting in parallel at least one switching element and at least one diode arranged in a direction to cut off the current flowing to the power clamp switch. According to this configuration, the impedance in the path for supplying current from the recovery capacitor to the scan electrode can be varied depending on whether the switching element is turned on or not.
また、走査電極駆動回路は、書込み期間に走査電極に印加する走査パルスを発生する走査パルス発生回路を有し、走査パルス発生回路は、書込み期間においては走査パルスを発生させるために異なる電圧値の定電圧電源を切り替えて走査電極に印加し維持期間においては維持パルスの通過経路を変更することができる複数のスイッチング素子を有し、維持期間において複数のスイッチング素子を選択的に導通させることにより維持パルスの通過経路を変更させ、それにより維持パルス発生回路から走査電極までのインピーダンスを可変とするように構成してもよい。この構成によれば、維持期間において走査パルス発生回路が有する複数のスイッチング素子を選択的に導通させて維持パルスの通過経路を変更させ、維持パルスがより少ない数のスイッチング素子を通過する場合、より多い数のスイッチング素子を通過する場合、スイッチング素子を並列に通過する場合等で切り替える。それにより放電経路におけるインピーダンスを可変とすることができる。 The scan electrode driving circuit has a scan pulse generation circuit that generates a scan pulse to be applied to the scan electrode in the address period, and the scan pulse generation circuit has different voltage values in order to generate the scan pulse in the address period. It has a plurality of switching elements that can switch the constant voltage power source and apply it to the scan electrodes and change the passage path of the sustain pulse in the sustain period, and maintain by selectively conducting the plurality of switching elements in the sustain period It is also possible to change the pulse passage path, thereby making the impedance from the sustain pulse generating circuit to the scan electrode variable. According to this configuration, the plurality of switching elements included in the scan pulse generation circuit are selectively turned on in the sustain period to change the sustain pulse passage path, and the sustain pulse passes through a smaller number of switching elements. When passing through a large number of switching elements, switching is performed when passing through the switching elements in parallel. Thereby, the impedance in the discharge path can be made variable.
また、本発明のプラズマディスプレイ装置は、第1の基板上に平行に配置されかつ表示電極対を構成する複数の走査電極および維持電極と、放電空間を挟んで第1の基板に対向配置された第2の基板上に走査電極と交差する方向に配置されかつ表示電極対とで放電セルを構成する複数のデータ電極とを有するPDPと、上述したいずれかのPDP駆動回路とを備えたことを特徴とする。この構成によれば、維持パルス発生回路から走査電極または維持電極までの放電経路におけるインピーダンスを可変とすることで維持放電の際に放電経路を流れる放電電流を制御し、階調性を損なうことなく明るさを抑えた画像を表示することができるプラズマディスプレイ装置を構成することができる。 In addition, the plasma display device of the present invention is arranged in parallel to the first substrate with a plurality of scan electrodes and sustain electrodes arranged in parallel on the first substrate and constituting the display electrode pair, with the discharge space interposed therebetween. A PDP having a plurality of data electrodes arranged on a second substrate in a direction intersecting with the scanning electrodes and forming a discharge cell with a display electrode pair, and any of the PDP driving circuits described above Features. According to this configuration, the impedance in the discharge path from the sustain pulse generating circuit to the scan electrode or the sustain electrode can be made variable to control the discharge current flowing through the discharge path during the sustain discharge, without impairing the gradation. A plasma display device capable of displaying an image with reduced brightness can be configured.
本発明によれば、放電経路におけるインピーダンスを制御することによって維持放電の際の放電電流を制御し、それにより階調性を損なうことなく輝度を抑えた画像の表示を行うことができるPDP駆動回路およびプラズマディスプレイ装置を提供することができる。 According to the present invention, the PDP drive circuit can control the discharge current during the sustain discharge by controlling the impedance in the discharge path, thereby displaying an image with reduced luminance without impairing the gradation. In addition, a plasma display device can be provided.
以下、本発明の実施の形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(実施の形態1)
図1は、本発明の実施の形態1におけるPDP駆動回路の回路図である。なお、本実施の形態におけるPDP駆動回路が駆動の対象とするPDP10の構造および電極配列は図9および図10に示したPDP10と同様であり、また、本実施の形態におけるPDP駆動回路がPDP10の各電極に印加する各駆動電圧波形は図11に示した駆動電圧波形と同様であり、また、本実施の形態におけるPDP駆動回路およびPDP10が組み込まれたプラズマディスプレイ装置の電気的構成は図12に示した電気的構成のブロック図と同様であるので、それぞれの構成および動作に関する説明は省略する。
(Embodiment 1)
FIG. 1 is a circuit diagram of a PDP drive circuit according to
図1に示すとおり、本発明の実施の形態1におけるPDP駆動回路は電力回収回路を備えた走査電極駆動回路501および維持パルス発生回路61を備え、走査電極駆動回路501は、維持パルス発生回路511と初期化波形発生回路52と走査パルス発生回路53とスイッチング素子S91、S92、S101、S102からなるスイッチ回路とを有している。
As shown in FIG. 1, the PDP drive circuit according to the first embodiment of the present invention includes a scan
維持パルス発生回路511は、電圧値Vsusの定電圧電源V1と電力回収部と電圧クランプ部とからなり、電力回収部は、コイルL1と、回収コンデンサC1と、スイッチング素子S1、S2と逆流防止用ダイオードD1、D2とを備えている。また、電圧クランプ部は、電源クランプスイッチであるスイッチング素子S5と、接地クランプスイッチであるスイッチング素子S6とを備えている。
The sustain
そして、維持パルス発生回路511では、スイッチング素子S1、S2、S5、S6の切り替えによって、電力回収部と電圧クランプ部とを切り替え、走査電極SC1〜SCnに印加するための維持パルスを発生する。電力回収部では、インダクタンス素子であるコイルL1を用いることによりPDP10の容量性負荷(図10の走査電極SC1〜SCnに生じた容量性負荷)とコイルL1のインダクタンスとをLC共振させて、電力の回収および供給を行う。電圧クランプ部では、電圧値Vsusの定電圧電源V1からスイッチング素子S5を介して走査電極SC1〜SCnに電力を供給して走査電極SC1〜SCnを電圧値Vsusにクランプし、また、走査電極SC1〜SCnをスイッチング素子S6を介して接地電位にクランプすることによって、走査電極SC1〜SCnの駆動を行う。
In sustain
初期化波形発生回路52は、MOSFET等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子S21、S22と、定電圧電源V1よりも電位の高い電圧値Vsetの定電圧電源V2と、負の電圧値Vadの定電圧電源V3とを有している。そして、定電圧電源V2からスイッチング素子S21を介して走査電極SC1〜SCnに電力を供給し、また、定電圧電源V3からスイッチング素子S22を介して走査電極SC1〜SCnに負の電位の電力を供給して、初期化波形を発生させる。また、スイッチング素子S21は、そのボディダイオードが定電圧電源V2から主放電経路に流れる電流を遮断する向きで配置され、スイッチング素子S22は、そのボディダイオードが主放電経路から定電圧電源V3に流れる電流を遮断する向きで配置されている。
The initialization
そして、初期化波形発生回路52は、初期化期間前半部では、データ電極D1〜Dmに対して放電開始電圧以下の電圧Vi1から放電開始電圧を超える電圧Vi2、すなわちVsetに向かって緩やかに上昇する傾斜波形を発生し、初期化期間後半部では、維持電極SU1〜SUnに対して放電開始電圧以下となる電圧Vi3から放電開始電圧を超える電圧Vi4、すなわちVadに向かって緩やかに下降する傾斜波形を発生して、走査電極SC1〜SCnに印加する。
Then, in the first half of the initialization period, the initialization
走査パルス発生回路53は、MOSFET等のスイッチング動作を行う一般に知られた素子からなるスイッチング素子S31、S32と、電圧値Vscnの定電圧電源V4と、定電圧電源V4へ流れ込む電流を防止する逆流防止用ダイオードD31と、コンデンサC31と、スイッチング動作を行うIC31とを有し、書込み期間において負の走査パルスを発生し、走査電極SC1〜SCnに順次印加する。
The scan
また、維持パルス発生回路61は、維持パルス発生回路511と同様の動作により、PDP10の容量性負荷(図10の維持電極SU1〜SUnに生じた容量性負荷)とコイルL2のインダクタンスとをLC共振させて電力の回収および供給を行い、維持電極SU1〜SUnの駆動を行う。
The sustain
これらスイッチング素子S1、S2、S5、S6、S21、S22、S31、S32およびIC31は、サブフィールド処理回路3において作成されたサブフィールド制御信号にもとづき切り替えが制御される。
Switching of these switching
また、維持パルス発生回路511を初期化波形発生回路52から電気的に分離するために、維持パルス発生回路511と初期化波形発生回路52との間の主放電経路上には、ボディダイオードが維持パルス発生回路511から初期化波形発生回路52へ流れる電流を遮断する向きになるように配置され互いに並列に接続されたスイッチング素子S91およびS92からなる第1のスイッチと、ボディダイオードが初期化波形発生回路52から維持パルス発生回路511へ流れる電流を遮断する向きになるように配置され互いに並列に接続されたスイッチング素子S101およびS102からなる第2のスイッチとが直列に接続されて構成されたスイッチ回路が挿入されている。これにより、スイッチング素子S91およびS92とスイッチング素子S101およびS102とを同時にオフにすれば、維持パルス発生回路511から初期化波形発生回路52へ流れる電流と、初期化波形発生回路52から維持パルス発生回路511へ流れる電流とのいずれの電流も遮断することができ、維持パルス発生回路511を初期化波形発生回路52から電気的に分離することが可能となる。
Further, in order to electrically isolate sustain
そして、スイッチング素子S91、S92、S101、S102はそれぞれ独立してオン/オフの制御が可能である。さらに、本発明の実施の形態1においては、スイッチング素子S91およびS101をオンにした場合と、スイッチング素子S91、S92、S101およびS102をオンにした場合とで主放電経路におけるインピーダンスが異なるように構成している。 The switching elements S9 1 , S9 2 , S10 1 , S10 2 can be independently controlled on / off. Further, in the first embodiment of the present invention, in the main discharge path to the case of turning on the switching element S9 1 and S10 1, and if you turn on the switching element S9 1, S9 2, S10 1 and S10 2 in The impedance is different.
本発明者は、実験により、維持放電の際に流れる放電電流と維持放電による発光輝度との間に関連があることを見出した。すなわち、放電電流を制限することで放電の強度を抑制し、発光輝度を抑えられることが分かった。そして、主放電経路のインピーダンスを可変にすることで維持放電の際に流れる放電電流を制御できることが分かった。さらに、本発明者が行った実験では、主放電経路におけるインピーダンスを22mΩ上げると維持放電による発光輝度が10%下がり、同じくインピーダンスを100mΩ上げると発光輝度が50%下がるといった結果が得られた。 The inventor has found through experiments that there is a relationship between the discharge current flowing during the sustain discharge and the light emission luminance due to the sustain discharge. That is, it was found that by limiting the discharge current, the intensity of discharge can be suppressed and the light emission luminance can be suppressed. It was found that the discharge current flowing during the sustain discharge can be controlled by making the impedance of the main discharge path variable. Furthermore, in the experiments conducted by the present inventors, it was found that when the impedance in the main discharge path is increased by 22 mΩ, the emission luminance due to the sustain discharge is reduced by 10%, and when the impedance is increased by 100 mΩ, the emission luminance is reduced by 50%.
そこで、本発明の実施の形態1においては、スイッチング素子S91およびS101をオンにした場合のスイッチング素子S91、S101およびスイッチング素子S92、S102のボディダイオードによる合成インピーダンスと、スイッチング素子S91、S92、S101およびS102をオンにした場合のスイッチング素子S91、S92、S101およびS102による合成インピーダンスとの差が100mΩになるようにスイッチング素子S91、S92、S101およびS102をそれぞれ設ける構成とする。そして、維持期間において、通常の画像を表示させるときにはスイッチング素子S91、S92、S101およびS102を全てオンにし、明るさ抑えた画像を表示させるときにはスイッチング素子S91およびS101だけをオンにして、維持パルス発生回路511に走査電極SC1〜SCnの駆動を行わせる。
Therefore, in the first embodiment of the present invention, when the switching elements S9 1 and S10 1 are turned on, the combined impedance of the switching diodes S9 1 and S10 1 and the switching elements S9 2 and S10 2 by the body diode, and the switching element S9 1, S9 2, S10 1 and S10 2 switching element S9 1 when you turn,
これにより、スイッチング素子S91およびS101だけをオンにした場合には、スイッチング素子S91、S92、S101およびS102の全てをオンにした場合と比較して主放電経路におけるインピーダンスを100mΩ大きくすることができ、放電セルでの維持放電における放電電流を制限して発光輝度を50%下げること、すなわちピーク輝度を50%下げた画像を表示することが可能となる。 Thus, if you turn on only the switching element S9 1 and S10 1 is, 100 m [Omega impedance in the main discharge path as compared with the case of turning on all the switching elements S9 1, S9 2, S10 1 and S10 2 The discharge current in the sustain discharge in the discharge cell can be limited to reduce the light emission luminance by 50%, that is, an image with the peak luminance reduced by 50% can be displayed.
そして、この本発明の実施の形態1による明るさの調整では、コントラスト調整等の信号処理による明るさの調整と異なり、放電セルにおける発光輝度を抑えることでピーク輝度を下げているので、階調性を損なうことなく画像を表示することが可能となる。 In the brightness adjustment according to the first embodiment of the present invention, unlike the brightness adjustment by signal processing such as contrast adjustment, the peak brightness is lowered by suppressing the light emission brightness in the discharge cell. It becomes possible to display an image without impairing the performance.
このように、本発明の実施の形態1によれば、維持パルス発生回路511を初期化波形発生回路52から電気的に分離するために主放電経路上に挿入するスイッチ回路を、並列に接続された複数のスイッチング素子をバックトゥバック接続することによって構成し、オンさせるスイッチング素子の組み合わせによって主放電経路におけるインピーダンスを切り替えられるように構成する。そして、画像を明るく表示させたい場合には、スイッチ回路を構成する全てのスイッチング素子をオンにして主放電経路におけるインピーダンスを下げ、放電電流に制限を加えずに放電セルでの維持放電を発生させる。また、輝度を抑えて画像を表示させたい場合には、スイッチ回路を構成するスイッチング素子を選択的にオンにして主放電経路におけるインピーダンスを上げ、放電電流を制限した維持放電を発生させて発光輝度を下げる。これにより、階調性を損なうことなく輝度を抑えた画像を表示することが可能となり、例えば暗いシーンの多い映画を視聴する場合やプラズマディスプレイ装置の周囲を暗くして視聴する場合等において、明るさを抑えた黒の締まった画像を階調性を損なうことなく表示させることができるようになる。
As described above, according to the first embodiment of the present invention, the switch circuit that is inserted on the main discharge path in order to electrically isolate sustain
なお、本発明の実施の形態1においては、主放電経路におけるインピーダンスを22mΩ大きくするとピーク輝度が10%下がり、インピーダンスを100mΩ大きくするとピーク輝度が50%下がるとして説明を行ったが、これらの数値は本発明者の行った実験の結果にもとづいた数値を示したに過ぎず、何らこれらの数値に限定されるものではない。これらの数値はPDPの特性や駆動回路の特性によって異なるため、プラズマディスプレイ装置に用いるPDPの発光輝度とインピーダンスとの関係を求める実験を行い、その実験の結果およびプラズマディスプレイ装置の仕様等にもとづき適正な値に設定することが望ましい。 In the first embodiment of the present invention, it has been explained that the peak luminance is reduced by 10% when the impedance in the main discharge path is increased by 22 mΩ, and the peak luminance is reduced by 50% when the impedance is increased by 100 mΩ. Only numerical values based on the results of experiments conducted by the present inventors are shown, and the present invention is not limited to these numerical values. Since these values vary depending on the characteristics of the PDP and the characteristics of the drive circuit, an experiment was conducted to determine the relationship between the light emission luminance and impedance of the PDP used in the plasma display device. It is desirable to set a correct value.
また、本発明の実施の形態1においては、スイッチング素子S91およびS101だけをオンにして主放電経路におけるインピーダンスを大きくする構成を説明したが、例えば、回収コンデンサC1から走査電極SC1〜SCnへの電力供給時には、スイッチング素子S91だけをオンにしてスイッチング素子S91とスイッチング素子S101、S102のボディダイオードとを通って電力が供給されるようにし、走査電極SC1〜SCnから回収コンデンサC1への電力回収時には、スイッチング素子S101だけをオンにしてスイッチング素子S101とスイッチング素子S91、S92のボディダイオードとを通って電力が回収されるようにしてもよい。このような構成であっても主放電経路におけるインピーダンスを大きくすることが可能である。
In the first embodiment of the present invention has been described configuration is turned on only the switching element S9 1 and S10 1 to increase the impedance in the main discharge path, for example, scan electrodes SC 1 to SC from the recovery capacitor C1 when power supply to n, so that electric power is supplied to turn on only the switching element S9 1 through a switching element S9 1 and the
また、図1では、スイッチング素子S91、S92、S101およびS102をそれぞれ1つのスイッチング素子として示しているが、これは図面を見やすくするために便宜上それぞれを1つのスイッチング素子として示したに過ぎず、使用するスイッチング素子の定格や駆動時に流れる最大電流等にもとづきそれぞれのスイッチング素子を最適な素子数で構成することが望ましい。 Further, in FIG. 1, the is shown the switching element S9 1, S9 2, S10 1 and S10 2 as one switching element, respectively, which indicated for convenience respectively for the sake of clarity as a single switching element However, it is desirable to configure each switching element with an optimal number of elements based on the rating of the switching elements used, the maximum current that flows during driving, and the like.
また、本発明の実施の形態1では、スイッチ回路における合成インピーダンスを2段階で切り替えられるようにし、通常の発光輝度での画像表示と50%抑えた発光輝度での画像表示とを切り替える構成を説明したが、何らこの構成に限定するものではなく、合成インピーダンスを3段階、あるいはそれ以上で切り替えられるようにスイッチ回路を構成し、発光輝度の抑制具合をより細かく切り替えられるようにしてもよい。 In the first embodiment of the present invention, a configuration in which the combined impedance in the switch circuit can be switched in two stages to switch between image display with normal light emission luminance and image display with light emission luminance reduced by 50% will be described. However, the present invention is not limited to this configuration, and a switch circuit may be configured so that the combined impedance can be switched in three steps or more so that the suppression of the emission luminance can be switched more finely.
(実施の形態2)
本発明の実施の形態1では、図1に示したように、維持パルス発生回路511を初期化波形発生回路52から電気的に分離するために設けたスイッチ回路において、合成インピーダンスを切り替えて放電電流を制限する構成を説明した。しかし、インピーダンスの切り替えによる放電電流の制限は、例えば、維持パルス発生回路における電圧クランプ部の電源クランプスイッチおよび接地クランプスイッチによって行うことも可能である。
(Embodiment 2)
In the first embodiment of the present invention, as shown in FIG. 1, in the switch circuit provided to electrically isolate sustain
図2は、本発明の実施の形態2におけるPDP駆動回路の回路図である。なお、本実施の形態におけるPDP駆動回路が実施の形態1に示したPDP駆動回路と異なる主な部分は、電圧クランプ部における電源クランプスイッチおよび接地クランプスイッチの構成であるので、ここではその異なる主な部分を中心に説明を行う。
FIG. 2 is a circuit diagram of a PDP drive circuit according to
図2に示すとおり、本発明の実施の形態2におけるPDP駆動回路は電力回収回路を備えた走査電極駆動回路502および維持パルス発生回路62を備え、走査電極駆動回路502は、維持パルス発生回路512と初期化波形発生回路52と走査パルス発生回路53とスイッチング素子S9、S10からなるスイッチ回路とを有している。
As shown in FIG. 2, the PDP drive circuit according to the second embodiment of the present invention includes scan
維持パルス発生回路512は、電圧値Vsusの定電圧電源V1と電力回収部と電圧クランプ部とからなり、電圧クランプ部は、並列に接続されたスイッチング素子S51、S52によって構成された電源クランプスイッチと、並列に接続されたスイッチング素子S61、S62によって構成された接地クランプスイッチとを備えている。 Sustain pulse generating circuit 512 is composed of a constant-voltage power supply V1 and the power recovery unit and the voltage clamp portion of the voltage value Vsus, voltage clamp unit, a power supply clamp constituted by a switching element S5 1, S5 2 connected in parallel A switch and a ground clamp switch configured by switching elements S6 1 and S6 2 connected in parallel are provided.
また、維持パルス発生回路62は、電圧値Vsusの定電圧電源V5と電力回収部と電圧クランプ部とからなり、電圧クランプ部は、並列に接続されたスイッチング素子S71、S72によって構成された電源クランプスイッチと、並列に接続されたスイッチング素子S81、S82によって構成された接地クランプスイッチとを備えている。
The sustain
そして、維持パルス発生回路512では、スイッチング素子S1、S2、S51、S52、S61、S62の切り替えによって電力回収部と電圧クランプ部とを切り替えて走査電極SC1〜SCnに印加するための維持パルスを発生させ、維持パルス発生回路62では、スイッチング素子S3、S4、S71、S72、S81、S82の切り替えによって電力回収部と電圧クランプ部とを切り替えて維持電極SU1〜SUnに印加するための維持パルスを発生させる。
Then, the sustain pulse generating circuit 512, is applied to the
スイッチング素子S51、S52、S61、S62およびスイッチング素子S71、S72、S81、S82はそれぞれ独立してオン/オフの制御が可能であり、例えば定電圧電源V1から走査電極SC1〜SCnに電力を供給する場合に、スイッチング素子S51だけをオンにした場合とスイッチング素子S51、S52をオンにした場合とで、放電のための電流が流れる経路である放電経路におけるインピーダンスが異なるようにしている。同様に、定電圧電源V5から維持電極SU1〜SUnに電力を供給する場合に、スイッチング素子S71だけをオンにした場合とスイッチング素子S71、S72をオンにした場合とで、放電経路におけるインピーダンスが異なるようにしている。さらに、走査電極SC1〜SCnから接地電位に電力を放出する場合に、スイッチング素子S61だけをオンにした場合とスイッチング素子S61、S62をオンにした場合とで放電経路におけるインピーダンスが異なるようにし、維持電極SU1〜SUnから接地電位に電力を放出する場合に、スイッチング素子S81だけをオンにした場合とスイッチング素子S81、S82をオンにした場合とで放電経路におけるインピーダンスが異なるようにしている。
The switching elements S5 1 , S5 2 , S6 1 , S6 2 and the switching elements S7 1 , S7 2 , S8 1 , S8 2 can be independently controlled on / off, for example, from the constant voltage power supply V1 to the scanning electrode when supplying power to the SC 1 to SC n, you checked only switching element S5 1 and the switching element S5 1, S5 2 in the case of on, the path of current for discharging flow discharge The impedance in the path is made different. Similarly, when supplying power to the sustain
そして、通常の画像を表示させるときには放電経路におけるインピーダンスを小さくするためにスイッチング素子S51、S52、S61、S62、S71、S72、S81およびS82によるスイッチング動作によってクランプ動作を行わせ、明るさを抑えた画像を表示させるときには放電経路におけるインピーダンスを大きくするためにスイッチング素子S51、S61、S71およびS81によるスイッチング動作によってクランプ動作を行わせる。 When displaying a normal image, the clamping operation is performed by the switching operation by the switching elements S5 1 , S5 2 , S6 1 , S6 2 , S7 1 , S7 2 , S8 1 and S8 2 in order to reduce the impedance in the discharge path. done was to perform the clamping operation by the switching operation of the switching element S5 1, S6 1, S7 1 and S8 1 in order to increase the impedance in the discharge path when an image is displayed with reduced brightness.
これにより、スイッチング素子S51、S61、S71およびS81によるスイッチング動作のときには、スイッチング素子S51、S52、S61、S62、S71、S72、S81およびS82によるスイッチング動作と比較して放電経路におけるインピーダンスを大きくすることができ、放電セルでの維持放電における放電電流を制限して発光輝度を下げ、明るさを抑えた画像を表示することが可能となる。 Thus, in the switching operation by the switching elements S5 1 , S6 1 , S7 1 and S8 1 , the switching operation by the switching elements S5 1 , S5 2 , S6 1 , S6 2 , S7 1 , S7 2 , S8 1 and S8 2 The impedance in the discharge path can be increased as compared with the above, and the discharge current in the sustain discharge in the discharge cell can be limited to reduce the light emission luminance and display an image with reduced brightness.
このように、本発明の実施の形態2によれば、維持パルス発生回路における電圧クランプ部の電源クランプスイッチおよび接地クランプスイッチをそれぞれ並列に接続された複数のスイッチング素子によって構成し、スイッチング動作をさせるスイッチング素子の組み合わせによって放電経路におけるインピーダンスを切り替えられるように構成する。そして、画像を明るく表示させたい場合には、電源クランプスイッチおよび接地クランプスイッチを構成する全てのスイッチング素子のスイッチング動作によって放電経路におけるインピーダンスを下げ、放電電流に制限を加えずに放電セルでの維持放電を発生させる。また、輝度を抑えて画像を表示させたい場合には、電源クランプスイッチおよび接地クランプスイッチを構成するスイッチング素子を選択的にスイッチング動作させることによって放電経路におけるインピーダンスを上げ、放電電流を制限した維持放電を発生させて発光輝度を下げる。これにより、階調性を損なうことなく輝度を抑えた画像を表示することが可能となり、例えば暗いシーンの多い映画を視聴する場合やプラズマディスプレイ装置の周囲を暗くして視聴する場合等において、明るさを抑えた黒の締まった画像を階調性を損なうことなく表示させることができるようになる。 As described above, according to the second embodiment of the present invention, the power clamp switch and the ground clamp switch of the voltage clamp unit in the sustain pulse generation circuit are configured by the plurality of switching elements connected in parallel, and the switching operation is performed. The impedance in the discharge path can be switched by a combination of switching elements. When it is desired to display an image brightly, the impedance in the discharge path is lowered by the switching operation of all the switching elements constituting the power clamp switch and the ground clamp switch, and the discharge current is not limited and maintained in the discharge cell. Generate a discharge. In addition, when you want to display images with reduced brightness, the switching elements that make up the power clamp switch and ground clamp switch are selectively switched to increase the impedance in the discharge path, and sustain discharge with limited discharge current. To reduce the luminance. As a result, it is possible to display an image with reduced brightness without impairing the gradation, for example, when viewing a movie with many dark scenes or viewing with a dark surrounding of the plasma display device. This makes it possible to display a black-tight image with reduced roughness without impairing the gradation.
なお、図2では、スイッチング素子S51、S52、S61、S62、S71、S72、S81およびS82をそれぞれ1つのスイッチング素子として示しているが、これは図面を見やすくするために便宜上それぞれを1つのスイッチング素子として示したに過ぎず、使用するスイッチング素子の定格や駆動時に流れる最大電流等にもとづきそれぞれのスイッチング素子を最適な素子数で構成することが望ましい。
In FIG. 2, since the switching element S5 1, S5 2, S6 1 ,
また、本発明の実施の形態2では、電源クランプスイッチおよび接地クランプスイッチにおけるインピーダンスを2段階で切り替える構成を説明したが、何らこの構成に限定するものではなく、インピーダンスを3段階、あるいはそれ以上で切り替えられるように電源クランプスイッチおよび接地クランプスイッチを構成し、発光輝度の抑制具合をより細かく切り替えられるようにしてもよい。 Further, in the second embodiment of the present invention, the configuration in which the impedances of the power clamp switch and the ground clamp switch are switched in two stages has been described. However, the present invention is not limited to this configuration, and the impedance is divided into three stages or more. A power clamp switch and a ground clamp switch may be configured so as to be switched, and the suppression of the emission luminance may be switched more finely.
また、本発明の実施の形態2は、電源クランプスイッチおよび接地クランプスイッチを構成するスイッチング素子S51、S52、S61、S62、S71、S72、S81およびS82の全てを使用してインピーダンスの切り替えを行う構成に限定されるものではなく、それらスイッチング素子の一部、例えばスイッチング素子S51およびS52だけを使用した構成や、スイッチング素子S51、S52、S81およびS82を使用した構成にする等してインピーダンスの切り替えを行ってもよい。 Further, the second embodiment of the present invention uses all of the switching elements S5 1 , S5 2 , S6 1 , S6 2 , S7 1 , S7 2 , S8 1 and S8 2 constituting the power clamp switch and the ground clamp switch. is not limited to the configuration to switch the impedance and, some of them switching element, for example, a configuration in which using only the switching element S5 1 and S5 2, the switching element S5 1, S5 2, S8 1 and S8 2 may be performed to switch the impedance equal to configurations using.
(実施の形態3)
本発明の実施の形態1では、図1に示したように、電力回収部におけるLC共振用のコイルをコイルL1だけで構成した例を説明した。しかし、本発明の実施の形態はこの構成に限定されるものではなく、例えば、電力の回収時と供給時とで共振周波数を変えるために電力回収部のコイルを2つに分けた構成にも適用することが可能である。本発明の実施の形態3では、この構成の一例について説明する。
(Embodiment 3)
In the first embodiment of the present invention, as shown in FIG. 1, the example in which the coil for LC resonance in the power recovery unit is configured only by the coil L1 has been described. However, the embodiment of the present invention is not limited to this configuration. For example, in order to change the resonance frequency between when power is recovered and when it is supplied, the coil of the power recovery unit is divided into two. It is possible to apply. In the third embodiment of the present invention, an example of this configuration will be described.
図3は、本発明の実施の形態3におけるPDP駆動回路の回路図である。なお、本実施の形態におけるPDP駆動回路が実施の形態1に示したPDP駆動回路と異なる主な部分は、維持パルス発生回路の構成であるので、ここではその異なる主な部分を中心に説明を行う。
FIG. 3 is a circuit diagram of a PDP drive circuit according to
図3に示すとおり、本発明の実施の形態3におけるPDP駆動回路は、電力回収回路を備えた走査電極駆動回路503および維持パルス発生回路61を備え、走査電極駆動回路503は、維持パルス発生回路513と初期化波形発生回路52と走査パルス発生回路53とスイッチング素子S9からなるスイッチ回路とを有している。
As shown in FIG. 3, the PDP drive circuit according to the third embodiment of the present invention includes scan
維持パルス発生回路513は、電圧値Vsusの定電圧電源V1と電力回収部と電圧クランプ部とからなり、電圧クランプ部は、電源クランプスイッチであるスイッチング素子S5と、接地クランプスイッチであるスイッチング素子S6とを備えている。また、電力回収部は、電力供給コイルであるコイルL1Aと、電力回収コイルであるコイルL1Bと、回収コンデンサC1と、スイッチング素子S1、S2と、逆流防止用ダイオードD1、D2とを備えている。この構成により、PDP10の容量性負荷から回収コンデンサC1へ回収される電力はコイルL1Bを通過し、回収コンデンサC1からPDP10の容量性負荷へ供給される電力はコイルL1Aを通過するので、維持パルス発生回路513では、電力の回収時と供給時とで共振周波数を変えての駆動が可能である。さらに、維持パルス発生回路513は、互いに並列に接続されかつコイルL1Aとの接点を間に挟んでスイッチング素子S5に直列に接続されボディダイオードが定電圧電源V1へ流れ込む電流を遮断する向きに配置されたスイッチング素子S101、S102を備えている。
The sustain
また、維持パルス発生回路513と初期化波形発生回路52との間の主放電経路上には、ボディダイオードが維持パルス発生回路513から初期化波形発生回路52へ流れる電流を遮断する向きに配置されたスイッチング素子S9からなるスイッチ回路が挿入されている。そして、スイッチング素子S6のボディダイオードが主放電経路から接地電位へ流れ込む電流を遮断する向きに、スイッチング素子S2のボディダイオードが回収コンデンサC1へ流れ込む電流を遮断する向きにそれぞれ配置されているので、スイッチング素子S2、S6、S9、S101およびS102を同時にオフにすれば、維持パルス発生回路513から初期化波形発生回路52へ流れる電流と、初期化波形発生回路52から維持パルス発生回路513へ流れる電流とのいずれの電流も遮断することができ、維持パルス発生回路513を初期化波形発生回路52から電気的に分離することが可能となる。
On the main discharge path between sustain
そして、スイッチング素子S101、S102はそれぞれ独立してオン/オフの制御が可能であり、スイッチング素子S101だけをオンにした場合とスイッチング素子S101、S102をオンにした場合とで、放電経路におけるインピーダンスが異なるように構成されている。 The switching elements S10 1 and S10 2 can be independently turned on / off, and when only the switching element S10 1 is turned on and when the switching elements S10 1 and S10 2 are turned on, It is comprised so that the impedance in a discharge path may differ.
すなわち、本発明の実施の形態3においては、通常の画像を表示させるときにはスイッチング素子S101、S102をオンにして放電経路におけるインピーダンスを小さくし、明るさを抑えた画像を表示させるときにはスイッチング素子S101だけをオンにして放電経路におけるインピーダンスを大きくして、維持パルス発生回路513に走査電極SC1〜SCnの駆動を行わせる。
That is, in the third embodiment of the present invention, when displaying a normal image, the switching elements S10 1 and S10 2 are turned on to reduce the impedance in the discharge path, and when displaying an image with reduced brightness, the switching element S10 by increasing the impedance at 1 only is turned on discharge path, thereby to sustain
これにより、スイッチング素子S101だけをオンにしたときには、スイッチング素子S101、S102をオンにしたときよりも放電経路におけるインピーダンスが大きくなるので、放電セルでの維持放電における放電電流を制限して発光輝度を下げ、明るさを抑えた画像を表示することが可能となる。 Thus, when you turn on only the switching element S10 1, since the impedance becomes large in the discharge path than when you turn on the switching element S10 1, S10 2, to limit the discharge current in the sustain discharge in the discharge cells It is possible to display an image with reduced brightness and reduced brightness.
このように、本発明の実施の形態3によれば、電力の回収時と供給時とで共振周波数を変えるために電力回収部のコイルを2つに分けた維持パルス発生回路513において、維持パルス発生回路513を初期化波形発生回路52から電気的に分離するために、ボディダイオードが定電圧電源V1へ流れ込む電流を遮断する向きに配置した複数のスイッチング素子を並列に接続するとともにコイルL1との接点を間に挟んでスイッチング素子S5に直列に接続して設ける。そして、オンさせるスイッチング素子の組み合わせによって放電経路におけるインピーダンスを切り替えられるように構成する。そして、画像を明るく表示させたい場合には、並列に接続された複数のスイッチング素子を全てオンさせることによって放電経路におけるインピーダンスを下げ、放電電流に制限を加えずに放電セルでの維持放電を発生させる。また、輝度を抑えて画像を表示させたい場合には、並列に接続された複数のスイッチング素子を選択的にオンさせることによって放電経路におけるインピーダンスを上げ、放電電流を制限した維持放電を発生させて発光輝度を下げる。これにより、階調性を損なうことなく輝度を抑えた画像を表示することが可能となり、例えば暗いシーンの多い映画を視聴する場合やプラズマディスプレイ装置の周囲を暗くして視聴する場合等において、明るさを抑えた黒の締まった画像を階調性を損なうことなく表示させることができるようになる。
As described above, according to the third embodiment of the present invention, the sustain pulse is generated in the sustain
なお、本発明の実施の形態3では、オンにするスイッチング素子S101、S102の組み合わせによって放電経路におけるインピーダンスを2段階で切り替える構成を説明したが、何らこの構成に限定するものではなく、インピーダンスを3段階、あるいはそれ以上で切り替えられるように複数のスイッチング素子によって構成し、発光輝度の抑制具合をより細かく切り替えられるようにしてもよい。 In the third embodiment of the present invention, the configuration in which the impedance in the discharge path is switched in two stages by the combination of the switching elements S10 1 and S10 2 to be turned on is not limited to this configuration. May be configured by a plurality of switching elements so as to be switched in three stages or more so that the degree of suppression of light emission luminance can be switched more finely.
また、本発明の実施の形態3では、スイッチング素子S101、S102を並列に接続した構成を説明したが、例えばスイッチング素子S102に代えてダイオードD10を用い、スイッチング素子S101とダイオードD10とを並列に接続する構成であっても同様の効果を得ることができる。
Further, in
図4は、本発明の実施の形態3におけるPDP駆動回路の他の例の回路図である。図4に示したPDP駆動回路は、電力回収回路を備えた走査電極駆動回路504および維持パルス発生回路61を備え、走査電極駆動回路504は、維持パルス発生回路514と初期化波形発生回路52と走査パルス発生回路53とスイッチング素子S9からなるスイッチ回路とを有している。図4に示すPDP駆動回路が図3に示したPDP駆動回路と異なる部分は、維持パルス発生回路514において、維持パルス発生回路513のスイッチング素子S102に代えてダイオードD10を設けた点である。このとき、ダイオードD10はスイッチング素子S101のボディダイオードと同様に定電圧電源V1へ流れ込む電流を遮断する向きに配置する。これにより、初期化期間および書込み期間においては、スイッチング素子S101をオフにすることで定電圧電源V1へ流れ込む電流を遮断することができる。そして、維持期間においては、スイッチング素子S101をオフにすると、コイルL1Aからスイッチング素子S9までのインピーダンスがダイオードD10とスイッチング素子S101のボディダイオードとによる合成インピーダンスになり、スイッチング素子S101をオンにした場合よりもインピーダンスを大きくすることができる。これにより、上述と同様の効果を得ることができる。
FIG. 4 is a circuit diagram of another example of the PDP drive circuit according to
なお、図3、図4では、スイッチング素子S101、S102をそれぞれ1つのスイッチング素子として示し、ダイオードD10を1つのダイオードとして示しているが、これは図面を見やすくするために便宜上それぞれを1つの素子として示したに過ぎず、使用する素子の定格や駆動時に流れる最大電流等にもとづきそれぞれを最適な素子数で構成することが望ましい。 3 and 4, each of the switching elements S10 1 and S10 2 is shown as one switching element, and the diode D10 is shown as one diode. However, for the sake of clarity, each of the switching elements S10 1 and S10 2 is shown as one switching element. It is only shown as an element, and it is desirable to configure each with an optimum number of elements based on the rating of the element to be used, the maximum current that flows during driving, and the like.
また、本発明の実施の形態3では、スイッチング素子S9において、実施の形態1に示したように互いに並列に接続された複数のスイッチング素子によってスイッチング素子S9を形成し、オンにするスイッチング素子の組み合わせによってインピーダンスを切り替えるようにした構成をさらに加えてもよい。 Further, in the third embodiment of the present invention, in the switching element S9, the switching element S9 is formed by a plurality of switching elements connected in parallel to each other as shown in the first embodiment, and the combination of switching elements to be turned on A configuration in which the impedance is switched by the above may be further added.
なお、本発明の実施の形態1から実施の形態3においては、走査パルス発生回路53におけるScanICであるIC31およびスイッチング素子S31、S32を選択的に導通させることで維持パルスの通過経路を変更し、それにより放電経路におけるインピーダンスを切り替える構成とすることもできる。図5は、本発明の実施の形態における走査パルス発生回路53の回路図である。図5に示すように、IC31の内部はスイッチング素子S41、S42が直列に接続されて構成されており、スイッチング素子S41の他端がスイッチング素子S31とS32との接続点に接続され、スイッチング素子S42の他端は主放電経路に接続されている。そして、スイッチング素子S41とS42との接続点がPDP10の電極、すなわち走査電極SC1〜SCnに接続されている。また、スイッチング素子S41はそのボディダイオードがスイッチング素子S31、S32を介しての電流が走査電極SC1〜SCnへ流れるのを遮断する向きに、スイッチング素子S42はそのボディダイオードが走査電極SC1〜SCnから主放電経路に流れる電流を遮断する向きに配置されており、スイッチング素子S41、S42を切り替えてオンにすることで、スイッチング素子S31またはS32を介してくる電力と主放電経路から流れてくる電力とを切り替えて走査電極SC1〜SCnへ供給することができる。このような構成において、スイッチング素子S31、S32、S41およびS42を切り替えてオンにすることにより維持パルスの通過経路を変更させ、維持パルスが通過するスイッチング素子の数を変えることで維持パルス発生回路から走査電極SC1〜SCnまでのインピーダンスを変更することができる。
In the first to third embodiments of the present invention, the sustain pulse passage path is changed by selectively conducting the
例えば、スイッチング素子S42をオンにした場合には、維持パルスが通過する走査パルス発生回路53内のスイッチング素子はスイッチング素子S42だけとなり、そのときのインピーダンスはスイッチング素子S42によるものとなる。また、スイッチング素子S42をオフにすると、主放電経路からスイッチング素子S42のボディダイオードを介して走査電極SC1〜SCnに電力が供給されるため、そのときのインピーダンスはスイッチング素子S42のボディダイオードによるものとなる。あるいは、スイッチング素子S42をオフにして、スイッチング素子S41をオンにすると、そのときのインピーダンスはスイッチング素子S32またはスイッチング素子S32のボディダイオードとスイッチング素子S41との直列回路によるインピーダンスとスイッチング素子S42のボディダイオードによるインピーダンスとが並列となった合成インピーダンスとなる。このように、維持期間において、走査パルス発生回路53内に設けられた複数のスイッチング素子S31、S32、S41およびS42を選択的にオンにすることで、維持パルスが通過する経路を変更させ、それにより放電経路におけるインピーダンスを可変とすることができる。
For example, when the switching element S42 is turned on, the switching element in the scan
なお、図5では、スイッチング素子S31、S32、S41およびS42をそれぞれ1つのスイッチング素子として示しているが、これは図面を見やすくするために便宜上それぞれを1つのスイッチング素子として示したに過ぎず、使用するスイッチング素子の定格や駆動時に流れる最大電流等にもとづきそれぞれのスイッチング素子を最適な素子数で構成することが望ましい。 In FIG. 5, each of the switching elements S31, S32, S41, and S42 is shown as one switching element. However, this is only shown as one switching element for convenience in order to make the drawing easy to see. It is desirable to configure each switching element with an optimum number of elements based on the rating of the switching element to be operated and the maximum current that flows during driving.
また、図5では、スイッチング素子S31とスイッチング素子S41とを接続する配線上に抵抗が挿入されていない例を示しているが、何らこの構成に限定されるものではなく、例えばそこに抵抗を挿入する等して、インピーダンスの可変幅をさらに大きくするような構成としてもよい。 FIG. 5 shows an example in which no resistor is inserted on the wiring connecting the switching element S31 and the switching element S41. However, the present invention is not limited to this configuration. For example, a resistor is inserted there. For example, the variable width of the impedance may be further increased.
また、本発明の実施の形態1から実施の形態3においては、走査電極駆動回路および維持電極駆動回路にそれぞれ維持パルス発生回路を備え、走査電極SC1〜SCnおよび維持電極SU1〜SUnに交互に維持パルスを印加して維持放電を発生させる構成を説明した。しかし、何らこの構成に限定されるものではなく、例えば、走査電極SC1〜SCnだけに維持パルスを印加して維持放電を発生させるような回路構成であっても、本発明の実施の形態1から実施の形態3に示したインピーダンスを可変させるための構成を適用することが可能である。 In the third embodiment from the first embodiment of the present invention, each includes a sustain pulse generating circuit to the scanning electrode driving circuit and the sustain electrode driving circuit, the scan electrodes SC 1 to SC n and sustain electrodes SU 1 to SU n In the above description, the sustain pulse is alternately applied to generate the sustain discharge. However, the present invention is not limited to this configuration. For example, even in a circuit configuration in which a sustain pulse is applied only to scan electrodes SC 1 to SC n to generate a sustain discharge, the embodiment of the present invention is not limited. It is possible to apply the configuration for varying the impedance shown in the first to third embodiments.
図6は、本発明の実施の形態1におけるPDP駆動回路の他の一例を示した回路図である。図6に示すPDP駆動回路は、走査電極駆動回路506を備え、走査電極駆動回路506は、維持パルス発生回路516と初期化波形発生回路52と走査パルス発生回路53とスイッチング素子S91、S92、S101、S102からなるスイッチ回路とを有している。なお、初期化波形発生回路52、走査パルス発生回路53およびスイッチ回路は、図1に示したPDP駆動回路と同様の構成であり同様の動作を行う。
FIG. 6 is a circuit diagram showing another example of the PDP drive circuit according to
維持パルス発生回路516は、電圧値Vsusの定電圧電源V1と負の電圧値(−Vsus)の定電圧電源V11と電圧クランプ部とからなり、電圧クランプ部は、走査電極SC1〜SCnを定電圧電源V1の電位にクランプするためのスイッチング素子S5と定電圧電源V11の負の電位にクランプするためのスイッチング素子S6とを備えている。また、図6に示すPDP駆動回路においては、維持電極SU1〜SUnは接地電位に接続されている。
Sustain
そして、維持パルス発生回路516が発生する電圧値(−Vsus)からVsusの振幅の維持パルスを走査電極SC1〜SCnに印加することで、走査電極SC1〜SCnの電位を(−Vsus)からVsusに、あるいはVsusから(−Vsus)に変化させて維持放電を発生させる。
Then, a sustain pulse having an amplitude of Vsus is applied to scan electrodes SC 1 to SC n from the voltage value (−Vsus) generated by sustain
例えば、図6に示したこのような構成であっても、スイッチング素子S91、S92、S101およびS102を選択的にオンにすることで維持パルス発生回路516から走査電極SC1〜SCnに至るまでのインピーダンスを可変して、放電セルでの維持放電における放電電流を制限して発光輝度を下げるといった同様の効果を得ることができる。
For example, even in such a configuration shown in FIG. 6, by selectively turning on switching elements S9 1 , S9 2 , S10 1 and S10 2 , scan electrodes SC 1 to SC are supplied from sustain
図7は、本発明の実施の形態1におけるPDP駆動回路のさらに他の一例を示した回路図である。図7に示すPDP駆動回路は、図6に示したPDP駆動回路と同様、走査電極駆動回路506を備え、走査電極駆動回路506は、維持パルス発生回路516と初期化波形発生回路52と走査パルス発生回路53とスイッチング素子S91、S92、S101、S102からなるスイッチ回路とを有している。さらに、図7に示すPDP駆動回路では、維持電極SU1〜SUnと接地電位との間に、並列に接続されたスイッチング素子S111、S112と並列に接続されたスイッチング素子S121、S122とが直列にかつ互いのボディダイオードがバックトゥバック接続となるように接続されて構成されたスイッチ回路が挿入されている。
FIG. 7 is a circuit diagram showing still another example of the PDP drive circuit according to
例えば、図7に示したような構成では、スイッチング素子S111、S112、S121およびS122を選択的にオンにすることで維持電極SU1〜SUnと接地電位との間のインピーダンスを可変することができるので、維持パルス発生回路516による走査電極SC1〜SCnの駆動の際のインピーダンスの可変幅をさらに大きくすることも可能である。なお、PDP10と接地電位とを接続する回路構成は、図7のようにスイッチング素子S111、S112、S121およびS122をバックトゥバック接続となるようにしたものに限らない。本発明は回路構成に限定されるものではない。
For example, in the configuration shown in FIG. 7, the impedance between the ground potential and the sustain
なお、図6および図7では、実施の形態1に示したインピーダンスを可変させるための構成を他の回路例に適用させた例を示したが、実施の形態2および実施の形態3に示したインピーダンスを可変させるための構成を同様に適用することも可能である。また、走査電極SC1〜SCnを接地電位に接続して維持電極SU1〜SUnに維持パルスを印加する構成としてもよいことはいうまでもない。
6 and 7 show an example in which the configuration for varying the impedance shown in the first embodiment is applied to another circuit example. However, the configuration shown in the second and third embodiments is shown. It is also possible to apply a configuration for changing the impedance in the same manner. The
また、図6および図7の維持パルス発生回路516には、図1に示したコイルL1、ダイオードD1、D2、スイッチング素子S1、S2および回収コンデンサC1によって形成された電力回収回路を記載していないが、同様の電力回収回路を図6および図7に示した維持パルス発生回路516に備えた構成としてもよい。図8は、本発明の実施の形態1におけるPDP駆動回路のさらに他の一例を示した回路図である。図8に示すPDP駆動回路は、走査電極駆動回路508を備え、走査電極駆動回路508は、維持パルス発生回路518と初期化波形発生回路52と走査パルス発生回路53とスイッチング素子S91、S92、S101、S102からなるスイッチ回路とを有している。このとき、例えば図8に示すように、維持パルス発生回路518において回収コンデンサC1を除くコイルL1、ダイオードD1、D2およびスイッチング素子S1、S2によって電力回収回路を形成し、スイッチング素子S1のドレイン端子およびスイッチング素子S2のソース端子を接地電位に直接接続する構成としてもよい。
Further, the sustain
また、本発明の実施の形態においては、実施の形態1から実施の形態3に示した構成の一部あるいは全てを組み合わせた構成とすることも可能であり、それにより、インピーダンスの可変幅をさらに大きくすることも可能である。 In the embodiment of the present invention, it is possible to adopt a configuration in which some or all of the configurations shown in the first to third embodiments are combined, thereby further increasing the variable width of the impedance. It is also possible to enlarge it.
また、本発明の実施の形態1から実施の形態3においては、スイッチング素子の一部あるいは全てを、高電圧動作時にも低損失で制御が簡単であるという特徴を有する一般に知られた絶縁ゲート型バイポーラトランジスタ(IGBT)で構成してもかまわない。なお、IGBTにはその構造上寄生ダイオードが生成されないので、MOSFETに寄生して生成されるボディダイオード相当のダイオードを設けることが望ましい。 Further, in the first to third embodiments of the present invention, a generally known insulated gate type having a feature that a part or all of the switching elements are low loss and easy to control even during high voltage operation. A bipolar transistor (IGBT) may be used. In addition, since a parasitic diode is not generated in the IGBT due to its structure, it is desirable to provide a diode corresponding to a body diode generated parasitically in the MOSFET.
また、本発明の実施の形態1から実施の形態3においては、あるサブフィールドの維持期間と別のサブフィールドの維持期間とで放電経路におけるインピーダンスを切り替える構成であってもよいが、必ずしも1つの維持期間の全てに亘ってインピーダンスを一定にしておく必要はなく、例えば、1つの維持期間の前半と後半とでインピーダンスを切り替える構成や、1つの維持期間において所定の維持パルス数だけインピーダンスを高くし残りの全てをインピーダンスを低くする構成等、維持期間におけるインピーダンスの切り替えの組み合わせについては自由に設定することが可能である。 In the first to third embodiments of the present invention, the impedance in the discharge path may be switched between the sustain period of one subfield and the sustain period of another subfield. There is no need to keep the impedance constant throughout the sustain period. For example, the impedance is switched between the first half and the second half of one sustain period, or the impedance is increased by a predetermined number of sustain pulses in one sustain period. It is possible to freely set a combination of impedance switching in the sustain period, such as a configuration in which all the remaining impedances are lowered.
本発明に係るPDP駆動回路およびプラズマディスプレイ装置によれば、放電経路におけるインピーダンスを制御することによって維持放電の際の放電電流を制御し、それにより階調性を損なうことなく輝度を抑えた画像の表示を行うことができるので、PDP駆動回路およびプラズマディスプレイ装置として有用である。 According to the PDP driving circuit and the plasma display device according to the present invention, the discharge current at the time of the sustain discharge is controlled by controlling the impedance in the discharge path, thereby reducing the luminance without impairing the gradation. Since display can be performed, it is useful as a PDP driving circuit and a plasma display device.
1 ADコンバータ
2 映像信号処理回路
3 サブフィールド処理回路
4 データ電極駆動回路
5,501,502,503,504,506,508 走査電極駆動回路
6 維持電極駆動回路
10 プラズマディスプレイパネル(PDP)
20 (ガラス製の)前面板
22 走査電極
23 維持電極
24,33 誘電体層
25 保護層
30 (ガラス製の)背面板
32 データ電極
34 隔壁
35 蛍光体層
51,61,62,511,512,513,514,516,518 維持パルス発生回路
52 初期化波形発生回路
53 走査パルス発生回路
C1,C2 回収コンデンサ
C31 コンデンサ
L1,L2,L1A,L1B コイル
D1,D2,D3,D31,D4,D10 ダイオード
S1,S2,S3,S4,S5,S51,S52,S6,S61,S62,S7,S71,S72,S8,S81,S82,S9,S91,S92,S10,S101,S102,S111,S112,S121,S122,S21,S22,S31,S32,S41,S42 スイッチング素子
V1,V2,V3,V4,V5 定電圧電源
IC31 ScanIC
DESCRIPTION OF
20 (made of glass)
Claims (9)
前記維持放電を発生させるために備えられた回路から前記走査電極または前記維持電極までのインピーダンスを可変とするように構成したこと
を特徴とするプラズマディスプレイパネル駆動回路。 A plasma display panel driving circuit for driving a plasma display panel having a plurality of scan electrodes and sustain electrodes constituting a display electrode pair to generate a sustain discharge in the display electrode pair,
A plasma display panel driving circuit, wherein an impedance from a circuit provided for generating the sustain discharge to the scan electrode or the sustain electrode is variable.
前記走査電極に接続される走査電極駆動回路と、
前記維持電極に接続される維持電極駆動回路とを備え、
前記走査電極駆動回路および前記維持電極駆動回路は、1フィールドを構成する複数のサブフィールドの各維持期間において前記走査電極または前記維持電極に印加する維持パルスを発生させる維持パルス発生回路をそれぞれ有し、
前記維持パルス発生回路から前記走査電極または前記維持電極までのインピーダンスを可変とするように構成したこと
を特徴とする請求項1記載のプラズマディスプレイパネル駆動回路。 A plasma display for driving the plasma display panel by applying voltages having different drive waveforms to the scan electrode and the sustain electrode of the plasma display panel in each period of a subfield having an initialization period, an address period, and a sustain period A panel drive circuit,
A scan electrode driving circuit connected to the scan electrode;
A sustain electrode drive circuit connected to the sustain electrode,
Each of the scan electrode drive circuit and the sustain electrode drive circuit includes a sustain pulse generation circuit that generates a sustain pulse to be applied to the scan electrode or the sustain electrode in each sustain period of a plurality of subfields constituting one field. ,
2. The plasma display panel driving circuit according to claim 1, wherein an impedance from the sustain pulse generating circuit to the scan electrode or the sustain electrode is variable.
前記維持パルス発生回路と前記走査電極との間に設けられ前記初期化期間に前記走査電極に印加する初期化波形を発生する初期化波形発生回路と、
前記維持パルス発生回路と前記初期化波形発生回路との間に設けられ前記初期化波形発生回路と前記維持パルス発生回路とを電気的に分離するためのスイッチ回路とをさらに備え、
前記スイッチ回路におけるインピーダンスを可変とすることにより前記維持パルス発生回路から前記走査電極までのインピーダンスを可変とするように構成したこと
を特徴とする請求項2記載のプラズマディスプレイパネル駆動回路。 The scan electrode driving circuit includes:
An initialization waveform generation circuit that is provided between the sustain pulse generation circuit and the scan electrode and generates an initialization waveform applied to the scan electrode in the initialization period;
A switch circuit provided between the sustain pulse generation circuit and the initialization waveform generation circuit for electrically separating the initialization waveform generation circuit and the sustain pulse generation circuit;
3. The plasma display panel drive circuit according to claim 2, wherein the impedance from the sustain pulse generating circuit to the scan electrode is made variable by making the impedance in the switch circuit variable.
前記第1のスイッチおよび前記第2のスイッチを構成するそれらの複数のスイッチング素子を選択的に導通させることにより前記スイッチ回路におけるインピーダンスを可変とするように構成したこと
を特徴とする請求項3記載のプラズマディスプレイパネル駆動回路。 The switch circuit includes a first switch configured by a plurality of switching elements connected in parallel and capable of interrupting a current flowing from the sustain pulse generation circuit to the initialization waveform generation circuit, and the initialization waveform generation circuit And a second switch configured by a plurality of switching elements connected in parallel capable of interrupting a current flowing from the sustain pulse generation circuit to the sustain pulse generation circuit,
4. The impedance in the switch circuit is made variable by selectively conducting a plurality of switching elements constituting the first switch and the second switch. Plasma display panel drive circuit.
前記電源クランプスイッチおよび前記接地クランプスイッチを構成するそれらの複数のスイッチング素子を選択的に導通させることにより前記電源クランプスイッチおよび前記接地クランプスイッチにおけるインピーダンスを可変させ、それにより前記維持パルス発生回路から前記走査電極または前記維持電極までのインピーダンスを可変とするように構成したこと
を特徴とする請求項2記載のプラズマディスプレイパネル駆動回路。 The sustain pulse generating circuit includes: a power recovery unit that recovers power accumulated in a capacitive load of the electrode of the plasma display panel in a recovery capacitor by LC resonance and reuses the recovered power for driving the plasma display panel; A power clamp switch configured to clamp the electrodes of the plasma display panel to a power supply potential and a plurality of switching elements connected in parallel; and a ground potential to the electrodes of the plasma display panel A clamp portion having a ground clamp switch for clamping to
By selectively conducting the plurality of switching elements constituting the power clamp switch and the ground clamp switch, impedances in the power clamp switch and the ground clamp switch are varied, thereby causing the sustain pulse generating circuit to 3. The plasma display panel driving circuit according to claim 2, wherein the impedance to the scanning electrode or the sustaining electrode is variable.
前記走査電極の容量性負荷とLC共振させて前記走査電極の容量性負荷に蓄積された電力を回収電力として回収コンデンサに回収する電力回収コイルおよび前記走査電極の容量性負荷とLC共振させて前記回収コンデンサに蓄積された回収電力を供給電力として前記走査電極の容量性負荷に供給する電力供給コイルを有する電力回収部と、
一端が電源電位に接続され前記走査電極を電源電位にクランプする電源クランプスイッチおよび前記走査電極を接地電位にクランプする接地クランプスイッチを有するクランプ部と、
前記電源クランプスイッチの他端に前記電源クランプスイッチと直列に接続され前記電源クランプスイッチを介して前記電源電位へ流れる電流を遮断することができる並列に接続された複数のスイッチング素子によって構成されたスイッチ回路とを備え、
前記スイッチ回路を構成する複数のスイッチング素子を選択的に導通させることにより前記スイッチ回路におけるインピーダンスを可変させ、それにより前記維持パルス発生回路から前記走査電極までのインピーダンスを可変とするように構成したこと
を特徴とする請求項2記載のプラズマディスプレイパネル駆動回路。 The sustain pulse generating circuit included in the scan electrode driving circuit is:
A power recovery coil that recovers the power accumulated in the capacitive load of the scan electrode by LC resonance with the capacitive load of the scan electrode as a recovered power and the LC load with the capacitive load of the scan electrode and the LC load A power recovery unit having a power supply coil for supplying the recovered power accumulated in the recovery capacitor as supply power to the capacitive load of the scan electrode;
A clamp unit having one end connected to a power supply potential, a power supply clamp switch for clamping the scan electrode to the power supply potential, and a ground clamp switch for clamping the scan electrode to the ground potential;
A switch composed of a plurality of switching elements connected in parallel to the other end of the power clamp switch, connected in series with the power clamp switch and capable of interrupting a current flowing to the power supply potential via the power clamp switch With circuit,
The impedance in the switch circuit is made variable by selectively conducting a plurality of switching elements constituting the switch circuit, thereby making the impedance from the sustain pulse generating circuit to the scan electrode variable. The plasma display panel drive circuit according to claim 2, wherein:
を特徴とする請求項6記載のプラズマディスプレイパネル駆動回路。 7. The plasma according to claim 6, wherein the switch circuit is configured by connecting in parallel at least one switching element and at least one diode arranged in a direction to cut off a current flowing to the power clamp switch. Display panel drive circuit.
前記走査パルス発生回路は、前記書込み期間においては前記走査パルスを発生させるために異なる電圧値の定電圧電源を切り替えて前記走査電極に印加し前記維持期間においては前記維持パルスの通過経路を変更することができる複数のスイッチング素子を有し、前記維持期間において前記複数のスイッチング素子を選択的に導通させることにより前記維持パルスの通過経路を変更させ、それにより前記維持パルス発生回路から前記走査電極までのインピーダンスを可変とするように構成したこと
を特徴とする請求項2記載のプラズマディスプレイパネル駆動回路。 The scan electrode drive circuit has a scan pulse generation circuit that generates a scan pulse to be applied to the scan electrode during the address period,
The scan pulse generation circuit switches a constant voltage power source having a different voltage value to generate the scan pulse in the address period and applies it to the scan electrode, and changes the passage path of the sustain pulse in the sustain period. A plurality of switching elements that can be switched, and selectively switching the plurality of switching elements in the sustain period to change a passage path of the sustain pulse, thereby causing the sustain pulse generation circuit to the scan electrode. 3. The plasma display panel drive circuit according to claim 2, wherein the impedance of the plasma display panel is variable.
請求項1から請求項8のいずれか1項に記載のプラズマディスプレイパネル駆動回路と
を備えたことを特徴とするプラズマディスプレイ装置。 A plurality of scan electrodes and sustain electrodes arranged in parallel on the first substrate and constituting a display electrode pair, and the scan electrodes on a second substrate arranged opposite to the first substrate across a discharge space A plasma display panel having a plurality of data electrodes arranged in a direction intersecting with each other and forming a discharge cell with the display electrode pair;
A plasma display device comprising the plasma display panel drive circuit according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005240627A JP2007057633A (en) | 2005-08-23 | 2005-08-23 | Plasma display panel driving circuit and plasma display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005240627A JP2007057633A (en) | 2005-08-23 | 2005-08-23 | Plasma display panel driving circuit and plasma display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007057633A true JP2007057633A (en) | 2007-03-08 |
Family
ID=37921229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005240627A Pending JP2007057633A (en) | 2005-08-23 | 2005-08-23 | Plasma display panel driving circuit and plasma display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007057633A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009001529A1 (en) * | 2007-06-22 | 2008-12-31 | Panasonic Corporation | Plasma display panel driving device and plasma display |
-
2005
- 2005-08-23 JP JP2005240627A patent/JP2007057633A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009001529A1 (en) * | 2007-06-22 | 2008-12-31 | Panasonic Corporation | Plasma display panel driving device and plasma display |
GB2457410A (en) * | 2007-06-22 | 2009-08-19 | Panasonic Corp | Plasma display panel driving device and plasma display |
JPWO2009001529A1 (en) * | 2007-06-22 | 2010-08-26 | パナソニック株式会社 | Plasma display panel driving apparatus and plasma display |
GB2457410B (en) * | 2007-06-22 | 2012-01-04 | Panasonic Corp | Plasma display panel driving device and plasma display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7145522B2 (en) | Plasma display device having improved luminous efficacy | |
JP4338766B2 (en) | Plasma display panel drive circuit | |
JP4857621B2 (en) | Plasma display device | |
JP4180034B2 (en) | Plasma display device and driving method used for plasma display device | |
US8605013B2 (en) | Plasma display device, and plasma display panel driving method | |
JPWO2007023744A1 (en) | Plasma display panel driving circuit and plasma display device | |
JP2007164138A (en) | Plasma display apparatus | |
JP2007033736A (en) | Plasma display device | |
JP4610720B2 (en) | Plasma display device | |
JP2007057737A (en) | Plasma display panel (pdp) drive circuit and type plasma display device | |
JP4816728B2 (en) | Plasma display panel driving method and plasma display device | |
KR101083226B1 (en) | Plasma display and driving method for plasma display panel | |
JP2007057633A (en) | Plasma display panel driving circuit and plasma display device | |
JP4857620B2 (en) | Plasma display device | |
JP2009250995A (en) | Plasma display device and driving method of plasma display panel | |
US20090303223A1 (en) | Method for driving plasma display panel | |
US20130278649A1 (en) | Driving method for plasma display panel, and plasma display device | |
JP2007240822A (en) | Plasma display panel drive circuit and plasma display device | |
JP2008008980A (en) | Driving circuit of plasma display panel and plasma display device | |
JP2008197426A (en) | Plasma display device and drive circuit for the plasma display device | |
JP2011085649A (en) | Method of driving plasma display panel, and plasma display device | |
WO2013111588A1 (en) | Method for driving plasma display panel and plasma display device | |
JP2010175771A (en) | Plasma display device | |
WO2012102029A1 (en) | Plasma display panel driving method and plasma display device | |
JP2011257620A (en) | Driving method of plasma display device and plasma display device |