JP2007041155A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2007041155A
JP2007041155A JP2005223260A JP2005223260A JP2007041155A JP 2007041155 A JP2007041155 A JP 2007041155A JP 2005223260 A JP2005223260 A JP 2005223260A JP 2005223260 A JP2005223260 A JP 2005223260A JP 2007041155 A JP2007041155 A JP 2007041155A
Authority
JP
Japan
Prior art keywords
signal
driver circuit
line driver
image signal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005223260A
Other languages
Japanese (ja)
Other versions
JP2007041155A5 (en
Inventor
Osamu Tabata
修 田畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2005223260A priority Critical patent/JP2007041155A/en
Publication of JP2007041155A publication Critical patent/JP2007041155A/en
Publication of JP2007041155A5 publication Critical patent/JP2007041155A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device with which power consumption during a blanking period is reduced, and the generation of flickers is reduced. <P>SOLUTION: A selection circuit 20 is arranged between a control circuit 18 and a signal line driver circuit 14, where the selection circuit 20 converts a digital image signal into a white digital image signal during the blanking period. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、液晶表示装置に関するものである。   The present invention relates to a liquid crystal display device.

液晶表示装置の表示中において、フレームから次のフレームに移行する際にブランキング期間が存在する。そのため、従来はこのブランキング期間中にフリッカーの発生を低減させるために、黒色の画像信号を書き込んでいる（例えば、特許文献１参照）。
特開平１１−２９６１４８号公報 During the display of the liquid crystal display device, there is a blanking period when moving from one frame to the next. Therefore, conventionally, a black image signal is written in order to reduce the occurrence of flicker during the blanking period (see, for example, Patent Document 1).
JP 11-296148 A

例えば、ノーマリーホワイトモードの液晶表示装置において、ブランキング期間中に黒色の画像信号を書き込むと信号線へ充放電電流が流れ、画像を表示しないブランキング期間中であるにもかかわらず、電力を消費させている。   For example, in a normally white mode liquid crystal display device, if a black image signal is written during the blanking period, the charge / discharge current flows to the signal line, and the power is supplied even though the blanking period during which no image is displayed. It is consumed.

図５は、従来のブランキング期間中の各信号の波形を示し、（ａ）は水平同期信号と垂直同期信号の波形を示し、（ｂ）は白色のデジタル画像信号の波形を示し、（ｃ）は信号線ドライバー回路からのアナログ画像信号の出力波形を示し、（ｄ）は同じく充放電電流の波形を示す。   FIG. 5 shows the waveforms of the respective signals during the conventional blanking period, (a) shows the waveforms of the horizontal synchronizing signal and the vertical synchronizing signal, (b) shows the waveform of the white digital image signal, (c ) Shows the output waveform of the analog image signal from the signal line driver circuit, and (d) shows the waveform of the charge / discharge current.

この図５に示すように、ノーマリーホワイトモードにおいては、黒色を書き込む場合の画像信号の振幅は最大になり、信号線への充放電電流が大きく、消費電力も大きくなっている。   As shown in FIG. 5, in the normally white mode, the amplitude of the image signal when writing black is maximized, the charge / discharge current to the signal line is large, and the power consumption is also large.

そこで、本発明はブランキング期間中における消費電力を小さくすると共に、フリッカーの発生を低減させることができる液晶表示装置を提供する。   Therefore, the present invention provides a liquid crystal display device capable of reducing power consumption during the blanking period and reducing occurrence of flicker.

請求項１に係る発明は、アレイ基板と、対向電極を有する対向基板と、前記両基板の間に配されたノーマリーホワイトモードの液晶層と、前記アレイ基板上に配線された複数の信号線と、前記信号線と略直交するように配線されたゲート線と、前記信号線と前記ゲート線と交差する近傍に設けられ、前記信号線と前記ゲート線のそれぞれに接続されたスイッチング素子と、前記スイッチング素子のそれぞれに接続された画素電極と、前記信号線のそれぞれにアナログ画像信号を供給する信号線ドライバー回路と、前記ゲート線のそれぞれにゲート信号を供給するゲート線ドライバー回路と、前記信号線ドライバー回路へデジタル画像信号、水平同期信号を少なくとも供給すると共に、前記ゲート線ドライバー回路へ垂直同期信号を少なくとも供給する制御回路と、前記制御回路と前記信号線ドライバー回路との間に設けられ、前記水平同期信号と前記垂直同期信号とに基づいてブランキング期間を判断し、前記ブランキング期間中の前記デジタル画像信号を白色のデジタル画像信号に変換する選択回路と、を具備したことを特徴とする液晶表示装置である。   According to a first aspect of the present invention, there is provided an array substrate, a counter substrate having a counter electrode, a normally white mode liquid crystal layer disposed between the two substrates, and a plurality of signal lines wired on the array substrate. A gate line wired substantially orthogonal to the signal line, a switching element provided in the vicinity of the signal line and the gate line and connected to each of the signal line and the gate line, A pixel electrode connected to each of the switching elements; a signal line driver circuit for supplying an analog image signal to each of the signal lines; a gate line driver circuit for supplying a gate signal to each of the gate lines; At least a digital image signal and a horizontal synchronization signal are supplied to the line driver circuit, and at least a vertical synchronization signal is supplied to the gate line driver circuit. A control circuit that supplies power, and is provided between the control circuit and the signal line driver circuit, determines a blanking period based on the horizontal synchronization signal and the vertical synchronization signal, and performs the digital operation during the blanking period. A liquid crystal display device comprising: a selection circuit that converts an image signal into a white digital image signal.

請求項２に係る発明は、アレイ基板と、対向電極を有する対向基板と、前記両基板の間に配されたノーマリーブラックモードの液晶層と、前記アレイ基板上に配線された複数の信号線と、前記信号線と略直交するように配線されたゲート線と、前記信号線と前記ゲート線と交差する近傍に設けられ、前記信号線と前記ゲート線のそれぞれに接続されたスイッチング素子と、前記スイッチング素子のそれぞれに接続された画素電極と、前記信号線のそれぞれにアナログ画像信号を供給する信号線ドライバー回路と、前記ゲート線のそれぞれにゲート信号を供給するゲート線ドライバー回路と、前記信号線ドライバー回路へデジタル画像信号、水平同期信号を少なくとも供給すると共に、前記ゲート線ドライバー回路へ垂直同期信号を少なくとも供給する制御回路と、前記制御回路と前記信号線ドライバー回路との間に設けられ、前記水平同期信号と前記垂直同期信号とに基づいてブランキング期間を判断し、前記ブランキング期間中の前記デジタル画像信号を白色のデジタル画像信号に変換する選択回路と、を具備したことを特徴とする液晶表示装置である。   According to a second aspect of the present invention, there is provided an array substrate, a counter substrate having a counter electrode, a normally black mode liquid crystal layer disposed between the two substrates, and a plurality of signal lines wired on the array substrate. A gate line wired substantially orthogonal to the signal line, a switching element provided in the vicinity of the signal line and the gate line and connected to each of the signal line and the gate line, A pixel electrode connected to each of the switching elements; a signal line driver circuit for supplying an analog image signal to each of the signal lines; a gate line driver circuit for supplying a gate signal to each of the gate lines; At least a digital image signal and a horizontal synchronization signal are supplied to the line driver circuit, and at least a vertical synchronization signal is supplied to the gate line driver circuit. A control circuit that supplies power, and is provided between the control circuit and the signal line driver circuit, determines a blanking period based on the horizontal synchronization signal and the vertical synchronization signal, and performs the digital operation during the blanking period. A liquid crystal display device comprising: a selection circuit that converts an image signal into a white digital image signal.

請求項３に係る発明は、アレイ基板と、対向電極を有する対向基板と、前記両基板の間に配された液晶層と、前記アレイ基板上に配線された複数の信号線と、前記信号線と略直交するように配線されたゲート線と、前記信号線と前記ゲート線と交差する近傍に設けられ、前記信号線と前記ゲート線のそれぞれに接続されたスイッチング素子と、前記スイッチング素子のそれぞれに接続された画素電極と、前記信号線のそれぞれにアナログ画像信号を供給する信号線ドライバー回路と、前記ゲート線のそれぞれにゲート信号を供給するゲート線ドライバー回路と、前記信号線ドライバー回路へデジタル画像信号、水平同期信号を少なくとも供給すると共に、前記ゲート線ドライバー回路へ垂直同期信号を少なくとも供給する制御回路と、前記制御回路と前記信号線ドライバー回路との間に設けられ、前記水平同期信号と前記垂直同期信号とに基づいてブランキング期間を判断し、前記ブランキング期間中の前記デジタル画像信号を中間色のデジタル画像信号に変換する選択回路と、を具備したことを特徴とする液晶表示装置である。   According to a third aspect of the present invention, there is provided an array substrate, a counter substrate having a counter electrode, a liquid crystal layer disposed between the two substrates, a plurality of signal lines wired on the array substrate, and the signal lines A gate line wired substantially orthogonally to the signal line, a switching element provided near the signal line and the gate line and connected to each of the signal line and the gate line, and each of the switching elements A pixel electrode connected to each other, a signal line driver circuit for supplying an analog image signal to each of the signal lines, a gate line driver circuit for supplying a gate signal to each of the gate lines, and a digital signal to the signal line driver circuit A control circuit for supplying at least an image signal and a horizontal synchronization signal, and for supplying at least a vertical synchronization signal to the gate line driver circuit; A blanking period is determined based on the horizontal synchronizing signal and the vertical synchronizing signal, and the digital image signal in the blanking period is converted to an intermediate color digital image signal. And a selection circuit for converting to a liquid crystal display device.

本発明によると、ノーマリーホワイトモードの液晶表示装置においてはブランキング期間中に白色の画像信号を書き込み、ノーマリーブラックモードの液晶表示装置においては黒色の画像信号を書き込む。これによって、ブランキング期間中に信号線に供給される充放電電流が最小となり、消費電力を低減させることができる。また、フリッカーの発生を低減させることができる。   According to the present invention, in a normally white mode liquid crystal display device, a white image signal is written during a blanking period, and in a normally black mode liquid crystal display device, a black image signal is written. As a result, the charge / discharge current supplied to the signal line during the blanking period is minimized, and the power consumption can be reduced. In addition, occurrence of flicker can be reduced.

また、ノーマリーホワイトモード及びノーマリーブラックモードにかかわらず、ブランキング期間中に中間調の画像信号を書き込むことにより、従来の黒色の画像信号を書き込む場合の消費電力よりも低減させることができる。また、フリッカーの発生を低減させることができる。   In addition, regardless of the normally white mode and the normally black mode, by writing a halftone image signal during the blanking period, it is possible to reduce the power consumption when writing a conventional black image signal. In addition, occurrence of flicker can be reduced.

以下、本発明の一実施形態の液晶表示装置１０について図面に基づいて説明する。   Hereinafter, a liquid crystal display device 10 according to an embodiment of the present invention will be described with reference to the drawings.

本発明の第１の実施形態の液晶表示装置１０について、図１〜図３に基づいて説明する。   A liquid crystal display device 10 according to a first embodiment of the present invention will be described with reference to FIGS.

液晶表示装置１０はノーマリーホワイトモードであり、液晶セル１２と、液晶セル１２に接続された信号線ドライバー回路１４とゲート線ドライバー回路１６と、制御回路１８と選択回路２０とを有している。   The liquid crystal display device 10 is in a normally white mode and includes a liquid crystal cell 12, a signal line driver circuit 14 connected to the liquid crystal cell 12, a gate line driver circuit 16, a control circuit 18, and a selection circuit 20. .

液晶セル１２の構造について図１に基づいて説明する。   The structure of the liquid crystal cell 12 will be described with reference to FIG.

液晶セル１２は、アレイ基板２２と、不図示の対向基板とを対向して配置し、両基板の間にノーマリーホワイトモードの液晶層が設けられている。   In the liquid crystal cell 12, an array substrate 22 and a counter substrate (not shown) are arranged to face each other, and a normally white mode liquid crystal layer is provided between the two substrates.

アレイ基板２２の縦方向には、Ｎ×（Ｒ、Ｇ、Ｂ）本の信号線２４が配線され、横方向にはこれら信号線２４とほぼ直交するようにＭ本のゲート線２６が配線されている。   N × (R, G, B) signal lines 24 are wired in the vertical direction of the array substrate 22, and M gate lines 26 are wired in the horizontal direction so as to be substantially orthogonal to the signal lines 24. ing.

信号線２４とゲート線２６の交差部近傍には、ポリシリコン半導体層よりなる薄膜トランジスタ（以下、ＴＦＴという）２８が設けられている。このＴＦＴ２８のソース電極には信号線２４が接続され、ゲート電極にはゲート線２６が接続されている。また、ドレイン電極には画素電極３０が接続されている。そして、この画素電極３０と、対向基板に設けられた対向電極との間にかかる電圧によって液晶の濃淡を制御する。   Near the intersection of the signal line 24 and the gate line 26, a thin film transistor (hereinafter referred to as TFT) 28 made of a polysilicon semiconductor layer is provided. A signal line 24 is connected to the source electrode of the TFT 28, and a gate line 26 is connected to the gate electrode. A pixel electrode 30 is connected to the drain electrode. The density of the liquid crystal is controlled by a voltage applied between the pixel electrode 30 and the counter electrode provided on the counter substrate.

制御回路１８は、外部からクロック信号及びデジタル画像信号が供給され、ゲート線ドライバー回路１６には垂直同期信号と垂直スタート信号を少なくとも供給し、信号線ドライバー回路１４には、選択回路２０を経て水平同期信号とデジタル画像信号と、水平スタート信号を少なくとも供給する。   The control circuit 18 is supplied with a clock signal and a digital image signal from the outside, supplies at least a vertical synchronization signal and a vertical start signal to the gate line driver circuit 16, and horizontally passes through the selection circuit 20 to the signal line driver circuit 14. At least a synchronization signal, a digital image signal, and a horizontal start signal are supplied.

この制御回路１８から供給されるデジタル画像信号は、Ｒ、Ｇ、Ｂの３色の６ビットのデジタル画像信号から構成されているため、６×３＝１８種類のデジタル画像信号Ｒ０，Ｒ１，・・・Ｒ５，Ｇ０，Ｇ１，・・・Ｇ５，Ｂ０，Ｂ１，・・・Ｂ５がある。このデジタル画像信号は、白から黒まで６４階調であり、以下では、白色の階調をＬ６３とし、黒色の階調をＬ０とする。   Since the digital image signal supplied from the control circuit 18 is composed of 6-bit digital image signals of three colors of R, G, and B, 6 × 3 = 18 types of digital image signals R0, R1,. .. R5, G0, G1,... G5, B0, B1,. This digital image signal has 64 gradations from white to black, and in the following, the white gradation is L63 and the black gradation is L0.

信号線ドライバー回路１４は、制御回路１８、選択回路２０を経て送られたデジタル画像信号をＤ／Ａ変換を行い、変換したアナログ画像信号を極性反転させながら左側の第１列の信号線２４から右側の第Ｎ×３列の信号線２４に順番に水平同期信号に基づいて出力する。そして、１行の書き込みが終われば、水平スタート信号に基づいて次の行に移る。また、ゲート線ドライバー回路１６は、垂直スタート信号が入力すると各ゲート線１６にゲート信号を第１行から順番に垂直同期信号に基づいて第Ｍ行まで供給する。これによって１フレームの表示が可能となる。   The signal line driver circuit 14 performs D / A conversion on the digital image signal sent through the control circuit 18 and the selection circuit 20 and reverses the polarity of the converted analog image signal from the signal line 24 on the left first column. The signals are sequentially output to the signal line 24 on the right side in the N × 3 column based on the horizontal synchronization signal. When the writing of one line is completed, the process moves to the next line based on the horizontal start signal. In addition, when a vertical start signal is input, the gate line driver circuit 16 supplies the gate signals to the gate lines 16 in order from the first row to the Mth row based on the vertical synchronization signal. As a result, one frame can be displayed.

ＴＦＴ２８は、ゲート信号によってオン状態になるときに、信号線２４からアナログ画像信号を書き込み、画素電極３０に階調電圧をかける。このとき、液晶はノーマリーホワイトモードであるため、白色の画像信号においてアナログ画像信号の電圧の振幅が最も小さく、逆に、黒色のアナログ画像信号が入力したときにその電圧の振幅が最も大きくなる。   When the TFT 28 is turned on by a gate signal, the TFT 28 writes an analog image signal from the signal line 24 and applies a gradation voltage to the pixel electrode 30. At this time, since the liquid crystal is in a normally white mode, the amplitude of the voltage of the analog image signal is the smallest in the white image signal, and conversely, the amplitude of the voltage is the largest when the black analog image signal is input. .

選択回路２０は、制御回路１８から供給された水平同期信号と垂直同期信号からブランキング期間を判断し、ブランキング期間中には、制御回路１８から信号線ドライバー回路１４に供給するデジタル画像信号を全て白色の画像信号に変換して供給する。   The selection circuit 20 determines a blanking period from the horizontal synchronization signal and the vertical synchronization signal supplied from the control circuit 18, and during the blanking period, selects a digital image signal supplied from the control circuit 18 to the signal line driver circuit 14. All are converted into a white image signal and supplied.

具体的な構造について図２に基づいて説明する。   A specific structure will be described with reference to FIG.

制御回路１８からは、水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃが供給されると共に１８種類のデジタル画像信号が供給される。この１８種類のデジタル画像信号は、Ｒ０，Ｇ０，Ｂ０からＲ５，Ｇ５，Ｂ５の計１８種類となっている。   From the control circuit 18, a horizontal synchronizing signal Hsync and a vertical synchronizing signal Vsync are supplied, and 18 kinds of digital image signals are supplied. The 18 kinds of digital image signals are 18 kinds in total from R0, G0, B0 to R5, G5, B5.

水平同期信号と垂直同期信号はＮＯＴ回路とＡＮＤ回路を組み合わせた論理回路３２によって垂直同期信号と水平同期信号がＬ（ロー）のときを判断し、ブランキング期間のときのみ論理回路３２からＨ（ハイ）の出力を行う。   The horizontal synchronizing signal and the vertical synchronizing signal are judged by the logic circuit 32 combining the NOT circuit and the AND circuit when the vertical synchronizing signal and the horizontal synchronizing signal are L (low), and only from the logic circuit 32 to the H ( High) output.

選択回路２０には、６×３個、即ち１８個のマルチプレクサー３４が並列に設けられ、このマルチプレクサー３４の選択入力端子Ｓには、論理回路３２の出力が入力する。そして、それぞれのマルチプレクサー３４のＡ端子には、各デジタル画像信号が入力する。例えば、図２における最上段のマルチプレクサー３４のＡ端子にはＲ０のデジタル画像信号が入力する。また、各マルチプレクサー３４のそれぞれのＢ端子には、直流電圧Ｖ０の電圧が印加されている。このＶ０の電圧値は、白色の階調電圧に対応する。   The selection circuit 20 is provided with 6 × 3, that is, 18 multiplexers 34 in parallel. The output of the logic circuit 32 is input to the selection input terminal S of the multiplexer 34. Each digital image signal is input to the A terminal of each multiplexer 34. For example, the digital image signal R0 is input to the A terminal of the uppermost multiplexer 34 in FIG. A voltage of DC voltage V0 is applied to each B terminal of each multiplexer 34. The voltage value of V0 corresponds to a white gradation voltage.

各マルチプレクサー３４は、論理回路３２の判断によって、ブランキング期間中以外は、制御回路１８から入力したデジタル画像信号をそのまま信号線ドライバー回路１４に出力する。一方、論理回路３２の判断によってブランキング期間中になると、マルチプレクサー３４は切り換えられ、Ｖ０の電圧を信号線ドライバー回路１４に出力する。即ち、白色のデジタル画像信号が出力されることとなる。   Each multiplexer 34 outputs the digital image signal input from the control circuit 18 to the signal line driver circuit 14 as it is, except during the blanking period, as determined by the logic circuit 32. On the other hand, when the blanking period is reached as determined by the logic circuit 32, the multiplexer 34 is switched to output the voltage V0 to the signal line driver circuit 14. That is, a white digital image signal is output.

選択回路２０の効果について、図３に基づいて説明する。   The effect of the selection circuit 20 will be described with reference to FIG.

図３（ａ）は水平同期信号と垂直同期信号の波形を示し、（ｂ）は白色のデジタル画像信号の波形を示し、（ｃ）は信号線ドライバー回路からのアナログ画像信号の出力波形を示し、（ｄ）は同じく充放電電流の波形を示す。   3A shows the waveforms of the horizontal synchronizing signal and the vertical synchronizing signal, FIG. 3B shows the waveform of the white digital image signal, and FIG. 3C shows the output waveform of the analog image signal from the signal line driver circuit. , (D) shows the waveform of the charge / discharge current.

図３の上段は、水平同期信号と垂直同期信号の波形を示し、２段目は各デジタル画像信号における白色のデジタル画像信号の波形を示し、３段目は信号線ドライバー回路１４から出力されているアナログ画像信号の波形を示し、４段目は信号線ドライバー回路１４における充放電電流の波形を示している。   The upper part of FIG. 3 shows the waveforms of the horizontal synchronizing signal and the vertical synchronizing signal, the second part shows the waveform of the white digital image signal in each digital image signal, and the third part is outputted from the signal line driver circuit 14. The fourth row shows the waveform of the charge / discharge current in the signal line driver circuit 14.

選択回路２０によって、ブランキング期間中以外は通常のデジタル画像信号が信号線ドライバー回路１４に入力するため、通常の画像を表示することができる。   Since the selection circuit 20 inputs a normal digital image signal to the signal line driver circuit 14 except during the blanking period, a normal image can be displayed.

一方、ブランキング期間中には、白色（Ｌ６３）のデジタル画像信号が信号線ドライバー回路１４に入力し、信号線ドライバー回路１４は、図３に示すように、ノーマリーホワイトモードの液晶に対し白色のアナログ画像信号を出力する。そのため、充放電電流が小さくなり、ブランキング期間中における消費電力が小さくなる。   On the other hand, during the blanking period, a digital image signal of white (L63) is input to the signal line driver circuit 14, and the signal line driver circuit 14 is white with respect to the liquid crystal in the normally white mode as shown in FIG. The analog image signal is output. Therefore, the charge / discharge current is reduced, and the power consumption during the blanking period is reduced.

例えば、ノーマリーホワイトモードの液晶において、黒色の画像信号を書き込むときよりも、消費電力を−１５ｍＷ低減させることができる。   For example, in a normally white mode liquid crystal, the power consumption can be reduced by -15 mW as compared to writing a black image signal.

上記実施形態では、ノーマリーホワイトモードの液晶表示装置１０において、ブランキング期間中に白色のデジタル画像信号を供給するようにしたが、これに代えて、ノーマリーブラックモードの液晶表示装置においては、ブランキング期間中に黒色のデジタル画像信号を供給するようにすればよい。これによって、ブランキング期間中の消費電力を低減させることができる。   In the above-described embodiment, the white digital image signal is supplied during the blanking period in the normally white mode liquid crystal display device 10, but instead of the normally black mode liquid crystal display device, A black digital image signal may be supplied during the blanking period. Thereby, power consumption during the blanking period can be reduced.

次に、第２の実施形態の液晶表示装置１０について、図４に基づいて説明する。   Next, the liquid crystal display device 10 of 2nd Embodiment is demonstrated based on FIG.

図４（ａ）は水平同期信号と垂直同期信号の波形を示し、（ｂ）は白色のデジタル画像信号の波形を示し、（ｃ）は中間調Ｌ３２のデジタル画像信号の波形を示し、（ｄ）は信号線ドライバー回路からのアナログ画像信号の出力波形を示し、（ｅ）は同じく充放電電流の波形を示す。   4A shows the waveforms of the horizontal synchronizing signal and the vertical synchronizing signal, FIG. 4B shows the waveform of the white digital image signal, FIG. 4C shows the waveform of the halftone L32 digital image signal, ) Shows the output waveform of the analog image signal from the signal line driver circuit, and (e) shows the waveform of the charge / discharge current.

第１の実施形態では、ノーマリーホワイトモードの液晶表示装置１０について、ブランキング期間中に白色のデジタル画像信号を供給したが、本実施形態では、中間調のデジタル画像信号を供給する。   In the first embodiment, the white digital image signal is supplied during the blanking period for the normally white mode liquid crystal display device 10, but in the present embodiment, a halftone digital image signal is supplied.

即ち、各マルチプレクサー３４のＢ端子にかかる電圧を中間調、例えば、Ｌ３２レベルの電圧をかけるようにしておく。すると、ブランキング期間中には、中間調Ｌ３２のデジタル画像信号が供給され、ブランキング期間中に中間調Ｌ３２のアナログ画像信号が図４に示すように供給される。   That is, the voltage applied to the B terminal of each multiplexer 34 is applied with a half tone, for example, a voltage of L32 level. Then, a halftone L32 digital image signal is supplied during the blanking period, and a halftone L32 analog image signal is supplied during the blanking period as shown in FIG.

このように中間調のデジタル画像信号を供給することにより、図４における４段目の信号線ドライバー回路の出力波形が示すように、黒色のデジタル画像信号を供給するよりも振幅が小さくなり、充放電電流も小さくなる。例えば、−１０ｍＷ低減させることができる。   By supplying the halftone digital image signal in this way, as shown in the output waveform of the fourth-stage signal line driver circuit in FIG. The discharge current is also reduced. For example, -10 mW can be reduced.

なお、本実施形態において中間調はＬ３２に限らず他の中間調でもよく、Ｌ１〜Ｌ６２までの間の中間調であればよい。   In the present embodiment, the halftone is not limited to L32, and may be another halftone, and may be any halftone between L1 and L62.

本発明の第１の実施形態を示す液晶表示装置のブロック図である。1 is a block diagram of a liquid crystal display device showing a first embodiment of the present invention. 選択回路のブロック図である。It is a block diagram of a selection circuit. ブランキング期間中における各信号の波形図である。It is a wave form chart of each signal in a blanking period. 第２の実施形態におけるブランキング期間中の各信号の波形図である。It is a wave form chart of each signal during a blanking period in a 2nd embodiment. 従来のブランキング期間中の各信号の波形図である。It is a wave form diagram of each signal during the conventional blanking period.

符号の説明Explanation of symbols

１０ 液晶表示装置
１２ 液晶セル
１４ 信号線ドライバー回路
１６ ゲート線ドライバー回路
１８ 制御回路
２０ 選択回路
２２ アレイ基板
２４ 信号線
２６ ゲート線
２８ ＴＦＴ
３０ 画素電極
３２ 論理回路
３４ マルチプレクサー DESCRIPTION OF SYMBOLS 10 Liquid crystal display device 12 Liquid crystal cell 14 Signal line driver circuit 16 Gate line driver circuit 18 Control circuit 20 Selection circuit 22 Array substrate 24 Signal line 26 Gate line 28 TFT
30 Pixel electrode 32 Logic circuit 34 Multiplexer

Claims (5)

アレイ基板と、
対向電極を有する対向基板と、
前記両基板の間に配されたノーマリーホワイトモードの液晶層と、
前記アレイ基板上に配線された複数の信号線と、
前記信号線と略直交するように配線されたゲート線と、
前記信号線と前記ゲート線と交差する近傍に設けられ、前記信号線と前記ゲート線のそれぞれに接続されたスイッチング素子と、
前記スイッチング素子のそれぞれに接続された画素電極と、
前記信号線のそれぞれにアナログ画像信号を供給する信号線ドライバー回路と、
前記ゲート線のそれぞれにゲート信号を供給するゲート線ドライバー回路と、
前記信号線ドライバー回路へデジタル画像信号、水平同期信号を少なくとも供給すると共に、前記ゲート線ドライバー回路へ垂直同期信号を少なくとも供給する制御回路と、
前記制御回路と前記信号線ドライバー回路との間に設けられ、前記水平同期信号と前記垂直同期信号とに基づいてブランキング期間を判断し、前記ブランキング期間中の前記デジタル画像信号を白色のデジタル画像信号に変換する選択回路と、
を具備したことを特徴とする液晶表示装置。 An array substrate;
A counter substrate having a counter electrode;
A normally white mode liquid crystal layer disposed between the two substrates;
A plurality of signal lines wired on the array substrate;
A gate line wired substantially orthogonal to the signal line;
A switching element provided near the signal line and the gate line and connected to each of the signal line and the gate line;
A pixel electrode connected to each of the switching elements;
A signal line driver circuit for supplying an analog image signal to each of the signal lines;
A gate line driver circuit for supplying a gate signal to each of the gate lines;
A control circuit that supplies at least a digital image signal and a horizontal synchronization signal to the signal line driver circuit, and supplies at least a vertical synchronization signal to the gate line driver circuit;
Provided between the control circuit and the signal line driver circuit, determining a blanking period based on the horizontal synchronizing signal and the vertical synchronizing signal, and converting the digital image signal in the blanking period to a white digital signal A selection circuit for converting to an image signal;
A liquid crystal display device comprising: アレイ基板と、
対向電極を有する対向基板と、
前記両基板の間に配されたノーマリーブラックモードの液晶層と、
前記アレイ基板上に配線された複数の信号線と、
前記信号線と略直交するように配線されたゲート線と、
前記信号線と前記ゲート線と交差する近傍に設けられ、前記信号線と前記ゲート線のそれぞれに接続されたスイッチング素子と、
前記スイッチング素子のそれぞれに接続された画素電極と、
前記信号線のそれぞれにアナログ画像信号を供給する信号線ドライバー回路と、
前記ゲート線のそれぞれにゲート信号を供給するゲート線ドライバー回路と、
前記信号線ドライバー回路へデジタル画像信号、水平同期信号を少なくとも供給すると共に、前記ゲート線ドライバー回路へ垂直同期信号を少なくとも供給する制御回路と、
前記制御回路と前記信号線ドライバー回路との間に設けられ、前記水平同期信号と前記垂直同期信号とに基づいてブランキング期間を判断し、前記ブランキング期間中の前記デジタル画像信号を白色のデジタル画像信号に変換する選択回路と、
を具備したことを特徴とする液晶表示装置。 An array substrate;
A counter substrate having a counter electrode;
A normally black mode liquid crystal layer disposed between the two substrates;
A plurality of signal lines wired on the array substrate;
A gate line wired substantially orthogonal to the signal line;
A switching element provided near the signal line and the gate line and connected to each of the signal line and the gate line;
A pixel electrode connected to each of the switching elements;
A signal line driver circuit for supplying an analog image signal to each of the signal lines;
A gate line driver circuit for supplying a gate signal to each of the gate lines;
A control circuit that supplies at least a digital image signal and a horizontal synchronization signal to the signal line driver circuit, and supplies at least a vertical synchronization signal to the gate line driver circuit;
Provided between the control circuit and the signal line driver circuit, determining a blanking period based on the horizontal synchronizing signal and the vertical synchronizing signal, and converting the digital image signal in the blanking period to a white digital signal A selection circuit for converting to an image signal;
A liquid crystal display device comprising: アレイ基板と、
対向電極を有する対向基板と、
前記両基板の間に配された液晶層と、
前記アレイ基板上に配線された複数の信号線と、
前記信号線と略直交するように配線されたゲート線と、
前記信号線と前記ゲート線と交差する近傍に設けられ、前記信号線と前記ゲート線のそれぞれに接続されたスイッチング素子と、
前記スイッチング素子のそれぞれに接続された画素電極と、
前記信号線のそれぞれにアナログ画像信号を供給する信号線ドライバー回路と、
前記ゲート線のそれぞれにゲート信号を供給するゲート線ドライバー回路と、
前記信号線ドライバー回路へデジタル画像信号、水平同期信号を少なくとも供給すると共に、前記ゲート線ドライバー回路へ垂直同期信号を少なくとも供給する制御回路と、
前記制御回路と前記信号線ドライバー回路との間に設けられ、前記水平同期信号と前記垂直同期信号とに基づいてブランキング期間を判断し、前記ブランキング期間中の前記デジタル画像信号を中間色のデジタル画像信号に変換する選択回路と、
を具備したことを特徴とする液晶表示装置。 An array substrate;
A counter substrate having a counter electrode;
A liquid crystal layer disposed between the two substrates;
A plurality of signal lines wired on the array substrate;
A gate line wired substantially orthogonal to the signal line;
A switching element provided near the signal line and the gate line and connected to each of the signal line and the gate line;
A pixel electrode connected to each of the switching elements;
A signal line driver circuit for supplying an analog image signal to each of the signal lines;
A gate line driver circuit for supplying a gate signal to each of the gate lines;
A control circuit that supplies at least a digital image signal and a horizontal synchronization signal to the signal line driver circuit, and supplies at least a vertical synchronization signal to the gate line driver circuit;
Provided between the control circuit and the signal line driver circuit, determining a blanking period based on the horizontal synchronizing signal and the vertical synchronizing signal, and converting the digital image signal in the blanking period to an intermediate color digital A selection circuit for converting to an image signal;
A liquid crystal display device comprising: 前記デジタル画像信号がＬ０〜Ｌｍのｍ階調の場合に、前記中間色はＬ１〜Ｌ（ｍ−１）であることを特徴とする請求項３記載の液晶表示装置。   4. The liquid crystal display device according to claim 3, wherein when the digital image signal has m gradations of L0 to Lm, the intermediate colors are L1 to L (m-1). 前記デジタル画像信号が、Ｒ、Ｇ、Ｂ毎にｎビットのデータから構成され、
前記選択回路は、ｎ×３個のマルチブレクサーを有し、各マルチブレクサーのそれぞれが、ｎ×３種類のデジタル画像信号を個々に変換するように構成された
ことを特徴とする請求項１乃至４のいずれか一項に記載の液晶表示装置。
The digital image signal is composed of n-bit data for each of R, G, and B,
The selection circuit includes n × 3 multiplexers, and each multiplexer is configured to individually convert n × 3 types of digital image signals. The liquid crystal display device according to any one of 1 to 4.
JP2005223260A 2005-08-01 2005-08-01 Liquid crystal display device Pending JP2007041155A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005223260A JP2007041155A (en) 2005-08-01 2005-08-01 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005223260A JP2007041155A (en) 2005-08-01 2005-08-01 Liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2007041155A true JP2007041155A (en) 2007-02-15
JP2007041155A5 JP2007041155A5 (en) 2008-07-31

Family

ID=37799211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005223260A Pending JP2007041155A (en) 2005-08-01 2005-08-01 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2007041155A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871346A (en) * 2012-12-12 2014-06-18 三星显示有限公司 Display device and driving method thereof
US9978332B2 (en) 2014-02-11 2018-05-22 Samsung Display Co., Ltd Display device and driving method thereof in which bias current of data driver is controlled based on image pattern information
KR20200059206A (en) * 2012-12-12 2020-05-28 삼성디스플레이 주식회사 Display device and driving method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06337657A (en) * 1993-05-31 1994-12-06 Toshiba Corp Liquid crystal display device
JPH11296148A (en) * 1998-04-15 1999-10-29 Seiko Epson Corp Driving circuit and driving method of electrooptical device and electronic device
JP2002040993A (en) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd Driving method for display device, and display device
JP2004226435A (en) * 2003-01-20 2004-08-12 Sony Corp Display device and mobile terminal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06337657A (en) * 1993-05-31 1994-12-06 Toshiba Corp Liquid crystal display device
JPH11296148A (en) * 1998-04-15 1999-10-29 Seiko Epson Corp Driving circuit and driving method of electrooptical device and electronic device
JP2002040993A (en) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd Driving method for display device, and display device
JP2004226435A (en) * 2003-01-20 2004-08-12 Sony Corp Display device and mobile terminal

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871346A (en) * 2012-12-12 2014-06-18 三星显示有限公司 Display device and driving method thereof
KR20140076252A (en) * 2012-12-12 2014-06-20 삼성디스플레이 주식회사 Display device and driving method thereof
JP2014119750A (en) * 2012-12-12 2014-06-30 Samsung Display Co Ltd Display device and driving method thereof
CN103871346B (en) * 2012-12-12 2019-06-28 三星显示有限公司 Display device and its driving method
KR102115530B1 (en) 2012-12-12 2020-05-27 삼성디스플레이 주식회사 Display device and driving method thereof
KR20200059206A (en) * 2012-12-12 2020-05-28 삼성디스플레이 주식회사 Display device and driving method thereof
KR102265939B1 (en) * 2012-12-12 2021-06-16 삼성디스플레이 주식회사 Display device and driving method thereof
US9978332B2 (en) 2014-02-11 2018-05-22 Samsung Display Co., Ltd Display device and driving method thereof in which bias current of data driver is controlled based on image pattern information

Similar Documents

Publication Publication Date Title
JP5395328B2 (en) Display device
JP4786996B2 (en) Display device
US8581823B2 (en) Liquid crystal display device and driving method thereof
JP4501525B2 (en) Display device and drive control method thereof
US8416175B2 (en) Liquid crystal display device and method for driving the same
US20080186267A1 (en) Display device
JP2006343563A (en) Liquid crystal display device
JP5373209B2 (en) Display device and driving method
JP2007094411A (en) Liquid crystal display apparatus
JP2006267525A (en) Driving device for display device and driving method for display device
KR20100032183A (en) Display apparatus and method of driving the same
US8279148B2 (en) LCD and drive method thereof
JP2006330292A (en) Liquid crystal display device and method for driving liquid crystal display panel
JP2011102876A (en) Liquid crystal display device
WO2013187196A1 (en) Display device and display method
JP2008065286A (en) Liquid crystal display device and control method of liquid crystal display device
JP2011150241A (en) Display device, display panel drive, and method for driving display panel
JP2007041155A (en) Liquid crystal display device
JP2009116122A (en) Display driving circuit, display device and display driving method
JP2008216893A (en) Flat panel display device and display method thereof
JP2009063881A (en) Liquid crystal display device and its driving method
WO2017085753A1 (en) Display device and driving method therefor
JP5081456B2 (en) Display device
JP3750722B2 (en) Liquid crystal device, driving device and driving method thereof, and electronic apparatus
JP2005309304A (en) Data line driving circuit, electro-optical device, and electronic equipment

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20080618

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110215