JP2007037370A - 半導体集積回路 - Google Patents

Abstract

【課題】チャージポンプ動作開始時のラッシュ電流を抑制し、またＤＣ−ＤＣコンバーターの出力の能力を損なわないチャージポンプ回路を有する半導体集積回路を提供する。
【解決手段】フライング容量Ｃ１への充電と、フライング容量に蓄えた電荷を蓄積容量Ｃ２に受け渡す動作を繰り返すことにより、単一の電圧供給源ＶＤＤから供給される電圧を、降圧または昇圧して出力するチャージポンプ回路を有する。チャージポンプ回路の動作時に、フライング容量への充電のための電流の供給をカレントミラー動作により行う。
【選択図】図１Ａ

Description

本発明は、チャージポンプ方式のＤＣ−ＤＣコンバータを有する半導体集積回路に関する。

近年、電池駆動のポータブル機器において低消費電力化による長時間動作実現のため、低電源電圧化が進んでいる。その一方で半導体集積回路の信号処理回路においては従来と同等または従来よりも大きな振幅を出力する要求がある。低電源電圧化により十分な信号振幅を出力できない場合、ＤＣ−ＤＣコンバータで昇圧または降圧することにより、機器内部で必要とするＤＣ電圧を発生し、そのＤＣ電圧を使用して、十分な信号振幅を出力する手段が知られている。ＤＣ−ＤＣコンバータとしては、チャージポンプ回路を使用したものがあり（例えば特許文献１を参照）、ポータブル機器において広く使われている。

以下、降圧型を例として、従来のチャージポンプ回路を有する半導体集積回路について説明する。

図９Ａは、従来例のチャージポンプ回路を有する半導体集積回路を示す。図９Ａにおいて、１はチャージポンプ回路出力段、Ｃ１はフライング容量、Ｃ２は蓄積容量である。チャージポンプ回路出力段１は、ＰＭＯＳトランジスタＭ１、ＮＭＯＳトランジスタＭ２、ＮＭＯＳトランジスタＭ３、およびＮＭＯＳトランジスタＭ４から構成される。

トランジスタＭ１は、フライング容量Ｃ１のプラス端子とＶＤＤが、ドレイン・ソースにそれぞれ接続されている。トランジスタＭ２は、フライング容量Ｃ１のマイナス端子とＧＮＤが、ドレイン・ソースにそれぞれ接続されている。トランジスタＭ３は、フライング容量Ｃ１のプラス端子とＧＮＤが、ドレイン・ソースにそれぞれ接続されている。トランジスタＭ４は、フライング容量Ｃ１のマイナス端子と蓄積容量Ｃ２が、ドレイン・ソースにそれぞれ接続されている。

２はトランジスタＭ２のゲート駆動ドライバー、３はトランジスタＭ３のゲート駆動ドライバー、４はトランジスタＭ４のゲート駆動ドライバー、６はトランジスタＭ１のゲート駆動ドライバーである。半導体集積回路１１は、チャージポンプ回路出力段１と、ゲート駆動ドライバー２、３、４、６を含む。

図９Ｂは、図９Ａの回路の等価回路を示す。図９Ｂにおいて、Ｒ１はトランジスタＭ１のオン抵抗、Ｒ２はトランジスタＭ２のオン抵抗、Ｒ３はトランジスタＭ３のオン抵抗、Ｒ４はトランジスタＭ４のオン抵抗を表している。

図１０（ａ）、（ｂ）は、ゲート駆動ドライバーの構成の一例を示す。図１０（ａ）における３０はゲート駆動ドライバーのシンボル図を示す。図１０（ｂ）は、ゲート駆動ドライバー３０を、ＰＭＯＳトランジスタＭ１０とＮＭＯＳトランジスタＭ１１からなるインバータ回路で構成した例を示す。

図１１（ａ）〜（ｄ）は、図９Ａ、９Ｂに示した回路の動作を説明する波形図である。同図中の絶対値の数値の表記は、ＶＤＤ＝３Ｖ、Ｃ１＝Ｃ２＝１μＦ、Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４＝０．５Ωとしたときの値である。図１１（ａ）において、横軸ｔは時間であり、φ１はトランジスタＭ１のゲート電圧、φ２はトランジスタＭ２のゲート電圧、φ３はトランジスタＭ３、Ｍ４のゲート電圧を示す。図１１（ｂ）は、ＶＤＤから流れるＰＭＯＳトランジスタＭ１のドレイン電流Ｉの過渡特性を示す。図１１（ｃ）は、フライング容量Ｃ１の両端の電圧の過渡特性を示す。図１１（ｄ）は、蓄積容量Ｃ２の充電電圧ＶＳＳの過渡特性を示す。

図１２（ａ）、（ｂ）はそれぞれ、トランジスタＭ１のドレイン電流Ｉ、充電電圧ＶＳＳの過渡特性の時間軸を広域に亘って示したものである。

以下、従来のチャージポンプ回路の動作について、図９Ａ、９Ｂの回路構成、および図１１の動作説明図を参照して説明する。φ３がＬレベルの時に、φ１、φ２がそれぞれ同時に、ＨレベルからＬレベルに、ＬレベルからＨレベルに動作したとき、トランジスタＭ３，Ｍ４はオフ状態で、トランジスタＭ１、Ｍ２がオン状態となる。図９Ｂの等価回路では、ＳＷ１０、ＳＷ１１が左側に倒れた状態であり、フライング容量Ｃ１にＶＤＤからの充電電流Ｉが流れ、充電が開始される。ＶＤＤからフライング容量Ｃ１に流れる過渡電流Ｉ、フライング容量Ｃ１の両端の電位差ＶＣ、充電電圧ＶＳＳは、それぞれ図１１（ｂ）、（ｃ）、（ｄ）のＡ区間の過渡特性になる。上述の条件例の場合、ＶＤＤからフライング容量Ｃ１に流れる過渡電流Ｉのピークは３Ａとなる。

次にφ１、φ２がそれぞれＨレベル、Ｌレベルになり、そのあとφ３がＬレベルからＨレベルに動作すると、トランジスタＭ１、Ｍ２がオフ状態、トランジスタＭ３、Ｍ４がオン状態となる。図９Ｂの等価回路では、ＳＷ１０、ＳＷ１１が右側に倒れた状態であり、フライング容量Ｃ１に充電された電荷は、電荷量保存の法則に従い蓄積容量Ｃ２に受け渡される。ＶＤＤからフライング容量Ｃ１に流れる過渡電流、フライング容量Ｃ１の両端の電位差ＶＣ、充電電圧ＶＳＳは、それぞれ図１１（ｂ）、（ｃ）、（ｄ）のＢ区間の過渡特性になる。同様にφ１、φ２、φ３が図１１（ａ）のように動作を続けて、最終的に図１２（ｂ）に示されるように、ＶＳＳは−ＶＤＤまで充電される。

また図１０（ｂ）のように、ゲート電圧をＶＤＤからＶＳＳまで大きくスイングできるゲート駆動ドライバーを使用すれば、チャージポンプ回路出力段１のトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４のオン動作時のオン抵抗を低くすることができ、チャージポンプ回路出力の能力を高めることが出来る。
特開２００３−２１９６３４号公報

しかしながら上記従来例の構成では、チャージポンプ回路の動作開始時の過渡電流のピーク（以下、ラッシュ電流と呼ぶ）が大きく、ＶＤＤの能力が低い場合、電源をダウンさせる恐れがある。特にポータブル機器においては、電源の能力は一般的に低く、また電源系統を他の回路ブロックと共通に使う場合も多いので、チャージポンプ回路を有する半導体集積回路だけでなく、同じ電源につながる他の半導体集積回路にも影響を及ぼす可能性があり、ラッシュ電流の低減は大きな課題である。

この課題を解決する一方法として、特許文献１には、チャージポンプ回路の非動作時に、フライング容量および蓄積容量を予備的に充電しておく予備充電回路を備えた構成が記載されている。しかしながら、特許文献１の構成では、ラッシュ電流を十分に低減できるとは言えず、他の回路要素に対する影響の回避策としては不十分である。

本発明は、チャージポンプ動作開始時のラッシュ電流を十分に抑制することが可能なチャージポンプ回路を有する半導体集積回路を提供することを目的とする。

本発明の半導体集積回路は、フライング容量への充電と、前記フライング容量に蓄えた電荷を蓄積容量に受け渡す動作を繰り返すことにより、単一の電圧供給源から供給される電圧を、降圧または昇圧して出力するチャージポンプ回路を有し、前記チャージポンプ回路の動作時に、前記前記フライング容量への充電のための電流の供給をカレントミラー動作により行う。

本発明の半導体集積回路によれば、カレントミラー動作で充電電流を制限することにより、チャージポンプ回路起動時に発生するラッシュ電流を十分に抑制することが可能である。

本発明の半導体集積回路において、前記フライング容量を前記電圧供給源と接地電位との間に接続して前記フライング容量を充電させる第１および第２トランジスタと、前記フライング容量の一端を接地電位に接続するとともに、一端が接地電位に接続された前記蓄積容量と前記フライング容量の他端とを直列に接続して、前記フライング容量に蓄えた電荷を蓄積容量に受け渡す動作を行わせる第３および第４トランジスタと、前記第１及び第２トランジスタのうちの一方とカレントミラーを構成する第５のトランジスタおよび定電流源を含むゲート駆動ドライバーとを備えた構成とすることができる。

前記ゲート駆動ドライバーは、充電開始して前記蓄積容量に対する充電が完了した後、前記第１または第２トランジスタのカレントミラー電流量を増加させることが好ましい。

その場合、前記ゲート駆動ドライバーの定電流源として、第１定電流源と、前記第１定電流源よりも電流量の大きい第２定電流源とを備え、前記チャージポンプ回路の動作時には、前記第１または第２トランジスタのカレントミラー動作を前記第１定電流源に基づいて行い、充電開始して前記蓄積容量に対する充電が完了した後、前記第１または第２トランジスタのカレントミラー動作を前記第２定電流源に基づいて行う構成とすることができる。

また、前記フライング容量から前記蓄積容量への所定量の充電終了後、前記第５のトランジスタ及び定電流源によるカレントミラー動作を停止する構成とすることができる。

前記ゲート駆動ドライバーは、カレントミラー動作と選択的に、インバータを介してゲート駆動電圧を供給する動作が可能であり、前記フライング容量から前記蓄積容量への所定量の充電終了後、前記ゲート駆動ドライバーは、前記インバータを介して制御する動作に切り替える構成とすることができる。

上記いずれかの構成の半導体集積回路と、前記半導体集積回路のチャージポンプ回路の出力を電源として使用する信号処理回路とを備え、前記半導体集積回路及び信号処理回路が同一基板上に集積化された半導体集積回路装置を構成することができる。

以下、本発明の実施形態におけるチャージポンプ回路を有する半導体集積回路について、図面を参照しながら説明する。

（第１の実施形態）
本発明の第１の実施形態におけるチャージポンプ回路を有する半導体集積回路を、図１Ａに示す。図１Ａにおいて、図９Ａに示した従来例と同一の要素については、同一の参照番号を付して、説明を省略する。

半導体集積回路１１ａは、チャージポンプ回路出力段１と、ゲート駆動ドライバー２、３、４、５ａを含む。本実施形態においては、ＰＭＯＳトランジスタＭ１のゲート駆動ドライバー５ａの構成が、図９Ａの回路と相違する。ゲート駆動ドライバー５ａは、ＰＭＯＳトランジスタＭ５およびクロック電流源７からなり、ＰＭＯＳトランジスタＭ５のダイオード接続によりカレントミラーの１次側を構成している。

図１Ｂは、図１Ａの回路の等価回路を示す。図１Ｂにおいて、電流源Ｉ１はカレントミラー動作時の等価回路、Ｒ２はトランジスタＭ２のオン抵抗、Ｒ３はトランジスタＭ３のオン抵抗、Ｒ４はトランジスタＭ４のオン抵抗を表している。

図２（ａ）〜（ｄ）は、図１の回路の動作を示す。図中の絶対値の数値の表記は、トランジスタＭ１のドレイン電流Ｉ＝２００ｍＡ、ＶＤＤ＝３Ｖ、Ｃ１＝Ｃ２＝１μＦ、Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４＝０．５Ωとしたときの値である。図２（ａ）において、横軸ｔは時間、Ｉφ１はトランジスタＭ５に流れる電流、φ２はトランジスタＭ２のゲート電圧、φ３はトランジスタＭ３、Ｍ４のゲート電圧である。図２（ｂ）は、ＶＤＤから流れるトランジスタＭ１のドレイン電流Ｉの過渡特性を示す。図２（ｃ）は、フライング容量Ｃ１両端の電圧の過渡特性を示す。図２（ｄ）は、蓄積容量Ｃ２の充電電圧ＶＳＳの過渡特性を示す。

図３（ａ）、（ｂ）はそれぞれ、トランジスタＭ１のドレイン電流Ｉ、充電電圧ＶＳＳの過渡特性の時間軸を広域に亘って示したものである。

以下に、上記構成のチャージポンプ回路を有する半導体集積回路の動作について、図１の回路図、および図２の動作説明図を参照して説明する。φ３がＬレベルの時に、Ｉφ１が電流ゼロから電流オン、φ２がＬレベルからＨレベルに動作したとき、トランジスタＭ３，Ｍ４はオフ状態で、トランジスタＭ２がオン状態となり、図１Ｂの等価回路では、ＳＷ１０、ＳＷ１１が左側に倒れた状態になる。トランジスタＭ１はカレントミラー動作になるので、トランジスタＭ５のミラー比により決定された電流量Ｉで、フライング容量Ｃ１に充電電流Ｉを流す。ＶＤＤからフライング容量Ｃ１に流れる過渡電流Ｉ、フライング容量Ｃ１の両端の電位差ＶＣ、充電電圧ＶＳＳは、それぞれ図２（ｂ）、（ｃ）、（ｄ）のＡ区間の過渡特性になる。上述の例示条件の場合、ＶＤＤからフライング容量Ｃ１に流れる過渡電流Ｉのピークは、２００ｍＡとなる。

次にＩφ１が電流オンから電流ゼロ、φ２がＨレベルからＬレベルになり、そのあとφ３がＬレベルからＨレベルに動作すると、トランジスタＭ１、Ｍ２がオフ状態、トランジスタＭ３、Ｍ４がオン状態となり、図９Ｂの等価回路では、ＳＷ１０、ＳＷ１１が右側に倒れた状態となる。フライング容量Ｃ１に充電された電荷は、電荷量保存の法則に従い蓄積容量Ｃ２に受け渡される。ＶＤＤからフライング容量Ｃ１に流れる過渡電流、フライング容量Ｃ１の両端の電位差、ＶＳＳの充電電圧は、それぞれ図２（ｂ）、（ｃ）、（ｄ）のＢ区間の過渡特性になる。

同様にＩφ１、φ２、φ３が図２（ａ）のように動作を続けて、最終的に図３（ｂ）に示されるように、ＶＳＳは−ＶＤＤまで充電される。このように本実施の形態によれば、上述で例示した定数のとき、チャージポンプ回路起動時の過渡電流のピークは２００ｍＡになり、従来回路例で発生した３Ａに比べ、起動時のピーク電流を抑えることができる。またトランジスタＭ５とトランジスタＭ１のミラー比などで、起動時のピーク電流量の設定を変えることが出来る。

（第２の実施形態）
本発明の第２の実施形態におけるチャージポンプ回路を有する半導体集積回路を、図４に示す。図４において、図１Ａに示した回路と同一の要素については、同一の参照番号を付して、説明を省略する。

半導体集積回路１１ｂは、チャージポンプ回路出力段１と、ゲート駆動ドライバー２、３、４、５ｂを含む。本実施形態においては、ＰＭＯＳトランジスタＭ１のゲート駆動ドライバー５ｂの構成が、図１Ａの回路と相違する。ゲート駆動ドライバー５ｂは、ＰＭＯＳトランジスタＭ５、プリ充電用のクロック電流源７、メイン充電用のクロック電流源８，およびスイッチＳＷ１から構成される。ＰＭＯＳトランジスタＭ５のダイオード接続により、カレントミラーの１次側が構成される。クロック電流源７はパルス電流Ｉφ１を供給し、クロック電流源８はパルス電流Ｉφ２(電流量Ｉφ２≧Ｉφ１)を供給し、いずれか一方の電流源が、スイッチＳＷ１により選択的にトランジスタＭ５に接続される。９は、ＶＳＳで消費される電流ＩＬを示す。

図５Ａ、５Ｂに、本実施形態のチャージポンプ回路の過渡特性図を示す。図５Ａ（ａ）、図５Ｂ（ｅ）にＶＳＳに流れ込む電流ＩＬの過渡特性を示す。図５Ａ（ｂ）、図５Ｂ（ｆ）にカレントミラー１次側のＰＭＯＳトランジスタＭ５のドレイン電流Ｉφの過渡特性を示す。図５Ａ（ｃ）、図５Ｂ（ｇ）にＰＭＯＳトランジスタＭ１のドレイン電流Ｉの過渡特性を示す。図５Ａ（ｄ）、図５Ｂ（ｈ）に充電電圧ＶＳＳの過渡特性を示す。

図５Ａ（ａ）〜（ｄ）は、図４においてプリ充電用のクロック電流源７によるパルス電流Ｉφ１のみを供給して動作させたときの過渡特性を示す。図５Ｂ(ｅ）〜（ｈ）は、ＳＷ１がクロック電流源７に繋がった状態で動作を開始し、蓄積容量Ｃ２に十分充電がされたのち、ＳＷ１をメイン充電用のクロック電流源８に繋ぎ変えてパルス電流Ｉφ２を供給したときの過渡特性を示す。

図４においてクロック電流源７によるパルス電流Ｉφ１のみを供給したとき、すなわち第１の実施形態に対応する状態での動作について、図５Ａ（ａ）〜（ｄ）を参照して説明する。図５Ａ（ｂ）に示すように、ラッシュ電流を抑えるため、パルス電流Ｉφ１の振幅は小さく設定されている。図５Ａ（ｂ）のパルス電流Ｉφ１の供給により、第１の実施形態のチャージポンプ回路と同様に、トランジスタＭ１は最初カレントミラーとして動作する。それにより、トランジスタＭ１のドレイン電流Ｉが図５Ａ（ｃ）に示すように流れて、フライング容量Ｃ１のＣ１への充電、また蓄積容量Ｃ２のＣ２への電荷の受け渡しを繰り返し、ＶＳＳに負電圧が充電されていく。

図５Ａ（ｄ）に示すように、充電開始時からＶＳＳがＶＤＤ−ΔＶに充電されるまで（時刻Ａまで）の間、トランジスタＭ１は飽和領域で動作する。ΔＶ＝ＶＧＳ１−ＶＴＨ、ＶＧＳ１はトランジスタＭ１のゲートソース間電圧、ＶＴＨはトランジスタＭ１の閾値である。図５Ａ（ｃ）に示すように、チャージポンプ回路が動作開始してから時刻Ａまでの区間、トランジスタＭ１はカレントミラーの動作を続ける。

ＶＳＳがＶＤＤ−ΔＶより低い値に充電されていくと、トランジスタＭ１は抵抗領域で動作し、そのときのトランジスタＭ１の充電電流量は、図５Ａ（ｃ）のＡ−Ｂ区間のように減少する。ＶＳＳが−ＶＤＤまで充電されると、電流Ｉは理想的にはゼロになる。しかしながら、ドレイン電流Ｉφをラッシュ電流抑制の状態（Ｉφ１）にしたまま、図５Ａ（ａ）に示すように時刻ｔ１からＶＳＳに消費電流ＩＬが流れ込むと、トランジスタＭ１はゲートソース間電圧ＶＧＳ１の電位差がそれほど大きくない状態での抵抗領域動作のためオン抵抗が高く、ＶＳＳに流れ込む消費電流ＩＬを十分補えない状態が想定される。

その場合、ＶＳＳの値は上昇し、時刻Ｂから、トランジスタＭ１はまた飽和領域での動作になり、消費電流ＩＬを補える電圧までＶＳＳが上がる。最悪ＶＳＳに負電圧が発生しなくなることがあり、その例として、例えば電力変換効率が１００％、フライング容量への充放電Ｄｕｔｙ比が５０％のシステムであった場合、ＶＳＳに消費される電流ＩＬの平均値が、トランジスタＭ１のカレントミラー動作時のドレイン電流Ｉのピーク値の１／２以上になった場合、チャージポンプ回路は負電圧を発生できない。ＶＳＳへ流れ込む電流があってもＶＳＳが十分低い値を維持できることが、チャージポンプ回路出力の高能力を示すことになるので、この図５Ａ（ｄ）の状態のように、ＶＳＳ値が時刻Ｂ以降トランジスタＭ１が飽和領域動作するまで上昇してしまうことは、チャージポンプ回路出力の能力が少ないことを意味する。

このチャージポンプ回路の出力能力不足を改善するために、本実施形態では、図４のチャージポンプ回路においてクロック電流源７により十分なＶＳＳの充電後、ＳＷ１をクロック電流源８に切り替えて、パルス電流Ｉφ１から電流量の大きいパルス電流Ｉφ２に切り替えて供給する。この動作について、図５Ｂ（ｅ）〜（ｈ）を参照して説明する。図中、Ｄ地点までの動作は、前述の図５Ａ（ａ）〜（ｄ）の動作と同じである。図５Ｂ（ｆ）に示すように、時刻Ｄで図４のＳＷ１がクロック電流源７側に倒れている状態から、ＳＷ１を電流量の多いクロック電流源８側に切り替えることで、トランジスタＭ１の抵抗領域でのオン抵抗を低くし、抵抗領域動作時の充電電流量を増大させる。想定される消費電流ＩＬに対し十分低いオン抵抗を持つようにパルス電流Ｉφ２を選んでおけば、時刻ｔ１で電流ＩＬが消費されても、図５Ａ（ｄ）のパルス電流Ｉφ１のときよりも充電電流量が増大しているため、ＶＳＳの上昇は抑えられる。従って、第１の実施形態と同様にラッシュ電流を抑え、なおかつ充電後のチャージポンプの能力を損なわないようにすることが出来る。

（第３の実施形態）
本発明の第３の実施形態におけるチャージポンプ回路を有する半導体集積回路を、図６に示す。図６において、図１Ａ、図９Ａに示した回路と同一の要素については、同一の参照番号を付して、説明を省略する。

半導体集積回路１１ｃは、チャージポンプ回路出力段１、ゲート駆動ドライバー２、３、４、５ｃ、６、およびスイッチＳＷ５を含む。本実施形態においては、ＰＭＯＳトランジスタＭ１のゲートには、ゲート駆動ドライバー５ｃに加え、ゲート駆動ドライバー６がスイッチＳＷ５を介して選択的に接続される。ゲート駆動ドライバー５ｃは、ＰＭＯＳトランジスタＭ５、ＮＭＯＳトランジスタＭ６、Ｍ７、電流源ＩＤＣ１０、電流クロックを作る電流パルス発生スイッチＳＷ２、ゲート不定を防止するスイッチＳＷ３、カレントミラー動作のオン／オフを制御するスイッチＳＷ４で構成される。

図７は、第３の実施形態のチャージポンプ回路を構成するスイッチＳＷ２〜ＳＷ５の制御を説明するタイミングチャートである。チャージポンプ起動時は、カレントミラーをオン／オフ制御するスイッチＳＷ４がオン、ゲート駆動ドライバー６のインバーター動作をオン／オフするスイッチＳＷ５はオフ、電流パルス発生スイッチＳＷ２、およびゲート不定防止スイッチＳＷ３は、同相でオン／オフを繰り返す。この動作の時は、第１の実施形態と同様な動作をする。

次ぎに十分充電がされた後、スイッチＳＷ４がオフ、スイッチＳＷ５はオン、電流パルス発生スイッチＳＷ２はオン、スイッチＳＷ３はオフに固定する。図７に示される制御により、本実施形態においては、図５の（ｅ）〜（ｈ）の動作と同様に、ＶＳＳの消費電流があった場合でも、第２の実施形態と同様にラッシュ電流を抑え、なおかつ充電後のチャージポンプの能力を損なわないようにすることが出来る。

（第４の実施形態）
本発明の第４の実施形態におけるチャージポンプ回路を有する半導体集積回路を、図８に示す。図８は、第１〜３の実施形態に示したようなチャージポンプ回路と、そのチャージポンプ回路の出力を電源として使用する信号処理回路を、同一の基板上に集積化した半導体集積回路の構成を示す。

図８に示す半導体集積回路２４は、チャージポンプ回路２１、第１信号処理回路２２、および第２信号処理回路２３から構成される。チャージポンプ回路２１は、第１〜３の実施形態に示したいずれかの構成を有する。第１信号処理回路２２は、チャージポンプ回路２１の起動停止と独立に動作し、チャージポンプ回路２１と同一の電源電圧ＶＤＤとＧＮＤ間で動作する。第２信号処理回路２３は、チャージポンプ回路２１の出力を電圧供給源として使用する。

図８の構成において、チャージポンプ回路２１の替わりに従来回路例のチャージポンプ回路を使用したとき、第１信号処理回路２２は、チャージポンプ回路起動時のラッシュ電流のため、電源電圧ＶＤＤがダウンしシステム的な問題を起こす可能性があった。これに対して、本実施形態においては、本発明の第１〜３の実施形態に示したいずれかの構成を有するチャージポンプ回路２１を使用するので、チャージポンプ回路２１の起動時のラッシュ電流の抑制が可能になり、ＶＤＤのダウンを防止し、システム的な問題発生を避けることができる。

また、チャージポンプ回路２１、チャージポンプ回路２１の起動停止と独立に動作する第１信号処理回路２２、およびチャージポンプ回路２１の出力を電圧供給源として使用する第２信号処理回路２３を同一基板上に集積化することにより、低電源電圧供給で大きな信号振幅を必要とする信号処理機能や、細やかなパワーマネージメントが出来る信号処理回路を内蔵することが可能になり、多機能な半導体集積回路の実現が可能になる。

本発明によれば、チャージポンプ動作開始時のラッシュ電流を抑制し、またＤＣ−ＤＣコンバーターの出力の能力を損なわないチャージポンプ回路を実現でき、チャージポンプ回路と信号処理回路を同一基板上に集積化した半導体集積回路に有用である。

本発明の第１の実施形態における半導体集積回路の回路図 同半導体集積回路の等価回路図 同半導体集積回路の動作を説明するための波形図 同半導体集積回路の広域時間に亘る動作を示す波形図 本発明の第２の実施形態における半導体集積回路の回路図 同半導体集積回路の過渡特性を説明するための波形図 同半導体集積回路の他の状態における過渡特性を説明するための波形図 本発明の第３の実施形態における半導体集積回路の回路図 同半導体集積回路における制御動作を示すタイミングチャート 本発明の第４の実施形態における半導体集積回路のブロック図 従来例の半導体集積回路の回路図 同半導体集積回路の等価回路図 同半導体集積回路のゲート駆動ドライバーの例を示す図 同半導体集積回路の動作を説明するための波形図 同半導体集積回路の広域時間に亘る動作を示す波形図

符号の説明

１ チャージポンプ回路出力段
２、３、４、５ａ、５ｂ、５ｃ、６ ゲート駆動ドライバー
７、８ クロック電流源
９ ＶＳＳの消費電流
１０ 電流源
１１、１１ａ、１１ｂ、１１ｃ 半導体集積回路
２１ チャージポンプ回路
２２ 信号処理回路１
２３ 信号処理回路２
２４ 半導体集積回路
３０ ゲート駆動ドライバー
Ｃ１ フライング容量
Ｃ２ 蓄積容量
Ｍ１、Ｍ５、Ｍ１０ ＰＭＯＳトランジスタ
Ｍ２、Ｍ３、Ｍ４、Ｍ６、Ｍ７、Ｍ１１ ＮＭＯＳトランジスタ
ＳＷ１、ＳＷ３〜ＳＷ５、ＳＷ１０、ＳＷ１１ スイッチ
ＳＷ２ 電流パルス発生スイッチ

Claims (6)

1. フライング容量への充電と、前記フライング容量に蓄えた電荷を蓄積容量に受け渡す動作を繰り返すことにより、単一の電圧供給源から供給される電圧を、降圧または昇圧して出力するチャージポンプ回路を有する半導体集積回路において、
   前記チャージポンプ回路の動作時に、前記前記フライング容量への充電のための電流の供給をカレントミラー動作により行うことを特徴とする半導体集積回路。
2. 前記フライング容量を前記電圧供給源と接地電位との間に接続して前記フライング容量を充電させる第１および第２トランジスタと、
   前記フライング容量の一端を接地電位に接続するとともに、一端が接地電位に接続された前記蓄積容量と前記フライング容量の他端とを直列に接続して、前記フライング容量に蓄えた電荷を蓄積容量に受け渡す動作を行わせる第３および第４トランジスタと、
   前記第１及び第２トランジスタのうちの一方とカレントミラーを構成する第５のトランジスタおよび定電流源を含むゲート駆動ドライバーとを備えた請求項１に記載の半導体集積回路。
3. 前記ゲート駆動ドライバーは、充電開始して前記蓄積容量に対する充電が完了した後、前記第１または第２トランジスタのカレントミラー電流量を増加させる請求項２に記載の半導体集積回路。
4. 前記ゲート駆動ドライバーの定電流源として、第１定電流源と、前記第１定電流源よりも電流量の大きい第２定電流源とを備え、
   前記チャージポンプ回路の動作時には、前記第１または第２トランジスタのカレントミラー動作を前記第１定電流源に基づいて行い、
   充電開始して前記蓄積容量に対する充電が完了した後、前記第１または第２トランジスタのカレントミラー動作を前記第２定電流源に基づいて行う請求項３に記載の半導体集積回路。
5. 前記フライング容量から前記蓄積容量への所定量の充電終了後、前記第５のトランジスタ及び定電流源によるカレントミラー動作を停止する請求項２に記載の半導体集積回路。
6. 前記ゲート駆動ドライバーは、カレントミラー動作と選択的に、インバータを介してゲート駆動電圧を供給する動作が可能であり、
   前記フライング容量から前記蓄積容量への所定量の充電終了後、前記ゲート駆動ドライバーは、前記インバータを介して制御する動作に切り替える請求項５に記載の半導体集積回路。

Images