JP2007019438A - チップコイル - Google Patents
チップコイル Download PDFInfo
- Publication number
- JP2007019438A JP2007019438A JP2005202316A JP2005202316A JP2007019438A JP 2007019438 A JP2007019438 A JP 2007019438A JP 2005202316 A JP2005202316 A JP 2005202316A JP 2005202316 A JP2005202316 A JP 2005202316A JP 2007019438 A JP2007019438 A JP 2007019438A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode pattern
- ferrite
- coil
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】フェライト層を用いても歩留まりを低下させることなく、しかもコイル特性を向上させることができるチップコイルを提供する。
【解決手段】チップコイル10は、絶縁体基板11上に、電極パターン12、フェライト層13及び絶縁層14が繰り返し積層して形成されており、電極パターン12はフェライト層13と同一層として形成され、且つ、上下の電極パターン12層間には絶縁層14のみが形成されている。
【選択図】図1
【解決手段】チップコイル10は、絶縁体基板11上に、電極パターン12、フェライト層13及び絶縁層14が繰り返し積層して形成されており、電極パターン12はフェライト層13と同一層として形成され、且つ、上下の電極パターン12層間には絶縁層14のみが形成されている。
【選択図】図1
Description
本発明は、電子機器や通信機器等に使用されるチップコイルに関し、更に詳しくは、コイル特性を向上させることができると共に、生産性を高めることができるチップコイルに関するものである。
従来からコイル特性を改善した種々のコイル部品が提案されている。例えば、特許文献1には、結合係数を大きくして伝送損失を低減した平面型トランスが提案されている。このトランスは、絶縁体と、絶縁体上に形成された磁性体層と、磁性体層上に形成されコイルパターンと、コイルパターンを覆う絶縁層と、絶縁層上に形成されたコイルパターン及びコイルパターンを覆う磁性体層と、を有し、コイルパターンが絶縁層を介して対向配置されている。上下のコイルパターンは、磁性体層を介することなく、絶縁層を介して対向しているため、上下のコイルパターン間を通る磁束が低減し、結合係数が大きくなって、伝送損失が低減している。
また、特許文献2には、導体パターンの直流抵抗が小さく、かつ、導体パターンの寸法精度のばらつきが小さい小型の電子部品が提案されている。この電子部品を製造する場合には、基板上に付与されたポジ型感光性絶縁材料をフォトマスクを通して露光した後、現像してポジ型感光性絶縁材料の露光部分を除去し、スパイラル溝を有するライン間絶縁層を形成する。ライン間絶縁層の上及びスパイラル溝内にネガ型感光性導電材料を膜状に付与して同じフォトマスクを用いて露光して未露光部分を除去し、コイル導体パターンを形成している。
しかしながら、特許文献1に記載の技術の場合には、絶縁基板全面に磁性体層を形成し、この磁性体層の上にコイルパターンを形成しているため、特に磁性体層としてフェライトを用いているため、焼成後の絶縁基板の反りが大きく、加工性が悪くなる。また、フェライト層は、表面が粗いため、磁性体層上にコイルパターンを印刷する時の解像度が悪く、コイル部品が小型、低背化するほどコイルパターンの加工精度が悪くなり、益々歩留まり低下する。
一方、特許文献2に記載に技術の場合には、フォトリソグラフィ技術を用いて、基板全面に形成された絶縁層にスパイラル溝を設け、この溝内にコイル導体パターンを形成しているため、コイル導体パターンを絶縁層に対して高精度に形成することができるが、この引用文献にはフェライト層等の磁性体層についての記載がなく、況して上述のような技術的課題についても記載されていない。
本発明は、上記課題を解決するためになされたもので、フェライト層を用いても歩留まりを低下させることなく、しかもコイル特性を向上させることができるチップコイルを提供することを目的としている。
本発明の請求項1に記載のチップコイルは、絶縁体基板上に、フェライト層、電極パターン及び絶縁層が繰り返し積層して形成されているチップコイルにおいて、上記電極パターンは上記フェライト層と同一層として形成され、且つ、上下の電極パターン層間には上記絶縁層のみが形成されていることを特徴とするものである。
本発明の請求項1に記載の発明によれば、フェライト層を用いても歩留まりを低下させることなく、しかもコイル特性を向上させることができるチップコイルを提供することができる。
以下、図1〜図6を参照しながら本発明のチップコイルについて説明する。
本実施形態のチップコイル10は、例えば図1、図2に示すように、絶縁体基板11と、絶縁体基板11の上面に同一層として形成された電極パターン12及びフェライト層13と、これら両者12、13の上面に形成された絶縁層14と、を備え、電極パターン12及びフェライト層13の両者が同一層として形成された合体層と絶縁層14が複数回繰り返し積層して形成された構造になっている。電極パターン12とフェライト層13からなる合体層の上面は絶縁層14によって被覆されている。そして、最上層の絶縁層14が保護層として形成されている。層間絶縁層14にはビアホールが形成され、このビアホールにはビア導体15が充填されている。このビア導体15は、絶縁層14を介して形成された上下の電極パターン12を電気的に接続している。チップコイル10の両端面には最上層及び最下層の電極パターン12にそれぞれ形成された引き出し電極に外部電極が電気的に接続され、これらの外部電極にはメッキ処理が施されている。
図2は、チップコイル10の各層を分解して示す斜視図である。図2からも明らかなように電極パターン12はコイルパターンとして形成され、この電極パターン12と同一層となるフェライト層13には電極パターン12と同一パターンの透孔パターン13Aが形成されている。そして、電極パターン12は、透孔パターン13Aに隙間なく埋めてフェライト層13と一体化し、平坦な一つの合体層を形成する。そして、電極パターン12とフェライト層13の合体層の上面全面が絶縁層14によって被覆されている。この絶縁層14の上面には一層目の電極パターン12とは異なるコイルパターンからなる電極パターン12がフェライト層13との合体層として形成されている。合体層と絶縁層14は、チップコイル10の性能に合わせた必要な層数だけ繰り返し積層されている。従って、本実施形態のチップコイル10は、上下の電極パターン12間には絶縁層14のみが介在し、フェライト層13は介在していない。尚、チップコイル10の製造方法については後述する。
絶縁体基板11は、例えばアルミナ等の絶縁性材料によって形成され、電極パターン12及びビア導体15は、それぞれAg、Pd、Ag−Pd、Cu等を主成分とする導体材料によって形成され、絶縁層14はSiO2等のガラス成分によって形成されており、いずれも従来公知の材料を用いることができる。
電極パターン12は、図1に示すように絶縁体基板11及び絶縁層14それぞれの上面に形成され、フェライト層13の上面には形成されていない。絶縁層14は、フェライト層13と比較して表面が平滑であるため、本実施形態のように電極パターン12を絶縁層14上に形成することにより、電極パターン12の加工精度が高く、電極パターン12が微細化しても高精度に形成することができる。
また、フェライト層13は、電極パターン12で埋められる透孔パターン13Aが形成され、電極パターン12の面積に相当する部分だけ面積が減少するため、特に、多数のチップコイル10を一枚の絶縁体基板11上に同時に形成する場合には、絶縁体基板11上面における焼成後のフェライト層13に起因する絶縁体基板11の反りを抑制することができ、チップコイル10の加工性を高めることができ、延いては歩留まりの低下を抑制することができる。
而して、本実施形態のチップコイル10は、例えばフォトリソグラフィ技術によって作製することができる。フォトリソグラフィ技術を用いることによって電極パターン12の微細化を促進し、チップコイル10の更なる小型を実現することができる。そこで、図3〜5を参照しながらチップコイルの製造方法について説明する。尚、製造工程ではチップコイル10の各構成部分の材料にはそれぞれの番号に100を加算した番号で説明する。
絶縁体基板として、例えばアルミナ基板を用意し、このアルミナ基板11上に図3の(a)に示すように感光性導電ペースト112Aを印刷等の手法で塗布し、感光性導電ペースト112Aを乾燥させる。その後、同図に(b)に示すようにフォトマスク(図示せず)を介して感光性導電ペースト112Aを露光、現像してパターニングを行って電極パターン112を形成した後、このアルミナ基板11を所定の温度で焼成して同図の(c)に示すようにアルミナ基板11上に電極パターン12を形成する。尚、感光性導電ペーストとしては、ポジ型、ネガ型いずれであっても良い。
次いで、図3の(d)に示すようにフェライト粉末を主成分、ガラス成分を副成分とする感光性フェライトペースト113Aをアルミナ基板11の上面に印刷等の手法で塗布し、アルミナ基板11及び電極パターン12を感光性フェライトペースト113Aで被覆し、乾燥させる。その後、フォトマスク(図示せず)を介して感光性フェライトペースト113Aを露光、現像してパターニングを行って、電極パターン12に対応する部分の感光性フェライトペースト113Aを除去し、アルミナ基板11の露呈部分のみ感光性フェライトペースト113Aを残した後、このアルミナ基板11を所定の温度で焼成してフェライト層13を形成すると、同図の(e)に示すようにアルミナ基板11上で電極パターン12とフェライト層13とが同一層になった合体層を形成する。電極パターン12とフェライト層13は、同一の厚みで上面が平坦に形成されている。尚、感光性フェライトペースト113Aとしては、ポジ型、ネガ型いずれであっても良い。感光性導電ペーストとしてネガ型を使用すれば、感光性フェライトペーストとしてポジ型を使用することにより、一つのフォトマスクを共用することができる。
然る後、図4の(a)に示すようにガラス成分を主成分とする絶縁ペースト114Aを電極パターン12及びフェライト層13からなる合体層の上面に印刷等の手法で塗布し、合体層全面を絶縁ペースト114Aで被覆し、乾燥させる。その後、フォトマスク(図示せず)を介して絶縁ペースト114Aを露光、現像してパターニングを行ってビアホールHに相当する部分を除去し、その他の部分を残した後、このアルミナ基板11を所定の温度で焼成して同図に(b)に示すように絶縁層14を形成する。
次いで、絶縁層14の上面に感光性導電ペーストを塗布、乾燥し、コイルパターンをパターニングして焼成し、図4の(c)に示すように電極パターン12を形成する。この際、絶縁層14は、フェライト層13よりも格段に平滑な面として形成されているため、絶縁層14上でコイルパターンの解像度が良く、高精細な電極パターン12を形成することができる。そして、この工程で、第1層目の電極パターン12と第2層目の電極パターン12がビア導体15によって電気的に接続される。更に、絶縁層14及び電極パターン12の上面に、同図の(d)に示すように感光性フェライトペースト113Aを塗布する。後は、上述した要領で同図の(e)に示すように電極パターン12とフェライト層13の合体層を形成する。引き続き、図4の(a)〜(e)に示す工程を繰り返して、図5の(a)に示すように第2層目の合体層の上面に第2層目の絶縁層14を形成した後、同図の(b)〜(e)に示すように第3層目の電極パターン12とフェライト層13の合体層を形成する。そして、この合体層の上面に絶縁層を形成すると、図1に示すチップコイル10が得られる。
以上説明したように本実施形態によれば、電極パターン12はフェライト層13と同一層に形成され、且つ、上下の電極パターン12、12層間には絶縁層14のみが形成されているため、同一アルミナ基板11を用いて多数のチップコイル10を同時に作製する時に、フェライト層13の面積が電極パターン12の面積分だけ減少し、アルミナ基板11の反りを格段に抑制することができ、加工性を向上させることができ、延いてはチップコイル10の歩留まりを向上させることができる。また、電極パターン12をフェライト層13上に形成せず、フェライト層13より格段に平滑なアルミナ基板11や絶縁層14の上面に電極パターン12を形成するため、フェライト層上に電極パターンが形成された従来のチップコイルと比較してコイルパターンの解像度が格段に向上し、高精細で厚く直流抵抗が低減した電極パターン12を得ることができ、もってインダクタンス、Q値や透磁率等のコイル特性を向上させることができる。更に、電極パターン12をフェライト層13の上面に形成しないため、フェライト層13の表面粗さに左右されることなく電極パターン12を形成することができ、感光性フェライトペーストの設計上の自由度を高めることができる。
実施例1
本実施例では、チップコイルを製造する時に発生するアルミナ基板の反りについて検証した。本実施例では、3インチ角のアルミナ基板を用いて上記実施形態で説明した要領で図1に示す構造のチップコイルを作製した後、アルミナ基板の反りを測定し、その結果を図5のグラフに●印で示した。また、比較例として、実施例1と同一大きさのアルミナ基板の上面全面に従来と同様にフェライト層を形成した後、フェライト層の上面に電極パターン及び絶縁層をこの順序で交互に積層し、本実施例のチップコイルと同一数の電極パターンを積層してアルミナ基板の反りを測定し、その結果を図5のグラフに◆印で示した。
本実施例では、チップコイルを製造する時に発生するアルミナ基板の反りについて検証した。本実施例では、3インチ角のアルミナ基板を用いて上記実施形態で説明した要領で図1に示す構造のチップコイルを作製した後、アルミナ基板の反りを測定し、その結果を図5のグラフに●印で示した。また、比較例として、実施例1と同一大きさのアルミナ基板の上面全面に従来と同様にフェライト層を形成した後、フェライト層の上面に電極パターン及び絶縁層をこの順序で交互に積層し、本実施例のチップコイルと同一数の電極パターンを積層してアルミナ基板の反りを測定し、その結果を図5のグラフに◆印で示した。
図5に示す結果によれば、従来のチップコイルは、一層目の電極パターンの下地層としてフェライト層をアルミナ基板全面に形成したため、図5に示すように焼成後のアルミナ基板の反りが大きく、露光、現像時のアルミナ基板を吸着することができず、電極パターンに印刷ムラや現像ムラ等の不具合が生じた。また、最上層の絶縁層を加工した後にはアルミナ基板の反りが大きく、その後の工程においても加工が難しくなった。
これに対して、実施例1のチップコイルは、フェライト層をパターニングして電極パターンの面積分だけフェライト層の面積が減少したため、図5に示すように反りを抑制することができ、最上層の絶縁層まで各工程を問題なくこなし、チップコイルの加工性を向上させることができた。
実施例2
本実施例では、感光性導電ペーストの解像性について検証した。即ち、アルミナ基板上にネガ型感光性導電ペーストを15μm厚で印刷し、乾燥させた。次いで、電極パターンのラインとスペースが表1に示すコイルパターンのフォトマスクを用いて露光した後、スプレー現像によって、ライン間のスペースにペースト残渣がなくなるまで、あるいは電極パターンに剥れが発生するまで現像を行った。また、比較例として、従来構造と同様にアルミナ基板に30μm厚のフェライト層を形成し、このフェライト層の上面に上述した要領でネガ型感光性導電ペーストを印刷し、現像した。尚、表1において、○印は現像可能なことを示し、×印は現像時に剥れが発生したことを示す。
本実施例では、感光性導電ペーストの解像性について検証した。即ち、アルミナ基板上にネガ型感光性導電ペーストを15μm厚で印刷し、乾燥させた。次いで、電極パターンのラインとスペースが表1に示すコイルパターンのフォトマスクを用いて露光した後、スプレー現像によって、ライン間のスペースにペースト残渣がなくなるまで、あるいは電極パターンに剥れが発生するまで現像を行った。また、比較例として、従来構造と同様にアルミナ基板に30μm厚のフェライト層を形成し、このフェライト層の上面に上述した要領でネガ型感光性導電ペーストを印刷し、現像した。尚、表1において、○印は現像可能なことを示し、×印は現像時に剥れが発生したことを示す。
表1に示す結果によれば、従来構造のフェライト層は表面が粗いため、ライン(L)/スペース(S)=40μm/15μmまでしが解像できず、L/S=30μm/15μm以下のパターンでは電極パターンに剥れが発生した。これに対して、本実施例ではL/S=10μm/15μmまで解像でき、電極パターンを形成することができた。
実施例3
本実施例では、電極パターンの形成可能な厚みについて検証した。即ち、ネガ型感光性導電ペーストの厚みを表2に示すように変化させて、アルミナ基板上にネガ型感光性導電ペーストを印刷し、乾燥させた後、L/S=20μm/15μmのコイルパターンのフォトマスクを用いて露光した後、スプレー現像によって、ライン間のスペースにペースト残渣がなくなるまで、あるいは電極パターンに剥れが発生するまで現像を行った。また、比較例として、従来構造と同様にアルミナ基板に30μm厚のフェライト層を形成し、このフェライト層の上面に上述した要領でネガ型感光性導電ペーストを印刷し、現像した。尚、表1において、○印は現像可能なことを示し、×印は現像時に剥れが発生したことを示す。
本実施例では、電極パターンの形成可能な厚みについて検証した。即ち、ネガ型感光性導電ペーストの厚みを表2に示すように変化させて、アルミナ基板上にネガ型感光性導電ペーストを印刷し、乾燥させた後、L/S=20μm/15μmのコイルパターンのフォトマスクを用いて露光した後、スプレー現像によって、ライン間のスペースにペースト残渣がなくなるまで、あるいは電極パターンに剥れが発生するまで現像を行った。また、比較例として、従来構造と同様にアルミナ基板に30μm厚のフェライト層を形成し、このフェライト層の上面に上述した要領でネガ型感光性導電ペーストを印刷し、現像した。尚、表1において、○印は現像可能なことを示し、×印は現像時に剥れが発生したことを示す。
表2に示す結果によれば、従来構造では10μm以上の厚膜ではライン間のスペースに感光性導電ペーストの残渣があり、コイルパターンを解像ができなかった。これに対して、本実施例では20μmの膜厚までライン間のスペースに感光性導電ペーストが残らず、解像することができた。従って、本実施例では、焼成後の絶縁層の表面の粗さを最小限に抑えることができるため、アルミナ基板や絶縁層上に形成する電極パターンの高密度化、厚膜化が可能になり、チップコイルの設計の自由度が向上し、チップコイルのコイル特性を向上させることができる。
尚、本発明は上記各実施形態に何等制限されるものではなく、要は、電極パターンがフェライト層と同一層に形成され、且つ、上下の電極パターン層間には絶縁層のみが形成されているチップコイルであれば、本発明に包含される。
本発明は、電子機器や通信機器等に使用されるチップコイルに好適に利用することができる。
10 チップコイル
11 絶縁体基板
12 電極パターン
13 フェライト層
14 絶縁層
11 絶縁体基板
12 電極パターン
13 フェライト層
14 絶縁層
Claims (1)
- 絶縁体基板上に、フェライト層、電極パターン及び絶縁層が繰り返し積層して形成されているチップコイルにおいて、上記電極パターンは上記フェライト層と同一層として形成され、且つ、上下の電極パターン層間には上記絶縁層のみが形成されていることを特徴とするチップコイル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005202316A JP2007019438A (ja) | 2005-07-11 | 2005-07-11 | チップコイル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005202316A JP2007019438A (ja) | 2005-07-11 | 2005-07-11 | チップコイル |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007019438A true JP2007019438A (ja) | 2007-01-25 |
Family
ID=37756294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005202316A Pending JP2007019438A (ja) | 2005-07-11 | 2005-07-11 | チップコイル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007019438A (ja) |
-
2005
- 2005-07-11 JP JP2005202316A patent/JP2007019438A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220028602A1 (en) | Inductor component | |
US10229781B2 (en) | Inductor component and method of manufacturing same | |
JP4404088B2 (ja) | コイル部品 | |
US10418167B2 (en) | Inductor component | |
US20080257488A1 (en) | Method of manufacturing inductor | |
JP6520861B2 (ja) | 電子部品 | |
JP3094993B2 (ja) | 電子部品の製造方法 | |
JP2005109097A (ja) | インダクタ及びその製造方法 | |
JP7163883B2 (ja) | インダクタ部品 | |
JP3164068B2 (ja) | 電子部品及びその製造方法 | |
JP2007012825A (ja) | チップ部品及びその製造方法 | |
JP2007019438A (ja) | チップコイル | |
WO2010116819A1 (ja) | 電子部品の製造方法 | |
JP4857530B2 (ja) | 電子部品及びその製造方法 | |
JP2021125651A (ja) | コイル部品 | |
JP4214767B2 (ja) | 積層チップ部品の製造方法 | |
JP4577479B2 (ja) | 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート | |
US20240153692A1 (en) | Inductor component | |
JP7318784B2 (ja) | インダクタ部品 | |
JP2006324461A (ja) | チップ部品の製造方法 | |
JP2003330161A (ja) | 電子部品の製造方法およびその製造方法を用いた電子部品 | |
JP2007067427A (ja) | 電子部品の構成に用いられるシート | |
JP2006326988A (ja) | メタルマスク及び積層型電子部品 | |
JP6024826B2 (ja) | 積層型インダクタ素子とその製造方法 | |
JP2022139098A (ja) | インダクタ部品および電子部品 |