JP2007019226A - Measuring method of semiconductor substrate - Google Patents

Measuring method of semiconductor substrate Download PDF

Info

Publication number
JP2007019226A
JP2007019226A JP2005198563A JP2005198563A JP2007019226A JP 2007019226 A JP2007019226 A JP 2007019226A JP 2005198563 A JP2005198563 A JP 2005198563A JP 2005198563 A JP2005198563 A JP 2005198563A JP 2007019226 A JP2007019226 A JP 2007019226A
Authority
JP
Japan
Prior art keywords
silicon substrate
heat treatment
defects
substrate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005198563A
Other languages
Japanese (ja)
Other versions
JP4449842B2 (en
Inventor
Takeshi Aihara
健 相原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2005198563A priority Critical patent/JP4449842B2/en
Publication of JP2007019226A publication Critical patent/JP2007019226A/en
Application granted granted Critical
Publication of JP4449842B2 publication Critical patent/JP4449842B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a simple measuring method which can directly express defective information in the vicinity of a surface of a substrate used mainly for a device. <P>SOLUTION: In a method for measuring defects on the surface of a semiconductor silicon substrate manufactured by the Czochralski method, under an atmospheric gas having an etching action for the semiconductor silicon substrate; the semiconductor silicon substrate is heated at a temperature which is equal to or more than 1,100°C and less than a melting point, for 10 minutes to 4 hours. Defects on the surface of the semiconductor silicon substrate are etched to form a pit. Thereafter, in the measuring method of the semiconductor silicon substrate, the pit is measured, thereby measuring defects on the surface of the semiconductor silicon substrate. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、チョクラルスキー法によって製造された半導体シリコン基板の欠陥の測定方法に関し、詳しくは基板の表面に存在する欠陥の測定方法に関する。   The present invention relates to a method for measuring defects in a semiconductor silicon substrate manufactured by the Czochralski method, and more particularly to a method for measuring defects present on the surface of a substrate.

チョクラルスキー法によって製造されたシリコン結晶中には、点欠陥の凝集体や石英製坩堝から導入される酸素関連の欠陥が存在する。これまでは、生産性の面から結晶成長速度が比較的大きめの、空孔が優勢に存在するシリコン結晶が広く用いられてきた。   In silicon crystals produced by the Czochralski method, there are agglomerates of point defects and oxygen-related defects introduced from a quartz crucible. Up to now, silicon crystals having a relatively high crystal growth rate and having dominant vacancies have been widely used in terms of productivity.

しかし、近年のデバイスの高集積化・高信頼性の要求から従来よりも結晶成長速度が小さめのシリコン結晶が用いられるようになってきた。この場合、結晶成長中における空孔の凝集体(ボイド)の形成が抑制されるため、上記の酸素関連欠陥(Grown−in酸素析出核と呼ばれることがある)の挙動がより大きく注目されるようになった。   However, due to the recent demand for higher integration and higher reliability of devices, silicon crystals having a crystal growth rate lower than that of conventional devices have been used. In this case, since the formation of void agglomerates (voids) during crystal growth is suppressed, the behavior of the oxygen-related defects (sometimes referred to as Grown-in oxygen precipitation nuclei) will receive more attention. Became.

ここで、育成されたままのシリコン結晶から切り出され、熱処理が施されていないシリコン基板中の酸素析出核の大きさは極めて微小であるため、このアズグロウンの基板中の酸素関連欠陥を評価する簡便で有効な手法がなく、例えば二段熱処理などの何らかの熱処理により酸素析出核(析出物)を成長させてから選択エッチング法や光学的手法で評価するのが一般的であった。また、特許文献1には、ウエーハの一方の端面を鏡面化した後に、塩基性水溶液に浸し選択的にエッチングし、そして評価する方法が開示されている。   Here, since the size of the oxygen precipitation nuclei in the silicon substrate that is cut out from the grown silicon crystal and not subjected to the heat treatment is extremely small, it is easy to evaluate the oxygen-related defects in the substrate of this as-grown. In general, there is no effective method. For example, oxygen precipitation nuclei (precipitates) are grown by some kind of heat treatment such as a two-step heat treatment, and then evaluated by a selective etching method or an optical method. Further, Patent Document 1 discloses a method in which one end surface of a wafer is mirror-finished, immersed in a basic aqueous solution, selectively etched, and evaluated.

しかしながら、上記従来法で無欠陥であると判断されたシリコン基板を切り出した結晶から、同様にして切りだされたものであっても、デバイス製造後、必ずしも良品とはならないという問題があった。また、複数段の熱処理工程が必要であるため、手間がかかるという問題があった。さらに、これら従来の方法では、一般にシリコン基板の内部(バルク)の欠陥情報を表現するだけで、デバイスで主に使用される基板表面付近の欠陥情報をほとんど表現していない問題があった。   However, there has been a problem that even if a silicon substrate that has been cut out in the same manner as described above is cut out in the same manner, it is not necessarily a good product after the device is manufactured. Further, since a plurality of heat treatment steps are required, there is a problem that it takes time. Furthermore, these conventional methods generally have only a problem of expressing defect information in the inside (bulk) of a silicon substrate and hardly expressing defect information in the vicinity of the substrate surface mainly used in devices.

特許2680482号公報Japanese Patent No. 2680482

デバイスで主に使用される基板の表面付近の欠陥情報を、直接的に表現することのできる簡便な測定方法を提供することを目的とする。   It is an object of the present invention to provide a simple measurement method capable of directly expressing defect information near the surface of a substrate mainly used in a device.

本発明は、上記課題を解決するために、チョクラルスキー法により製造された半導体シリコン基板の表面にある欠陥を測定する方法であって、前記半導体シリコン基板に対してエッチング作用を持つ雰囲気ガス下において、1100℃以上融点未満の温度で10分以上4時間以下の熱処理を前記半導体シリコン基板に施すことによって、該半導体シリコン基板の表面にある欠陥をエッチングしてピットを形成し、その後、該ピットを計測することにより、前記半導体シリコン基板の表面の欠陥を測定することを特徴とする半導体基板の測定方法を提供する(請求項1)。   In order to solve the above-mentioned problems, the present invention is a method for measuring defects on the surface of a semiconductor silicon substrate manufactured by the Czochralski method, wherein the semiconductor silicon substrate is etched under an atmospheric gas having an etching action. The semiconductor silicon substrate is subjected to a heat treatment at a temperature of 1100 ° C. or higher and lower than the melting point for 10 minutes to 4 hours to etch the defects on the surface of the semiconductor silicon substrate, thereby forming pits. A method for measuring a semiconductor substrate is provided, wherein defects on the surface of the semiconductor silicon substrate are measured.

このような測定方法によって、半導体シリコン基板を上記温度・時間の範囲で熱処理して、基板表面に存在する欠陥をエッチングすることにより、ピットを形成して欠陥情報を顕在化するとともに、消滅させないようにして、残留させ、その後に前記ピットを計測することによって前記欠陥を測定することが可能である。前記ピットはエッチングされた欠陥の跡であるため、シリコン基板の表面にある欠陥を正確に測定し、把握することができる。
また、上記熱処理を施すだけで従来見えなかった欠陥情報を顕在化させて測定できるので極めて簡便である。
By such a measurement method, the semiconductor silicon substrate is heat-treated in the above temperature and time range, and the defects existing on the surface of the substrate are etched, so that pits are formed to reveal the defect information and not disappear. Thus, it is possible to measure the defect by allowing it to remain and then measuring the pit. Since the pits are marks of etched defects, the defects on the surface of the silicon substrate can be accurately measured and grasped.
Further, it is very simple because defect information that has not been seen in the past can be made obvious by simply performing the heat treatment.

このとき、前記熱処理の温度を1200℃以下とするのが望ましい(請求項2)。
このように、前記熱処理の温度を1200℃以下とすれば、熱処理における温度を高くし過ぎることなく、そのため、熱処理中に形成された前記ピット、すなわち基板の表面に存在する欠陥の跡を消滅させてしまうのを抑制し、より確実にピットを残留させて欠陥をさらに正確に測定することができる。
At this time, it is desirable that the temperature of the heat treatment be 1200 ° C. or lower (claim 2).
Thus, if the temperature of the heat treatment is set to 1200 ° C. or lower, the temperature in the heat treatment is not excessively increased, and therefore, the pits formed during the heat treatment, that is, the traces of defects existing on the surface of the substrate are eliminated. It is possible to suppress the occurrence of defects and to more accurately measure defects by leaving pits more reliably.

このとき、前記雰囲気ガスを、アルゴンまたは水素、あるいはこれらの混合ガスとするのが望ましい(請求項3)。
このように、前記雰囲気ガスを、アルゴンまたは水素、あるいはこれらの混合ガスとすれば、高温熱処理の下、シリコン基板の表面を微量エッチングすることができ、正確に微小欠陥をエッチングして顕在化させることができる。また、熱処理等において頻繁に用いられているガスでもあり準備し易い。
At this time, it is desirable that the atmospheric gas is argon, hydrogen, or a mixed gas thereof.
In this way, if the atmosphere gas is argon, hydrogen, or a mixed gas thereof, the surface of the silicon substrate can be etched in a small amount under high-temperature heat treatment, and minute defects can be accurately etched and revealed. be able to. Moreover, it is also a gas frequently used in heat treatment or the like and is easy to prepare.

そして、前記ピットの計測を、パーティクルカウンターにより行うのが望ましい(請求項4)。
このように、パーティクルカウンターを用いて計測すれば、基板表面に形成されたピットを簡単かつ正確に計測することが可能である。したがって、シリコン基板の表面に存在する欠陥について正確なデータを得ることができる。
Preferably, the pit is measured by a particle counter.
Thus, if measurement is performed using a particle counter, it is possible to easily and accurately measure pits formed on the substrate surface. Therefore, accurate data can be obtained about the defects present on the surface of the silicon substrate.

本発明の半導体基板の測定方法によって、半導体シリコン基板の表面に存在するが従来見えなかった酸素析出物等の微小な欠陥を、エッチングしてピットを形成することにより顕在化し、さらには該ピットを全消滅させることなく残留させることができ、その後ピットを計測することにより、基板表面の微小欠陥を正確かつ簡便に測定することが可能である。   By the method for measuring a semiconductor substrate of the present invention, minute defects such as oxygen precipitates present on the surface of the semiconductor silicon substrate that were not visible in the past have been revealed by etching to form pits. It can be left without being completely extinguished, and then by measuring the pits, it is possible to accurately and easily measure the micro defects on the substrate surface.

以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
上述したように、近年のデバイスの高集積化、高信頼性の要求から結晶成長速度が小さいシリコン結晶が用いられるようになったことに伴い、酸素析出物等の欠陥の挙動がより重要視されるようになった。この結晶から切り出され、熱処理が施されていないシリコン基板中の上記欠陥は極めて微小であり、この微小欠陥の検出にあたっては、例えば二段熱処理などの熱処理によって酸素析出核を成長させた後に、選択エッチング法や光学的手法により欠陥を検出して測定する方法が開示されている。
Hereinafter, embodiments of the present invention will be described, but the present invention is not limited thereto.
As described above, the behavior of defects such as oxygen precipitates has become more important as silicon crystals with a low crystal growth rate have been used due to the recent demand for higher integration and higher reliability of devices. It became so. The above-mentioned defects in the silicon substrate cut out from this crystal and not subjected to heat treatment are extremely minute. For the detection of these minute defects, for example, after growing oxygen precipitation nuclei by heat treatment such as two-step heat treatment, it is selected. A method for detecting and measuring defects by an etching method or an optical technique is disclosed.

しかしながら、上記従来法で基板表面において無欠陥であると判断されたものと同様の基板であっても、デバイス製造後、必ずしも良品とはならないという問題があり、また、複数の工程が必要なため、手間がかかるという問題があった。しかも、従来法によって測定される欠陥は実際には基板の内部に存在するものであったり、上記二段熱処理により、表面付近の欠陥を消滅させてしまったりして、デバイスで主に使用される基板表面付近に存在する欠陥について正しい情報を把握できていないという問題があった。   However, even if the substrate is the same as that determined to be defect-free on the substrate surface by the above-mentioned conventional method, there is a problem that it is not necessarily a non-defective product after device manufacture, and a plurality of steps are required. There was a problem that it took time and effort. Moreover, the defects measured by the conventional method are actually present inside the substrate, or the defects near the surface are eliminated by the two-stage heat treatment, and are mainly used in the device. There was a problem that correct information about defects existing near the substrate surface could not be grasped.

そこで本発明者らは、基板の表面付近に存在する微小欠陥について鋭意調査を行った。詳しくは、シリコン基板に対してエッチング作用を持つ雰囲気ガス下で熱処理を行い、シリコン基板の表面及び微小欠陥の変化について調査をした。   Therefore, the present inventors have conducted intensive investigations on minute defects existing near the surface of the substrate. Specifically, the silicon substrate was heat-treated in an atmospheric gas having an etching action, and the surface of the silicon substrate and changes in minute defects were investigated.

シリコン基板を例えば熱処理炉に投入する際、大気の巻き込み等によりシリコン基板表面に極薄い酸化膜や窒化膜が形成される。この酸化膜等は、1000℃以上の温度帯でエッチングされ始め、炉内温度が高温になればなるほど短時間で除去される。この酸化膜等が除去され、シリコン表面が露出すると、シリコンのエッチングとエッチングによる凹みを埋めるようにしてシリコンマイグレーションが生じる。   When the silicon substrate is put into a heat treatment furnace, for example, an extremely thin oxide film or nitride film is formed on the surface of the silicon substrate due to air entrainment or the like. The oxide film or the like begins to be etched at a temperature range of 1000 ° C. or higher, and is removed in a shorter time as the furnace temperature becomes higher. When this oxide film or the like is removed and the silicon surface is exposed, silicon migration occurs so as to fill the recesses due to the etching of silicon.

ここで、シリコン基板表面付近に、シリコン以外の異物、すなわち例えば酸素析出物等の欠陥が存在し、それが基板表面に露出した場合は、上記酸化膜等と同様に異物を組成する成分のエッチングがまず生じる。このエッチングにより、シリコン基板表面には上記欠陥の残骸として凹み(ピット)が形成される。このピットは、その後のシリコンマイグレーションによって極めてなだらかな凹み形状に変化する。そして、更に熱処理を続けると、マイグレーションによって上記凹み形状はよりなだらかになってゆき、そしてピットは消滅する。   Here, when there is a foreign substance other than silicon, that is, for example, a defect such as oxygen precipitate near the surface of the silicon substrate, and it is exposed on the surface of the substrate, the etching of the component constituting the foreign substance is performed in the same manner as the oxide film etc. First occurs. By this etching, pits are formed on the surface of the silicon substrate as the remnants of the defects. This pit changes to a very gentle recess shape by subsequent silicon migration. If the heat treatment is further continued, the dent shape becomes gentler due to migration, and the pit disappears.

そこで、本発明者らは、ウエーハ表面の欠陥に基づくピットを発生させるとともに、消滅させない熱処理の最適条件を調査し、1100℃以上融点未満の温度で10分以上4時間以下の熱処理を施すことによって、シリコン基板の表面にある欠陥をエッチングして上記ピットを形成し、全消滅させることなく残留させ、これによってシリコン基板表面に存在する欠陥情報を顕在化させて測定することができる簡便な方法を見出し、本発明を完成させた。   Therefore, the present inventors investigated the optimum conditions of heat treatment that generates pits based on defects on the wafer surface and does not disappear, and performs heat treatment for 10 minutes to 4 hours at a temperature of 1100 ° C. or higher and lower than the melting point. A simple method can be used to etch the defects on the surface of the silicon substrate to form the above-mentioned pits and leave them without annihilation, thereby revealing and measuring the defect information existing on the surface of the silicon substrate. The headline and the present invention were completed.

以下では、本発明の実施の形態について具体的に説明する。
まず、チョクラルスキー法によりシリコン結晶を引上げ、この結晶から切り出し、熱処理が施されていないアズグロウンの半導体シリコン基板を用意する。
この半導体シリコン基板を例えば熱処理用ボートに載置し、熱処理炉内に搬入する。そして、熱処理炉内で、アルゴンまたは水素、あるいはこれらの混合ガス雰囲気の下、シリコン基板を熱処理する。なお、本発明の測定方法を実施する際に使用する熱処理炉は、いわゆる縦型や横型等、また、バッチ方式か枚葉方式か、さらには加熱方式等についても特に限定されない。上述の温度・時間範囲における熱処理を施せるものであれば良い。
Hereinafter, embodiments of the present invention will be described in detail.
First, a silicon crystal is pulled up by the Czochralski method, cut out from the crystal, and an as-grown semiconductor silicon substrate not subjected to heat treatment is prepared.
This semiconductor silicon substrate is placed on, for example, a heat treatment boat and carried into a heat treatment furnace. Then, the silicon substrate is heat treated in an atmosphere of argon, hydrogen, or a mixed gas thereof in a heat treatment furnace. The heat treatment furnace used when carrying out the measurement method of the present invention is not particularly limited with respect to a so-called vertical type, horizontal type, batch type or single wafer type, or even a heating type. Any material can be used as long as it can perform heat treatment in the above-described temperature and time range.

この熱処理について、具体的には、シリコン基板投入時の炉内温度を例えば700℃とし、1100℃以上シリコンの融点未満の温度範囲に達するまで炉内を昇温する。そして、炉内温度を10分以上4時間以下の間、前記温度範囲内のある一定温度で保ち続ける。この上記温度範囲・保持時間での熱処理によって、シリコン基板表面に存在し、露出した酸素析出物等の欠陥をエッチングしてピットを形成し、さらに、前記ピットを完全に消滅させることなく、欠陥の存在跡としてピットを残留させる。熱処理中の炉内温度は、1100℃以上融点未満の範囲内であれば、必ずしも一定に保たれる必要はないが、一定温度とした方がピットのコントロールがし易い。   Specifically, for this heat treatment, the furnace temperature when the silicon substrate is charged is, for example, 700 ° C., and the temperature in the furnace is increased until a temperature range of 1100 ° C. or higher and lower than the melting point of silicon is reached. The furnace temperature is kept at a certain temperature within the temperature range for 10 minutes to 4 hours. By this heat treatment in the above temperature range / holding time, defects such as oxygen precipitates that exist on the surface of the silicon substrate are exposed to form pits, and further, the pits are completely eliminated without causing the pits to completely disappear. The pit remains as a trace of existence. The furnace temperature during the heat treatment is not necessarily kept constant as long as it is in the range of 1100 ° C. or higher and lower than the melting point, but the pits are easier to control if the temperature is kept constant.

この後、炉内温度を降温して熱処理用ボートを搬出し、シリコン基板を取り出して、その表面に形成された欠陥の跡であるピットを、例えばパーティクルカウンターによって計測する。上記ピットを計測することにより基板表面に存在する欠陥を測定する。この表面の欠陥の計測もパーティクルカウンターに限定されるものではなく、表面のピットを検出できる方法であればよく、例えば、OPPやAFM、SEM等を用いることもできる。   Thereafter, the temperature in the furnace is lowered, the heat treatment boat is taken out, the silicon substrate is taken out, and pits which are traces of defects formed on the surface thereof are measured by, for example, a particle counter. By measuring the pits, the defects present on the substrate surface are measured. The measurement of surface defects is not limited to the particle counter, and any method capable of detecting surface pits may be used. For example, OPP, AFM, SEM, or the like may be used.

このような本発明の測定方法によって、シリコン基板の表面に顕在化した酸素析出物等の欠陥情報、すなわちピットを消滅させることなく残留させ、ピットを計測することによって、基板内部ではなく、デバイスが作製される基板表面に潜在している欠陥を正確に測定することが可能である。このため、基板表面の欠陥に関して信頼性の高いデータを簡便に得ることができ、デバイスを作製するにあたり、有効なデータを提供することができる。なお、シリコンマイグレーションによる影響を考慮し、上記熱処理をシリコン基板に施す時間を10分〜1時間とすると、より正確なデータを得ることができ好ましい。   By such a measuring method of the present invention, defect information such as oxygen precipitates manifested on the surface of the silicon substrate, that is, the pits are left without disappearing, and by measuring the pits, the device is not inside the substrate, It is possible to accurately measure defects that are latent on the surface of the substrate to be fabricated. Therefore, highly reliable data regarding defects on the surface of the substrate can be easily obtained, and effective data can be provided in manufacturing a device. In consideration of the influence of silicon migration, it is preferable that the time for performing the heat treatment on the silicon substrate is 10 minutes to 1 hour because more accurate data can be obtained.

また、本発明の測定方法において、上記熱処理の温度を1200℃以下とするのが望ましい。上記熱処理の際、炉内温度が高いほど、シリコン基板表面に存在する酸素析出物等の欠陥エッチングの進みが速くなるとともに、シリコンマイグレーションの影響も大きくなる。炉内温度を1200℃以下とすることにより、より確実にピットが完全に消滅するのを防ぎ残留させることが可能である。これにより、基板表面の欠陥をより正確に測定することができる。しかも、1200℃以下とすれば、炉の負担も軽減されるし、ウエーハへの汚染の心配もなくなる。   In the measurement method of the present invention, it is desirable that the temperature of the heat treatment is 1200 ° C. or lower. During the heat treatment, the higher the furnace temperature, the faster the progress of defect etching such as oxygen precipitates existing on the silicon substrate surface, and the greater the influence of silicon migration. By setting the in-furnace temperature to 1200 ° C. or less, it is possible to more reliably prevent pits from disappearing completely and to remain. Thereby, the defect of the substrate surface can be measured more accurately. In addition, if the temperature is 1200 ° C. or lower, the burden on the furnace is reduced, and there is no concern about contamination of the wafer.

そして、上記熱処理における雰囲気ガスを、アルゴンまたは水素、あるいはこれらの混合ガスとすれば、上述のようにシリコン基板表面を微量エッチングすることができ、また、これらは熱処理工程等において頻繁に用いられるガスであるため、準備し易いという利点もある。但し、使用できるガスはこれに限定されるものではなく、熱処理によりウエーハ表面の欠陥をエッチングしてピットを形成できるものであればよい。   If the atmosphere gas in the heat treatment is argon, hydrogen, or a mixed gas thereof, the silicon substrate surface can be etched in a small amount as described above, and these gases are frequently used in the heat treatment step and the like. Therefore, there is an advantage that it is easy to prepare. However, the gas that can be used is not limited to this, and any gas that can form pits by etching defects on the wafer surface by heat treatment may be used.

また、上記熱処理後に基板表面に形成されたピットを計測する際にパーティクルカウンターを用いれば、ピットを正確かつ簡単に計測することが可能である。したがって、シリコン基板の表面に存在する欠陥について、高精度のデータを容易に得ることができる。   If a particle counter is used when measuring pits formed on the substrate surface after the heat treatment, it is possible to accurately and easily measure pits. Therefore, highly accurate data can be easily obtained for defects present on the surface of the silicon substrate.

以下、本発明を実施例及び比較例によりさらに詳細に説明するが、本発明はこれに限定されない。
(実施例1〜7、比較例1〜4)
チョクラルスキー法によって結晶成長速度0.6mm/minのシリコン結晶を引上げ、この結晶から切り出して、ボイド欠陥が低密度の方位<100>、直径200mmのシリコン基板を用意した。このサンプルを縦型熱処理炉(日立国際電気社製 DD−813V)で、炉内温度、保持時間を変えて熱処理し、その後、パーティクルカウンター(KLA テンコール社製 SP1)でパーティクルサイズ0.12μm以上としてシリコン基板表面のピットを計測した。
EXAMPLES Hereinafter, although an Example and a comparative example demonstrate this invention further in detail, this invention is not limited to this.
(Examples 1-7, Comparative Examples 1-4)
A silicon crystal having a crystal growth rate of 0.6 mm / min was pulled by the Czochralski method, and cut out from this crystal to prepare a silicon substrate having a low density of void defects <100> and a diameter of 200 mm. This sample was heat-treated in a vertical heat treatment furnace (DD-813V manufactured by Hitachi Kokusai Electric Co., Ltd.) while changing the furnace temperature and holding time, and then the particle size was set to 0.12 μm or more using a particle counter (SP1 manufactured by KLA Tencor). The pits on the silicon substrate surface were measured.

熱処理条件としては、基板投入時の熱処理炉内温度を700℃とし、シリコン基板投入後、X℃(X=900〜1220℃)まで昇温した(700〜1000℃まで6℃/min、1000℃以上からは3℃/minで昇温)。そして、X℃でt時間(t=0分〜8時間)保持し、その後、700℃まで3℃/minで降温して、炉内温度が700℃になったところでシリコン基板を炉外に取り出した。   As heat treatment conditions, the temperature in the heat treatment furnace at the time of loading the substrate was set to 700 ° C., and the temperature was raised to X ° C. (X = 900 to 1220 ° C.) after loading the silicon substrate (6 ° C./min to 700 to 1000 ° C., 1000 ° C. From the above, the temperature was increased at 3 ° C./min). Then, the temperature is maintained at X ° C. for t hours (t = 0 min to 8 hours), and then the temperature is decreased to 700 ° C. at 3 ° C./min. When the furnace temperature reaches 700 ° C., the silicon substrate is taken out of the furnace. It was.

より具体的には、まずX=900℃(比較例1)、1050℃(比較例2)、1100℃(実施例1)、1150℃(実施例2)、1200℃(実施例3)、1220℃(実施例4)とし、各例とも保持時間t=1時間の熱処理をシリコン基板に施し、欠陥を測定した。
また、X=1150℃に固定し、t=0(比較例3)、10分(実施例5)、1時間(実施例6)、4時間(実施例7)、8時間(比較例4)の熱処理を施した場合の欠陥を測定した。
More specifically, X = 900 ° C. (Comparative Example 1), 1050 ° C. (Comparative Example 2), 1100 ° C. (Example 1), 1150 ° C. (Example 2), 1200 ° C. (Example 3), 1220 The temperature was set to 0 ° C. (Example 4), and in each case, the silicon substrate was subjected to a heat treatment with a holding time t = 1 hour, and defects were measured.
Further, X is fixed at 1150 ° C., t = 0 (Comparative Example 3), 10 minutes (Example 5), 1 hour (Example 6), 4 hours (Example 7), and 8 hours (Comparative Example 4). Defects were measured when the heat treatment was applied.

雰囲気ガスはアルゴン(20L/min)とした。
なお、熱処理を施す前のシリコン基板においてパーティクルカウンターによりピットを測定したところ、最大10個/ウエーハであり、特異な分布はなかった。
The atmosphere gas was argon (20 L / min).
When the pits were measured with a particle counter on the silicon substrate before the heat treatment, the maximum was 10 pieces / wafer, and there was no specific distribution.

一連の熱処理後のウエーハ1枚あたりのピット数(すなわち欠陥密度)と、上記保持時間t=60分に固定した時の熱処理温度Xとの関係を示したグラフを図1に、また、熱処理温度X=1150℃に固定した時の保持時間tとの関係を示したグラフを図2に示す。また、熱処理を施す前のウエーハ表面と、実施例1〜3、5〜7における熱処理後のウエーハ表面の観察図を図3に示す。   A graph showing the relationship between the number of pits per wafer after a series of heat treatments (ie, defect density) and the heat treatment temperature X when the holding time t is fixed at 60 minutes is shown in FIG. A graph showing the relationship with the holding time t when X is fixed at 1150 ° C. is shown in FIG. FIG. 3 shows an observation view of the wafer surface before heat treatment and the wafer surface after heat treatment in Examples 1 to 3 and 5-7.

図1より、本発明の熱処理温度範囲において1100℃付近をピークとし、さらに温度が高くなると欠陥密度が減少していく傾向が見られる。上記範囲外の例えば900℃では、熱処理を施していない状態における欠陥密度(10個/ウエーハ)とさほど変わらない値となっている。また、1000〜1100℃においては、シリコン基板表面の酸化膜や窒化膜のエッチングが不十分であること等から、基板表面の面粗さが大きく、適正な評価ができなかった。なお、この範囲においては予測値として点線で示している。   From FIG. 1, it can be seen that in the heat treatment temperature range of the present invention, the peak is around 1100 ° C., and the defect density tends to decrease as the temperature increases. For example, at 900 ° C. outside the above range, the value is not so different from the defect density (10 / wafer) in a state where heat treatment is not performed. Further, at 1000 to 1100 ° C., the surface roughness of the substrate surface was large due to insufficient etching of the oxide film or nitride film on the silicon substrate surface, and proper evaluation could not be performed. In this range, a predicted value is indicated by a dotted line.

このように、本発明の測定方法における熱処理の温度範囲外での温度(〜1100℃)においては、エッチングの進行が遅く、基板表面の酸化膜及び欠陥がほとんどエッチングされていない状態で、欠陥のエッチングによるピットが形成されていなかったり、例え比較的酸化膜がエッチングされていたとしても、不十分であり、表面が粗くなっていて、欠陥の微量エッチングによるピット以外の凹み形状の存在等によって、欠陥密度を正確に測定することができない。   Thus, at a temperature outside the temperature range of the heat treatment in the measurement method of the present invention (˜1100 ° C.), the progress of the etching is slow, and the oxide film and the defect on the substrate surface are hardly etched, and the defect Even if pits due to etching are not formed, or even if the oxide film is relatively etched, it is insufficient, the surface is rough, due to the presence of a concave shape other than pits due to minute etching of defects, etc. The defect density cannot be measured accurately.

したがって、酸化膜が十分にエッチング除去され、欠陥のエッチングも十分に進んでおり、シリコンマイグレーションによる欠陥密度の減少傾向が見られ始める1100℃以上からの温度範囲の測定値であれば、確実に表面付近の欠陥がエッチングされて形成されたピットを示すものであり、正確な欠陥密度のデータとすることができる。なお、図1からも判るように、熱処理温度が高温になるほど、欠陥密度が減少している。これは、マイグレーションの進行による影響と考えられ、より確実に欠陥の存在を捉え、定量化するにあたっては、熱処理温度を1100〜1200℃とするのが好ましい。1200℃を超える温度で熱処理する場合は、熱処理時間をより短くするのが好ましい。   Therefore, the oxide film is sufficiently etched away, the defect etching is sufficiently advanced, and if the measured value is in the temperature range from 1100 ° C. or higher, where the defect density tends to decrease due to silicon migration, the surface is surely This indicates a pit formed by etching a nearby defect, and accurate defect density data can be obtained. As can be seen from FIG. 1, the defect density decreases as the heat treatment temperature increases. This is considered to be an influence due to the progress of migration, and it is preferable to set the heat treatment temperature to 1100 to 1200 ° C. in order to capture and quantify the existence of defects more reliably. When heat treatment is performed at a temperature exceeding 1200 ° C., it is preferable to shorten the heat treatment time.

また、図2より、本発明の熱処理時間範囲において10分付近をピークとし、さらに長時間熱処理を施すと、欠陥密度が減少していくことが判る。また、0〜10分では、10分付近のピークに向けて、欠陥密度が急増している。この0〜10分における範囲では、基板表面に形成された酸化膜等のエッチングによる影響が含まれていると考えられる。そして、4時間を超えると、マイグレーションによるピットの消滅が進み、欠陥密度がさらに減少してしまっている。   Further, it can be seen from FIG. 2 that when the heat treatment time range of the present invention has a peak around 10 minutes and the heat treatment is further performed for a long time, the defect density decreases. Further, at 0 to 10 minutes, the defect density rapidly increases toward a peak around 10 minutes. In the range of 0 to 10 minutes, it is considered that the influence of etching of an oxide film or the like formed on the substrate surface is included. When the time exceeds 4 hours, the pit disappears due to migration, and the defect density further decreases.

したがって、基板表面に存在する正確な欠陥のデータを求めるにあたっては、10分間以上4時間以下の熱処理を施して得られたデータを採用するのが望ましい。また、図2の場合も同様に、熱処理を長時間続ければその分だけマイグレーションが進行するので、より確実な基板表面の欠陥のデータを求めるのであれば、熱処理時間を10分〜1時間程度として、ピットが消滅するのを防ぐことがより好ましい。   Therefore, in order to obtain accurate data of defects existing on the substrate surface, it is desirable to employ data obtained by performing a heat treatment for 10 minutes to 4 hours. Similarly, in the case of FIG. 2, if the heat treatment is continued for a long time, the migration proceeds correspondingly. Therefore, if more reliable data on the surface of the substrate is obtained, the heat treatment time is set to about 10 minutes to 1 hour. It is more preferable to prevent the pits from disappearing.

このように、本発明の測定方法により、従来の測定方法では求めることができなかった、シリコン結晶から切り出した直後の熱処理が施されていない基板の表面に潜在する酸素析出物等の欠陥を、正確にかつ従来に比べて極めて簡便に測定することが可能である。   Thus, by the measurement method of the present invention, defects such as oxygen precipitates latent on the surface of the substrate not subjected to the heat treatment immediately after being cut out from the silicon crystal, which could not be obtained by the conventional measurement method, It is possible to measure accurately and extremely easily as compared with the prior art.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above embodiment is an example, and has substantially the same configuration as the technical idea described in the claims of the present invention. Are included in the technical scope.

本例では、図1、2に示したように、熱処理の時間を1時間に固定、または熱処理温度を1150℃に固定して熱処理を行ったものであるが、この例に限らず、シリコン基板に対してエッチング作用を持つ雰囲気ガス下において、1100℃以上融点未満の温度で10分以上4時間以下の時間範囲で熱処理を施して、欠陥をエッチングし、ピットを形成、残留させ、これを計測することにより、基板表面の欠陥を測定する方法であれば良い。   In this example, as shown in FIGS. 1 and 2, the heat treatment time is fixed to 1 hour or the heat treatment temperature is fixed to 1150 ° C., but the present invention is not limited to this example. In an atmospheric gas with an etching action, heat treatment is performed at a temperature of 1100 ° C. or higher and lower than the melting point for a time range of 10 minutes or longer and 4 hours or shorter to etch defects, form and remain pits, and measure this Thus, any method for measuring defects on the substrate surface may be used.

熱処理後のウエーハにおける欠陥密度と、熱処理時間を60分に固定した時の熱処理温度との関係を示したグラフである。It is the graph which showed the relationship between the defect density in the wafer after heat processing, and the heat processing temperature when heat processing time is fixed to 60 minutes. 熱処理後のウエーハにおける欠陥密度と、熱処理温度を1150℃に固定した時の熱処理時間との関係を示したグラフである。It is the graph which showed the relationship between the defect density in the wafer after heat processing, and the heat processing time when heat processing temperature was fixed to 1150 degreeC. 熱処理を施す前のウエーハ表面と、実施例1〜3、5〜7における熱処理後のウエーハ表面の観察図である。It is an observation figure of the wafer surface before performing heat processing, and the wafer surface after heat processing in Examples 1-3, and 5-7.

Claims (4)

チョクラルスキー法により製造された半導体シリコン基板の表面にある欠陥を測定する方法であって、前記半導体シリコン基板に対してエッチング作用を持つ雰囲気ガス下において、1100℃以上融点未満の温度で10分以上4時間以下の熱処理を前記半導体シリコン基板に施すことによって、該半導体シリコン基板の表面にある欠陥をエッチングしてピットを形成し、その後、該ピットを計測することにより、前記半導体シリコン基板の表面の欠陥を測定することを特徴とする半導体基板の測定方法。   A method for measuring defects on the surface of a semiconductor silicon substrate manufactured by the Czochralski method, wherein the semiconductor silicon substrate is etched for 10 minutes at a temperature of 1100 ° C. or higher and lower than the melting point in an atmospheric gas having an etching action. The semiconductor silicon substrate is subjected to heat treatment for 4 hours or less to etch the defects on the surface of the semiconductor silicon substrate to form pits, and then measure the pits to obtain the surface of the semiconductor silicon substrate. A method for measuring a semiconductor substrate, comprising: measuring defects in the semiconductor substrate. 前記熱処理の温度を1200℃以下とすることを特徴とする請求項1に記載の半導体基板の測定方法。   The method for measuring a semiconductor substrate according to claim 1, wherein a temperature of the heat treatment is 1200 ° C. or less. 前記雰囲気ガスを、アルゴンまたは水素、あるいはこれらの混合ガスとすることを特徴とする請求項1または請求項2に記載の半導体基板の測定方法。   The method for measuring a semiconductor substrate according to claim 1, wherein the atmospheric gas is argon, hydrogen, or a mixed gas thereof. 前記ピットの計測を、パーティクルカウンターにより行うことを特徴とする請求項1から請求項3のいずれか一項に記載の半導体基板の測定方法。   The semiconductor substrate measurement method according to claim 1, wherein the pit is measured by a particle counter.
JP2005198563A 2005-07-07 2005-07-07 Measuring method of semiconductor substrate Active JP4449842B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005198563A JP4449842B2 (en) 2005-07-07 2005-07-07 Measuring method of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005198563A JP4449842B2 (en) 2005-07-07 2005-07-07 Measuring method of semiconductor substrate

Publications (2)

Publication Number Publication Date
JP2007019226A true JP2007019226A (en) 2007-01-25
JP4449842B2 JP4449842B2 (en) 2010-04-14

Family

ID=37756119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005198563A Active JP4449842B2 (en) 2005-07-07 2005-07-07 Measuring method of semiconductor substrate

Country Status (1)

Country Link
JP (1) JP4449842B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119528A (en) * 2009-12-04 2011-06-16 Shin Etsu Handotai Co Ltd Method for evaluating crystal defect of semiconductor single-crystal substrate
JP2016213399A (en) * 2015-05-13 2016-12-15 信越半導体株式会社 Method for evaluating monocrystalline silicon substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119528A (en) * 2009-12-04 2011-06-16 Shin Etsu Handotai Co Ltd Method for evaluating crystal defect of semiconductor single-crystal substrate
JP2016213399A (en) * 2015-05-13 2016-12-15 信越半導体株式会社 Method for evaluating monocrystalline silicon substrate

Also Published As

Publication number Publication date
JP4449842B2 (en) 2010-04-14

Similar Documents

Publication Publication Date Title
JP5998225B2 (en) Method for indicating the location of crystal related defects
JP5439305B2 (en) Silicon substrate manufacturing method and silicon substrate
JP5160023B2 (en) Silicon wafer and method for manufacturing silicon wafer
JP6388058B2 (en) Silicon wafer manufacturing method
US20130192303A1 (en) Qualitative crystal defect evaluation method
JP2009269779A (en) Standard sample for evaluating silicon single crystal wafer, its producing method, and evaluating method by using standard sample
KR20150128574A (en) Semiconductor wafer composed of silicon and method for producing same
JP4449842B2 (en) Measuring method of semiconductor substrate
JP6052189B2 (en) Heat treatment method for silicon single crystal wafer
WO2013008391A1 (en) Method for detecting crystal defects
JP2011222842A (en) Manufacturing method for epitaxial wafer, epitaxial wafer, and manufacturing method for imaging device
JP5565079B2 (en) Manufacturing method of SOI wafer
JP2010003922A (en) Production process of silicon wafer
JP6052188B2 (en) Heat treatment method for silicon single crystal wafer
JP2004031845A (en) Method for evaluating gettering capability
TWI711727B (en) Silicon wafer
JP2013175742A (en) Epitaxial wafer manufacturing method, epitaxial wafer and imaging device manufacturing method
JP2004063721A (en) Method for evaluating ni contamination in silicon wafer
WO2024009659A1 (en) Silicon wafer and manufacturing method therefor
JP4951927B2 (en) Method for selecting silicon wafer and method for manufacturing annealed wafer
JP3731553B2 (en) Evaluation method of nitrogen concentration in silicon wafer
JP4370571B2 (en) Annealing wafer evaluation method and quality assurance method
JP2023090154A (en) Detection method for crystal defect of silicon wafer surface
JP2011114119A (en) Epitaxial wafer and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

R150 Certificate of patent or registration of utility model

Ref document number: 4449842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250