JP2004031845A

JP2004031845A - Method for evaluating gettering capability

Info

Publication number: JP2004031845A
Application number: JP2002188922A
Authority: JP
Inventors: Toshimi Tobe; 戸部　敏視
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2002-06-28
Filing date: 2002-06-28
Publication date: 2004-01-29
Anticipated expiration: 2022-06-28
Also published as: JP4675542B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for evaluating gettering capability in which a minor difference in IG capability between a plurality of wafers is correctly evaluated, by directly measuring the IG capability actually provided to a semiconductor wafer. <P>SOLUTION: This method is for evaluating the capability of internal gettering (IG) provided to the semiconductor wafer. Treatment of contamination with Ni, heat treatment and selective etching treatment are performed for at least two or more kinds of semiconductor wafers in turn under the same conditions, thereby forming a shallow etch pit (shallow pit) in the surface of the semiconductor wafer. By comparing the etch pit density of each semiconductor wafer with one another after measuring density of the shallow etch pit formed in the surface of the wafer, the IG capability is evaluated. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、デバイス動作に悪影響を及ぼす重金属不純物を除去するゲッタリング技術に関するものであり、特に、半導体ウエーハが有するインターナルゲッタリング（ＩＧ）の能力を評価する評価方法に関するものである。
【０００２】
【従来の技術】
半導体集積回路等のデバイスを作製するためのウエーハとしては、主にチョクラルスキー法（ＣＺ法）によって育成したシリコン単結晶をスライスし、ラッピング、面取り、研磨等を施して作製したシリコン単結晶ウエーハが用いられている。このシリコン単結晶ウエーハに高温熱処理を施してウエーハ表面近傍を極力無欠陥化すると、デバイスの品質を向上させることができる。その特徴を最も生かしたウエーハが表面無欠陥層（Ｄｅｎｕｄｅｄ　Ｚｏｎｅ、ＤＺ）を持つウエーハであり、その優位性はほぼ証明されている。
【０００３】
一方、ウエーハのバルクには、酸素析出物等からなる内部微小欠陥（ＢｕｌｋＭｉｃｒｏ　Ｄｅｆｅｃｔｓ，以下ＢＭＤと略す）を高密度に形成することによって、重金属などの不純物を捕獲するゲッタリング能力の向上が求められている。例えば、ウエーハにデバイス形成熱処理を行う際、ウエーハが重金属不純物の汚染にさらされる機会ははなはだ多く、その重金属がデバイス動作に悪影響を及ぼすため、それらをデバイス形成領域である表面近傍から除去する必要がある。その要求に応える方法として、ゲッタリング技術がある。
【０００４】
ＣＺ法によって育成されたシリコン単結晶は製造段階にて不可避的に酸素を含有するが、その酸素濃度の制御は可能であり、目的に応じて種々の酸素濃度を持つＣＺ−シリコンウエーハを作製することができる。このようなＣＺ−シリコンウエーハに熱処理を行うと、結晶中に含まれている酸素が析出して、ウエーハ内部に酸素析出物からなるＢＭＤが形成される。このＢＭＤの周囲には結晶格子の歪みを少なからず含んでおり、この歪みに重金属不純物が捕獲される。このような方法は、種々のゲッタリング技術のうち、インターナルゲッタリング（ＩＧ：Ｉｎｔｅｒｎａｌ　Ｇｅｔｔｅｒｉｎｇ）と呼ばれる方法である（イントリンシックゲッタリングとも呼ばれる）。
【０００５】
このインターナルゲッタリングにおいて、そのＩＧ能力を評価する方法の一つとして、ウエーハのバルク中に形成されたＢＭＤの密度とサイズを測定する方法がある。一般に、インターナルゲッタリングは、ウエーハのバルク中におけるＢＭＤ密度が高いほどウエーハの有するＩＧ能力は高く、またＢＭＤのサイズが大きいほどＩＧ能力が高い。従って、ＩＧ能力を評価する際には、バルク中のＢＭＤの密度とサイズを把握することが重要であり、バルク中のＢＭＤの密度とサイズを測定することによって、そのウエーハが有するＩＧ能力の評価を行うことができる。
【０００６】
しかしながら、このような評価方法は、ウエーハが有するＩＧ能力を直接的に測定して評価するものではなく、ウエーハのバルク中に存在するＢＭＤの密度及びサイズから間接的に評価を行う方法である。したがって、ＢＭＤの密度及びサイズから評価したＩＧ能力が実際に特定の重金属元素がゲッタリングされる能力であるとは必ずしも判定できず、ウエーハが有する実際のＩＧ能力を正確に評価しているとは限らなかった。
【０００７】
また、ＩＧ能力を評価する他の方法として、例えば特開２０００−６８２８０号公報に開示されているような、酸素析出物の対角線長をＬ（ｎｍ）とし、密度をＤ（個／ｃｍ^３）とした場合、Ｌ×Ｄ^０．６≧１．０×１０^７の関係が成立するか否かによりＩＧ能力を評価する方法がある。この特開２０００−６８２８０号公報では、上記の関係式を決定するために、実施例及び比較例にてウエーハにＮｉの故意汚染を施して、ウエーハ表面に形成されたシャローピット有無の観察を行い、上記関係式が成立した場合にウエーハがシャローピットの発生がなくＩＧ能力を持つことを見出しており、その結果から計算機シミュレーションによってウエーハのＩＧ能力が評価できることを示している。
【０００８】
このような方法は、第１段階としてのウエーハのＩＧ能力の評価、つまりウエーハがＩＧ能力を些少といえども持っているのか、もしくはＩＧ能力が皆無なのかを判別するには十分な方法である。しかしながら、この方法も、酸素析出物の大きさと密度からＩＧ能力を評価する間接的な評価方法であり、また本来連続的に変化するＩＧ能力の大きさをある一定の境界を設けて区別し、ＩＧ能力の有無をいずれかに判定するという極めて大まかな評価しか行えず、ウエーハが有するＩＧ能力の大きさの評価やウエーハ間のＩＧ能力差の比較を行うことはできない。
【０００９】
従って、このような従来のゲッタリング能力の評価方法は、ウエーハが有するＩＧ能力を直接的に測定するものではなく、ＩＧ能力の評価として不十分であり、実際のデバイス作製プロセスにおいて問題となるような複数のウエーハ間の微小なＩＧ能力の差を正確に評価することは困難であった。
【００１０】
【発明が解決しようとする課題】
そこで本発明は、上記問題点に鑑みてなされたものであり、半導体ウエーハが実際に有するＩＧ能力を直接的に測定して、複数のウエーハ間の微小なＩＧ能力差を正確に評価することができるゲッタリング能力の評価方法を提供することを主な目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、半導体ウエーハが有するインターナルゲッタリング（ＩＧ）の能力を評価する方法であって、少なくとも２種類以上の半導体ウエーハに対し、Ｎｉによる汚染処理、熱処理、選択エッチング処理を同一条件で順次行って半導体ウエーハの表面に浅いエッチピット（シャローピット）を形成し、該ウエーハ表面に形成された浅いエッチピットの密度を測定した後、それぞれの半導体ウエーハのエッチピット密度を比較することによって、ＩＧ能力を評価することを特徴とするゲッタリング能力の評価方法が提供される（請求項１）。
【００１２】
このように、２種類以上の半導体ウエーハに対し、Ｎｉによる汚染処理、熱処理、選択エッチング処理を同一条件で順次行ってウエーハ表面にエッチピットを形成し、そのエッチピット密度を測定した後、それぞれの半導体ウエーハのエッチピット密度を比較することによって、半導体ウエーハが実際に有するＩＧ能力を直接的に測定することができ、半導体ウエーハ間のＩＧ能力差を定量的にまた正確に評価することができる。さらに、デバイス作製プロセスにおいてウエーハが実際に有するＩＧ能力を高精度に評価したい場合には、実際に行われるデバイス作製プロセスの条件に基づいてＮｉによる汚染処理、熱処理を行った後、エッチピットを形成して評価を行うことによって、ウエーハがそのデバイス作製条件で実際に有するＩＧ能力を直接的に測定して、高精度に評価することが可能となる。
【００１３】
また、前記熱処理において、冷却を行う際の冷却速度を制御することが好ましい（請求項２）。
選択エッチング処理後のウエーハ表面に形成されるエッチピットの密度は、熱処理における冷却の際の冷却速度により変化する。そのため、２種類以上の半導体ウエーハのＩＧ能力を評価する際に、冷却速度を適切な速度に制御することによって、ウエーハ間のＩＧ能力の定量的な比較を正確に行うことができる。
【００１４】
このとき、前記冷却を行う際の冷却速度を、ウエーハ表面にエッチピットが１０^５／ｃｍ^２以上の密度で形成される速度に制御することが好ましい（請求項３）。
このように、冷却速度を選択エッチング処理後のウエーハ表面にエッチピットが１０^５／ｃｍ^２以上の密度で形成される速度に制御すれば、２種類以上の半導体ウエーハに形成されたエッチピットの密度を正確に比較することができるため、ＩＧ能力の評価を確実に行うことができる。
【００１５】
さらに、前記冷却を行う際の冷却速度を、１〜１００００℃／ｍｉｎの範囲に制御することが好ましい（請求項４）。
このように、冷却速度を１℃／ｍｉｎ以上に制御することによって、ウエーハ表面にエッチピットが形成される条件で熱処理を行うことができるため、ＩＧ能力の評価を正確に行うことができる。また一方、冷却速度を１００００℃／ｍｉｎを超える速度にするとウエーハ表面に形成されるエッチピットの密度が高過ぎて顕微鏡等で観察してカウントを行うのが困難となり、さらに１００００℃／ｍｉｎを超える冷却速度は簡単に実施することが可能な上限の冷却速度でもあるため、本発明では冷却速度を１００００℃／ｍｉｎ以下にすることが好ましい。
【００１６】
【発明の実施の形態】
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
従来、半導体ウエーハが有するＩＧ能力を評価する方法としては、例えば、特開２０００−６８２８０号公報に記載されている方法がある。この評価方法は、上述のように、ＢＭＤの対角線長Ｌ（ｎｍ）とＢＭＤ密度Ｄ（個／ｃｍ^３）の関係を規定して、ウエーハのＩＧ能力の有無を評価するものである。
【００１７】
本発明者等は、バルク中のＢＭＤ密度及びＢＭＤ半径を様々に変化させたときのウエーハが有するＩＧ能力について、特開２０００−６８２８０号公報を参考にして、以下のような実験を行った。
【００１８】
先ず、ＣＺ法によって直径２００ｍｍ、初期酸素濃度１８ｐｐｍａ（ＪＥＩＤＡ：日本電子工業振興協会規格）、方位＜１００＞のシリコン単結晶インゴットを育成した。このシリコン単結晶インゴットをスライスした後、研磨加工を行い、シリコンウエーハを複数作製した。その後、これらのシリコンウエーハのバルク中にＢＭＤを形成するため、７００℃で４〜１６時間の熱処理を施し、異なる密度の酸素析出核を発生させた後、１０００℃で４〜１６時間の熱処理を施して酸素析出物を成長させ、そのサイズを制御した。
【００１９】
作製したシリコンウエーハにＮｉ原子を１０^１２ｃｍ^−２の濃度で付着させて汚染処理を行った。その後、シリコンウエーハを８００℃まで加熱し、その温度で１４分間保持することによってウエーハのバルク中にＮｉ原子を均一に拡散させた後、８００℃から室温まで２２０℃／ｍｉｎの冷却速度で冷却した。熱処理後、それぞれのウエーハに選択エッチング処理を行ってウエーハ表面にシャローピット（Ｓ−ｐｉｔ）を形成し、形成されたシャローピットを光学顕微鏡にて観察した。
【００２０】
図３に、様々なＢＭＤ密度及びＢＭＤ半径を有するウエーハにおけるシャローピットの発生の有無を観察した結果を示す。図３に示す通り、ＢＭＤ密度及びＢＭＤ半径ともに大きいほどシャローピットは発生していなく、そのシャローピット発生の有無の境界は両対数グラフ上にほぼ直線で描くことができる。このようにシャローピットの有無を判定することで、特開２０００−６８２８０号公報に記載されているように、ＩＧ能力の有無が判定でき、またＢＭＤ密度とＢＭＤ半径が予め既知であれば、その大きさからＩＧ能力の有無を予想することができる。
【００２１】
しかしながら、上述のように、この方法ではウエーハが有するＩＧ能力の大きさの評価や複数のウエーハ間のＩＧ能力差の比較を行うことはできず、あくまでもウエーハが有するＩＧ能力の有無を間接的に評価する二値的な評価となる。また、特開２０００−６８２８０号公報では、ＢＭＤの対角線長Ｌ（ｎｍ）とＢＭＤ密度Ｄ（個／ｃｍ^３）の関係を導き出す際に、汚染処理、熱処理、エッチング処理を行ってシャローピットを形成し、このシャローピットの有無を観察した結果から関係式を求めているが、このとき、熱処理する際の冷却時の冷却速度については全く考慮していない。後述するように、ウエーハ表面に形成されるシャローピットが熱処理の際の冷却速度に大きく依存するものである以上、特開２０００−６８２８０号公報に記載されているＢＭＤに関する関係式は、ある特定の条件下でのＩＧ能力を評価するものでしかない。すなわち、このような評価方法においては、熱処理の際の冷却速度を厳密に規定しない限り、例えば図３に示したようなＩＧ能力の有無を区別する境界線が移動してしまうため、評価結果が全く異なるものとなり、半導体ウエーハのＩＧ能力の正確な評価を行うことはできない。
【００２２】
また、ＩＧ能力を評価する別の方法としては、ウエーハのバルク中に形成されたＢＭＤの密度とサイズを測定する方法があるが、この評価方法は前述のように、ウエーハが有するＩＧ能力を間接的に評価するものであり、ウエーハが有する実際のＩＧ能力を正確に評価できるとは限らない。
【００２３】
そこで、本発明等者は、従来行うことができなかった半導体ウエーハが有するＩＧ能力を直接的に測定して評価する方法について、鋭意検討及び実験を重ねた結果、少なくとも２種類以上の半導体ウエーハに対し、Ｎｉによる汚染処理、熱処理、選択エッチング処理を同一条件で順次行って半導体ウエーハの表面に浅いエッチピット（シャローピット）を形成し、このウエーハ表面に形成された浅いエッチピットの密度を測定した後、それぞれの半導体ウエーハのエッチピット密度を比較することによって、半導体ウエーハが実際に有するＩＧ能力を直接的に測定して、複数の半導体ウエーハ間のＩＧ能力差を定量的に、正確に評価することができることを見出し、本発明を完成させた。
【００２４】
以下、本発明のゲッタリング能力の評価方法について詳細に説明する。
先ず、評価対象となる少なくとも２種類以上の半導体ウエーハの表面にＮｉ原子を一定量で付着させることによって汚染処理を行う。このとき、Ｎｉの汚染濃度（Ｎｉ原子の付着量）は特に限定されるものでなく、例えばＮｉ原子を半導体ウエーハの表面に１０^８〜１０^１６ｃｍ^−２程度、特には１０^１２ｃｍ^−２程度の濃度で付着させて汚染処理を行うことができる。
【００２５】
次に、汚染処理されたそれぞれの半導体ウエーハに同一条件の熱処理を行う。この熱処理において、半導体ウエーハを所定の温度まで加熱することによって、汚染処理でウエーハ表面に付着させたＮｉ原子をウエーハのバルク中に均一に拡散させることができる。その後、ウエーハを室温まで冷却する冷却過程において、バルク中に拡散しているＮｉ原子をＢＭＤに捕獲させるとともに、ウエーハが有するＩＧ能力を超えて捕獲しきれずにバルク中に残存するＮｉ原子を表面近傍に拡散させ、Ｎｉシリサイドの形態で析出させる。尚、このような熱処理において、加熱する際の昇温速度や熱処理時間、また熱処理雰囲気等は特に限定されるものではなく、必要に応じて適宜決定することができる。例えば、昇温速度は０．１〜１００００℃／ｍｉｎ、熱処理温度は３００℃〜シリコンの融点以下、熱処理時間は１秒〜１００時間、雰囲気はＨ_２、Ｏ_２、Ａｒ、Ｎ_２、Ｈｅあるいはこれらの混合雰囲気等を挙げることができる。
【００２６】
熱処理後、それぞれの半導体ウエーハに選択エッチング液等により選択エッチング処理を行い、半導体ウエーハの表面に浅いエッチピット（以下、シャローピットと記載する場合もある）を形成する。このエッチピットは、上記の熱処理の冷却過程においてＢＭＤで捕獲しきれずに析出したＮｉシリサイドの量に応じて形成されるため、このウエーハ表面に形成されたエッチピットの密度を測定することによって、そのウエーハが有するＩＧ能力を直接的に測定することが可能になり、それぞれの半導体ウエーハのエッチピット密度を比較することによって、ウエーハ間のＩＧ能力の差を定量的にまた正確に評価することができる。
尚、上記の選択エッチング処理の方法は特に限定されるものではなく、例えば、選択エッチング液として混酸（ＨＦ，ＨＮＯ_３系）やＳｅｃｃｏ液等を用いてウエーハを１０秒〜３０分間浸漬させることによって容易に選択エッチング処理を行うことができる。
【００２７】
このとき、デバイス作製プロセスにおいてウエーハが有するＩＧ能力を高精度に評価したい場合には、実際に行われるデバイス作製プロセスの条件に基づいてＮｉによる汚染処理、熱処理を行った後、エッチピットを形成して評価を行うことができる。このように評価を行えば、そのデバイス作製条件でウエーハが実際に有するＩＧ能力を直接的に測定でき、高精度な評価を行うことが可能となる。
【００２８】
また、このような本発明のゲッタリング能力の評価方法において、上記の熱処理において冷却を行う際の冷却速度を制御することが好ましい。選択エッチング処理後のウエーハ表面に形成されるエッチピットの密度は、冷却時の冷却速度により変化する。そのため、この冷却速度を適切に制御して２種類以上の半導体ウエーハに熱処理することによって、各ウエーハの表面に形成されるエッチピットの密度を正確に比較することができ、ウエーハが有するＩＧ能力の定量的な評価を正確に行うことができる。
【００２９】
ここで、熱処理における冷却速度と選択エッチング処理後にウエーハ表面に形成されるエッチピット密度との関係について実験を行った結果を、図２を参照して説明する。
先ず、ＣＺ法によって直径２００ｍｍ、初期酸素濃度１４ｐｐｍａ（ＪＥＩＤＡ）、方位＜１００＞のシリコン単結晶インゴットを育成した。このシリコン単結晶インゴットをスライスした後、研磨加工を行い、シリコンウエーハを複数枚作製した。その後、これらのシリコンウエーハには特別な熱処理を施さなかったため、ウエーハ内部にはＢＭＤがほとんど形成されてなく、ウエーハのＩＧ能力を極めて低いものとした。
【００３０】
得られたこれらのシリコンウエーハの表面にＮｉ原子を１０^１２ｃｍ^−２の濃度で付着させて汚染処理を行った後、そのシリコンウエーハに熱処理を行った。このとき、熱処理は、８００℃まで加熱した後、その温度で１４分間保持することによってウエーハのバルク中にＮｉ原子を拡散させ、その後冷却速度を１〜１００００℃／ｍｉｎの範囲で変化させて８００℃から室温まで冷却することによって行った。
【００３１】
熱処理後、それぞれのウエーハに選択エッチング処理を行ってウエーハ表面にシャローピットを形成し、形成されたシャローピットを光学顕微鏡にて観察し、その密度を測定した。
シリコンウエーハに熱処理を行った際の冷却速度と測定したウエーハ表面のシャローピット密度との関係を調べた結果を図２に示す。この図２より、ウエーハ表面に形成されるシャローピット密度は熱処理の際の冷却速度に依存しており、冷却速度が速くなるほどシャローピット密度が大きくなることがわかる。
【００３２】
すなわち、熱処理において冷却時の冷却速度を制御することにより、選択エッチング後にウエーハ表面に形成されるシャローピット密度を変化させることができ、例えば、冷却を行う際の冷却速度を非常に遅く制御することにより、全てのＮｉ原子をＢＭＤに捕獲させて、選択エッチング処理後にシャローピットが形成されないようにすること、つまりＩＧ能力が無限大と評価される条件に設定することも可能となる。
【００３３】
本発明は、上述のように、ウエーハ表面に形成されたエッチピットの密度を測定しウエーハ間で比較することによってＩＧ能力の評価を行うため、上記２種類以上の半導体ウエーハに同一条件で熱処理を行う際に、冷却時の冷却速度をウエーハ表面にエッチピットが適切に形成される速度に制御することが好ましく、特にウエーハ表面にエッチピットが１０^５／ｃｍ^２以上の密度で形成される速度に制御することが好ましい。このように、冷却速度をエッチピットが形成されるように適切に設定すれば、エッチピット密度を測定することによって、２種類以上の半導体ウエーハ間の微小なＩＧ能力差を正確に比較することができ、半導体ウエーハが有するＩＧ能力の評価を確実に行うことができる。
【００３４】
このとき、冷却速度を速くするほど、ＮｉがＢＭＤに捕獲されにくくなり、ウエーハ表面に形成されるシャローピットの密度も大きくなるため、ウエーハ間の微小なＩＧ能力の差を正確に評価できるようになる。したがって、冷却を行う際の冷却速度を１℃／ｍｉｎ以上に制御することが好ましく、このように、冷却速度を１℃／ｍｉｎ以上に制御することによって、ウエーハ表面にエッチピットが適切に形成される条件で熱処理を行うことができ、その後選択エッチング処理によりウエーハ表面に形成されたエッチピットの密度を測定することによってＩＧ能力の評価を精度良く行うことができる。
【００３５】
また一方、冷却の際に冷却速度が余りにも速過ぎると、選択エッチング処理後、ウエーハ表面に形成されるエッチピットが多過ぎて例えば１０^８を超えるようになり、顕微鏡等で観察してカウントを行うのが困難となるし、さらに冷却する際に１００００℃／ｍｉｎを超える冷却速度を得るのは特別な冷却手段を用いる必要があり困難であるため、本発明では冷却時の冷却速度を１００００℃／ｍｉｎ以下にすることが好ましい。
【００３６】
すなわち、本発明では、冷却を行う際の冷却速度を１〜１００００℃／ｍｉｎの範囲に制御することが好ましく、より好ましくは、冷却速度を２〜１０００℃／ｍｉｎの範囲に、さらには１０〜５００℃／ｍｉｎの範囲に制御することが良い。このように冷却速度を制御することによって、ウエーハ間のＩＧ能力差を正確に比較でき、ＩＧ能力の評価を確実に行うことができる。
【００３７】
【実施例】
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
先ず、ＣＺ法によって直径２００ｍｍ、初期酸素濃度１８ｐｐｍａ（ＪＥＩＤＡ）、方位＜１００＞のシリコン単結晶インゴットを育成した。このシリコン単結晶インゴットをスライスした後、研磨加工を行い、シリコンウエーハを複数作製した。
【００３８】
その後、これらのシリコンウエーハのバルク中にＢＭＤを形成するため、７００℃で４〜１６時間の熱処理を施し、異なる密度の酸素析出核を発生させ、その後、１０００℃で４〜１６時間の熱処理を施して酸素析出物を成長させ、そのサイズを制御した。またこのとき、比較のために、ウエーハに熱処理を行わずにウエーハのバルク中にＢＭＤがほとんど形成されていない半導体ウエーハを作製した。
【００３９】
得られたこれらのシリコンウエーハの表面にＮｉ原子を１０^１２ｃｍ^−２の濃度で付着させて汚染処理を行った後、そのシリコンウエーハに熱処理を行った。このとき、熱処理は、８００℃まで加熱した後、その温度で１４分間保持することによってウエーハのバルク中にＮｉ原子を拡散させ、その後、８００℃から室温までの冷却速度を５０℃／ｍｉｎまたは２００℃／ｍｉｎの二つの条件に設定し冷却を行った。
【００４０】
熱処理後、それぞれのウエーハに混酸系の選択エッチング液（ＪＩＳ　Ｈ０６０９：１９９９によるＢ液）による選択エッチング処理を行ってウエーハ表面にシャローピット（Ｓ−ｐｉｔ）を形成し、形成されたシャローピットを光学顕微鏡にて観察し、その密度を測定した。その結果を図１に示す。
図１に示すように、熱処理において冷却速度を５０℃／ｍｉｎに設定して冷却を行った場合、ＢＭＤを含まないウエーハではシャローピットが１０^６ｃｍ^−２以上の密度で観察されているのに対し、熱処理を行ってバルク中にＢＭＤを形成したウエーハは、いずれもウエーハ表面にシャローピットがほとんど観察されなかった。このことから、これらのウエーハはいずれもＩＧ能力を有していることがわかる。
【００４１】
次に、冷却速度を２００℃／ｍｉｎに設定して冷却を行ったウエーハについてそのシャローピット密度を比較してみると、ＢＭＤ半径を一定にしてＢＭＤ密度を変化させた場合では、ＢＭＤ密度が大きくなるほどＳ−ｐｉｔ密度が減少しており、ゲッタリング能力が向上していることがわかる。また、ＢＭＤ密度を一定にしてＢＭＤ半径を変化させたウエーハを比較すると、ＢＭＤ半径が大きくなるほどＳ−ｐｉｔ密度が減少しているため、ＩＧ能力が向上していることがわかる。このように、各ウエーハに形成されたＳ−ｐｉｔ密度の大きさを比較することによって、ウエーハ間のわずかなＩＧ能力の差を直接的にかつ正確に把握することができることがわかる。
【００４２】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００４３】
【発明の効果】
以上説明したように、本発明のゲッタリング能力の評価方法によれば、半導体ウエーハが実際に有するＩＧ能力を直接的に測定でき、複数の半導体ウエーハ間の微小なＩＧ能力差を正確に評価することができる。
【図面の簡単な説明】
【図１】シリコンウエーハの表面に形成したシャローピットの密度を比較したグラフである。
【図２】冷却速度とシャローピット密度の関係を示すグラフである。
【図３】様々なＢＭＤ密度及びＢＭＤ半径を有するウエーハにおけるシャローピットの発生の有無を観察した結果を示すグラフである。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a gettering technique for removing heavy metal impurities that adversely affect device operation, and more particularly to an evaluation method for evaluating the capability of a semiconductor wafer for internal gettering (IG).
[0002]
[Prior art]
As a wafer for manufacturing a device such as a semiconductor integrated circuit, a silicon single crystal wafer mainly manufactured by slicing a silicon single crystal grown by the Czochralski method (CZ method), and performing lapping, chamfering, polishing, and the like. Is used. When the silicon single crystal wafer is subjected to a high-temperature heat treatment to make the vicinity of the wafer surface defect-free as much as possible, the quality of the device can be improved. The wafer that makes the most of its features is a wafer having a surface defect-free layer (DenZed Zone, DZ), and its superiority has been almost proved.
[0003]
On the other hand, in the bulk of the wafer, it is required to improve the gettering ability of capturing impurities such as heavy metals by forming internal micro defects (hereinafter abbreviated as BMD) composed of oxygen precipitates and the like at a high density. ing. For example, when performing a device formation heat treatment on a wafer, there are many opportunities for the wafer to be exposed to contamination with heavy metal impurities, and since the heavy metal adversely affects device operation, it is necessary to remove them from the vicinity of the surface where the device is formed. is there. There is a gettering technique as a method to meet the demand.
[0004]
The silicon single crystal grown by the CZ method inevitably contains oxygen at the manufacturing stage, but the oxygen concentration can be controlled, and CZ-silicon wafers having various oxygen concentrations are manufactured according to the purpose. be able to. When such a CZ-silicon wafer is subjected to a heat treatment, oxygen contained in the crystal is precipitated, and a BMD composed of oxygen precipitates is formed inside the wafer. The periphery of the BMD contains a considerable amount of crystal lattice distortion, which traps heavy metal impurities. Such a method is a method called internal gettering (IG), among various gettering techniques (also called intrinsic gettering).
[0005]
In this internal gettering, as one of the methods for evaluating the IG capability, there is a method of measuring the density and size of the BMD formed in the bulk of the wafer. In general, in internal gettering, the IG capability of the wafer is higher as the BMD density in the bulk of the wafer is higher, and the IG capability is higher as the size of the BMD is larger. Therefore, when evaluating the IG capability, it is important to grasp the density and size of the BMD in the bulk, and by measuring the density and size of the BMD in the bulk, the evaluation of the IG capability of the wafer is performed. It can be performed.
[0006]
However, such an evaluation method does not directly measure and evaluate the IG capability of the wafer, but indirectly evaluates the density and size of the BMD existing in the bulk of the wafer. Therefore, it cannot always be determined that the IG ability evaluated from the density and size of the BMD is actually the ability to getter a specific heavy metal element, and that the actual IG ability of the wafer is accurately evaluated. Not limited.
[0007]
As another method for evaluating the IG capability, for example, as disclosed in JP-A-2000-68280, the diagonal length of the oxygen precipitate is set to L (nm), and the density is set to D (pieces / cm ³ ). In such a case, there is a method of evaluating the IG capability based on whether or not a relationship of L × D ^0.6 ≧ 1.0 × 10 ⁷ holds. In Japanese Patent Application Laid-Open No. 2000-68280, in order to determine the above relational expression, the wafer was intentionally contaminated with Ni in Examples and Comparative Examples, and the presence or absence of shallow pits formed on the wafer surface was observed. It has been found that when the above relational expression is satisfied, the wafer has IG capability without generation of shallow pits, and the result indicates that the IG capability of the wafer can be evaluated by computer simulation.
[0008]
Such a method is a sufficient method for evaluating the IG capability of the wafer as the first step, that is, determining whether the wafer has a small amount of IG capability or has no IG capability. . However, this method is also an indirect evaluation method of evaluating the IG capability from the size and density of the oxygen precipitate, and also distinguishes the magnitude of the IG capability that continuously changes by providing a certain boundary, Only an extremely rough evaluation of judging the presence or absence of the IG capability can be performed, and it is impossible to evaluate the magnitude of the IG capability of the wafer or to compare the IG capability difference between the wafers.
[0009]
Therefore, such a conventional method for evaluating the gettering ability does not directly measure the IG ability of the wafer, but is insufficient as an evaluation of the IG ability, and may cause a problem in an actual device manufacturing process. It has been difficult to accurately evaluate a slight difference in IG capability between a plurality of wafers.
[0010]
[Problems to be solved by the invention]
Therefore, the present invention has been made in view of the above problems, and it is necessary to directly measure the IG capability actually possessed by a semiconductor wafer and accurately evaluate a small IG capability difference between a plurality of wafers. The main purpose is to provide a method for evaluating the gettering ability that can be performed.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, according to the present invention, there is provided a method for evaluating the internal gettering (IG) capability of a semiconductor wafer, wherein at least two or more types of semiconductor wafers are subjected to Ni contamination treatment, Heat treatment and selective etching are sequentially performed under the same conditions to form shallow etch pits (shallow pits) on the surface of the semiconductor wafer, and the density of the shallow etch pits formed on the wafer surface is measured. There is provided a method for evaluating gettering ability, characterized by evaluating IG ability by comparing etch pit densities (claim 1).
[0012]
As described above, two or more types of semiconductor wafers are sequentially subjected to Ni contamination treatment, heat treatment, and selective etching treatment under the same conditions to form etch pits on the wafer surface, and after measuring the etch pit density, By comparing the etch pit densities of the semiconductor wafers, the IG capability actually possessed by the semiconductor wafer can be directly measured, and the difference in IG capability between the semiconductor wafers can be quantitatively and accurately evaluated. Furthermore, when it is desired to evaluate the actual IG capability of the wafer in the device manufacturing process with high precision, after performing the contamination treatment and the heat treatment with Ni based on the conditions of the actually performed device manufacturing process, an etch pit is formed. By performing the evaluation, it is possible to directly measure the IG capability that the wafer actually has under the device manufacturing conditions and to evaluate the wafer with high accuracy.
[0013]
Further, in the heat treatment, it is preferable to control a cooling rate when cooling is performed (claim 2).
The density of the etch pits formed on the wafer surface after the selective etching process changes depending on the cooling rate during cooling in the heat treatment. Therefore, when evaluating the IG capability of two or more types of semiconductor wafers, by controlling the cooling rate to an appropriate speed, a quantitative comparison of the IG capability between the wafers can be accurately performed.
[0014]
At this time, it is preferable to control the cooling rate at the time of performing the cooling to a rate at which etch pits are formed at a density of 10 ⁵ / cm ² or more on the wafer surface (claim 3).
By controlling the cooling rate to a rate at which etch pits are formed at a density of 10 ⁵ / cm ² or more on the wafer surface after the selective etching process, the density of the etch pits formed on two or more types of semiconductor wafers is controlled. Can be accurately compared, so that the IG capability can be reliably evaluated.
[0015]
Further, it is preferable to control the cooling rate at the time of performing the cooling in a range of 1 to 10000 ° C./min.
As described above, by controlling the cooling rate to 1 ° C./min or more, the heat treatment can be performed under the condition that the etch pit is formed on the wafer surface, so that the IG capability can be accurately evaluated. On the other hand, if the cooling rate is higher than 10,000 ° C./min, the density of the etch pits formed on the wafer surface is too high, making it difficult to observe and count with a microscope or the like. Since the cooling rate is also the upper limit of the cooling rate that can be easily implemented, in the present invention, the cooling rate is preferably set to 10,000 ° C./min or less.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described, but the present invention is not limited thereto.
Conventionally, as a method for evaluating the IG capability of a semiconductor wafer, for example, there is a method described in JP-A-2000-68280. As described above, this evaluation method defines the relationship between the diagonal length L (nm) of the BMD and the BMD density D (pieces / cm ³ ), and evaluates the presence or absence of the IG capability of the wafer.
[0017]
The present inventors conducted the following experiments on the IG capability of the wafer when the BMD density and the BMD radius in the bulk were variously changed, with reference to JP-A-2000-68280.
[0018]
First, a silicon single crystal ingot having a diameter of 200 mm, an initial oxygen concentration of 18 ppma (JEIDA: Japan Electronics Industry Development Association standard), and an orientation <100> was grown by the CZ method. After slicing this silicon single crystal ingot, polishing was performed to produce a plurality of silicon wafers. Thereafter, in order to form BMD in the bulk of these silicon wafers, heat treatment is performed at 700 ° C. for 4 to 16 hours to generate oxygen precipitation nuclei having different densities, and then heat treatment is performed at 1000 ° C. for 4 to 16 hours. To grow the oxygen precipitate and control its size.
[0019]
Ni atoms were adhered to the produced silicon wafer at a concentration of 10 ¹² cm ⁻² to perform a contamination treatment. Thereafter, the silicon wafer was heated to 800 ° C. and held at that temperature for 14 minutes to uniformly diffuse Ni atoms in the bulk of the wafer, and then cooled from 800 ° C. to room temperature at a cooling rate of 220 ° C./min. . After the heat treatment, each wafer was selectively etched to form shallow pits (S-pits) on the wafer surface, and the formed shallow pits were observed with an optical microscope.
[0020]
FIG. 3 shows the results of observing the presence or absence of shallow pits on wafers having various BMD densities and BMD radii. As shown in FIG. 3, as both the BMD density and the BMD radius are larger, no shallow pit is generated, and the boundary of the presence or absence of the shallow pit can be drawn as a substantially straight line on the log-log graph. By determining the presence or absence of a shallow pit as described above, it is possible to determine the presence or absence of the IG capability as described in JP-A-2000-68280, and if the BMD density and BMD radius are known in advance, the The presence or absence of the IG capability can be predicted from the size.
[0021]
However, as described above, in this method, it is impossible to evaluate the magnitude of the IG capability of the wafer or to compare the difference in IG capability between a plurality of wafers, and to indirectly determine the presence or absence of the IG capability of the wafer. It is a binary evaluation to evaluate. In Japanese Patent Application Laid-Open No. 2000-68280, when a relationship between a diagonal length L (nm) of a BMD and a BMD density D (pieces / cm ³ ) is derived, a shallow pit is formed by performing a contamination process, a heat treatment, and an etching process. Then, a relational expression is obtained from the result of observing the presence or absence of the shallow pit, but at this time, no consideration is given to the cooling rate at the time of heat treatment. As will be described later, since the shallow pits formed on the wafer surface greatly depend on the cooling rate during the heat treatment, the relational expression relating to BMD described in Japanese Patent Application Laid-Open No. 2000-68280 It only evaluates the IG capability under the conditions. That is, in such an evaluation method, unless the cooling rate at the time of heat treatment is strictly defined, a boundary line for discriminating the presence or absence of the IG capability as shown in FIG. 3 moves, for example. Thus, the IG capability of the semiconductor wafer cannot be accurately evaluated.
[0022]
As another method for evaluating the IG capability, there is a method of measuring the density and size of the BMD formed in the bulk of the wafer. As described above, this evaluation method indirectly measures the IG capability of the wafer. The actual IG capability of the wafer cannot always be accurately evaluated.
[0023]
The inventors of the present invention have conducted intensive studies and experiments on a method of directly measuring and evaluating the IG capability of a semiconductor wafer, which could not be performed conventionally. On the other hand, contamination treatment with Ni, heat treatment, and selective etching treatment were sequentially performed under the same conditions to form shallow etch pits (shallow pits) on the surface of the semiconductor wafer, and the density of the shallow etch pits formed on the wafer surface was measured. Thereafter, by comparing the etch pit densities of the respective semiconductor wafers, the IG capability actually possessed by the semiconductor wafer is directly measured, and the IG capability difference between the plurality of semiconductor wafers is quantitatively and accurately evaluated. The inventors have found that the present invention can be performed and completed the present invention.
[0024]
Hereinafter, the method for evaluating the gettering ability of the present invention will be described in detail.
First, a contamination treatment is performed by attaching a fixed amount of Ni atoms to the surfaces of at least two or more types of semiconductor wafers to be evaluated. At this time, the concentration of Ni contamination (the amount of Ni atoms attached) is not particularly limited. For example, Ni atoms are deposited on the surface of the semiconductor wafer at about 10 ⁸ to 10 ¹⁶ cm ⁻² , and particularly about 10 ¹² cm ^−2. And a contamination treatment can be performed.
[0025]
Next, heat treatment under the same conditions is performed on each of the contaminated semiconductor wafers. In this heat treatment, by heating the semiconductor wafer to a predetermined temperature, the Ni atoms attached to the wafer surface in the contamination treatment can be uniformly diffused into the bulk of the wafer. Thereafter, in a cooling process of cooling the wafer to room temperature, the Ni atoms diffused in the bulk are captured by the BMD, and the Ni atoms remaining in the bulk that cannot be captured beyond the IG capability of the wafer and are remaining near the surface. And deposited in the form of Ni silicide. In such a heat treatment, the rate of temperature rise, the heat treatment time, the heat treatment atmosphere, and the like during heating are not particularly limited, and can be appropriately determined as needed. For example, the heating rate is 0.1 to 10000 ° C./min, the heat treatment temperature is 300 ° C. to the melting point of silicon, the heat treatment time is 1 second to 100 hours, and the atmosphere is H ₂ , O ₂ , Ar, N ₂ , He or A mixed atmosphere of these can be mentioned.
[0026]
After the heat treatment, a selective etching process is performed on each of the semiconductor wafers with a selective etching solution or the like to form shallow etch pits (hereinafter sometimes referred to as shallow pits) on the surface of the semiconductor wafer. Since the etch pits are formed in accordance with the amount of Ni silicide deposited without being captured by the BMD in the cooling process of the heat treatment, the density of the etch pits formed on the surface of the wafer is measured. It is possible to directly measure the IG capability of a wafer, and to quantitatively and accurately evaluate the difference in IG capability between wafers by comparing the etch pit densities of the respective semiconductor wafers. .
The method of the selective etching treatment is not particularly limited. For example, a wafer is immersed for 10 seconds to 30 minutes using a mixed acid (HF, HNO ₃ system) or a Secco solution as a selective etching solution. Selective etching can be easily performed.
[0027]
At this time, if it is desired to evaluate the IG capability of the wafer in the device manufacturing process with high accuracy, after performing the contamination treatment with Ni and the heat treatment based on the conditions of the actually performed device manufacturing process, an etch pit is formed. Can be evaluated. By performing the evaluation in this manner, the actual IG capability of the wafer can be directly measured under the device manufacturing conditions, and a highly accurate evaluation can be performed.
[0028]
In the method for evaluating the gettering ability of the present invention, it is preferable to control the cooling rate when cooling in the heat treatment. The density of the etch pits formed on the wafer surface after the selective etching process changes depending on the cooling rate during cooling. Therefore, by appropriately controlling the cooling rate and performing heat treatment on two or more types of semiconductor wafers, the density of the etch pits formed on the surface of each wafer can be accurately compared, and the IG capability of the wafer can be improved. Quantitative evaluation can be performed accurately.
[0029]
Here, the result of an experiment conducted on the relationship between the cooling rate in the heat treatment and the etch pit density formed on the wafer surface after the selective etching treatment will be described with reference to FIG.
First, a silicon single crystal ingot having a diameter of 200 mm, an initial oxygen concentration of 14 ppma (JEIDA) and an orientation <100> was grown by the CZ method. After slicing this silicon single crystal ingot, polishing was performed to produce a plurality of silicon wafers. Thereafter, since no special heat treatment was applied to these silicon wafers, BMDs were hardly formed inside the wafers, and the IG capability of the wafers was extremely low.
[0030]
Ni atoms were attached to the surfaces of the obtained silicon wafers at a concentration of 10 ¹² cm ⁻² to perform a contamination treatment, and then the silicon wafers were subjected to a heat treatment. At this time, in the heat treatment, after heating to 800 ° C., Ni atoms are diffused in the bulk of the wafer by holding at that temperature for 14 minutes, and then the cooling rate is changed in the range of 1 to 10000 ° C./min. Performed by cooling from ° C. to room temperature.
[0031]
After the heat treatment, each wafer was subjected to a selective etching process to form shallow pits on the wafer surface, and the formed shallow pits were observed with an optical microscope to measure the density.
FIG. 2 shows the result of examining the relationship between the cooling rate when heat treatment was performed on the silicon wafer and the measured shallow pit density on the wafer surface. FIG. 2 shows that the shallow pit density formed on the wafer surface depends on the cooling rate during the heat treatment, and the shallow pit density increases as the cooling rate increases.
[0032]
That is, by controlling the cooling rate at the time of cooling in the heat treatment, the density of shallow pits formed on the wafer surface after selective etching can be changed. Accordingly, all Ni atoms can be captured by the BMD so that shallow pits are not formed after the selective etching process, that is, it is possible to set a condition where the IG capability is evaluated as infinite.
[0033]
According to the present invention, as described above, in order to evaluate the IG capability by measuring the density of the etch pits formed on the wafer surface and comparing between the wafers, heat treatment is performed on the two or more types of semiconductor wafers under the same conditions. When performing the cooling, it is preferable to control the cooling rate during cooling to a rate at which etch pits are appropriately formed on the wafer surface, and particularly to a rate at which etch pits are formed at a density of 10 ⁵ / cm ² or more on the wafer surface. It is preferable to control. As described above, if the cooling rate is appropriately set so that an etch pit is formed, it is possible to accurately compare a small IG capability difference between two or more types of semiconductor wafers by measuring the etch pit density. As a result, the IG capability of the semiconductor wafer can be reliably evaluated.
[0034]
At this time, as the cooling rate is increased, Ni is less likely to be captured by the BMD, and the density of shallow pits formed on the wafer surface is also increased, so that a small difference in IG capability between wafers can be accurately evaluated. Become. Therefore, it is preferable to control the cooling rate at the time of cooling to 1 ° C./min or more. In this way, by controlling the cooling rate to 1 ° C./min or more, etch pits are appropriately formed on the wafer surface. The heat treatment can be performed under the following conditions, and then the IG capability can be accurately evaluated by measuring the density of the etch pits formed on the wafer surface by the selective etching process.
[0035]
On the other hand, if too fast a cooling rate is too upon cooling, after the selective etching process, the etch pits formed on the wafer surface is now more than too many to example 10 ^8, the count was observed with a microscope or the like It is difficult to perform the cooling, and it is difficult to obtain a cooling rate of more than 10,000 ° C./min at the time of further cooling because it is necessary to use a special cooling means. / Min or less.
[0036]
That is, in the present invention, the cooling rate at the time of cooling is preferably controlled in the range of 1 to 10000 ° C./min, more preferably the cooling rate is controlled in the range of 2 to 1000 ° C./min, and more preferably 10 to 10 ° C./min. It is preferable to control the temperature within a range of 500 ° C./min. By controlling the cooling rate in this manner, the difference in IG capability between wafers can be accurately compared, and IG capability can be reliably evaluated.
[0037]
【Example】
Hereinafter, the present invention will be described more specifically with reference to Examples, but the present invention is not limited thereto.
(Example)
First, a silicon single crystal ingot having a diameter of 200 mm, an initial oxygen concentration of 18 ppma (JEIDA) and an orientation <100> was grown by the CZ method. After slicing this silicon single crystal ingot, polishing was performed to produce a plurality of silicon wafers.
[0038]
Thereafter, in order to form BMD in the bulk of these silicon wafers, heat treatment is performed at 700 ° C. for 4 to 16 hours to generate oxygen precipitation nuclei having different densities, and then heat treatment is performed at 1000 ° C. for 4 to 16 hours. To grow the oxygen precipitate and control its size. At this time, for comparison, a semiconductor wafer having almost no BMD formed in the bulk of the wafer was prepared without performing a heat treatment on the wafer.
[0039]
Ni atoms were attached to the surfaces of the obtained silicon wafers at a concentration of 10 ¹² cm ⁻² to perform a contamination treatment, and then the silicon wafers were subjected to a heat treatment. At this time, in the heat treatment, after heating to 800 ° C., Ni atoms are diffused into the bulk of the wafer by holding at that temperature for 14 minutes, and then the cooling rate from 800 ° C. to room temperature is increased to 50 ° C./min or 200 ° C. Cooling was performed under two conditions of ° C / min.
[0040]
After the heat treatment, each wafer is subjected to a selective etching treatment with a mixed acid-based selective etching solution (B solution according to JIS H0609: 1999) to form shallow pits (S-pits) on the wafer surface, and the formed shallow pits are optically processed. The density was measured by observing with a microscope. The result is shown in FIG.
As shown in FIG. 1, when cooling was performed at a cooling rate of 50 ° C./min in the heat treatment, shallow pits were observed at a density of 10 ⁶ cm ⁻² or more on a wafer not containing BMD. On the other hand, in each of the wafers on which the BMD was formed in the bulk by performing the heat treatment, almost no shallow pits were observed on the wafer surface. This indicates that all of these wafers have IG capability.
[0041]
Next, comparing the shallow pit densities of the wafers cooled at a cooling rate of 200 ° C./min, the BMD density is large when the BMD radius is kept constant and the BMD density is changed. It can be seen that the S-pit density has decreased and the gettering ability has improved. Also, comparing the wafers in which the BMD radius is changed with the BMD density kept constant, it can be seen that as the BMD radius increases, the S-pit density decreases, and the IG capability improves. Thus, by comparing the magnitude of the S-pit density formed on each wafer, it can be seen that a slight difference in IG capability between the wafers can be directly and accurately grasped.
[0042]
Note that the present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and has substantially the same configuration as the technical idea described in the claims of the present invention, and any device having the same operation and effect can be realized by the present invention. It is included in the technical scope of the invention.
[0043]
【The invention's effect】
As described above, according to the gettering capability evaluation method of the present invention, the IG capability actually possessed by a semiconductor wafer can be directly measured, and a small IG capability difference between a plurality of semiconductor wafers can be accurately evaluated. be able to.
[Brief description of the drawings]
FIG. 1 is a graph comparing the density of shallow pits formed on the surface of a silicon wafer.
FIG. 2 is a graph showing a relationship between a cooling rate and a shallow pit density.
FIG. 3 is a graph showing the results of observing the presence or absence of shallow pits on wafers having various BMD densities and BMD radii.

Claims

This is a method for evaluating the internal gettering (IG) capability of a semiconductor wafer, wherein at least two or more types of semiconductor wafers are sequentially subjected to Ni contamination treatment, heat treatment, and selective etching treatment under the same conditions. After forming shallow etch pits (shallow pits) on the surface of the wafer and measuring the density of the shallow etch pits formed on the surface of the wafer, the IG capability is evaluated by comparing the etch pit densities of the respective semiconductor wafers. A method for evaluating gettering ability, characterized in that:

The method for evaluating gettering ability according to claim 1, wherein in the heat treatment, a cooling rate at the time of cooling is controlled.

The method for evaluating gettering ability according to claim 2, wherein the cooling rate at the time of performing the cooling is controlled to a rate at which etch pits are formed on the wafer surface at a density of 10 ⁵ / cm ² or more.

The method for evaluating gettering ability according to claim 2, wherein the cooling rate at the time of performing the cooling is controlled within a range of 1 to 10000 ° C./min. 5.