JP5160023B2 - Silicon wafer and method for manufacturing silicon wafer - Google Patents

Silicon wafer and method for manufacturing silicon wafer Download PDF

Info

Publication number
JP5160023B2
JP5160023B2 JP2005088150A JP2005088150A JP5160023B2 JP 5160023 B2 JP5160023 B2 JP 5160023B2 JP 2005088150 A JP2005088150 A JP 2005088150A JP 2005088150 A JP2005088150 A JP 2005088150A JP 5160023 B2 JP5160023 B2 JP 5160023B2
Authority
JP
Japan
Prior art keywords
silicon wafer
heat treatment
atoms
wafer
bmd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005088150A
Other languages
Japanese (ja)
Other versions
JP2006269896A (en
Inventor
敏昭 小野
渉 杉村
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2005088150A priority Critical patent/JP5160023B2/en
Publication of JP2006269896A publication Critical patent/JP2006269896A/en
Application granted granted Critical
Publication of JP5160023B2 publication Critical patent/JP5160023B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、デバイスの素材であるシリコンウェーハ及びシリコンウェーハの製造方法に関し、特にデバイス製造工程における熱処理によってSlip伸展が生じにくい優れた強度を有するシリコンウェーハ及びシリコンウェーハの製造方法に関する。   The present invention relates to a silicon wafer that is a material of a device and a method for manufacturing the silicon wafer, and more particularly, to a silicon wafer having excellent strength that is difficult to cause slip extension by heat treatment in a device manufacturing process, and a method for manufacturing the silicon wafer.

従来、表面近傍に結晶欠陥がなく、デバイス製造工程において優れたゲッタリング効果を有するシリコンウェーハとして、酸素濃度と炭素濃度の範囲が制御され、表面および表面近傍に無欠陥層が形成され、500〜1000℃の温度で1時間〜24時間の熱処理を施した場合に、内部に1×10個/cm以上の酸素析出物が形成されるシリコンウェーハがある(例えば、特許文献1)。
特開2002−57159号公報
Conventionally, as a silicon wafer having no crystal defects near the surface and having an excellent gettering effect in the device manufacturing process, the range of oxygen concentration and carbon concentration is controlled, and a defect-free layer is formed on the surface and in the vicinity of the surface. There is a silicon wafer in which oxygen precipitates of 1 × 10 4 pieces / cm 2 or more are formed inside when heat treatment is performed at a temperature of 1000 ° C. for 1 hour to 24 hours (for example, Patent Document 1).
JP 2002-57159 A

しかしながら、特許文献1に記載されている技術では、デバイス製造工程における熱処理によるSlip伸展の発生が顕著であり、ウェーハ強度が劣化することが問題となっていた。     However, in the technique described in Patent Document 1, the occurrence of slip extension due to heat treatment in the device manufacturing process is significant, and there is a problem that the wafer strength deteriorates.

本発明の目的は、デバイス製造工程における熱処理によってSlip伸展が生じにくい優れた強度を有するシリコンウェーハ及びシリコンウェーハの製造方法を提供することにある。   An object of the present invention is to provide a silicon wafer having an excellent strength that is difficult to cause slip extension by heat treatment in a device manufacturing process, and a method for manufacturing the silicon wafer.

上記課題を解決するために、本発明者は、鋭意研究を重ね、ウェーハバルク中の酸素析出物(BMD)の密度を5×10個/cm以上とすることで、Slip伸展を防止できることを見出した。ところが、BMDの密度が5×10個/cm以上であっても、ウェーハバルク中のBMDのサイズが150nmを越えると、BMDを起点とした微小なSlip伸展がウェーハ最外周部付近に多発して析出過多となり、十分な強度が得られなくなるとともに、シリコンウェーハが大きく反ってしまう場合があることが分かった。 In order to solve the above-mentioned problems, the present inventor has made extensive research and can prevent the extension of slip by setting the density of oxygen precipitates (BMD) in the wafer bulk to 5 × 10 9 pieces / cm 3 or more. I found. However, even if the density of BMD is 5 × 10 9 pieces / cm 3 or more, if the size of BMD in the wafer bulk exceeds 150 nm, minute Slip extension starting from BMD frequently occurs near the outermost peripheral part of the wafer. As a result, it was found that precipitation becomes excessive, sufficient strength cannot be obtained, and the silicon wafer may be greatly warped.

ウェーハバルク中の酸素析出物は、ウェーハ表層部に無欠陥層を形成する熱処理などの熱処理を行うことにより、酸素析出核を成長させて形成することができる。BMDを形成する熱処理条件によってBMDの密度およびサイズは変化する。具体的には、昇温レートが早いとBMD密度が低くなり、遅いほどBMD密度は高くなる。また、熱処理時間が長い程、BMDサイズは大きくなり、短い程BMDサイズは小さくなる。   Oxygen precipitates in the wafer bulk can be formed by growing oxygen precipitation nuclei by performing a heat treatment such as a heat treatment for forming a defect-free layer on the wafer surface layer. The density and size of the BMD vary depending on the heat treatment conditions for forming the BMD. Specifically, the BMD density decreases when the rate of temperature rise is fast, and the BMD density increases as the rate of temperature rise is slow. Also, the longer the heat treatment time, the larger the BMD size, and the shorter the heat treatment time, the smaller the BMD size.

また、シリコンウェーハ中に導入される酸素析出核は、シリコンウェーハの酸素濃度が高くなるほど増加する。さらに、シリコンウェーハ中の炭素は、酸素析出核の形成を促進するので、ウェーハバルク中の酸素析出物(BMD)の密度は、炭素濃度が高くなるほど高くなる。しかし、シリコンウェーハの炭素濃度のみを増加させても、酸素濃度が所定の濃度範囲を満たさない場合、所望とするBMDの密度は得られない。また、シリコンウェーハの酸素濃度および炭素濃度が高すぎると、ウェーハバルク中の酸素析出物のサイズが150nmを越えてしまうので、上述したように、Slip伸展を防止する効果が十分に得られない。また、無欠陥層は、高品質なデバイスを容易に製造できるシリコンウェーハとするために、ウェーハ表層部に少なくとも5μm以上有することが望ましい。   Further, the oxygen precipitation nuclei introduced into the silicon wafer increase as the oxygen concentration of the silicon wafer increases. Further, since carbon in the silicon wafer promotes formation of oxygen precipitation nuclei, the density of oxygen precipitates (BMD) in the wafer bulk increases as the carbon concentration increases. However, even if only the carbon concentration of the silicon wafer is increased, if the oxygen concentration does not satisfy the predetermined concentration range, the desired BMD density cannot be obtained. If the oxygen concentration and carbon concentration of the silicon wafer are too high, the size of the oxygen precipitates in the wafer bulk exceeds 150 nm, so that the effect of preventing the slip extension cannot be sufficiently obtained as described above. Further, it is desirable that the defect-free layer has at least 5 μm or more in the wafer surface layer portion in order to obtain a silicon wafer that can easily manufacture a high-quality device.

本発明者は、5×10個/cm以上の密度、かつサイズが150nm以下であるBMDが形成されるように、シリコンウェーハ中の酸素濃度及び炭素濃度を意図的に調整してそれぞれ所定の濃度範囲とするとともに、ウェーハ表層部に少なくとも5μm以上の無欠陥層を形成する熱処理などの熱処理条件を適切に制御することによって、Slip伸展が生じにくいシリコンウェーハが得られることを見出した。 The inventor intentionally adjusts the oxygen concentration and the carbon concentration in the silicon wafer so as to form a BMD having a density of 5 × 10 9 pieces / cm 3 or more and a size of 150 nm or less, respectively. It was found that a silicon wafer in which slip extension hardly occurs can be obtained by appropriately controlling the heat treatment conditions such as heat treatment for forming a defect-free layer of at least 5 μm or more on the wafer surface layer portion.

本発明は、上記の知見に基づいて完成されたものであり、本発明のシリコンウェーハの製造方法は、酸素濃度が1.2×1018〜1.8×1018atoms/cm、炭素濃度が0.5×1016〜2×1017atoms/cmとされ、ウェーハ表層部に少なくとも5μm以上の無欠陥層を有し、ウェーハバルク中の酸素析出物の密度が5×10個/cm以上、かつそのサイズが150nm以下であるシリコンウェーハの製造方法であって、
炭素濃度が0.5×1016〜2×1017atoms/cmの単結晶シリコンインゴットから製造された窒素濃度が5×10 13 〜5×10 15 atoms/cm であるシリコンウェーハを、非酸化性雰囲気中で熱処理温度1100℃〜1250℃、熱処理時間1〜5時間の条件で熱処理を施す際、
酸素濃度が1.2×1018〜1.4×1018atoms/cmの場合には熱処理過程中700℃〜1000℃の温度範囲の昇温レートを0.1〜1℃/minとし、
酸素濃度が1.4×1018〜1.8×1018atoms/cmの場合には熱処理過程中700℃〜1000℃の温度範囲の昇温レートを1〜5℃/minとして、
昇温レートを早くしてBMD密度を低くし昇温レートを遅くするほどBMD密度を高くするように制御することを特徴とする。
本発明は、前記非酸化性ガス雰囲気が、アルゴンガス、水素ガスあるいはこれらの混合ガス雰囲気であることができる。
上記のいずれかに記載のシリコンウェーハの製造方法によって製造されたシリコンウェーハであって、表層部に少なくとも5μm以上の無欠陥層を有し、ウェーハバルク中の酸素析出物の密度が5×10個/cm以上、かつそのサイズが150nm以下であることが可能である。
本発明のシリコンウェーハは、酸素濃度が1.2×1018〜1.8×1018atoms/cm、炭素濃度が0.5×1016〜2×1017atoms/cmのシリコンウェーハであって、ウェーハ表層部に少なくとも5μm以上の無欠陥層を有し、ウェーハバルク中の酸素析出物の密度が5×10個/cm以上、かつそのサイズが150nm以下であることを特徴とする。



The present invention has been completed based on the above findings, and the silicon wafer production method of the present invention has an oxygen concentration of 1.2 × 10 18 to 1.8 × 10 18 atoms / cm 3 , a carbon concentration. Is 0.5 × 10 16 to 2 × 10 17 atoms / cm 3 , has a defect-free layer of at least 5 μm or more in the wafer surface layer portion, and the density of oxygen precipitates in the wafer bulk is 5 × 10 9 / A method for producing a silicon wafer having a size of cm 3 or more and a size of 150 nm or less,
A silicon wafer having a nitrogen concentration of 5 × 10 13 to 5 × 10 15 atoms / cm 3 manufactured from a single crystal silicon ingot having a carbon concentration of 0.5 × 10 16 to 2 × 10 17 atoms / cm 3 is used. When heat treatment is performed in an oxidizing atmosphere under conditions of a heat treatment temperature of 1100 ° C. to 1250 ° C. and a heat treatment time of 1 to 5 hours,
In the case where the oxygen concentration is 1.2 × 10 18 to 1.4 × 10 18 atoms / cm 3 , the temperature increase rate in the temperature range of 700 ° C. to 1000 ° C. is set to 0.1 to 1 ° C./min during the heat treatment process,
When the oxygen concentration is 1.4 × 10 18 to 1.8 × 10 18 atoms / cm 3 , the temperature rising rate in the temperature range of 700 ° C. to 1000 ° C. is set to 1 to 5 ° C./min during the heat treatment process.
Control is performed such that the BMD density is increased as the temperature rise rate is increased to decrease the BMD density and the temperature increase rate is decreased.
In the present invention, the non-oxidizing gas atmosphere may be an argon gas, a hydrogen gas, or a mixed gas atmosphere thereof.
A silicon wafer manufactured by any one of the above-described silicon wafer manufacturing methods, having a defect-free layer of at least 5 μm or more in the surface layer portion, and the density of oxygen precipitates in the wafer bulk is 5 × 10 9 Pieces / cm 3 or more and the size thereof can be 150 nm or less.
The silicon wafer of the present invention is a silicon wafer having an oxygen concentration of 1.2 × 10 18 to 1.8 × 10 18 atoms / cm 3 and a carbon concentration of 0.5 × 10 16 to 2 × 10 17 atoms / cm 3. The wafer surface layer has a defect-free layer of at least 5 μm, the density of oxygen precipitates in the wafer bulk is 5 × 10 9 pieces / cm 3 or more, and the size is 150 nm or less. To do.



なお、本発明において、酸素濃度とはASTM F121−1979に基づいて規定される濃度のことであり、炭素濃度は、ASTM F123−1981基づいて規定される濃度のことである。   In the present invention, the oxygen concentration is a concentration defined based on ASTM F121-1979, and the carbon concentration is a concentration defined based on ASTM F123-1981.

本発明のシリコンウェーハによれば、ウェーハバルク中の酸素析出物(BMD)の密度が5×10個/cm以上、かつBMDのサイズが150nm以下であるため、デバイス製造工程における熱処理によってSlip伸展が生じにくく、BMDを起点とした微小なSlip伸展が多発することによる析出過多が防止され、優れた強度を有するものとなる。しかも、本発明のシリコンウェーハは、ウェーハ表層部に少なくとも5μm以上の無欠陥層を有しているので、高品質なデバイスを容易に製造できるものとなる。 According to the silicon wafer of the present invention, the density of oxygen precipitates (BMD) in the wafer bulk is 5 × 10 9 pieces / cm 3 or more and the BMD size is 150 nm or less. Extension hardly occurs, excessive precipitation due to frequent occurrence of minute Slip extension starting from BMD is prevented, and excellent strength is obtained. Moreover, since the silicon wafer of the present invention has a defect-free layer of at least 5 μm or more on the wafer surface layer portion, a high-quality device can be easily manufactured.

上記シリコンウェーハでは、窒素濃度が5×1013〜5×1015atoms/cmであるものとすることができる。
このようなシリコンウェーハとすることで、優れた強度を有するとともに、COP消滅幅が広く、無欠陥層の厚いシリコンウェーハとすることができる。
In the silicon wafer, the nitrogen concentration may be 5 × 10 13 to 5 × 10 15 atoms / cm 3 .
By using such a silicon wafer, a silicon wafer having excellent strength, a wide COP annihilation width, and a thick defect-free layer can be obtained.

また、上記課題を解決するために、本発明のシリコンウェーハの製造方法は、酸素濃度が1.2×1018〜1.4×1018atoms/cm、炭素濃度が0.5×1016〜2×1017atoms/cmの単結晶シリコンインゴットから製造されたシリコンウェーハを、非酸化性雰囲気中で熱処理温度1100℃〜1250℃、熱処理時間1〜5時間、熱処理過程中700℃〜1000℃の温度範囲の昇温レートを0.1〜1℃/minの条件で熱処理を施すことを特徴とする。 In order to solve the above problems, the silicon wafer manufacturing method of the present invention has an oxygen concentration of 1.2 × 10 18 to 1.4 × 10 18 atoms / cm 3 and a carbon concentration of 0.5 × 10 16. A silicon wafer manufactured from a single crystal silicon ingot of ˜2 × 10 17 atoms / cm 3 is subjected to a heat treatment temperature of 1100 ° C. to 1250 ° C., a heat treatment time of 1 to 5 hours in a non-oxidizing atmosphere, and 700 ° C. to 1000 ° C. during the heat treatment process. Heat treatment is performed at a temperature rising rate in the temperature range of 0.1 ° C./min to 0.1 ° C./min.

本発明のシリコンウェーハの製造方法によれば、ウェーハバルク中のBMDの密度が5×10個/cm以上、かつBMDのサイズが150nm以下であり、Slip伸展が生じにくく、BMDを起点とした微小なSlip伸展が多発することによる析出過多が防止され、優れた強度を有する高品質なデバイスを容易に製造できる本発明のシリコンウェーハを得ることができる。 According to the method for producing a silicon wafer of the present invention, the density of BMD in the wafer bulk is 5 × 10 9 pieces / cm 3 or more, and the size of BMD is 150 nm or less. Thus, it is possible to obtain the silicon wafer of the present invention that can prevent excessive precipitation due to frequent occurrence of minute Slip extension and can easily manufacture a high-quality device having excellent strength.

また、上記課題を解決するために、本発明のシリコンウェーハの製造方法は、酸素濃度が1.4×1018〜1.8×1018atoms/cm、炭素濃度が0.5×1016〜2×1017atoms/cmの単結晶シリコンインゴットから製造されたシリコンウェーハを、非酸化性雰囲気中で熱処理温度1100℃〜1250℃、熱処理時間1〜5時間、熱処理過程中700℃〜1000℃の温度範囲の昇温レートを1〜5℃/minの条件で熱処理を施すことを特徴とする。 In order to solve the above problems, the silicon wafer manufacturing method of the present invention has an oxygen concentration of 1.4 × 10 18 to 1.8 × 10 18 atoms / cm 3 and a carbon concentration of 0.5 × 10 16. A silicon wafer manufactured from a single crystal silicon ingot of ˜2 × 10 17 atoms / cm 3 is subjected to a heat treatment temperature of 1100 ° C. to 1250 ° C., a heat treatment time of 1 to 5 hours in a non-oxidizing atmosphere, and 700 ° C. to 1000 ° C. during the heat treatment process. Heat treatment is performed at a temperature rising rate in the temperature range of 1 ° C. under conditions of 1 to 5 ° C./min.

本発明のシリコンウェーハの製造方法においても、ウェーハバルク中のBMDの密度が5×10個/cm以上、かつBMDのサイズが150nm以下であり、優れた強度を有する高品質なデバイスを容易に製造できる本発明のシリコンウェーハを得ることができる。 Also in the method for producing a silicon wafer of the present invention, a BMD density in the wafer bulk is 5 × 10 9 pieces / cm 3 or more and a BMD size is 150 nm or less, and a high-quality device having excellent strength can be easily obtained. The silicon wafer of the present invention that can be manufactured easily can be obtained.

また、上記のシリコンウェーハの製造方法では、前記非酸化性ガス雰囲気が、アルゴンガス、水素ガスあるいはこれらの混合ガス雰囲気である方法とすることができる。   In the method for manufacturing a silicon wafer, the non-oxidizing gas atmosphere may be an argon gas, a hydrogen gas, or a mixed gas atmosphere thereof.

また、上記のシリコンウェーハの製造方法では、前記熱処理前のシリコンウェーハの窒素濃度が5×1013〜5×1015atoms/cmである5×1013〜5×1015atoms/cmであることを特徴とするシリコンウェーハの製造方法とすることができる。
このようなシリコンウェーハの製造方法とすることで、Slip伸展が生じにくく、優れた強度を有するとともに、COP消滅幅が広く、無欠陥層の厚いシリコンウェーハを得ることができる。
In the method for manufacturing a silicon wafer, the nitrogen concentration of the silicon wafer before the heat treatment is 5 × 10 13 to 5 × 10 15 atoms / cm 3, which is 5 × 10 13 to 5 × 10 15 atoms / cm 3 . It can be set as the manufacturing method of the silicon wafer characterized by it.
By adopting such a silicon wafer manufacturing method, it is possible to obtain a silicon wafer having a large defect-free layer and a wide COP annihilation width that is difficult to cause slip extension and has excellent strength.

また、本発明のシリコンウェーハは 上記のシリコンウェーハの製造方法によって製造されたシリコンウェーハであって、表層部に少なくとも5μm以上の無欠陥層を有し、ウェーハバルク中のBMDの密度が5×10個/cm以上、かつBMDのサイズが150nm以下であることを特徴とする。 The silicon wafer of the present invention is a silicon wafer manufactured by the above-described silicon wafer manufacturing method, and has a defect-free layer of at least 5 μm or more on the surface layer portion, and the density of BMD in the wafer bulk is 5 × 10 5. 9 pieces / cm 3 or more and the size of BMD is 150 nm or less.

本発明によれば、デバイス製造工程における熱処理によってSlip伸展が生じにくい優れた強度を有し、しかも、デバイスの高集積化に対応しうる高品質なシリコンウェーハを提供することができる。   According to the present invention, it is possible to provide a high-quality silicon wafer that has an excellent strength that is unlikely to cause slip extension by heat treatment in a device manufacturing process, and that can cope with high device integration.

本発明のシリコンウェーハは、酸素濃度が1.2×1018〜1.8×1018atoms/cm、炭素濃度が0.5×1016〜2×1017atoms/cmのシリコンウェーハであって、ウェーハ表層部に少なくとも5μm以上の無欠陥層を有し、ウェーハバルク中の酸素析出物の密度が5×10個/cm以上、かつそのサイズが150nm以下であることを特徴とするものである。 The silicon wafer of the present invention is a silicon wafer having an oxygen concentration of 1.2 × 10 18 to 1.8 × 10 18 atoms / cm 3 and a carbon concentration of 0.5 × 10 16 to 2 × 10 17 atoms / cm 3. The wafer surface layer has a defect-free layer of at least 5 μm, the density of oxygen precipitates in the wafer bulk is 5 × 10 9 pieces / cm 3 or more, and the size is 150 nm or less. To do.

本発明のシリコンウェーハでは、ウェーハバルク中の酸素析出物(BMD)の密度が5×10個/cm未満であると、Slip伸展を防止する効果が十分に得られない。また、BMDのサイズが150nmを越えると、BMDを起点とした微小なSlip伸展が多発して析出過多となり、十分な強度が得られなくなるとともに、シリコンウェーハが大きく反ってしまう場合がある。 In the silicon wafer of the present invention, when the density of oxygen precipitates (BMD) in the wafer bulk is less than 5 × 10 9 pieces / cm 3 , the effect of preventing the slip extension cannot be sufficiently obtained. On the other hand, if the size of the BMD exceeds 150 nm, minute Slip extension starting from the BMD occurs frequently, resulting in excessive precipitation, and sufficient strength cannot be obtained, and the silicon wafer may be greatly warped.

本発明のシリコンウェーハは、酸素濃度が1.2×1018〜1.4×1018atoms/cm、炭素濃度が0.5×1016〜2×1017atoms/cmの単結晶シリコンインゴットから製造されたシリコンウェーハを、非酸化性雰囲気中で熱処理温度1100℃〜1250℃、熱処理時間1〜5時間、熱処理過程中700℃〜1000℃の温度範囲の昇温レートを0.1〜1℃/minの条件で熱処理を施すことによって製造することができる。上記の昇温レートが0.1mm/min未満であると熱処理工程の生産性が著しく劣ることになる。 The silicon wafer of the present invention is a single crystal silicon having an oxygen concentration of 1.2 × 10 18 to 1.4 × 10 18 atoms / cm 3 and a carbon concentration of 0.5 × 10 16 to 2 × 10 17 atoms / cm 3. A silicon wafer manufactured from an ingot is subjected to a heat treatment temperature of 1100 ° C. to 1250 ° C. in a non-oxidizing atmosphere, a heat treatment time of 1 to 5 hours, and a temperature increase rate in the temperature range of 700 ° C. to 1000 ° C. during the heat treatment process is 0.1 to It can be manufactured by performing a heat treatment under the condition of 1 ° C./min. When the temperature elevation rate is less than 0.1 mm / min, the productivity of the heat treatment process is remarkably inferior.

また、本発明のシリコンウェーハは、酸素濃度が1.4×1018〜1.8×1018atoms/cm、炭素濃度が0.5×1016〜2×1017atoms/cmの単結晶シリコンインゴットから製造されたシリコンウェーハを、非酸化性雰囲気中で熱処理温度1100℃〜1250℃、熱処理時間1〜5時間、熱処理過程中700℃〜1000℃の温度範囲の昇温レートを1〜5℃/minの条件で熱処理を施すことによっても製造できる。 The silicon wafer of the present invention has a single oxygen concentration of 1.4 × 10 18 to 1.8 × 10 18 atoms / cm 3 and a carbon concentration of 0.5 × 10 16 to 2 × 10 17 atoms / cm 3 . A silicon wafer manufactured from a crystalline silicon ingot is subjected to a heat treatment temperature of 1100 ° C. to 1250 ° C. in a non-oxidizing atmosphere, a heat treatment time of 1 to 5 hours, and a temperature rising rate in a temperature range of 700 ° C. to 1000 ° C. during the heat treatment process. It can also be produced by performing a heat treatment at 5 ° C./min.

このような製造方法では、前記熱処理前のシリコンウェーハの窒素濃度が5×1013〜5×1015atoms/cmであることが望ましい。
窒素濃度が5×1013atoms/cm未満であると、COP消滅幅が広くする効果が十分に得られない。また、窒素濃度が5×1015atoms/cmを越える場合には窒素がシリコン中への固溶度を越えてしまい、CZ法による単結晶育成時に有転位化する恐れがあり、好ましくない。
In such a manufacturing method, it is desirable that the nitrogen concentration of the silicon wafer before the heat treatment is 5 × 10 13 to 5 × 10 15 atoms / cm 3 .
When the nitrogen concentration is less than 5 × 10 13 atoms / cm 3 , the effect of widening the COP annihilation width cannot be obtained sufficiently. In addition, when the nitrogen concentration exceeds 5 × 10 15 atoms / cm 3 , nitrogen exceeds the solid solubility in silicon, which may cause dislocation during single crystal growth by the CZ method, which is not preferable.

また、上記のシリコンウェーハの製造方法では、前記非酸化性ガス雰囲気が、アルゴンガス、水素ガスあるいはこれらの混合ガス雰囲気であることが望ましい。
本発明の製造方法では、ウェーハ表面状態を保護するため、熱処理中の雰囲気はアルゴンガス雰囲気とするのが望ましい。また、grown-in欠陥の消滅を考慮すると、水素ガスまたは水素含有ガスの雰囲気で熱処理することが望ましい。
In the silicon wafer manufacturing method, the non-oxidizing gas atmosphere is preferably argon gas, hydrogen gas, or a mixed gas atmosphere thereof.
In the manufacturing method of the present invention, the atmosphere during the heat treatment is preferably an argon gas atmosphere in order to protect the wafer surface state. In consideration of disappearance of grown-in defects, it is desirable to perform heat treatment in an atmosphere of hydrogen gas or hydrogen-containing gas.

[実験例1]
酸素析出物(BMD)の密度とBMDのサイズとSlip伸展との関係を調べるために以下に示す実験を行った。
すなわち、酸素濃度が1.48×1018atoms/cm, 炭素濃度が1.2×1016atoms/cmである直径200mmの複数のシリコンウェーハに、700℃〜1000℃の昇温過程の昇温レートを0.5〜10℃/minの範囲で変化させるとともに、1175℃の熱処理時間を1〜5hrの範囲で変化させて、それぞれ異なる熱処理条件で無欠陥層(DZ層)を形成する熱処理を行い、BMDの密度およびサイズを調べた。
[Experiment 1]
In order to investigate the relationship between the density of oxygen precipitates (BMD), the size of BMD, and Slip extension, the following experiment was conducted.
That is, a plurality of silicon wafers having a diameter of 200 mm with an oxygen concentration of 1.48 × 10 18 atoms / cm 3 and a carbon concentration of 1.2 × 10 16 atoms / cm 3 are subjected to a temperature rising process of 700 ° C. to 1000 ° C. While changing the temperature rising rate in the range of 0.5 to 10 ° C./min and changing the heat treatment time at 1175 ° C. in the range of 1 to 5 hours, a defect-free layer (DZ layer) is formed under different heat treatment conditions. A heat treatment was performed to examine the density and size of BMD.

ここでの熱処理は、Ar雰囲気で図1に示す熱処理レートで行った。図1において符号Aは昇温レート0.5〜10℃/min、700℃〜1000℃の昇温過程、符号Bは昇温レート2.5℃/min、1000℃〜熱処理温度の昇温過程、符号Cは熱処理温度1175℃、熱処理時間1〜5hrの熱処理過程、符号Dは降温レート2.5℃/min、熱処理温度〜1000℃の降温過程、符号Eは降温レート7℃/min、1000℃〜700℃の降温過程を示す。   The heat treatment here was performed in an Ar atmosphere at the heat treatment rate shown in FIG. In FIG. 1, symbol A is a temperature rising rate of 0.5 to 10 ° C./min, 700 ° C. to 1000 ° C., symbol B is a temperature rising rate of 2.5 ° C./min, and a temperature rising process of 1000 ° C. to heat treatment temperature. , Symbol C is a heat treatment process at a heat treatment temperature of 1175 ° C. and heat treatment time of 1 to 5 hours, symbol D is a temperature drop rate of 2.5 ° C./min, heat treatment temperature of 1000 ° C., symbol E is a temperature drop rate of 7 ° C./min, 1000 The temperature lowering process from 0C to 700C is shown.

BMDの密度は、熱処理後のシリコンウェーハに酸化雰囲気で1000℃/16hrの追加熱処理を施すことで析出物を成長させ、ウェーハ劈開後にウェットエッチング(ライトエッチング)を2ミクロン実施し、劈開断面であるウェーハ表面のピットを光学顕微鏡でカウントして求めた。
また、BMDのサイズは、熱処理後のシリコンウェーハにおいて、熱処理中に形成されたBMDのサイズを透過電子顕微鏡(TEM)で測定することにより求めた。なお、BMDのサイズは、BMD10個の平均値とした。また、BMDのサイズを測定する際には、板状析出物、八面体析出物とも対角線長を測定した。
The density of BMD is a cleaved section obtained by growing precipitates by subjecting the silicon wafer after heat treatment to an additional heat treatment at 1000 ° C./16 hr in an oxidizing atmosphere, and performing wet etching (light etching) after the wafer cleavage for 2 microns. The pits on the wafer surface were counted with an optical microscope.
The BMD size was determined by measuring the size of the BMD formed during the heat treatment on the silicon wafer after the heat treatment using a transmission electron microscope (TEM). The BMD size was an average value of 10 BMDs. Moreover, when measuring the size of BMD, diagonal length was measured for both plate-like precipitates and octahedral precipitates.

さらに、熱処理後のシリコンウェーハに対し、縦型炉にて熱応力を負荷する熱処理(900℃投入→昇温レート10℃/min→熱処理温度1150℃熱処理時間30分→降温レート3℃/min→900℃取り出し)を施し、X-rayトポグラフィーを用いてウェーハボート痕より発生するSlip伸展を観察し、以下に示す3つに分類評価した。その評価結果とBMDの密度とサイズとの関係を図2に示す。   Further, heat treatment for applying a thermal stress to the silicon wafer after the heat treatment (900 ° C. input → temperature increase rate 10 ° C./min→heat treatment temperature 1150 ° C. heat treatment time 30 minutes → temperature decrease rate 3 ° C./min→ 900 ° C. was taken out), and the Slip extension generated from the wafer boat trace was observed using X-ray topography, and was classified and evaluated into the following three categories. FIG. 2 shows the relationship between the evaluation results and the density and size of BMD.

◆:Slip伸展(ウェーハボート痕より発生したSlip伸展長が5mmを越えたもの)
△:Slip抑制(ウェーハボート痕より発生したSlip伸展長が5mm以下であったもの)
□:析出過多(シリコンウェーハの最外周部付近に微小なSlip伸展が多発したもの。なお、TEM観察により、最外周部付近の微小なSlip伸展はBMDを起点として発生したSlip伸展であることを確認した。)
◆: Slip extension (Slip extension length generated from wafer boat trace exceeds 5mm)
Δ: Slip suppression (Slip extension length generated from wafer boat trace was 5 mm or less)
□: Excessive precipitation (Slip extension that occurred frequently near the outermost peripheral part of the silicon wafer. By TEM observation, the minute Slip extension near the outermost peripheral part is a Slip extension generated from the BMD. confirmed.)

図2より、BMDの密度が5×10個/cm未満のものでは、Slip伸展長が5mmを越えている(◆)。これに対し、BMDの密度が5×10個/cm以上のものでは、Slip伸展長が5mm以下(△)となった。
また、図2より、BMDのサイズが150nmを越えるものでは、析出過多(□)となった。よって、BMDの密度を5×10個/cm以上とし、BMDのサイズを150nm以下とすることで、Slip伸展を防止できることが確認できた。
From FIG. 2, when the density of BMD is less than 5 × 10 9 pieces / cm 3 , the Slip extension length exceeds 5 mm (♦). On the other hand, when the density of BMD was 5 × 10 9 pieces / cm 3 or more, the Slip extension length was 5 mm or less (Δ).
Moreover, from FIG. 2, when the BMD size exceeded 150 nm, excessive precipitation (□) was observed. Therefore, it was confirmed that by extending the BMD density to 5 × 10 9 pieces / cm 3 or more and the BMD size to 150 nm or less, it is possible to prevent the slip extension.

[実験例2] (サンプル1〜サンプル17)
抵抗率p-,3〜11Ωcm、直径200mm、表1に示す種々の酸素濃度および炭素濃度の複数のシリコンウェーハに、表1に示すように700℃〜1000℃の昇温過程の昇温レートを0.1〜10℃/minの範囲で変化させて、Ar雰囲気で図3に示す熱処理レートで無欠陥層(DZ層)を形成する熱処理を行い、実験例1と同様にしてBMDの密度およびサイズを調べた。また、熱処理後のシリコンウェーハにおけるDZ層の厚みを測定した。
なお、図3に示す熱処理レートは、熱処理温度が1200℃で熱処理時間が1hrであることのみ図1に示す熱処理レートと異なるものであるので、図3に示す熱処理レートの説明を省略する。
[Experiment 2] (Sample 1 to Sample 17)
Resistivity p−, 3 to 11 Ωcm, diameter 200 mm, a plurality of silicon wafers having various oxygen concentrations and carbon concentrations shown in Table 1 are heated to 700 ° C. to 1000 ° C. as shown in Table 1. A heat treatment for forming a defect-free layer (DZ layer) is performed in an Ar atmosphere at a heat treatment rate shown in FIG. 3 while changing in a range of 0.1 to 10 ° C./min. I checked the size. Moreover, the thickness of the DZ layer in the silicon wafer after the heat treatment was measured.
Note that the heat treatment rate shown in FIG. 3 is different from the heat treatment rate shown in FIG. 1 only in that the heat treatment temperature is 1200 ° C. and the heat treatment time is 1 hr, and therefore the description of the heat treatment rate shown in FIG. 3 is omitted.

Figure 0005160023
Figure 0005160023

さらに、熱処理後のシリコンウェーハに対し、実験例1と同様に熱処理を施してウェーハボート痕より発生するSlip伸展を観察し、以下に示す4つに分類評価した。その評価結果を表1に示す。   Further, the silicon wafer after the heat treatment was subjected to the heat treatment in the same manner as in Experimental Example 1 to observe the extension of the slip generated from the wafer boat trace, and was evaluated according to the following four categories. The evaluation results are shown in Table 1.

○:Slip伸展の発生なし
△:Slip抑制(ウェーハボート痕より発生したSlip伸展長が5mm以下であったもの)
×:Slip伸展(ウェーハボート痕より発生したSlip伸展長が5mmを越えたもの)
××:析出過多(シリコンウェーハの最外周部付近に微小なSlip伸展が多発したもの。)
○: No occurrence of slip extension △: Slip suppression (Slip extension length generated from wafer boat trace was 5 mm or less)
×: Slip extension (Slip extension length generated from the wafer boat trace exceeds 5 mm)
XX: Excessive precipitation (Those in which minute slip extension occurred frequently in the vicinity of the outermost peripheral portion of the silicon wafer.)

表1より、BMDの密度が5×10個/cm以上、かつBMDのサイズが150nm以下のものでは、Slip伸展の発生なし(○)または、ウェーハボート痕より発生したSlip伸展長が5mm以下(△)となることが確認できた。
また、表1より、炭素がドープされていないサンプル1および9、炭素濃度が0.5×1016atoms/cm未満であるサンプル3では、酸素濃度に関わらずウェーハボート痕より発生したSlip伸展長が5mmを越えている(×)。よって、炭素をドープすることで、Slip伸展を防止できることが確認できた。
また、表1に示すように、酸素濃度が1.2×1018atoms/cm未満であるサンプル2では、ウェーハボート痕より発生したSlip伸展長が5mmを越えている(×)。
From Table 1, when the density of BMD is 5 × 10 9 pieces / cm 3 or more and the size of BMD is 150 nm or less, there is no occurrence of slip extension (O) or the length of slip extension generated from the wafer boat trace is 5 mm. The following (△) was confirmed.
Further, from Table 1, in Samples 1 and 9 that are not doped with carbon and Sample 3 in which the carbon concentration is less than 0.5 × 10 16 atoms / cm 3 , the slip extension generated from the wafer boat trace regardless of the oxygen concentration. The length exceeds 5 mm (×). Therefore, it was confirmed that slip extension can be prevented by doping carbon.
Further, as shown in Table 1, in the sample 2 having an oxygen concentration of less than 1.2 × 10 18 atoms / cm 3 , the Slip extension length generated from the wafer boat trace exceeds 5 mm (×).

また、表1に示すように、炭素濃度が0.6×1016〜8.1×1016atoms/cm、酸素濃度1.23×1018〜1.28×1018atoms/cm、700℃〜1000℃の昇温レート0.1〜1℃/minのサンプル4,5,6,7では、Slip伸展の発生なし(○)または、ウェーハボート痕より発生したSlip伸展長が5mm以下(△)であった。また、700℃〜1000℃の昇温レートが1.5℃/minであるサンプル8では、炭素濃度が同じ酸素濃度がほぼ同じであるサンプル7が(△)であるのに、ウェーハボート痕より発生したSlip伸展長が5mmを越え(×)であった。 Further, as shown in Table 1, the carbon concentration is 0.6 × 10 16 to 8.1 × 10 16 atoms / cm 3 , the oxygen concentration is 1.23 × 10 18 to 1.28 × 10 18 atoms / cm 3 , Samples 4, 5, 6, and 7 having a temperature increase rate of 0.1 to 1 ° C./min at 700 ° C. to 1000 ° C. have no occurrence of slip extension (◯), or the length of slip extension generated from the wafer boat trace is 5 mm or less. (△). Also, in sample 8 where the temperature rising rate from 700 ° C. to 1000 ° C. is 1.5 ° C./min, sample 7 with the same carbon concentration and the same oxygen concentration is (Δ), but from the wafer boat trace. The generated slip extension length exceeded 5 mm (x).

また、表1に示すように、炭素濃度が0.6×1016〜9.8×1016atoms/cm、酸素濃度1.41×1018〜1.64×1018atoms/cm、700℃〜1000℃の昇温レート0.5〜10℃/minのサンプル10〜17では、昇温レートが1℃/min未満であるサンプル10、11が析出過多(××)であり、昇温レート5℃/minを越えたサンプル16、17が(×)であった。 Moreover, as shown in Table 1, the carbon concentration is 0.6 × 10 16 to 9.8 × 10 16 atoms / cm 3 , the oxygen concentration is 1.41 × 10 18 to 1.64 × 10 18 atoms / cm 3 , In samples 10 to 17 having a temperature increase rate of 700 ° C. to 1000 ° C. of 0.5 to 10 ° C./min, Samples 10 and 11 having a temperature increase rate of less than 1 ° C./min are excessive precipitation (xx). Samples 16 and 17 having a temperature rate exceeding 5 ° C./min were (×).

また、熱処理後のシリコンウェーハにおけるDZ層の厚みは、すべてサンプルおいて7μm以上であった。   Moreover, the thickness of the DZ layer in the silicon wafer after the heat treatment was 7 μm or more in all samples.

[実験例3] (サンプル18〜サンプル21)
直径200mm、酸素濃度1.5×1018atoms/cm、表2に示す種々の窒素濃度および炭素濃度の複数のシリコンウェーハに、Ar雰囲気で以下に示す熱処理レートで無欠陥層(DZ層)を形成する熱処理を行い、実験例1と同様にしてBMDの密度およびサイズを調べた。
なお、実験例3における熱処理レートは、700℃〜1000℃の昇温過程の昇温レートを1℃/minとしたことのみ実験例2における熱処理レートと異なるものであるので、実験例3における熱処理レートの説明を省略する。
[Experiment 3] (Sample 18 to Sample 21)
A defect-free layer (DZ layer) on a plurality of silicon wafers having a diameter of 200 mm, an oxygen concentration of 1.5 × 10 18 atoms / cm 3 , and various nitrogen and carbon concentrations shown in Table 2 at the following heat treatment rates in an Ar atmosphere The density and size of BMD were examined in the same manner as in Experimental Example 1.
The heat treatment rate in Experimental Example 3 is different from the heat treatment rate in Experimental Example 2 only in that the temperature rising rate in the temperature rising process from 700 ° C. to 1000 ° C. is 1 ° C./min. The description of the rate is omitted.

Figure 0005160023
Figure 0005160023

さらに、熱処理後のシリコンウェーハに対し、実験例1と同様に熱処理を施してウェーハボート痕より発生するSlip伸展を観察し、実験例2と同様に4つに分類評価した。その評価結果を表2に示す。   Furthermore, the silicon wafer after the heat treatment was subjected to the heat treatment in the same manner as in Experimental Example 1 to observe the slip extension generated from the wafer boat trace, and was classified and evaluated into four as in Experimental Example 2. The evaluation results are shown in Table 2.

表2より、全てのサンプルで、BMDの密度が5×10個/cm以上、かつBMDのサイズが150nm以下となり、Slip伸展の発生なし(○)となった。 From Table 2, in all the samples, the density of BMD was 5 × 10 9 pieces / cm 3 or more and the size of BMD was 150 nm or less, and no slip extension occurred (◯).

また、サンプル12、サンプル18〜サンプル21の熱処理後のシリコンウェーハに対し、表面を5μmポリッシュ研磨する毎に、表面異物検査装置(SP-1)にて0.10μm以上のLPD(Light Point Dffect)を測定した。その結果を図4に示す。
図4は、ウェーハ深さと、LPD個数との関係を示したグラフである。図4において、ウェーハ深さとは、熱処理後のシリコンウェーハからLPDを測定した表面までの深さのことを意味する。
Further, every time the surface of the silicon wafers after heat treatment of Sample 12 and Sample 18 to Sample 21 is polished by 5 μm, a surface foreign matter inspection apparatus (SP-1) uses an LPD (Light Point Defect) of 0.10 μm or more. Was measured. The result is shown in FIG.
FIG. 4 is a graph showing the relationship between the wafer depth and the number of LPDs. In FIG. 4, the wafer depth means the depth from the heat-treated silicon wafer to the surface where LPD is measured.

図4より、窒素ドープのされていないサンプル12と、窒素濃度が5×1013atoms/cm未満であるサンプル18では、LPD個数がウェーハ深さ10〜15μmで急激に増大した。このことからCOP消滅幅、すなわちDZ層の厚みは10μmであることが分かる。また、サンプル19,20では、LPD個数がウェーハ深さ15〜20μmで増大し、COP消滅幅が15μmであることが分かる。また、サンプル21では、LPD個数がウェーハ深さ20〜25μmで増大し、COP消滅幅が20μmであることが分かる。このことから、窒素濃度を5×1013atoms/cm以上とすることで、COP消滅幅の大きな、無欠陥層の厚いシリコンウェーハを製造可能であることが確認できた。 As shown in FIG. 4, in the sample 12 not doped with nitrogen and the sample 18 having a nitrogen concentration of less than 5 × 10 13 atoms / cm 3 , the number of LPDs rapidly increased at a wafer depth of 10 to 15 μm. From this, it can be seen that the COP disappearance width, that is, the thickness of the DZ layer is 10 μm. In Samples 19 and 20, the number of LPDs increases at a wafer depth of 15 to 20 μm, and the COP disappearance width is 15 μm. In Sample 21, the number of LPDs increases at a wafer depth of 20 to 25 μm, and the COP disappearance width is 20 μm. From this, it was confirmed that by setting the nitrogen concentration to 5 × 10 13 atoms / cm 3 or more, a silicon wafer having a large COP annihilation width and a thick defect-free layer can be produced.

図1は、熱処理レートを説明するための図である。FIG. 1 is a diagram for explaining a heat treatment rate. 図2は、Slip伸展の評価結果とBMDの密度とサイズとの関係を示したグラフである。FIG. 2 is a graph showing the relationship between the evaluation result of Slip extension and the density and size of BMD. 図3は、熱処理レートを説明するための図である。FIG. 3 is a diagram for explaining the heat treatment rate. 図4は、ウェーハ深さと、LPD個数との関係を示したグラフである。FIG. 4 is a graph showing the relationship between the wafer depth and the number of LPDs.

Claims (3)

酸素濃度が1.2×1018〜1.8×1018atoms/cm、炭素濃度が0.5×1016〜2×1017atoms/cmとされ、ウェーハ表層部に少なくとも5μm以上の無欠陥層を有し、ウェーハバルク中の酸素析出物の密度が5×10個/cm以上、かつそのサイズが150nm以下であるシリコンウェーハの製造方法であって、
炭素濃度が0.5×1016〜2×1017atoms/cmの単結晶シリコンインゴットから製造された窒素濃度が5×10 13 〜5×10 15 atoms/cm であるシリコンウェーハを、非酸化性雰囲気中で熱処理温度1100℃〜1250℃、熱処理時間1〜5時間の条件で熱処理を施す際、
酸素濃度が1.2×1018〜1.4×1018atoms/cmの場合には熱処理過程中700℃〜1000℃の温度範囲の昇温レートを0.1〜1℃/minとし、
酸素濃度が1.4×1018〜1.8×1018atoms/cmの場合には熱処理過程中700℃〜1000℃の温度範囲の昇温レートを1〜5℃/minとして、
昇温レートが早いとBMD密度が低くなり遅いほどBMD密度は高くなるように制御することを特徴とするシリコンウェーハの製造方法。
The oxygen concentration is 1.2 × 10 18 to 1.8 × 10 18 atoms / cm 3 , the carbon concentration is 0.5 × 10 16 to 2 × 10 17 atoms / cm 3, and at least 5 μm or more is formed on the wafer surface layer portion. A method for producing a silicon wafer having a defect-free layer, wherein the density of oxygen precipitates in the wafer bulk is 5 × 10 9 pieces / cm 3 or more and the size is 150 nm or less,
A silicon wafer having a nitrogen concentration of 5 × 10 13 to 5 × 10 15 atoms / cm 3 manufactured from a single crystal silicon ingot having a carbon concentration of 0.5 × 10 16 to 2 × 10 17 atoms / cm 3 is used. When heat treatment is performed in an oxidizing atmosphere under conditions of a heat treatment temperature of 1100 ° C. to 1250 ° C. and a heat treatment time of 1 to 5 hours,
In the case where the oxygen concentration is 1.2 × 10 18 to 1.4 × 10 18 atoms / cm 3 , the temperature increase rate in the temperature range of 700 ° C. to 1000 ° C. is set to 0.1 to 1 ° C./min during the heat treatment process,
When the oxygen concentration is 1.4 × 10 18 to 1.8 × 10 18 atoms / cm 3 , the temperature rising rate in the temperature range of 700 ° C. to 1000 ° C. is set to 1 to 5 ° C./min during the heat treatment process.
A method for producing a silicon wafer, wherein the BMD density is controlled to be lower when the temperature rising rate is faster and the BMD density is higher as the rate of temperature rise is slower.
前記非酸化性ガス雰囲気が、アルゴンガス、水素ガスあるいはこれらの混合ガス雰囲気であることを特徴とする請求項1に記載のシリコンウェーハの製造方法。   2. The method for manufacturing a silicon wafer according to claim 1, wherein the non-oxidizing gas atmosphere is an atmosphere of argon gas, hydrogen gas, or a mixed gas thereof. 請求項1または2に記載のシリコンウェーハの製造方法によって製造されたシリコンウェーハであって、表層部に少なくとも5μm以上の無欠陥層を有し、ウェーハバルク中の酸素析出物の密度が5×10個/cm以上、かつそのサイズが150nm以下であることを特徴とするシリコンウェーハ。 A silicon wafer manufactured by the method for manufacturing a silicon wafer according to claim 1 , wherein the surface layer portion has a defect-free layer of at least 5 μm or more, and the density of oxygen precipitates in the wafer bulk is 5 × 10 5. A silicon wafer characterized by 9 pieces / cm 3 or more and a size of 150 nm or less.
JP2005088150A 2005-03-25 2005-03-25 Silicon wafer and method for manufacturing silicon wafer Active JP5160023B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005088150A JP5160023B2 (en) 2005-03-25 2005-03-25 Silicon wafer and method for manufacturing silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005088150A JP5160023B2 (en) 2005-03-25 2005-03-25 Silicon wafer and method for manufacturing silicon wafer

Publications (2)

Publication Number Publication Date
JP2006269896A JP2006269896A (en) 2006-10-05
JP5160023B2 true JP5160023B2 (en) 2013-03-13

Family

ID=37205508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005088150A Active JP5160023B2 (en) 2005-03-25 2005-03-25 Silicon wafer and method for manufacturing silicon wafer

Country Status (1)

Country Link
JP (1) JP5160023B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5207706B2 (en) * 2006-12-01 2013-06-12 ジルトロニック アクチエンゲゼルシャフト Silicon wafer and manufacturing method thereof
JP5207705B2 (en) * 2006-12-07 2013-06-12 ジルトロニック アクチエンゲゼルシャフト Silicon wafer and manufacturing method thereof
JP5227586B2 (en) * 2007-12-28 2013-07-03 ジルトロニック アクチエンゲゼルシャフト Manufacturing method of annealed silicon wafer
JP2009231429A (en) * 2008-03-21 2009-10-08 Covalent Materials Corp Method of manufacturing silicon wafer
JP5537802B2 (en) 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト Silicon wafer manufacturing method
JP5597378B2 (en) * 2009-03-27 2014-10-01 グローバルウェーハズ・ジャパン株式会社 Heat treatment method for silicon wafer
KR101238840B1 (en) 2011-11-11 2013-03-04 주식회사 엘지실트론 Method for detecting defects of wafer
JP5984448B2 (en) * 2012-03-26 2016-09-06 グローバルウェーハズ・ジャパン株式会社 Silicon wafer
JP2013206981A (en) * 2012-03-27 2013-10-07 Globalwafers Japan Co Ltd Silicon wafer
JP6845020B2 (en) * 2017-01-11 2021-03-17 グローバルウェーハズ・ジャパン株式会社 Heat treatment method for silicon wafer
EP4386819A1 (en) 2022-12-15 2024-06-19 Siltronic AG Method for testing the resistance of monocrystalline silicon wafers to thermally induced dislocations

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5939033A (en) * 1982-08-27 1984-03-03 Toshiba Corp Treating method for silicon wafer
JPS6115335A (en) * 1984-07-02 1986-01-23 Nec Corp Gettering method for silicon wafer
JPH10150048A (en) * 1996-11-15 1998-06-02 Sumitomo Sitix Corp Semiconductor substrate
JP3279527B2 (en) * 1998-08-24 2002-04-30 住友金属工業株式会社 Method for evaluating IG capability in semiconductor silicon substrate and method for manufacturing semiconductor silicon substrate
JP3846627B2 (en) * 2000-04-14 2006-11-15 信越半導体株式会社 Silicon wafer, silicon epitaxial wafer, annealed wafer, and manufacturing method thereof
JP2004006615A (en) * 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp High resistance silicon wafer and its manufacturing method
JP4699675B2 (en) * 2002-10-08 2011-06-15 信越半導体株式会社 Annealed wafer manufacturing method

Also Published As

Publication number Publication date
JP2006269896A (en) 2006-10-05

Similar Documents

Publication Publication Date Title
JP5160023B2 (en) Silicon wafer and method for manufacturing silicon wafer
JP5072460B2 (en) Silicon wafer for semiconductor and manufacturing method thereof
JP5256195B2 (en) Silicon wafer and manufacturing method thereof
JP5537802B2 (en) Silicon wafer manufacturing method
JP5515406B2 (en) Silicon wafer and manufacturing method thereof
TWI548785B (en) Silicon wafer and manufacturing method for the same
JP2004006615A (en) High resistance silicon wafer and its manufacturing method
JP5207706B2 (en) Silicon wafer and manufacturing method thereof
WO2003003441A1 (en) Production method for anneal wafer and anneal wafer
KR100847925B1 (en) Anneal wafer manufacturing method and anneal wafer
KR100885762B1 (en) Epitaxial Wafer and Production Method Therefor
JP5678211B2 (en) Annealed wafer manufacturing method
WO2010131412A1 (en) Silicon wafer and method for producing the same
US7067005B2 (en) Silicon wafer production process and silicon wafer
JP5572091B2 (en) Manufacturing method of semiconductor wafer
JP2007242920A (en) Nitrogen-doped and annealed wafer and method of manufacturing the same
JP2005206391A (en) Method for guaranteeing resistivity of silicon single crystal substrate, method for manufacturing silicon single crystal substrate, and silicon single crystal substrate
US11761118B2 (en) Carbon-doped silicon single crystal wafer and method for manufacturing the same
JP5207705B2 (en) Silicon wafer and manufacturing method thereof
JP2010003922A (en) Production process of silicon wafer
JP2001284362A (en) Method of manufacturing silicon wafer
JP2009164155A (en) Method of manufacturing silicon wafer
JP4715402B2 (en) Single crystal silicon wafer manufacturing method, single crystal silicon wafer, and wafer inspection method
WO2001016409A1 (en) Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer
JPH0897222A (en) Manufacture of silicon wafer, and silicon wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111110

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121212

R150 Certificate of patent or registration of utility model

Ref document number: 5160023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250