JP2007015324A

JP2007015324A - 液体吐出装置、及び、液体吐出方法

Info

Publication number: JP2007015324A
Application number: JP2005201482A
Authority: JP
Inventors: Yoshihiro Ito; 祐弘伊東
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-07-11
Filing date: 2005-07-11
Publication date: 2007-01-25

Abstract

【課題】信号を送受信する芯線の数を少なくする。
【解決手段】液体吐出ヘッド（ヘッド４１）の制御に使用される第１ヘッド制御信号（ラッチ信号ＬＡＴ）と、液体吐出ヘッドの制御に使用されるが、第１ヘッド制御信号とは同時に使用されない第２ヘッド制御信号（チェンジ信号ＣＨ）とを合成し、合成ヘッド制御信号（タイミング信号ＴＩＭ）を生成する。この合成ヘッド制御信号を、配線部材７０が有する特定の芯線を通じて伝送し、伝送された合成ヘッド制御信号から、第１ヘッド制御信号と第２ヘッド制御信号とを認識し、第１ヘッド制御信号に基づく液体吐出ヘッドの制御、及び、第２ヘッド制御信号に基づく液体吐出ヘッドの制御を行う。
【選択図】図７

Description

本発明は、液体吐出ヘッドを制御して液体を吐出させる液体吐出装置、及び、液体吐出方法に関する。

液体吐出ヘッドを制御して液体を吐出させる液体吐出装置には、プリンタ、プロッタ、ファクシミリ装置等の印刷装置がある。この印刷装置では、本体側のコントローラとヘッド側のコントローラとを、複数の芯線を有する配線部材で接続し、芯線を通じて複数種類の制御信号を送受信している。ここで、配線部材が有する芯線の数は、少ない程好ましい。このため、本体側のコントローラからヘッド側のコントローラへ送信される信号と、反対側へ送信される信号とを共通の芯線を通じて送受信する印刷装置が提案されている（例えば、特許文献１を参照。）。
特開平１０−１３８４７３号公報

このような従来の印刷装置では、信号を送受信する芯線の数を少なくできるという利点がある。しかし、近年の印刷装置では、ノズル数の増加やクロックの高速化等により、信号を送受信する芯線の数をより少なくしたいという要望がある。
本発明は、このような事情に鑑みてなされたものであり、その目的は、信号を送受信する芯線の数を少なくすることにある。

前記課題を解決するための主たる発明は、
液体吐出ヘッドの制御に使用される第１ヘッド制御信号と、前記液体吐出ヘッドの制御に使用されるが、前記第１ヘッド制御信号とは同時に使用されない第２ヘッド制御信号とを合成し、合成ヘッド制御信号を生成するメインコントローラと、
信号を伝送するための複数の芯線を有し、前記合成ヘッド制御信号を特定の芯線を通じて伝送する配線部材と、
前記芯線を通じて伝送された前記合成ヘッド制御信号から、前記第１ヘッド制御信号と前記第２ヘッド制御信号とを認識し、前記第１ヘッド制御信号に基づく前記液体吐出ヘッドの制御、及び、前記第２ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行うサブコントローラと、
を有する液体吐出装置である。
本発明の他の特徴については、本明細書及び添付図面の記載によって明らかにする。

＝＝＝開示の概要＝＝＝
本明細書及び添付図面の記載により、少なくとも、以下の事項が明らかとなる。

すなわち、液体吐出ヘッドの制御に使用される第１ヘッド制御信号と、前記液体吐出ヘッドの制御に使用されるが、前記第１ヘッド制御信号とは同時に使用されない第２ヘッド制御信号とを合成し、合成ヘッド制御信号を生成するメインコントローラと、信号を伝送するための複数の芯線を有し、前記合成ヘッド制御信号を特定の芯線を通じて伝送する配線部材と、前記芯線を通じて伝送された前記合成ヘッド制御信号から、前記第１ヘッド制御信号と前記第２ヘッド制御信号とを認識し、前記第１ヘッド制御信号に基づく前記液体吐出ヘッドの制御、及び、前記第２ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行うサブコントローラと、を有する液体吐出装置が実現できること。
このような液体吐出装置によれば、メインコントローラは、第１ヘッド制御信号と第２ヘッド制御信号とを合成して合成ヘッド制御信号を生成する。生成された合成ヘッド制御信号は、特定の芯線を通じてサブコントローラ側に伝送される。サブコントローラは、合成ヘッド制御信号に基づいて第１ヘッド制御信号と第２ヘッド制御信号とを認識し、第１ヘッド制御信号に基づく液体吐出ヘッドの制御と第２ヘッド制御信号に基づく液体吐出ヘッドの制御とを行う。その結果、第１ヘッド制御信号と第２ヘッド制御信号とを共通の芯線を通じて伝送でき、信号を送受信する芯線の数を少なくできる。

かかる液体吐出装置であって、前記第１ヘッド制御信号は、所定周期で生成される第１ヘッド制御パルスを有し、前記第２ヘッド制御信号は、先の第１ヘッド制御パルスの生成終了後から後の第１ヘッド制御パルスの生成開始前の期間に生成される、第２ヘッド制御パルスを有する構成が好ましい。
このような液体吐出装置によれば、第１ヘッド制御信号が有する第１ヘッド制御パルスと、第２ヘッド制御信号が有する第２ヘッド制御パルスとが時間的に重ならない。このため、サブコントローラは、第１ヘッド制御パルスと第２ヘッド制御パルスを用いることで、第１ヘッド制御信号に基づく制御と第２ヘッド制御信号に基づく制御を行うことができる。

かかる液体吐出装置であって、前記第２ヘッド制御パルスは、前記先の第１ヘッド制御パルスの生成終了後から前記後の第１ヘッド制御パルスの生成開始前の期間に、規定数生成される構成が好ましい。
このような液体吐出装置によれば、１つの第１ヘッド制御パルスに対応する第２ヘッド制御パルスの数が定まるので、制御を簡素化できる。

かかる液体吐出装置であって、前記サブコントローラは、前記第１ヘッド制御信号に基づく前記液体吐出ヘッドの制御として、前記液体吐出ヘッドから吐出される液体の量に関する情報を、前記第１ヘッド制御パルスの生成タイミングで取得し、前記第２ヘッド制御信号に基づく前記液体吐出ヘッドの制御として、前記液体吐出ヘッドが有する液体を吐出させる動作をする素子への、原駆動信号の印加を示す情報を、前記第２ヘッド制御パルスの生成タイミングで更新する構成が好ましい。
このような液体吐出装置によれば、原駆動信号の必要部分を素子へ印加する際に使用される複数種類の信号を、共通の芯線で伝送できる。

かかる液体吐出装置であって、前記サブコントローラは、前記合成ヘッド制御信号から、前記第１ヘッド制御信号と前記第２ヘッド制御信号とを分離する信号分離部を有する構成が好ましい。
このような液体吐出装置によれば、信号分離部によって、第１ヘッド制御信号と第２ヘッド制御信号とが分離されるので、サブコントローラ側での信号処理が容易になる。

かかる液体吐出装置であって、前記信号分離部は、前記合成ヘッド制御信号が有する制御パルスが入力され、１番目の制御パルスの入力によって所定レベルに、２番目以降の制御パルスの入力によって他の所定レベルになる状態信号を出力し、所定タイミングでリセットされる状態信号出力部と、前記状態信号に基づき、前記１番目の制御パルスに同期して前記第１ヘッド制御パルスを出力し、前記２番目以降の制御パルスに同期して前記第２ヘッド制御パルスを出力する制御パルス出力部とを有する構成が好ましい。
このような液体吐出装置によれば、簡単な構成で第１ヘッド制御パルスと第２ヘッド制御パルスを分離することができる。

かかる液体吐出装置であって、前記状態信号出力部は、前記メインコントローラからの情報伝送に用いられるクロックが所定数カウントされたタイミングでリセットされる構成が好ましい。
このような液体吐出装置によれば、クロックをリセットに使用しているので、芯線を増加させることなくリセットタイミングを取得できる。

かかる液体吐出装置であって、前記状態信号出力部は、前記液体吐出ヘッドが有する液体を吐出させる動作をする素子の強制充電タイミングで、リセットされる構成が好ましい。
このような液体吐出装置によれば、素子の強制充電タイミングで状態信号出力部をリセットしているので、原駆動信号の印加制御を確実に行わせることができる。

かかる液体吐出装置であって、前記信号分離部は、前記合成ヘッド制御信号に含まれる制御パルスをカウントするカウンタと、前記カウンタのカウント値に基づき、所定番目の制御パルスに同期して前記第１ヘッド制御パルスを出力し、他の制御パルスに同期して前記第２ヘッド制御パルスを出力する他の制御パルス出力部とを有する構成が好ましい。
このような液体吐出装置によれば、簡単な構成で第１ヘッド制御パルスと第２ヘッド制御パルスを分離することができる。

また、次の構成を有する液体吐出装置を実現することもできる。
すなわち、合成ヘッド制御信号を生成するメインコントローラであって、所定周期で生成される第１ヘッド制御パルスを有し、液体吐出ヘッドの制御に使用される第１ヘッド制御信号と、先の第１ヘッド制御パルスの生成終了後から後の第１ヘッド制御パルスの生成開始前の期間に規定数生成される第２ヘッド制御パルスを有し、前記液体吐出ヘッドの制御に使用されるが、前記第１ヘッド制御信号とは同時に使用されない第２ヘッド制御信号と、を合成するメインコントローラと、
信号を伝送するための複数の芯線を有し、前記合成ヘッド制御信号を特定の芯線を通じて伝送する配線部材と、
前記合成ヘッド制御信号から、前記第１ヘッド制御信号と前記第２ヘッド制御信号とを分離する信号分離部を有し、前記芯線を通じて伝送された前記合成ヘッド制御信号から、前記第１ヘッド制御信号と前記第２ヘッド制御信号とを認識し、前記液体吐出ヘッドから吐出される液体の量に関する情報を、前記第１ヘッド制御パルスの生成タイミングで取得することで、前記第１ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行い、前記液体吐出ヘッドが有する液体を吐出させる動作をする素子への、原駆動信号の印加を示す情報を、前記第２ヘッド制御パルスの生成タイミングで更新することで、前記第２ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行う、サブコントローラと、
を有し、
前記信号分離部は、前記合成ヘッド制御信号が有する制御パルスが入力され、１番目の制御パルスの入力によって所定レベルに、２番目以降の制御パルスの入力によって他の所定レベルになる状態信号を出力し、前記メインコントローラからの情報伝送に用いられるクロックが所定数カウントされたタイミング、又は、前記液体吐出ヘッドが有する液体を吐出させる動作をする素子の強制充電タイミングでリセットされる状態信号出力部と、前記状態信号に基づき、前記１番目の制御パルスに同期して前記第１ヘッド制御パルスを出力し、前記２番目以降の制御パルスに同期して前記第２ヘッド制御パルスを出力する制御パルス出力部とを有し、又は、前記合成ヘッド制御信号に含まれる制御パルスをカウントするカウンタと、前記カウンタのカウント値に基づき、所定番目の制御パルスに同期して前記第１ヘッド制御パルスを出力し、他の制御パルスに同期して前記第２ヘッド制御パルスを出力する他の制御パルス出力部とを有する、液体吐出装置を実現することもできる。

また、液体吐出ヘッドの制御に使用される第１ヘッド制御信号と、前記液体吐出ヘッドの制御に使用されるが、前記第１ヘッド制御信号とは同時に使用されない第２ヘッド制御信号とを合成し、合成ヘッド制御信号を生成するステップと、信号を伝送するための配線部材が有する複数の芯線のうち、特定の芯線を通じて前記合成ヘッド制御信号を伝送するステップと、前記芯線を通じて伝送された前記合成ヘッド制御信号から、前記第１ヘッド制御信号と前記第２ヘッド制御信号とを認識し、前記第１ヘッド制御信号に基づく前記液体吐出ヘッドの制御、及び、前記第２ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行うステップと、を有する液体吐出方法も実現することもできる。

＝＝＝説明の対象＝＝＝
＜液体吐出装置について＞
液体吐出装置には、印刷装置、カラーフィルタ製造装置、ディスプレイ製造装置、半導体製造装置、及びＤＮＡチップ製造装置など、様々な種類があり、全てについて説明することは困難である。そこで、本明細書では、印刷装置としてのプリンタ、及び、このプリンタを有する印刷システムを例に挙げて説明する。なお、印刷システムとは、印刷装置と、この印刷装置の動作を制御する印刷制御装置とを少なくとも有するシステムのことであり、液体吐出装置と吐出制御装置とを有する液体吐出システムの一形態に相当する。

＝＝＝印刷システム１００の構成＝＝＝
＜全体構成について＞
まず、印刷システム１００の全体的な構成について説明する。ここで、図１は、印刷システム１００の構成を説明する図である。例示した印刷システム１００は、印刷装置としてのプリンタ１と、印刷制御装置としてのコンピュータ１１０とを含んでいる。具体的には、この印刷システム１００は、プリンタ１と、コンピュータ１１０と、表示装置１２０と、入力装置１３０と、記録再生装置１４０とを有している。プリンタ１は、用紙、布、フィルム等の媒体に画像を印刷する。なお、この媒体に関し、以下の説明では、代表的な媒体である用紙Ｓ（図３Ａを参照。）を例に挙げて説明する。コンピュータ１１０は、プリンタ１と通信可能に接続されている。そして、プリンタ１に画像を印刷させるため、コンピュータ１１０は、その画像に応じた印刷データをプリンタ１に出力する。このコンピュータ１１０には、アプリケーションプログラムやプリンタドライバ等のコンピュータプログラムがインストールされている。表示装置１２０は、ディスプレイを有している。この表示装置１２０は、例えば、コンピュータプログラムのユーザーインタフェースを表示するためのものである。入力装置１３０は、例えば、キーボード１３１やマウス１３２である。記録再生装置１４０は、例えば、フレキシブルディスクドライブ装置１４１やＣＤ−ＲＯＭドライブ装置１４２である。

＝＝＝コンピュータ１１０＝＝＝
＜コンピュータ１１０の構成について＞
図２は、コンピュータ１１０、及びプリンタ１の構成を説明するブロック図である。まず、コンピュータ１１０の構成について簡単に説明する。このコンピュータ１１０は、前述した記録再生装置１４０と、ホスト側コントローラ１１１とを有している。記録再生装置１４０は、ホスト側コントローラ１１１と通信可能に接続されており、例えばコンピュータ１１０の筐体に取り付けられている。ホスト側コントローラ１１１は、コンピュータ１１０における各種の制御を行うものであり、前述した表示装置１２０や入力装置１３０も通信可能に接続されている。このホスト側コントローラ１１１は、インタフェース部１１２と、ＣＰＵ１１３と、メモリ１１４とを有する。インタフェース部１１２は、プリンタ１との間に介在し、データの受け渡しを行う。ＣＰＵ１１３は、コンピュータ１１０の全体的な制御を行うための演算処理装置である。メモリ１１４は、ＣＰＵ１１３が使用するコンピュータプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ、ＲＯＭ、磁気ディスク装置等によって構成される。このメモリ１１４に格納されるコンピュータプログラムとしては、前述したように、アプリケーションプログラムやプリンタドライバがある。そして、ＣＰＵ１１３は、メモリ１１４に格納されているコンピュータプログラムに従って各種の制御を行う。

コンピュータ１１０から出力される印刷データは、プリンタ１が解釈できる形式のデータであって、各種のコマンドデータと、ドット形成データＳＩとを有する。コマンドデータとは、プリンタ１に特定の動作の実行を指示するためのデータである。このコマンドデータには、例えば、給紙を指示するコマンドデータ、搬送量を示すコマンドデータ、排紙を指示するコマンドデータがある。また、ドット形成データＳＩは、印刷される画像を構成するドットに関するデータである。ここで、ドットは画像の構成単位であり、用紙Ｓ上に仮想的に定められた単位領域毎に形成される。本実施形態において、ドットは、小ドット、中ドット、及び、大ドットからなる３種類である。このため、ドット形成データＳＩは、２ビットのデータによって構成されている。すなわち、このドット形成データＳＩには、ドット無しに対応するデータ［００］と、小ドットに対応するデータ［０１］と、中ドットの形成に対応するデータ［１０］と、大ドットに対応するデータ［１１］とがある。従って、このプリンタ１は４階調でドットの形成ができる。

＝＝＝プリンタ１＝＝＝
＜プリンタ１の構成について＞
次に、プリンタ１の構成について説明する。ここで、図３Ａは、本実施形態のプリンタ１の構成を示す図である。図３Ｂは、本実施形態のプリンタ１の構成を説明する側面図である。なお、以下の説明では、図２も参照する。図２に示すように、プリンタ１は、用紙搬送機構２０、キャリッジ移動機構３０、ヘッドユニット４０、検出器群５０、原駆動信号生成回路ＤＳＣ、プリンタ側コントローラ６０を有する。また、ヘッドユニット４０は、ヘッド制御部ＨＣとヘッド４１を有している。このプリンタ１において、プリンタ側コントローラ６０は、ホスト側コントローラ１１１からの印刷データ、及び、検出器群５０からの検出結果に基づいて制御対象部を制御し、用紙Ｓに画像を印刷させる。すなわち、プリンタ側コントローラ６０は、制御対象部としての用紙搬送機構２０、キャリッジ移動機構３０、ヘッドユニット４０（ヘッド制御部ＨＣ，ヘッド４１）、及び、原駆動信号生成回路ＤＳＣを制御する。このプリンタ側コントローラ６０は印刷装置における制御の中心となる。また、ヘッドユニット４０が有するヘッド制御部ＨＣは、プリンタ側コントローラ６０からの指示に従ってヘッド４１を制御する。このようなプリンタ側コントローラ６０はメインコントローラに相当し、ヘッド制御部ＨＣはサブコントローラに相当する。

＜用紙搬送機構２０について＞
用紙搬送機構２０は、媒体を搬送させる媒体搬送部に相当する。この用紙搬送機構２０は、用紙Ｓを印刷可能な位置に送り込んだり、この用紙Ｓを搬送方向に所定の搬送量で搬送させたりするものである。そして、図３Ａ及び図３Ｂに示すように、用紙搬送機構２０は、給紙ローラ２１と、搬送モータ２２と、搬送ローラ２３と、プラテン２４と、排紙ローラ２５とを有する。給紙ローラ２１は、紙挿入口に挿入された用紙Ｓをプリンタ１内に自動的に送るためのローラであり、この例ではＤ形の断面形状をしている。搬送モータ２２は、用紙Ｓを搬送方向に搬送させる際の駆動源であり、その動作は、プリンタ側コントローラ６０によって制御される。搬送ローラ２３は、給紙ローラ２１によって送られてきた用紙Ｓを、印刷可能な領域まで搬送するためのローラである。プラテン２４は、印刷中の用紙Ｓを、この用紙Ｓの裏面側から支持する部材である。排紙ローラ２５は、印刷が終了した用紙Ｓを搬送するためのローラである。

＜キャリッジ移動機構３０について＞
キャリッジ移動機構３０は、ヘッドユニット４０が取り付けられたキャリッジＣＲをキャリッジ移動方向に移動させるためのものである。このキャリッジ移動機構３０は、キャリッジモータ３１と、ガイド軸３２と、タイミングベルト３３と、駆動プーリー３４と、アイドラプーリー３５とを有する。キャリッジモータ３１は、キャリッジＣＲを移動させるための駆動源に相当する。キャリッジモータ３１の回転軸には、駆動プーリー３４が取り付けられている。この駆動プーリー３４は、キャリッジ移動方向の一端側に配置されている。駆動プーリー３４とは反対側のキャリッジ移動方向の他端側には、アイドラプーリー３５が配置されている。タイミングベルト３３は、キャリッジＣＲに接続されているとともに、駆動プーリー３４とアイドラプーリー３５に架け渡されている。ガイド軸３２は、キャリッジＣＲを移動可能な状態で支持する。このガイド軸３２は、キャリッジ移動方向に沿って取り付けられている。従って、キャリッジモータ３１が動作すると、キャリッジＣＲは、このガイド軸３２に沿ってキャリッジ移動方向に移動する。

＜ヘッドユニット４０について＞
ヘッドユニット４０は、インクを用紙Ｓに向けて吐出させるためのものである。ここで、図４は、ヘッドユニット４０の分解斜視図である。図５は、プリンタ側コントローラ６０とヘッド制御部ＨＣとを通信可能に接続する配線部材７０を説明する概念図である。なお、ここではヘッド制御部ＨＣを除いた部分について説明し、ヘッド制御部ＨＣについては後で説明する。このヘッドユニット４０は、例えば、図４に示すように、ヘッド４１と、針側ケース部材４２と、ヘッド側ケース部材４３を有している。針側ケース部材４２は、インク導入針４２１が設けられた部材である。このインク導入針４２１は、インクカートリッジＩＣ（図３Ａを参照。）に挿入される中空状の部材である。このインク導入針４２１を通じて、インクカートリッジＩＣに貯留されたインクがヘッド４１側に導入される。なお、インクは、ヘッド４１から吐出される液体に相当する。ヘッド側ケース部材４３は、ヘッド４１が取り付けられる部材であり、インク導入針４２１とは反対側の針側ケース部材４２の底面に取り付けられる。ヘッド側ケース部材４３には、中継基板４３１が配置される。この中継基板４３１は、配線部材７０としてのフラットケーブル７１とテープケーブル７２とを電気的に接続し、伝送される信号を中継する。そして、中継基板４３１には、フラットケーブル７１の先端部分が挿入されるコネクタ４３２と、テープケーブル７２の先端部分が半田付けされる接点端子群４３３とが設けられている。

フラットケーブル７１は、プリンタ側コントローラ６０と中継基板４３１との間を通信可能に接続する部材であり、キャリッジＣＲの移動に追従させるべく可撓性を有するものが用いられている。また、テープケーブル７２は、中継基板４３１とヘッド４１との間を通信可能に接続する部材である。このプリンタ１において、ヘッド制御部ＨＣは、テープケーブル７２に実装されている。そして、フラットケーブル７１やテープケーブル７２は、各種の信号を伝送するものであるため、複数の芯線７１１を有している。

ヘッド４１は、ノズルに対応した数のピエゾ素子４１１を有している。そして、このピエゾ素子４１１を変形させることにより、対応するノズルからインクを吐出させる。このため、ピエゾ素子４１１は、インク（液体）を吐出させるための動作を行う素子に相当する。このピエゾ素子４１１に所望の動作をさせるべく、ヘッド制御部ＨＣは、原駆動信号ＣＯＭ（図７を参照。）の必要部分を選択的にピエゾ素子４１１へ印加する。原駆動信号ＣＯＭの印加制御は、プリンタ側コントローラ６０からの制御信号（例えば、Ｎ−チャージ信号ＮＣＨＧ、タイミング信号ＴＩＭ、選択データｑ０〜ｑ３、ドット形成データＳＩ，図８を参照。）に基づいて行われる。このため、ヘッド制御部ＨＣには、フラットケーブル７１やテープケーブル７２を介して、原駆動信号ＣＯＭや制御信号が供給される。なお、ヘッド制御部ＨＣの構成、及び、原駆動信号ＣＯＭの印加制御については、後で説明する。

＜検出器群５０について＞
検出器群５０は、プリンタ１の状況を監視するためのものである。図６は、リニア式エンコーダ５１を説明するための概念図である。なお、以下の説明では、図３Ａ，図３Ｂも参照する。この検出器群５０には、リニア式エンコーダ５１、ロータリー式エンコーダ５２、紙検出器５３、及び、紙幅検出器５４が含まれている。リニア式エンコーダ５１は、キャリッジＣＲのキャリッジ移動方向の位置を検出するためのものである。ロータリー式エンコーダ５２は、搬送ローラ２３の回転量を検出するためのものである。紙検出器５３は、印刷される用紙Ｓを検出するためのものである。紙幅検出器５４は、印刷される用紙Ｓの幅を検出するためのものである。

ここで、リニア式エンコーダ５１について補足する。本実施形態のリニア式エンコーダ５１は、図６に示すように、キャリッジＣＲが１／３６０インチ移動する毎にエンコーダ信号ＥＮＣの出力レベルを切り替えるものである。具体的には、エンコーダ信号ＥＮＣは、キャリッジＣＲが１／３６０インチ移動する毎に、ＨレベルとＬレベルとに切り替わる。このエンコーダ信号ＥＮＣは、プリンタ側コントローラ６０に送信される。プリンタ側コントローラ６０は、受信したエンコーダ信号ＥＮＣに基づき、ドットの形成タイミングを規定するためのＰＴＳ信号を生成する。この例においてプリンタ側コントローラ６０は、エンコーダ信号ＥＮＣの立ち上がりタイミング及び立ち下がりタイミングに同期してパルス（便宜上、ＰＴＳパルスともいう。）を生成する。つまり、キャリッジＣＲが１／３６０インチ移動する毎に、ＰＴＳパルスを生成する。

＜原駆動信号ＣＯＭについて＞
原駆動信号生成回路ＤＳＣは、原駆動信号ＣＯＭを生成するものであり、原駆動信号生成部に相当する。原駆動信号ＣＯＭは、ピエゾ素子４１１に印加される駆動信号の基である。図７は、原駆動信号生成回路ＤＳＣによって生成される原駆動信号ＣＯＭを説明する図である。図７に示すように、原駆動信号ＣＯＭは、繰り返し周期Ｔ毎に繰り返し生成される。この繰り返し周期Ｔは、前述したＰＴＳパルスで規定される周期であり、キャリッジＣＲが所定距離（例えば１／３６０インチ）移動するために要する期間ともいえる。例示した原駆動信号ＣＯＭは、繰り返し周期Ｔの中間で２つに分けることができる。すなわち、前半周期ＴＡに属する部分と後半周期ＴＢに属する部分とに分けることができる。そして、前半周期ＴＡと後半周期ＴＢのそれぞれでインクの吐出制御が行えるため、このプリンタ１では７２０ｄｐｉの解像度で印刷を行うことができる。便宜上、以下の説明では、原駆動信号ＣＯＭにおける前半周期ＴＡに属する部分を信号前半部といい、後半周期ＴＢに属する部分を信号後半部という。信号前半部と信号後半部は、いずれも同じ波形をしている。このため、以下の説明は信号前半部について行うが、後半周期ＴＢにも同様にあてはまる。

前半周期ＴＡは、複数の期間Ｔ１〜Ｔ４に分けることができる。そして、信号前半部は、１番目の期間Ｔ１で生成される第１区間信号ＳＳ１と、２番目の期間Ｔ２で生成される第２区間信号ＳＳ２と、３番目の期間Ｔ３で生成される第３区間信号ＳＳ３と、４番目の期間Ｔ４で生成される第４区間信号ＳＳ４とを有する。そして、第１区間信号ＳＳ１は駆動パルスＰＳ１を、第２区間信号ＳＳ２は駆動パルスＰＳ２をそれぞれ有している。また、第３区間信号ＳＳ３は駆動パルスＰＳ３を、第４区間信号ＳＳ４は駆動パルスＰＳ４をそれぞれ有している。なお、各区間信号における開始電位と終了電位は、中間電位ＶＣで揃えられている。

駆動パルスＰＳ１〜ＰＳ４はピエゾ素子４１１を動作させるための波形部に相当し、その形状はピエゾ素子４１１に行わせる動作に基づいて定められている。駆動パルスＰＳ２、駆動パルスＰＳ３、及び、駆動パルスＰＳ４は、ヘッド４１からインクを吐出させる際に用いられる波形部である。このプリンタ１では、形成するドットの大きさに応じてこれらの駆動パルスを選択的にピエゾ素子４１１へ印加し、ヘッド４１から吐出するインクの量を変化させている。駆動パルスＰＳ２と駆動パルスＰＳ４は、何れも同じ波形をしており、一方の駆動パルスがピエゾ素子４１１に印加されると、中ドットに対応する量のインクが吐出される。このインクが用紙Ｓに着弾すると、用紙Ｓの単位領域には中ドットが形成される。また、両方の駆動パルスがピエゾ素子４１１に印加されると、大ドットに対応する量のインクが吐出されて、用紙Ｓには大ドットが形成される。駆動パルスＰＳ３は、小ドットの形成時にピエゾ素子４１１へ印加される駆動信号である。すなわち、この駆動パルスＰＳ３がピエゾ素子４１１へ印加されると、小ドットに対応する量のインクが吐出される。このインクが用紙Ｓに着弾すると小ドットが形成される。駆動パルスＰＳ１は、メニスカス（ノズル部分で露出しているインクの自由表面）を微振動させるための微振動パルスである。すなわち、この駆動パルスＰＳ１がピエゾ素子４１１に印加されると、インクが吐出されない程度の圧力変動がインクに生じてメニスカスが微振動する。

＜ヘッド制御部ＨＣについて＞
次に、ヘッド制御部ＨＣについて説明する。ここで、図８は、ヘッド制御部ＨＣの構成を説明するブロック図である。このヘッド制御部ＨＣは、シフトレジスタ８１と、ラッチ回路８２と、デコーダ８３と、制御ロジック８４と、信号分離部８５と、ヘッド側スイッチ８６と、ゲート回路８７とを有する。このヘッド制御部ＨＣにおいて、制御ロジック８４、及び、信号分離部８５を除いた各部、すなわち、シフトレジスタ８１、ラッチ回路８２、デコーダ８３、ヘッド側スイッチ８６、及び、ゲート回路８７は、それぞれピエゾ素子４１１毎に設けられる。なお、ピエゾ素子４１１はインクが吐出されるノズル毎に設けられるので、これらの各部もノズル毎に設けられているといえる。

ヘッド制御部ＨＣは、プリンタ側コントローラ６０からのドット形成データＳＩ、及び、タイミング信号ＴＩＭ（合成ヘッド制御信号に相当する。）に基づき、インクを吐出させるための制御を行う。すなわち、ドット形成データＳＩに基づいてヘッド側スイッチ８６を制御し、原駆動信号ＣＯＭにおける必要な部分を選択的にピエゾ素子４１１へ印加させる。また、信号分離部８５にて、タイミング信号ＴＩＭからラッチ信号ＬＡＴとチェンジ信号ＣＨとが分離され、これらの信号を用いた制御が行われる。このような動作をするヘッド制御部ＨＣは、サブコントローラに相当するものである。

ドット形成データＳＩは、シフトレジスタ８１にセットされる。このシフトレジスタ８１にはラッチ回路８２が接続されている。このラッチ回路８２は、信号分離部８５からのラッチ信号ＬＡＴによって動作し、このラッチ信号ＬＡＴがＨレベルになると（つまり、ラッチパルスｌａｔが生成されると）、対応するドット形成データＳＩをラッチする。すなわち、ヘッド制御部ＨＣでは、ドット形成データＳＩをラッチ回路８２でラッチさせる動作を、ラッチ信号ＬＡＴに基づく制御として行っている。本実施形態では、図７に示すように、前半周期ＴＡの開始時点、及び、後半周期ＴＢの開始時点でラッチパルスｌａｔが生成されている。このようにラッチパルスｌａｔは、所定周期で生成されている。そして、ラッチ回路８２は、期間Ｔ１の開始時にドット形成データＳＩをラッチする。ラッチ回路８２でラッチされたドット形成データＳＩ（上位ビットと下位ビットの組）はそれぞれ、デコーダ８３に入力される。

デコーダ８３は、ドット形成データＳＩの上位ビット及び下位ビットに基づいてデコードを行い、ヘッド側スイッチ８６を制御するためのスイッチ制御信号ＳＷを出力する。この場合において、デコーダ８３は、ドット形成データＳＩに基づき、制御ロジック８４から出力される選択データｑ０〜ｑ３を選択し、スイッチ制御信号ＳＷとして出力する。なお、デコーダ８３及び制御ロジック８４については、後で説明する。

デコーダ８３から出力されたスイッチ制御信号ＳＷは、ゲート回路８７を介してヘッド側スイッチ８６へ入力される。このヘッド側スイッチ８６は、スイッチ制御信号ＳＷに応じてオンオフするスイッチであり、オン期間において原駆動信号ＣＯＭをピエゾ素子４１１へ印加させる。すなわち、このヘッド側スイッチ８６の入力側には原駆動信号生成回路ＤＳＣからの原駆動信号ＣＯＭが印加され、ヘッド側スイッチ８６の出力側にはピエゾ素子４１１が接続されている。そして、スイッチ制御信号ＳＷがデータ［１］の場合、ヘッド側スイッチ８６がオン状態となって、原駆動信号ＣＯＭがピエゾ素子４１１に印加される。また、スイッチ制御信号ＳＷがデータ［０］の場合、ヘッド側スイッチ８６がオフ状態となるので、原駆動信号ＣＯＭはピエゾ素子４１１に印加されない。なお、ピエゾ素子４１１はコンデンサの様に振る舞う。このため、原駆動信号ＣＯＭの印加が停止された場合において、ピエゾ素子４１１は停止直前の電位を維持する。従って、原駆動信号ＣＯＭの印加が停止されている期間において、ピエゾ素子４１１は、原駆動信号ＣＯＭの印加が停止される直前の変形状態を維持する。

ゲート回路８７は、Ｎ−チャージ信号ＮＣＨＧやスイッチ制御信号ＳＷをヘッド側スイッチ８６へ入力するための素子であり、本実施形態ではオア回路によって構成されている。ここで、Ｎ−チャージ信号ＮＣＨＧは、ドット形成データＳＩに拘わらず、原駆動信号ＣＯＭを全てのピエゾ素子４１１へ印加する際に用いられるものである。このＮ−チャージ信号ＮＣＨＧは、Ｌレベルで有効な信号である。すなわち、Ｎ−チャージ信号ＮＣＨＧがＬレベルになると、全てのピエゾ素子４１１に対して、原駆動信号ＣＯＭが一括して印加される。

信号分離部８５は、タイミング信号ＴＩＭからラッチ信号ＬＡＴとチェンジ信号ＣＨとを分離するためのものである。なお、この信号分離部８５については、後で詳しく説明する。

＜制御ロジック８４及び選択データｑ０〜ｑ３について＞
ここで、制御ロジック８４、及びこの制御ロジック８４に記憶されている選択データｑ０〜ｑ３について詳しく説明する。制御ロジック８４は、複数のレジスタＲＧと、マルチプレクサＭＸ０〜ＭＸ３と、２ビットカウンタ８４１とを有している。レジスタＲＧは、１ビットのデータを記憶可能なものである。そして、各レジスタＲＧには、所定の選択データｑ０〜ｑ３が記憶される。説明の便宜上、図８では、各レジスタＲＧを、列方向（縦方向）に４個、行方向（横方向）に４個のマトリクス状に配置している。そして、同じ列に属する４つのレジスタＲＧをグループ化して、左側のグループから順に、符号Ｑ０〜Ｑ３を付して示している。また、同じ行に属する４つのレジスタＲＧをグループ化して、上側に位置するグループから順に符号Ｇ１〜Ｇ４を付して示している。

以上のグループ分けは、各レジスタＲＧの役割に基づいてなされている。まず、同じ列に属する各レジスタＲＧは、同じ階調値で使用される選択データを記憶するものである。具体的に説明すると、グループＱ０に属する各レジスタＲＧはドット無しのドット形成データＳＩ（データ［００］）に対応する選択データｑ０を記憶するものである。そして、グループＱ１に属する各レジスタＲＧは、いずれも小ドットのドット形成データＳＩ（データ［０１］）に対応する選択データｑ１を記憶するものである。同様に、グループＱ２各レジスタＲＧは中ドットのドット形成データＳＩ（データ［１０］）に対応する選択データｑ２を、グループＱ３に属する各レジスタＲＧは大ドットのドット形成データＳＩ（データ［１１］）に対応する選択データｑ３を、それぞれ記憶するものである。

また、同じ行に属する各レジスタＲＧは、同じ区間信号の選択データを記憶するものである。具体的に説明すると、グループＧ１に属する各レジスタＲＧは、期間Ｔ１で生成される第１区間信号ＳＳ１用の選択データを記憶するものである。そして、グループＧ２に属する各レジスタＲＧは、期間Ｔ２で生成される第２区間信号ＳＳ２用の選択データを記憶するものである。同様に、グループＧ１３に属する各レジスタＲＧは期間Ｔ１３で生成される第３区間信号ＳＳ３用の選択データを、グループＧ１４に属する各レジスタＲＧは期間Ｔ１４で生成される第３区間信号ＳＳ３用の選択データを、それぞれ記憶するものである。

これらのレジスタＲＧに記憶された選択データｑ０〜ｑ３は、２ビットカウンタ８４１からの出力で動作するマルチプレクサＭＸ０〜マルチプレクサＭＸ３により順次選択される。すなわち、ラッチ信号ＬＡＴが有するラッチパルスｌａｔ、チェンジ信号ＣＨが有する第１チェンジパルスｃｈ１〜第３チェンジパルスｃｈ３にて規定されるタイミングで順次選択される。そして、選択されたデータが、選択データｑ０〜ｑ３として出力される。本実施形態では、ラッチパルスｌａｔの入力に伴って２ビットカウンタ８４１がリセットされ、チェンジパルスｃｈ１〜ｃｈ３が入力される毎に、２ビットカウンタ８４１がカウントアップされる。すなわち、ラッチ信号ＬＡＴに基づく制御として、２ビットカウンタ８４１（各マルチプレクサＭＸ０〜ＭＸ３）をリセットさせる動作が行われ、チェンジ信号ＣＨに基づく制御として、各選択データｑ０〜ｑ３の内容を更新させる動作が行われている。

これらの動作により、ラッチパルスｌａｔのタイミングで、選択データｑ０〜ｑ３は、グループＧ１に属する各レジスタＲＧの内容となる。そして、第１チェンジパルスｃｈ１のタイミングで、選択データｑ０〜ｑ３は、グループＧ２に属する各レジスタＲＧの内容に更新される。同様に、第２チェンジパルスｃｈ２、第３チェンジパルスｃｈ３のタイミングで、選択データｑ０〜ｑ３は、グループＧ３、グループＧ４に属する各レジスタＲＧの内容に更新される。要するに、選択データｑ０〜ｑ３の内容は、ラッチパルスｌａｔのタイミングで初期化され、各チェンジパルスｃｈ１〜ｃｈ３のタイミングで更新される。

グループＱ０の選択データｑ０に関し、グループＧ１がデータ［１］、グループＧ２がデータ［０］、グループＧ３がデータ［０］、グループＧ４がデータ［０］である。このような選択データｑ０は、期間Ｔ１の第１区間信号ＳＳ１（駆動パルスＰＳ１）をピエゾ素子４１１に印加するものである。そして、グループＱ１の選択データｑ１に関し、グループＧ１がデータ［０］、グループＧ２がデータ［０］、グループＧ３がデータ［１］、グループＧ４がデータ［０］であり、期間Ｔ３の第３区間信号ＳＳ３（駆動パルスＰＳ３）をピエゾ素子４１１に印加するものである。同様に、グループＱ２の選択データｑ２は、グループＧ１がデータ［０］、グループＧ２がデータ［１］、グループＧ３がデータ［０］、グループＧ４がデータ［０］であるので、第２区間信号ＳＳ２（駆動パルスＰＳ２）をピエゾ素子４１１に印加するものであり、グループＱ３の選択データｑ３は、グループＧ１がデータ［０］、グループＧ２がデータ［１］、グループＧ３がデータ［０］、グループＧ４がデータ［１］であるので、第２区間信号ＳＳ２（駆動パルスＰＳ２）及び第４区間信号ＳＳ４（駆動パルスＰＳ４）をピエゾ素子４１１に印加するものである。

なお、各レジスタＲＧへの選択データｑ０〜ｑ３の記憶は、ドット形成データＳＩと同じ信号線で行われる。このため、選択データｑ０〜ｑ３は、ドット形成データＳＩに続き、クロックＳＣＬＫを用いてシリアル伝送される。

＜デコーダ８３について＞
デコーダ８３は、選択データｑ０〜ｑ３の中から、ラッチされたドット形成データＳＩに対応するものを選択し、スイッチ制御信号ＳＷとして出力する。このデコーダ８３は、４つのアンド回路８３１〜８３４と、１つのオア回路８３５を有している。各アンド回路８３１〜８３４は、入力端子が３つ、出力端子が１つのものであり、選択データｑ０〜ｑ３のうちの１つの選択データと、ドット形成データＳＩの上位ビットのデータと、ドット形成データＳＩの下位ビットのデータとが入力される。そして、各アンド回路８３１〜８３４は、ドット形成データＳＩの上位ビットのデータと下位ビットのデータの入力の仕方が異なっている。

すなわち、第１アンド回路８３１には、ドット無しの選択データｑ０と、ドット形成データＳＩの上位ビットの反転データと、下位ビットの反転データとが入力されている。このため、ドット形成データＳＩがデータ［００］の場合において、第１アンド回路８３１からの出力は、ドット無しの選択データｑ０に従った内容になる。そして、第２アンド回路８３２には、小ドットの選択データｑ１と、ドット形成データＳＩの上位ビットの反転データと、下位ビットのデータとが入力されている。このため、ドット形成データＳＩがデータ［０１］の場合において、第２アンド回路８３２からの出力は、小ドットの選択データｑ１に従った内容になる。また、第３アンド回路８３３には、中ドットの選択データｑ２と、ドット形成データＳＩの上位ビットのデータと、下位ビットの反転データとが入力されている。このため、ドット形成データＳＩがデータ［１０］の場合において、第３アンド回路８３３からの出力は、中ドットの選択データｑ２に従った内容になる。また、第４アンド回路８３４には、大ドットの選択データｑ３と、ドット形成データＳＩの上位ビットのデータと、下位ビットのデータとが入力されている。このため、ドット形成データＳＩがデータ［１１］の場合において、第４アンド回路８３４からの出力は、大ドットの選択データｑ３に従った内容になる。

オア回路８３５は入力端子が４つ、出力端子が１つのものである。そして、４つの入力端子のそれぞれには、各アンドゲートからの出力が入力されている。このオアゲートからは、選択データｑ０〜ｑ３の内、ラッチされたドット形成データＳＩに対応するものが、スイッチ制御信号ＳＷとして出力される。

＜ドット形成データＳＩ及び選択データｑ０〜ｑ３について＞
以上の説明から判るように、ドット形成データＳＩは、形成されるドットの大きさに関する情報に相当する。そして、ドットの大きさは、ヘッド４１から吐出されるインクの量に応じて定まる。このため、ドット形成データＳＩは、ヘッド４１から吐出されるインクの量（液体の量）に関する情報にも相当する。また、選択データｑ０〜ｑ３は、ピエゾ素子４１１に印加される区間信号ＳＳ１〜ＳＳ４を表す情報、つまり、ピエゾ素子４１１への原駆動信号ＣＯＭの印加を示す情報に相当する。

＜プリンタ側コントローラ６０について＞
次に、プリンタ側コントローラ６０について説明する。プリンタ側コントローラ６０は、プリンタ１が有する各部を制御するものであり、前述したようにメインコントローラに相当する。例えば、プリンタ側コントローラ６０は、所定の搬送量で用紙Ｓを搬送させる動作と、キャリッジＣＲ（ヘッド４１）を移動させながら断続的にインクを吐出させる動作とを交互に行わせることで、用紙Ｓに画像を印刷させている。このため、プリンタ側コントローラ６０は、搬送モータ２２の回転量を制御することによって用紙Ｓの搬送を制御する。また、プリンタ側コントローラ６０は、キャリッジモータ３１の回転を制御することによってキャリッジＣＲの移動を制御する。さらに、ドット形成データＳＩをヘッド制御部ＨＣへ出力することで、インクを吐出させるための制御を行う。加えて、プリンタ側コントローラ６０は、原駆動信号ＣＯＭを生成するための制御と、ピエゾ素子４１１に印加される区間信号ＳＳ１〜ＳＳ４を原駆動信号ＣＯＭから選択するための制御を行っている。言い換えれば、ピエゾ素子４１１に印加される駆動信号を原駆動信号ＣＯＭから生成するための制御を行っている。

このプリンタ側コントローラ６０は、図２に示すように、インタフェース部６１と、ＣＰＵ６２と、メモリ６３と、制御ユニット６４とを有する。インタフェース部６１は、外部装置であるコンピュータ１１０との間でデータの受け渡しを行う。ＣＰＵ６２は、プリンタ１の全体的な制御を行うための演算処理装置である。メモリ６３は、ＣＰＵ６２のプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ、ＲＯＭ等の記憶素子によって構成される。そして、ＣＰＵ６２は、メモリ６３に記憶されているコンピュータプログラムに従って各制御対象部を制御する。例えば、ＣＰＵ６２は、制御ユニット６４を介して用紙搬送機構２０やキャリッジ移動機構３０を制御する。つまり、搬送モータ２２やキャリッジモータ３１に対する制御信号を出力する。また、ＣＰＵ６２は、ヘッド４１の動作を制御するための制御信号（例えば、クロックＳＣＬＫ，ドット形成データＳＩ，パルス選択データ，タイミング信号ＴＩＭ，Ｎ−チャージ信号ＮＣＨＧが相当する。図７，図８を参照。）をヘッド制御部ＨＣへ出力したり、原駆動信号ＣＯＭを生成させるためのＤＡＣ値を原駆動信号生成回路ＤＳＣへ出力したりする。

ここで、タイミング信号ＴＩＭは、ヘッド４１の制御タイミングを定めるための信号である。本実施形態において、タイミング信号ＴＩＭは、ラッチ信号ＬＡＴとチェンジ信号ＣＨの合成信号となっている。すなわち、プリンタ側コントローラ６０は、ラッチ信号ＬＡＴとチェンジ信号ＣＨとを合成してタイミング信号ＴＩＭを生成している。そして、生成したタイミング信号ＴＩＭを、配線部材７０における特定の芯線７１１（ＴＩＭ）を通じて伝送している（図５を参照。）。

＝＝＝本実施形態の特徴部＝＝＝
＜タイミング信号ＴＩＭについて＞
本実施形態の特徴部を説明するに際し、タイミング信号ＴＩＭ（図７を参照。）について説明する。まず、タイミング信号ＴＩＭを用いる理由について説明する。前述したように、このプリンタ１では、プリンタ側コントローラ６０（メインコントローラ）とヘッド制御部ＨＣ（サブコントローラ）との間を、フラットケーブル７１やテープケーブル７２等の配線部材７０で接続している。このようにしたのは、インクを吐出するヘッド４１を所望の位置に設けたいことやヘッド４１を所定範囲で移動させていることなどに起因している。ここで、信号を伝送する芯線７１１の数は少ない方が望ましい。これは、グランド用の芯線７１１の数を増やす等のノイズ対策が容易となったり、１本の芯線７１１を太くして大きな電流を流せたりするためである。

タイミング信号ＴＩＭは、この芯線７１１の数を少なくする観点で生成されたものである。すなわち、ラッチ信号ＬＡＴ（第１ヘッド制御信号に相当する。）とチェンジ信号ＣＨ（第２ヘッド制御信号に相当する。）が同時に使用されないことに着目し、これらの信号を合成したものである。従って、このプリンタ１は、プリンタ側コントローラ６０からヘッド制御部ＨＣへ伝送される複数のヘッド制御信号であって、同時に使用されないものを合成し、合成で得られたタイミング信号ＴＩＭ（合成ヘッド制御信号）を配線部材７０における特定の芯線７１１を通じて伝送しているといえる。なお、特定の芯線７１１とは、図５に示すように、配線部材７０が有する複数の芯線７１１のうち、タイミング信号ＴＩＭ用に割り当てられた芯線７１１（ＴＩＭ）を意味する。そして、ヘッド制御部ＨＣは、伝送されたタイミング信号ＴＩＭから合成前の制御信号を認識し、各制御信号に基づいてヘッド４１を制御している。

このような構成を採ることで、各制御信号を共通の芯線７１１を通じて伝送でき、ヘッド４１を支障なく制御しつつも芯線７１１の数を少なくできる。

＜タイミング信号ＴＩＭの生成について＞
タイミング信号ＴＩＭは、メインコントローラとしてのプリンタ側コントローラ６０によって生成される。このプリンタ１において、プリンタ側コントローラ６０は、ラッチ信号ＬＡＴとチェンジ信号ＣＨとを生成し、これらのラッチ信号ＬＡＴとチェンジ信号ＣＨとを合成することでタイミング信号ＴＩＭを生成している。

ラッチ信号ＬＡＴは、ドット形成データＳＩをラッチさせる際に使用されるものである。そして、ラッチパルスｌａｔ（第１ヘッド制御パルスに相当する。）は、前述したＰＴＳ信号に基づいて生成される。このプリンタ１では、ＰＴＳパルスが３６０ｄｐｉに対応する周期で生成され、ラッチパルスｌａｔがその半分の周期で生成されている。このため、プリンタ側コントローラ６０は、各ＰＴＳパルスに同期させてラッチパルスｌａｔを生成すると共に、1つ前の繰り返し周期Ｔにおける２つのＰＴＳパルスの間隔に基づき、今回繰り返し周期Ｔの中間で他のラッチパルスｌａｔを生成する。

チェンジ信号ＣＨは、選択データｑ０〜ｑ３の内容を更新する際に使用されるものである。そして、各チェンジパルスｃｈ１〜ｃｈ３（第２ヘッド制御パルスに相当する。）は、ラッチパルスｌａｔの生成タイミングを起点とする所定タイミングで生成される。従って、チェンジパルスは、ラッチパルスｌａｔと同時には使用されない。また、ラッチパルスｌａｔの生成周期である前半周期ＴＡや後半周期ＴＢが所定数の期間Ｔ１〜期間Ｔ４に分割されているので、１つのラッチパルスｌａｔに対応するチェンジパルスの数は固定されている。本実施形態では、チェンジパルスｃｈ１〜ｃｈ３の方がラッチパルスｌａｔよりも多く、１つのラッチパルスｌａｔに対して３つのチェンジパルスｃｈ１〜ｃｈ３が生成される。すなわち、各チェンジパルスｃｈ１〜ｃｈ３は、先のラッチパルスｌａｔの生成終了から後のラッチパルスｌａｔの生成開始までの期間に、規定数生成されているといえる。

そして、プリンタ側コントローラ６０は、複数のタイミングパルス（ｔｉｍ１，ｔｉｍ２，…）を含んだタイミング信号ＴＩＭを生成して出力する。これらのタイミングパルスは、ラッチパルスｌａｔ及び各チェンジパルスｃｈ１〜ｃｈ３の生成タイミングと同期して生成される。

＜信号分離部８５について＞
プリンタ側コントローラ６０から出力されたタイミング信号ＴＩＭは、フラットケーブル７１やテープケーブル７２等を通じてヘッド制御部ＨＣの信号分離部８５へ入力される。以下、信号分離部８５について説明する。ここで、図９Ａは、信号分離部８５の構成を説明するためのブロック図である。図９Ｂは、信号分離部８５の動作を説明するタイミングチャートである。この信号分離部８５では、１つのラッチパルスｌａｔに対して出力されるチェンジパルスｃｈ１〜ｃｈ３の数が規定されている点に着目し、これらのパルスを分離している。この信号分離部８５は、制御信号出力部８５Ａと、リセットパルス生成部８５Ｂとを有している。制御信号出力部８５Ａは、第１ヘッド制御信号としてのラッチ信号ＬＡＴと、第２ヘッド制御信号としてのチェンジ信号ＣＨとを、合成ヘッド制御信号としてのタイミング信号ＴＩＭから分離して出力する部分である。また、リセットパルス生成部８５Ｂは、制御信号出力部８５Ａをリセットするためのリセットパルスｒｓｔを生成する部分である。

＜制御信号出力部８５Ａについて＞
まず、制御信号出力部８５Ａについて説明する。この制御信号出力部８５Ａは、状態信号出力部８５１と、制御パルス出力部８５２とを有している。

状態信号出力部８５１は、タイミング信号ＴＩＭが有するタイミングパルス（制御パルスに相当する。）の入力に応じて出力レベルが変化する状態信号を出力するものである。すなわち、状態信号出力部８５１は、１番目となる第１タイミングパルスｔｉｍ１の入力によってＬレベル（所定レベルに相当する。）に、２番目となる第２タイミングパルスｔｉｍ２以降の各パルスの入力によってＨレベル（他の所定レベルに相当する。）になる状態信号（符号Ｄ）を出力する。

この状態信号出力部８５１は、２つのＤ−ＦＦ（フリップフロップ回路）８５１ａ，８５１ｂによって構成されたシフトレジスタ回路によって構成されている。すなわち、１段目（左側）のＤ−ＦＦ８５１ａのクロックＣｐにはタイミング信号ＴＩＭが入力され、入力Ｄは、電源に接続されてＨレベル（データ［１］）となっている。また、出力Ｑは、２段目（右側）のＤ−ＦＦ８５１ｂの入力Ｄに接続されている。そして、２段目のＤ−ＦＦ８５１ｂのクロックＣｐにはタイミング信号ＴＩＭが入力されており、出力Ｑからは状態信号が出力される。

制御パルス出力部８５２は、２つのアンド回路８５２ａ，８５２ｂと、１つのインバータ８５１ｃとで構成されている。一方のアンド回路８５２ａには、タイミング信号ＴＩＭと、インバータ８５１ｃで反転された状態信号（反転信号，符号Ｂ）とが入力されている。このため、状態信号がＬレベル（データ［０］）の場合に、このアンド回路８５２ａの出力はタイミング信号ＴＩＭに従って変化する。そして、このアンド回路８５２ａからは、ラッチ信号ＬＡＴ（ラッチパルスｌａｔ）が出力される。他方のアンド回路８５２ｂには、タイミング信号ＴＩＭと、状態信号とが入力されている。このため、状態信号がＨレベルの場合に、このアンド回路８５２ｂの出力はタイミング信号ＴＩＭに従って変化する。そして、このアンド回路８５２ｂからは、チェンジ信号ＣＨ（チェンジパルスｃｈ１〜ｃｈ３）が出力される。

＜制御信号出力部８５Ａの動作について＞
このように構成された制御信号出力部８５Ａでは、リセット状態において、状態信号出力部８５１における１段目のＤ−ＦＦ８５１ａの出力Ｑ、及び、２段目のＤ−ＦＦ８５１ｂの出力Ｑは、いずれもＬレベルとなっている（ｔ０）。このとき、状態信号（符号Ｄ）はＬレベルであり、その反転信号（符号Ｂ）はＨレベルである。そして、第１タイミングパルスｔｉｍ１が入力されてタイミング信号ＴＩＭ（符号Ａ）がＨレベルになると（ｔ１）、１段目のＤ−ＦＦ８５１ａの出力ＱはＨレベルとなるが、２段目のＤ−ＦＦ８５１ｂの出力ＱはＬレベルを維持する。その結果、状態信号はＬレベルを維持し、その反転信号はＨレベルを維持する。従って、タイミング信号ＴＩＭがＨレベルの期間（ｔ１−ｔ１´）に亘って、一方のアンド回路８５２ａの出力はＨレベルとなる。すなわち、第１タイミングパルスｔｉｍ１に同期してラッチパルスｌａｔが出力される。次に、第２タイミングパルスｔｉｍ２が入力されてタイミング信号ＴＩＭがＨレベルになると（ｔ２）、１段目のＤ−ＦＦ８５１ａの出力Ｑ、及び、２段目のＤ−ＦＦ８５１ｂの出力Ｑは共にＨレベルとなる。その結果、状態信号はＨレベルとなり、その反転信号はＬレベルとなる。従って、タイミング信号ＴＩＭがＨレベルの期間（ｔ２−ｔ２´）に亘って、他方のアンド回路８５２ｂの出力がＨレベルとなる。要するに、第２タイミングパルスｔｉｍ２に同期して第１チェンジパルスｃｈ１が出力される。その後は、リセット信号（符号Ｇ）が有するリセットパルスｒｓｔ（ｔ４´）にて１段目のＤ−ＦＦ８５１ａ及び２段目のＤ−ＦＦ８５１ｂがリセットされるまで、同様な動作が繰り返される。簡単に説明すると、第３タイミングパルスｔｉｍ３に同期して第２チェンジパルスｃｈ２が出力され（ｔ３−ｔ３´）、第４タイミングパルスｔｉｍ４に同期して第３チェンジパルスｃｈ３が出力される（ｔ４−ｔ４´）。

＜リセットパルス生成部８５Ｂについて＞
次に、リセットパルス生成部８５Ｂについて説明する。このリセットパルス生成部８５５８５Ｂは、カウント部８５３と、第１ノア回路８５４と、パルス生成部８５５とを有している。

カウント部８５３は、制御パルス出力部８５２から出力されたパルスをカウントするものである。即ち、出力されたラッチパルスｌａｔ及びチェンジパルスｃｈ１〜ｃｈ３を数えている。このカウント部８５３は、２ビットカウンタ８５３ａと、第２ノア回路８５３ｄとを有している。２ビットカウンタ８５３ａは、クロックＣｐのレベルが立ち上がる毎にカウント値を１つずつ増やすものである。この例では、１段目のＤ−ＦＦ８５３ｂ（左側）が下位ビットのデータを出力し、２段目のＤ−ＦＦ８５３ｃ（右側）が上位ビットのデータを出力する。このため、１番目の立ち上がりで［００］から［０１］にカウントアップし、２番目の立ち上がりで［１０］にカウントアップする。そして、３番目の立ち上がりで［１１］にカウントアップし、４番目の立ち上がりで［００］に戻る。以後は同様に動作して［００］から［１１］まで繰り返しカウントする。第２ノア回路８５３ｄには、２ビットカウンタ８５３ａの下位ビットと上位ビットが入力される。すなわち、この第２ノア回路８５３ｄは、２ビットカウンタ８５３ａが［００］の期間に亘ってＨレベルの信号を出力し、他の値ではＬレベルの信号を出力する。

第１ノア回路８５４には、制御パルス出力部８５２が有する一方のアンド回路８５２ａからの出力、及び、他方のアンド回路８５２ｂからの出力が入力されている。そして、第１ノア回路８５４の出力は２ビットカウンタ８５３ａのクロックＣｐに入力されている。すなわち、この第１ノア回路８５４は、制御パルス出力部８５２が出力したパルス（ラッチパルスｌａｔ，チェンジパルスｃｈ１〜ｃｈ３）における後側エッジのタイミングで立ち上がるパルス信号（符号Ｆ）を生成する。従って、前述したカウント部８５３は、タイミング信号ＴＩＭが有する第１タイミングパルスｔｉｍ１の後側エッジのタイミングで［０１］にカウントアップし（ｔ１´）、第２タイミングパルスｔｉｍ２の後側エッジのタイミングで［１０］にカウントアップする（ｔ２´）。そして、第４タイミングパルスｔｉｍ４の後側エッジのタイミングで［００］に戻る（ｔ４´）。これにより、第２ノア回路８５３ｄの出力はＨレベルに変化し、次のタイミングパルスにおける後側エッジまでＨレベルを維持する。

パルス生成部８５５は、第２ノア回路８５３ｄの立ち上がりエッジに基づいて、所定時間幅のリセットパルスｒｓｔ（ＲＥＳＥＴ信号，符号Ｇ）を生成するものである。本実施形態では、このパルス生成部８５５を単安定マルチバイブレータによって構成している。

＜全体的な動作について＞
以上の構成を有する信号分離部８５では、１番目となる第１タイミングパルスｔｉｍ１が入力されると、制御信号出力部８５Ａは、このパルスに同期してラッチパルスｌａｔを出力する。そして、２番目となる第２タイミングパルスｔｉｍ２以降のパルスが入力されると、制御信号出力部８５Ａは、これらのパルスに同期してチェンジパルスｃｈ１〜ｃｈ３を出力する。一方、パルス生成部８５Ｂは、第４タイミングパルスｔｉｍ４における後側エッジのタイミングで、リセットパルスｒｓｔを出力して制御信号出力部８５Ａをリセットする。これにより、第５タイミングパルスｔｉｍ５が入力されると、制御信号出力部８５Ａは、このパルスに同期してラッチパルスｌａｔを出力する。以後は同様に動作し、１つのラッチパルスｌａｔと３つのチェンジパルスｃｈ１〜ｃｈ３とが交互に出力される。その結果、タイミング信号ＴＩＭを用いて、ラッチ信号ＬＡＴ（ラッチパルスｌａｔ）に基づくヘッド４１の制御と、チェンジ信号ＣＨ（各チェンジパルスｃｈ１〜ｃｈ３）に基づくヘッド４１の制御を円滑に行うことができる。また、論理回路で構成された信号分離部８５で、ラッチ信号ＬＡＴとチェンジ信号ＣＨとを分離しているので、ヘッド制御部ＨＣ側での信号処理を容易にすることができる。さらに、信号分離部８５は、１つのラッチパルスｌａｔに対して出力されるチェンジパルスｃｈ１〜ｃｈ３の数が規定されていることを利用して信号の分離を行っているので、制御の簡素化が図れる。

＝＝＝第２実施形態＝＝＝
前述した第１実施形態のプリンタ１は、前半周期ＴＡや後半周期ＴＢの開始タイミングでラッチパルスｌａｔが生成されていた。しかし、ラッチパルスｌａｔを各周期ＴＡ，ＴＢの最後に生成することもできる。すなわち、最初にダミーの繰り返し周期Ｔを設定する等によって、ラッチパルスｌａｔを各周期ＴＡ，ＴＢの最後に生成するようにしてもよい。以下、ラッチパルスｌａｔを各周期ＴＡ，ＴＢの最後に生成するようにした第２実施形態について説明する。ここで、図１０Ａは、第２実施形態における信号分離部２００を説明する図である。図１０Ｂは、この信号分離部２００の動作を説明するタイミングチャートである。なお、他の構成は、第１実施形態のものと同じである。このため、説明は省略する。

＜信号分離部２００の構成について＞
この信号分離部２００も、１つのラッチパルスｌａｔに対して出力されるチェンジパルスｃｈ１〜ｃｈ３の数が規定されている点に着目し、各パルスの分離を行っている。すなわち、この信号分離部２００は、カウンタを有するカウント部２１０と、制御パルス出力部２２０（他の制御パルス出力部に相当する。）とを有し、所定番目のタイミングパルス（制御パルス）に同期してラッチパルスｌａｔ（第１ヘッド制御パルス）を出力し、他のタイミングパルスに同期してチェンジパルスｃｈ１〜ｃｈ３（第２ヘッド制御パルス）を出力する。

カウント部２１０は、タイミング信号ＴＩＭ（合成ヘッド制御信号に相当する。）に含まれるタイミングパルス（ｔｉｍ１，ｔｉｍ２，…）をカウントするためのものであり、２ビットカウンタ２１１とノア回路２１２とを有している。２ビットカウンタ２１１は、クロックＣｐのレベルが立ち上がる毎にカウント値を１つずつ増やすものである。この例では、タイミング信号ＴＩＭがクロックＣｐに入力されており、１段目のＤ−ＦＦ２１１ａ（左側）が下位ビットのデータ（符号Ｂ）を出力し、２段目のＤ−ＦＦ２１１ｂ（右側）が上位ビットのデータ（符号Ｃ）を出力する。そして、２ビットカウンタ２１１は、タイミングパルスが入力される毎にカウントアップし、［００］から［１１］の範囲でカウント値を変化させる。ノア回路２１２には、２ビットカウンタ２１１の下位ビットと上位ビットが入力される。従って、このノア回路２１２は、２ビットカウンタ２１１が［００］の期間に亘ってＨレベルの信号を出力し、他の期間ではＬレベルの信号を出力する。

制御パルス出力部２２０は、２つのアンド回路２２１，２２２と、１つのインバータ２２３とで構成されている。一方のアンド回路２２１には、タイミング信号ＴＩＭと、カウント部２１０の出力（ノア回路２１２の出力）とが入力されている。このため、カウント部２１０の出力がＨレベルの場合に、このアンド回路２２１の出力はタイミング信号ＴＩＭに従って変化する。他方のアンド回路２２２には、タイミング信号ＴＩＭと、インバータ２２３で反転されたカウント部２１０の出力（反転出力）とが入力されている。このため、カウント部２１０の出力がＬレベルの場合に、このアンド回路２２２の出力はタイミング信号ＴＩＭに従って変化する。

＜信号分離部２００の動作について＞
このように構成された信号分離部２００は、次のように動作する。第１タイミングパルスｔｉｍ１が２ビットカウンタ２１１に入力されると、２ビットカウンタ２１１のカウント値は[０１]となる。すなわち、１段目のＤ−ＦＦ２１１ａからはＨレベルの信号（符号Ｂ）が出力され、２段目のＤ−ＦＦ２１１ｂからはＬレベルの信号（符号Ｃ）が出力される。これにより、カウント部２１０の出力（符号Ｄ）はＬレベルとなり、他方のアンド回路２２２はタイミング信号ＴＩＭに従った信号を出力する。その結果、第１タイミングパルスｔｉｍ１に同期して、第１チェンジパルスｃｈ１が他方のアンド回路２２２から出力される（ｔ１−ｔ１´）。その後、第２タイミングパルスｔｉｍ２、及び、第３タイミングパルスｔｉｍ３が２ビットカウンタ２１１に入力されると、カウント値は[１０]、[１１]へとカウントアップされる。その結果、これらのタイミングパルスｔｉｍ２，ｔｉｍ３に同期して第２チェンジパルスｃｈ２や第３チェンジパルスｃｈ３が出力される（ｔ２−ｔ２´，ｔ３−ｔ３´）。そして、第４タイミングパルスｔｉｍ４が２ビットカウンタ２１１に入力されると、カウント値は[００]となる。このため、一方のアンド回路２２１は、タイミング信号ＴＩＭに従った信号を出力する。すなわち、第４タイミングパルスｔｉｍ４に同期してラッチパルスｌａｔが出力される（ｔ４−ｔ４´）。

その後、第５タイミングパルスｔｉｍ５が２ビットカウンタ２１１に入力されると、カウント値は[０１]となるので、このタイミングパルスに同期して第１チェンジパルスｃｈ１が出力される（ｔ５−ｔ５´）。なお、第６，第７タイミングパルスｔｉｍ６，ｔｉｍ７でも同様である。そして、第８タイミングパルスｔｉｍ８が２ビットカウンタ２１１に入力されると、カウント値が[００]となるため、ラッチパルスｌａｔが出力される（ｔ８−ｔ８´）。以後は同様に動作し、チェンジパルスｃｈ１〜ｃｈ３とラッチパルスｌａｔとが出力される。

その結果、この実施形態でも、第１実施形態と同様に、タイミング信号ＴＩＭを用いて、ラッチ信号ＬＡＴ（ラッチパルスｌａｔ）に基づくヘッド４１の制御と、チェンジ信号ＣＨ（各チェンジパルスｃｈ１〜ｃｈ３）に基づくヘッド４１の制御を円滑に行うことができる。

＝＝＝第３実施形態＝＝＝
前述した各実施形態は、タイミング信号ＴＩＭからラッチ信号ＬＡＴとチェンジ信号ＣＨとを分離し、ラッチ信号ＬＡＴに基づく制御と、チェンジ信号ＣＨに基づく制御とを行っていた。すなわち、ラッチ信号ＬＡＴに基づいて、ドット形成データＳＩをラッチ回路８２にラッチさせる動作、及び、マルチプレクサＭＸ０〜ＭＸ３をリセットさせる動作が行われ、チェンジ信号ＣＨに基づいて、各マルチプレクサＭＸ０〜ＭＸ３を動作させて各選択データｑ０〜ｑ３の内容を更新させる動作が行われていた。ところで、各マルチプレクサＭＸ０〜ＭＸ３は、２ビットカウンタ８４１のカウント値で動作するため、タイミング信号ＴＩＭでも動作させることができ、且つ、このカウント値を用いてラッチ信号ＬＡＴを生成することもできる。すなわち、タイミング信号ＴＩＭからラッチ信号ＬＡＴとチェンジ信号ＣＨとを分離する必要はなく、タイミング信号ＴＩＭを構成するタイミングパルスがラッチパルスｌａｔによるものであるのかチェンジパルスｃｈ１〜ｃｈ３によるものであるのかが認識できればよい。

以下、このように構成した第３実施形態について説明する。ここで、図１１は、第３実施形態における制御ロジック８４を説明する図である。なお、他の構成は、前述した各実施形態と同じである。また、第２実施形態と同様に、チェンジ信号ＣＨの後にラッチ信号ＬＡＴが出力される。

この実施形態では、２ビットカウンタ８４１のクロックＣｐにタイミング信号ＴＩＭが入力されている。そして、ノア回路８８と、単安定マルチバイブレータによるパルス生成回路８９とが設けられている。これらのノア回路８８、及び、パルス生成回路８９は、ラッチ信号ＬＡＴを出力するためのものである。ノア回路８８には、２ビットカウンタ８４１が有する下位ビット用のＤ−ＦＦ８４１ａ（上側）の出力、及び、上位ビット用のＤ−ＦＦ８４１ｂ（下側）の出力が入力されている。すなわち、ノア回路８８は、２ビットカウンタ８４１のカウント値が[００]の期間に亘ってＨレベルの信号を出力する。また、パルス生成回路８９は、ノア回路８８の出力の立ち上がりを契機に所定時間幅のパルス信号を出力する。つまり、ラッチパルスｌａｔを出力する。

次に、この実施形態の動作について説明する。まず、第１タイミングパルスｔｉｍ１が入力される前は、リセットされているので、２ビットカウンタ８４１のカウント値は[００]である。このため、各マルチプレクサＭＸ０〜ＭＸ３は、第１タイミングパルスｔｉｍ１が２ビットカウンタ８４１に入力されるまで、グループＧ１に属する各レジスタＲＧの内容を選択データｑ０〜ｑ３として出力する。その後、第１タイミングパルスｔｉｍ１の立ち上がりエッジで２ビットカウンタ８４１はカウントアップし、カウント値が[０１]となる。これにより、グループＧ２に属する各レジスタＲＧの内容が、選択データｑ０〜ｑ３として出力される。その後、第２，第３タイミングパルスｔｉｍ２，ｔｉｍ３が入力される毎に、２ビットカウンタ８４１はカウントアップするので、選択データｑ０〜ｑ３は、グループＧ３に属する各レジスタＲＧの内容、グループＧ４に属する各レジスタＲＧの内容に更新される。そして、第４タイミングパルスｔｉｍ４の立ち上がりで２ビットカウンタ８４１のカウント値は[００]に戻る。これにより、ノア回路８８の出力がＨレベルに変化し、パルス生成回路８９からラッチパルスｌａｔが出力される。

この構成では、各マルチプレクサＭＸ０〜ＭＸ３用の２ビットカウンタ８４１を、タイミング信号ＴＩＭで直接動作させているので、構成が簡素化できるという利点がある。

＝＝＝その他の実施形態＝＝＝
上記の各実施形態は、主としてプリンタ１を有する印刷システム１００について記載されているが、その中には、液体吐出装置や液体吐出システム等の開示が含まれている。また、上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることはいうまでもない。そして、ロジック回路を変更して同じ機能を発揮させたとしても本発明に含まれるし、以下に述べる実施形態であっても本発明に含まれる。

＜リセット信号生成部９０について＞
前述した第１実施形態では、分離されたラッチ信号ＬＡＴやチェンジ信号ＣＨを用いてリセット信号（リセットパルスｒｓｔ）を生成し、状態信号出力部８５１をリセットしていた。しかし、リセット信号を、他の信号を用いて生成するようにしてもよい。ここで、図１２は、クロックＳＣＬＫを用いてリセット信号を生成するようにした実施形態を説明する図である。図１３は、図１２の実施形態におけるリセット信号生成部９０の構成を説明する図である。

これらの図に示すように、リセット信号生成部９０は、プログラマブルカウンタ９１と、単安定マルチバイブレータによって構成されたパルス生成回路９２とを有する。プログラマブルカウンタ９１は、クロックＳＣＬＫの立ち上がりをカウントし、カウント値が所定数になったら出力をＨレベルに切り替えるものである。また、パルス生成回路９２は、プログラマブルカウンタ９１のＨレベルへの立ち上がりを契機にリセットパルスｒｓｔを生成し出力するものである。

プログラムカウンタによってカウントされるクロックＳＣＬＫは、プリンタ側コントローラ６０から伝送されるドット形成データＳＩや選択データｑ０〜ｑ３を、制御ロジック８４やシフトレジスタ８１にセットする際に用いられるものである。

そして、制御ロジック８４が有する各レジスタＲＧへ記憶される選択データｑ０〜ｑ３の数、及び、１回のラッチで同時にラッチされるドット形成データＳＩの数（ビット数）は、いずれも所定数である。仮に、１列のノズル数（ピエゾ素子４１１の数）が９０個であったとすると、ドット形成データＳＩの数はその２倍の１８０個となる。また、選択データｑ０〜ｑ３の数は１６個であるので、ドット形成データＳＩと選択データｑ０〜ｑ３の合計ビット数は１９６となる。そして、これらのドット形成データＳＩと選択データｑ０〜ｑ３は、伝送用のクロックＳＣＬＫのタイミングでヘッド制御部ＨＣへ送られてくる。このため、クロックＳＣＬＫのエッジをカウントすることにより、ドット形成データＳＩや選択データｑ０〜ｑ３のセットが完了したタイミングを知ることができる。言い換えれば、ドット形成データＳＩがラッチできる状態になったことを認識できる。加えて、処理の高速化の要請から、ドット形成データＳＩ等のセットが終了するタイミングは、ドット形成データＳＩがラッチされるタイミングの直前となっている。

このため、プログラマブルカウンタ９１に、ドット形成データＳＩと選択データｑ０〜ｑ３の合計数をセットし、カウントしたクロックＳＣＬＫの立ち上がりエッジの数がこの合計数に達したタイミングで、パルス生成回路９２にリセットパルスｒｓｔを生成させることで、すなわち、クロックＳＣＬＫが所定数カウントされたタイミングで状態信号出力部８５１をリセットすることで、前述した第１実施形態と同様の作用効果が得られる。そして、クロックＳＣＬＫをリセットに使用しているので、芯線７１１を増加させることなく、簡単な構成でリセットタイミングを取得できる。

＜Ｎ−チャージ信号ＮＣＨＧを用いたリセットについて＞
ところで、図７に示すように、前述したＮ−チャージ信号ＮＣＨＧは、期間の切り替わりタイミングでＬレベルに定められている。具体的には期間Ｔ１の開始直後、期間Ｔ２の終了直前から期間Ｔ３の開始直後、及び、期間Ｔ３の終了直前から期間Ｔ４の開始直後であって、原駆動信号ＣＯＭが中間電位ＶＣで一定の期間においてＬレベル（有効状態）となっている。このため、期間Ｔ１におけるＮ−チャージ信号ＮＣＨＧを用いてリセットパルスｒｓｔを生成するようにしてもよい。すなわち、このＮ−チャージ信号ＮＣＨＧによる強制充電タイミングで、状態信号出力部８５１をリセットするようにしてもよい。この例では、期間Ｔ１におけるＮ−チャージ信号ＮＣＨＧは、他のＮ−チャージ信号ＮＣＨＧよりも時間幅が広くなっている。また、Ｎ−チャージ信号ＮＣＨＧは、駆動パルスＰＳ１の生成開始よりも前に、その生成が終了している。従って、パルスが所定幅以上であることを条件にパルスを生成するパルス生成回路（図示せず）を用いて、期間Ｔ１におけるＮ−チャージ信号ＮＣＨＧと、他のＮ−チャージ信号ＮＣＨＧとを区別し、リセットパルスｒｓｔを生成する。このように構成しても、前述した第１実施形態と同様の作用効果が得られる。そして、ピエゾ素子４１１の強制充電タイミングで状態信号出力部８５１をリセットしているので、原駆動信号ＣＯＭの印加制御を確実に行わせることができる。

＜ラッチ信号ＬＡＴとチェンジ信号ＣＨについて＞
前述した各実施形態のラッチ信号ＬＡＴ及びチェンジ信号ＣＨでは、１つのラッチパルスｌａｔに対し、３つのチェンジパルスｃｈ１〜ｃｈ３を生成する構成であった。しかし、チェンジパルスの数は３つに限定されるものではない。２つであってもよいし、４つ以上であってもよい。加えて、複数のレジスタＲＧによって構成されるグループＧ１〜Ｇ４の数と期間Ｔ１〜Ｔ４の数は、必ずしも一致させなくてよい。例えば、リセットパルスを適宜タイミングで発生させることで、期間Ｔ１〜Ｔ４の数をグループＧ１〜Ｇ４の数よりも少なくすることができる。

＜論理回路について＞
前述した各実施形態の論理回路は、あくまで一例である。同じ動作をするのであれば、他の論理回路で動作させることもできる。

＜駆動素子について＞
前述の実施形態では、ピエゾ素子４１１を用いてインクを吐出させていた。しかし、インクを吐出させるための素子は、ピエゾ素子４１１に限られるものではない。例えば、発熱素子や磁歪素子等、インクを吐出させるための動作を実行である素子ならば使用することができる。

＜インクについて＞
前述の実施形態は、プリンタ１の実施形態であったので、液体状の染料インク又は顔料インクをノズルから吐出させていた。しかし、ノズルから吐出させる液体は、このようなインクに限られるものではない。

＜他の応用例について＞
また、前述の実施形態では、プリンタ１が説明されていたが、これに限られるものではない。例えば、カラーフィルタ製造装置、染色装置、微細加工装置、半導体製造装置、表面加工装置、三次元造形機、液体気化装置、有機ＥＬ製造装置（特に高分子ＥＬ製造装置）、ディスプレイ製造装置、成膜装置、ＤＮＡチップ製造装置などのインクジェット技術を応用した各種の液体吐出装置に、本実施形態と同様の技術を適用しても良い。また、これらの方法や製造方法も応用範囲の範疇である。

印刷システム１００の構成を説明する図である。コンピュータ１１０、及びプリンタ１の構成を説明するブロック図である。図３Ａは、プリンタ１の構成を示す図である。図３Ｂは、プリンタ１の構成を説明する側面図である。ヘッドユニット４０の分解斜視図である。配線部材７０を説明する概念図である。リニア式エンコーダ５１を説明するための概念図である。原駆動信号ＣＯＭを説明する図である。ヘッド制御部ＨＣの構成を説明するブロック図である。図９Ａは、信号分離部８５の構成を説明するためのブロック図である。図９Ｂは、信号分離部８５の動作を説明するタイミングチャートである。図１０Ａは、第２実施形態における信号分離部２００を説明する図である。図１０Ｂは、この信号分離部２００の動作を説明するタイミングチャートである。第３実施形態における制御ロジック８４を説明する図である。クロックＳＣＬＫを用いてリセット信号を生成する実施形態を説明する図である。リセット信号生成部９０の構成を説明する図である。

符号の説明

１プリンタ，２０用紙搬送機構，２１給紙ローラ，２２搬送モータ，
２３搬送ローラ，２４プラテン，２５排紙ローラ，
３０キャリッジ移動機構，３１キャリッジモータ，３２ガイド軸，
３３タイミングベルト，３４駆動プーリー，３５アイドラプーリー，
４０ヘッドユニット，４１ヘッド，４１１ピエゾ素子，
４２針側ケース部材，４２１インク導入針，
４３ヘッド側ケース部材，４３１中継基板，４３２コネクタ，
４３３接点端子群，５０検出器群，５１リニア式エンコーダ，
５２ロータリー式エンコーダ，５３紙検出器，５４紙幅検出器，
６０プリンタ側コントローラ，６１インタフェース部，
６２ＣＰＵ，６３メモリ，６４制御ユニット，
７０配線部材，７１フラットケーブル，７２テープケーブル，
８１シフトレジスタ，８２ラッチ回路，８３デコーダ，
８３１アンド回路，８３２アンド回路，８３３アンド回路，
８３４アンド回路，８３５オア回路，８４制御ロジック，
８４１２ビットカウンタ，８５信号分離部，８５Ａ制御信号出力部，
８５１状態信号出力部，８５１ａＤ−ＦＦ，８５１ｂＤ−ＦＦ，
８５２制御パルス出力部，８５２ａアンド回路，８５２ｂアンド回路，
８５１ｃインバータ，８５Ｂリセットパルス生成部，
８５３カウント部，８５３ａ２ビットカウンタ，８５３ｂＤ−ＦＦ，
８５３ｃＤ−ＦＦ，８５３ｄ第２ノア回路，８６ヘッド側スイッチ，
８７ゲート回路，８８ノア回路，８９パルス生成回路，
１００印刷システム，１１０コンピュータ，
１１１ホスト側コントローラ，１１２インタフェース部，
１１３ＣＰＵ，１１４メモリ，１２０表示装置，１３０入力装置，
１３１キーボード，１３２マウス，１４０記録再生装置，
１４１フレキシブルディスクドライブ装置，
１４２ＣＤ−ＲＯＭドライブ装置，
２００信号分離部，２１０カウント部，２１１２ビットカウンタ，
２１２ノア回路，２１１ａＤ−ＦＦ，２１１ｂＤ−ＦＦ，
２２０制御パルス出力部，２２１アンド回路，２２２アンド回路，
Ｓ用紙，ＳＩドット形成データ，ＮＣＨＧＮ−チャージ信号，
ＴＩＭタイミング信号，ｑ０選択データ，ｑ１選択データ，
ｑ２選択データ，ｑ３選択データ，ＥＮＣエンコーダ信号，
ＤＳＣ原駆動信号生成回路，ＣＲキャリッジ，
ＩＣインクカートリッジ，ＣＯＭ原駆動信号，Ｔ繰り返し周期，
ＴＡ前半周期，ＴＢ後半周期，ＴＩＭタイミング信号，
ｔｉｍ１第１タイミングパルス，ｔｉｍ２第２タイミングパルス，
ｔｉｍ３第３タイミングパルス，ｔｉｍ４第４タイミングパルス，
ｔｉｍ５第５タイミングパルス，ＬＡＴラッチ信号，
ｌａｔラッチパルス，ＣＨチェンジ信号，
ｃｈ１第１チェンジパルス，ｃｈ２第２チェンジパルス，
ｃｈ３第３チェンジパルス，ＳＷスイッチ制御信号，ＲＧレジスタ，
ＭＸ０マルチプレクサ，ＭＸ１マルチプレクサ，
ＭＸ２マルチプレクサ，ＭＸ３マルチプレクサ，ＳＣＬＫクロック

Claims

液体吐出ヘッドの制御に使用される第１ヘッド制御信号と、前記液体吐出ヘッドの制御に使用されるが、前記第１ヘッド制御信号とは同時に使用されない第２ヘッド制御信号とを合成し、合成ヘッド制御信号を生成するメインコントローラと、
信号を伝送するための複数の芯線を有し、前記合成ヘッド制御信号を特定の芯線を通じて伝送する配線部材と、
前記芯線を通じて伝送された前記合成ヘッド制御信号から、前記第１ヘッド制御信号と前記第２ヘッド制御信号とを認識し、前記第１ヘッド制御信号に基づく前記液体吐出ヘッドの制御、及び、前記第２ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行うサブコントローラと、
を有する液体吐出装置。
請求項１に記載の液体吐出装置であって、
前記第１ヘッド制御信号は、
所定周期で生成される第１ヘッド制御パルスを有し、
前記第２ヘッド制御信号は、
先の第１ヘッド制御パルスの生成終了後から後の第１ヘッド制御パルスの生成開始前の期間に生成される、第２ヘッド制御パルスを有する、液体吐出装置。
請求項２に記載の液体吐出装置であって、
前記第２ヘッド制御パルスは、
前記先の第１ヘッド制御パルスの生成終了後から前記後の第１ヘッド制御パルスの生成開始前の期間に、規定数生成される、液体吐出装置。
請求項２又は請求項３に記載の液体吐出装置であって、
前記サブコントローラは、
前記第１ヘッド制御信号に基づく前記液体吐出ヘッドの制御として、前記液体吐出ヘッドから吐出される液体の量に関する情報を、前記第１ヘッド制御パルスの生成タイミングで取得し、
前記第２ヘッド制御信号に基づく前記液体吐出ヘッドの制御として、前記液体吐出ヘッドが有する液体を吐出させる動作をする素子への、原駆動信号の印加を示す情報を、前記第２ヘッド制御パルスの生成タイミングで更新する、液体吐出装置。
請求項２から請求項４の何れかに記載の液体吐出装置であって、
前記サブコントローラは、
前記合成ヘッド制御信号から、前記第１ヘッド制御信号と前記第２ヘッド制御信号とを分離する信号分離部を有する、液体吐出装置。
請求項５に記載の液体吐出装置であって、
前記信号分離部は、
前記合成ヘッド制御信号が有する制御パルスが入力され、１番目の制御パルスの入力によって所定レベルに、２番目以降の制御パルスの入力によって他の所定レベルになる状態信号を出力し、所定タイミングでリセットされる状態信号出力部と、
前記状態信号に基づき、前記１番目の制御パルスに同期して前記第１ヘッド制御パルスを出力し、前記２番目以降の制御パルスに同期して前記第２ヘッド制御パルスを出力する制御パルス出力部とを有する、液体吐出装置。
請求項６に記載の液体吐出装置であって、
前記状態信号出力部は、
前記メインコントローラからの情報伝送に用いられるクロックが所定数カウントされたタイミングでリセットされる、液体吐出装置。
請求項６に記載の液体吐出装置であって、
前記状態信号出力部は、
前記液体吐出ヘッドが有する液体を吐出させる動作をする素子の強制充電タイミングでリセットされる、液体吐出装置。
請求項５に記載の液体吐出装置であって、
前記信号分離部は、
前記合成ヘッド制御信号に含まれる制御パルスをカウントするカウンタと、
前記カウンタのカウント値に基づき、所定番目の制御パルスに同期して前記第１ヘッド制御パルスを出力し、他の制御パルスに同期して前記第２ヘッド制御パルスを出力する他の制御パルス出力部とを有する、液体吐出装置。
（ａ）合成ヘッド制御信号を生成するメインコントローラであって、
所定周期で生成される第１ヘッド制御パルスを有し、液体吐出ヘッドの制御に使用される第１ヘッド制御信号と、
先の第１ヘッド制御パルスの生成終了後から後の第１ヘッド制御パルスの生成開始前の期間に規定数生成される第２ヘッド制御パルスを有し、前記液体吐出ヘッドの制御に使用されるが、前記第１ヘッド制御信号とは同時に使用されない第２ヘッド制御信号と、
を合成するメインコントローラと、
（ｂ）信号を伝送するための複数の芯線を有し、前記合成ヘッド制御信号を特定の芯線を通じて伝送する配線部材と、
（ｃ）前記合成ヘッド制御信号から、前記第１ヘッド制御信号と前記第２ヘッド制御信号とを分離する信号分離部を有し、
前記芯線を通じて伝送された前記合成ヘッド制御信号から、前記第１ヘッド制御信号と前記第２ヘッド制御信号とを認識し、
前記液体吐出ヘッドから吐出される液体の量に関する情報を、前記第１ヘッド制御パルスの生成タイミングで取得することで、前記第１ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行い、
前記液体吐出ヘッドが有する液体を吐出させる動作をする素子への、原駆動信号の印加を示す情報を、前記第２ヘッド制御パルスの生成タイミングで更新することで、前記第２ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行う、サブコントローラと、
を有し、
（ｄ）前記信号分離部は、
前記合成ヘッド制御信号が有する制御パルスが入力され、１番目の制御パルスの入力によって所定レベルに、２番目以降の制御パルスの入力によって他の所定レベルになる状態信号を出力し、前記メインコントローラからの情報伝送に用いられるクロックが所定数カウントされたタイミング、又は、前記液体吐出ヘッドが有する液体を吐出させる動作をする素子の強制充電タイミングでリセットされる状態信号出力部と、
前記状態信号に基づき、前記１番目の制御パルスに同期して前記第１ヘッド制御パルスを出力し、前記２番目以降の制御パルスに同期して前記第２ヘッド制御パルスを出力する制御パルス出力部とを有し、
又は、
前記合成ヘッド制御信号に含まれる制御パルスをカウントするカウンタと、
前記カウンタのカウント値に基づき、所定番目の制御パルスに同期して前記第１ヘッド制御パルスを出力し、他の制御パルスに同期して前記第２ヘッド制御パルスを出力する他の制御パルス出力部とを有する、液体吐出装置。
液体吐出ヘッドの制御に使用される第１ヘッド制御信号と、前記液体吐出ヘッドの制御に使用されるが、前記第１ヘッド制御信号とは同時に使用されない第２ヘッド制御信号とを合成し、合成ヘッド制御信号を生成するステップと、
信号を伝送するための配線部材が有する複数の芯線のうち、特定の芯線を通じて前記合成ヘッド制御信号を伝送するステップと、
前記芯線を通じて伝送された前記合成ヘッド制御信号から、前記第１ヘッド制御信号と前記第２ヘッド制御信号とを認識し、前記第１ヘッド制御信号に基づく前記液体吐出ヘッドの制御、及び、前記第２ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行うステップと、
を有する液体吐出方法。