JP2007012757A - 半導体デバイス、及びその電極の製造方法 - Google Patents

Abstract

【課題】ｐ型半導体に対する低抵抗オーミックコンタクトの電極を実現すること。
【解決手段】電極とｐ型半導体の間にＧａＳｂ半導体中間層を積層する。４．４×１０¹⁷ｃｍ^-3のキャリア密度を持つＭｇドープのｐ型ＧａＮをバルク基板として用いた。まず、超音波洗浄したその基板上にフォトリソグラフィーによってパターンを作成した。この基板と電極との間に設けるＧａＳｂ中間層は、粉末状のＧａＳｂを真空蒸着して積層し、その上にＧａＳｂに対するコンタクト材としてＴｉを蒸着した。その電気特性は蒸着後はショットキーであったが、熱処理を施すことによりオーミック特性を示した。これは、ＧａＳｂ中間層の挿入によりショットキーバリアが２箇所に分散され、且つ、Ｎ，Ｓｂの熱拡散によって中間層とｐ型ＧａＮとの界面のＳＢＨ（ショットキーバリアハイト）が低減したためであり、これにより、中間層の上下両界面でそれぞれ界面抵抗が低くなる。
【選択図】図１

Description

本発明は、高いショットキーバリアハイト（ＳＢＨ）を低減して、ｐ型半導体に対する低抵抗オーミックコンタクトの電極を実現するための手段や方法に関する。
本発明は、例えば半導体レーザーやＬＥＤやＦＥＴなどの各種の半導体デバイスの高信頼化や高性能化などに大いに有用なものであり、特に大電流を要する半導体発光素子などの分野では、高い利用価値を期待することができるものである。

ｐ型半導体に対する低抵抗オーミックコンタクトの電極を実現するための手段や方法に関する従来技術としては、例えば下記の特許文献１に開示されているものなどが公知である。この特許文献１に記載されている中間層は、Ｖ族置換型窒化物半導体（例えばＧａＮＰ混晶やＧａＮＳｂ混晶など）を材料として構成されており、これらの中間層は、結晶成長によって得られるｐ型のＧａＮ結晶の上に燐ガラスまたはＳｂガラスなどを滴下し、更にこれらを長時間ベーキングして、そのガラス中のＶ族元素をｐ型のＧａＮ結晶中に熱拡散させることによって形成されるものである。
また、この特許文献１では、熱処理雰囲気中に燐（Ｐ）やＳｂなどのＶ族元素を含有させておいて、ｐ型のＧａＮ結晶中にそれらの元素を熱拡散させることによって、上記の中間層（ＧａＮＰ混晶やＧａＮＳｂ混晶など）を得る方法なども同時に提案されている。
特開平１０−２０９５６９

しかしながら、特許文献１に記載されているＶ族の半金属（Ｐ，ＡｓまたはＳｂ）を半導体結晶中に含有させる方法として熱処理、即ち、熱拡散による窒素原子と半金属原子との置換作用を用いた場合、ＧａＮ結晶中の窒素原子の全てをＶ族半金属原子と完全に置き換えることは非常に困難である。このため、中間層上に形成される電極に対しては、窒素（Ｎ）を含まないＧａＳｂ結晶などではなく、多量の窒素（Ｎ）を含んだＧａＮＰ混晶、ＧａＮＡｓ混晶またはＧａＮＳｂ混晶などが接続されることになる。

したがって、上記の従来技術に従う限り、電極を構成する金属層とこの中間層との界面においては、必ずしも十分に低抵抗なオーミック特性を実現することはできない。また、従来から使用されている上記のＶ族置換型窒化物半導体（例えば、ＧａＮＰ混晶やＧａＮＳｂ混晶など）は、キャリア密度の高いｐ型半導体を容易に得ると言う観点から見ても、ＧａＳｂ結晶よりも劣っている。

また、結晶成長させたｐ型のＧａＮ結晶上に燐ガラスやＳｂガラスなどを滴下したり、長時間ベーキング（熱処理）したり、その後それらのガラス材を除去したりする各種の工程を電極形成の前段に新たに介在させることは、処理の容易性や生産効率などの観点からも、決して望ましい方法とは言えない。
また、熱処理雰囲気中に燐やＳｂなどのＶ族元素を含有させておいてｐ型のＧａＮ結晶中にそれらを熱拡散させる上記の従来技術では、Ｖ族元素の熱拡散作用を十分には得難く、またこの様な従来の中間層の製造方法は、制御の容易性などの観点から見ても余り現実的な方法とは言えない。

本発明は、上記の課題を解決するために成されたものであり、その目的は、ワイドバンドギャップに起因する高いショットキーバリアハイト（ＳＢＨ）を低減して、ｐ型半導体に対する低抵抗オーミックコンタクトの電極を実現することである。
また、本発明の更なる目的は、電極とｐ型半導体層との間に積層する中間層の生産性を向上させることである。

上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第１の手段は、基板上に III族窒化物系化合物半導体からなる半導体層を積層して形成される半導体デバイスにおいて、 III族窒化物系化合物半導体からなるｐ型半導体層と金属層からなる電極との間にｐ型のガリウムアンチモン（ＧａＳｂ）からなる中間層を設けることである。
ただし、この中間層中には、Ｖ族のその他の半金属である燐（Ｐ）、砒素（Ａｓ）またはビスマス（Ｂｉ）が若干含まれていても特段差し支えない。

また、本発明の第２の手段は、上記の第１の手段において、上記の中間層とｐ型半導体層との界面近傍の該界面に垂直な方向における窒素（Ｎ）及びアンチモン（Ｓｂ）の濃度分布をそれぞれ単調かつ連続的に変化させることである。
ただし、この濃度分布は、実質的に単調かつ連続的であれば十分なのであって、よって厳密には、必ずしも完全に単調である必要はなく、また必ずしも完全に連続である必要もない。

また、本発明の第３の手段は、上記の第１又は第２の手段において、上記のｐ型半導体層を、ｐ型のＩｎ_x Ａｌ_y Ｇａ_1-x-y Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）から成る半導体結晶から形成することである。
ただし、この半導体結晶では、窒素（Ｎ）の一部がその他のＶ族元素である燐（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、またはビスマス（Ｂｉ）と部分的に置換されていても良い。また、この半導体結晶をｐ型化するための不純物としては、例えばマグネシウム（Ｍｇ）や亜鉛（Ｚｎ）などのII族の適当な元素を添加することができる。

また、本発明の第４の手段は、上記の第１乃至第３の何れか１つの手段において、上記の金属層を、チタン（Ｔｉ）から形成するか、または、少なくとも上記のｐ型半導体層との界面近傍にチタン（Ｔｉ）を含有させて上記の金属層を形成することである。

また、本発明の第５の手段は、基板上に III族窒化物系化合物半導体からなる半導体層を積層して形成される半導体デバイスの電極の製造方法において、 III族窒化物系化合物半導体からなるｐ型半導体層と、金属層からなる電極との間に、ｐ型のガリウムアンチモン（ＧａＳｂ）からなる中間層を積層する中間層積層工程を設け、この中間層積層工程において、ガリウムアンチモン（ＧａＳｂ）の真空蒸着またはスパッタリングによって上記の中間層を積層することである。

ただし、この中間層中には、Ｖ族のその他の半金属である燐（Ｐ）、砒素（Ａｓ）またはビスマス（Ｂｉ）が若干含まれていても特段差し支えない。

また、本発明の第６の手段は、上記の第５の手段において、少なくとも中間層とｐ型半導体層とが積層された基板を４００℃よりも高く１２００℃よりも低い温度で熱処理することである。ただし、上記の熱処理における熱処理温度は、４５０℃以上８００℃以下がより望ましい。

また、この熱処理は、上記の中間層上に形成される電極の形成前に実施しても良いし、また、電極形成後に実施しても良い。例えば、電極形成後に上記の本発明の熱処理を実施する場合には、この電極を構成する金属層と上記の中間層とを合金化するアロイ処理と同時に、上記の本発明の熱処理とこのアロイ処理とを兼ね合わせて実施することも可能となる。
また、この熱処理方法としては、例えば希ガスなどの適当な気圧の不活性ガスを用いた加熱雰囲気を用いる方法などが有用である。勿論その他の周知の適当な任意の方法を用いても良い。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。

以上の本発明の手段によって得られる効果は以下の通りである。
即ち、本発明の第１の手段によれば、中間層が窒素（Ｎ）を含まないガリウムアンチモン（ＧａＳｂ）から形成されるため、電極を構成し得る種々の金属層とこの中間層との界面におけるショットキーバリアハイト（ＳＢＨ）を従来よりも更に効果的に低減することができ、これによって、従来よりも低抵抗の界面コンタクトを実現することができる。即ち、本発明の第１の手段によれば、電極と中間層との間のオーミックコンタクトを従来よりも更に良好に確保することができる。
また、ＧａＳｂは真空蒸着やスパッタリングなどによって簡単に積層することができる。このため、上記の中間層は容易に得ることができ、よって本発明の第１の手段に従えば生産性の点でも非常に有利となる。
また、ＧａＳｂは、正孔の体積密度を容易に３×１０¹⁹ｃｍ^-3以上にすることができる材料であるため、上記の中間層はｐ型化することが非常に容易となる。このため、本発明の第１の手段は、中間層などのキャリア密度の向上にも寄与することができる。

また、本発明の第２の手段によれば、上記の中間層とｐ型半導体層との界面近傍の該界面に垂直な方向における窒素（Ｎ）及びアンチモン（Ｓｂ）の濃度分布がそれぞれ単調かつ連続的に変化する。即ち、上記の界面近傍においては、窒素（Ｎ）の濃度は電極に近づくにつれて徐々に低くなり、逆にアンチモン（Ｓｂ）の濃度は電極に近づく程徐々に高くなる。このため、上記のｐ型半導体層と中間層との界面におけるＳＢＨについても同時に、効果的に低減することができる。

また、本発明の第３の手段によれば、特に発光素子等に有用なワイドバンドギャップを有するｐ型のＩｎ_x Ａｌ_y Ｇａ_1-x-y Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）から成る半導体結晶に対して、上記の作用・効果を確保することができる。

また、本発明の第４の手段によれば、上記の構成において更に良好な電気特性を得ることができる。これは、原子量の大きな III族の金属元素であるチタン（Ｔｉ）が、上記の中間層との界面におけるＳＢＨの低減に寄与すると共に、中間層などのｐ型半導体のキャリア密度の向上にも寄与しているためだと考えられる。

また、本発明の第５の手段によれば、所望のガリウムアンチモン（ＧａＳｂ）の層を簡易な方法で非常に容易に形成することができるので、本発明の半導体デバイスの生産性が向上する。

また、本発明の第６の手段によれば、上記の中間層とｐ型半導体層との界面近傍の該界面に垂直な方向における窒素（Ｎ）及びアンチモン（Ｓｂ）の濃度分布をそれぞれ単調かつ連続的に変化させることができるので、中間層とｐ型半導体層との界面におけるＳＢＨの低減を効果的かつ確実に実施することができる。

なお、上記の熱処理における熱処理温度は、４５０℃以上８００℃以下がより望ましい。この温度が高過ぎるとデバイスを構成する半導体結晶にダメージを与える恐れが生じる場合がある。また、この温度が低過ぎると必要以上に熱処理時間が長く掛かったり、熱処理効果が十分に得られなかったりすることがある。
また、上記の熱処理時間は、例えば熱処理温度が５００℃の場合、約１時間〜３時間程度で上記の作用・効果を得ることができる。

また、上記の中間層の厚さは、２０ｎｍ〜５００ｎｍ程度が良い。また更に望ましくは、５０ｎｍ〜２００ｎｍ程度が良い。この厚さが薄過ぎると、窒素（Ｎ）と置換されるべきＳｂの絶対量が不足してしまい、ｐ型半導体層と中間層との界面付近における窒素（Ｎ）やＳｂの密度勾配がそれぞれ何れも急峻なままに留まってしまうので望ましくない。
また、この厚さが厚過ぎると積層時間や材料コストが余計に掛かるので望ましくない。また、目的の半導体デバイスの電気抵抗がその分大きくなるので望ましくない。

また、上記の金属層の厚さは、１０ｎｍ〜３００ｎｍ程度が良い。また更に望ましくは、３０ｎｍ〜１００ｎｍ程度が良い。この厚さが薄過ぎると、例えばワイヤーボンディングなどによる外部と該電極との接続に関する信頼性が低下し易くなってしまうので望ましくない。或いは、電極近傍における電流の密度分布が偏り易くなってしまうことがあり望ましくない。
また、この厚さが厚過ぎると積層時間や材料コストが余計に掛かるので望ましくない。また、該電極の電気抵抗がその分大きくなるので望ましくない。

以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。

図１は、本発明の電極の形成形態を例示する半導体チップ１００の断面図である。ｐ型バルク基板１０１は、厚さ約５００μｍのＭｇドープのｐ型のＧａＮ結晶から成る。その上に積層されているｐ型中間層１０２は、Ｍｇドープのｐ型のＧａＳｂから形成された層で、真空蒸着によって約１００ｎｍの膜厚に積層されたものである。また、その上の電極１０３は、チタン（Ｔｉ）を真空蒸着することによって成膜された約５０ｎｍの金属層から成る。

混晶部Ｍは、ｐ型のＧａＮＳｂから成り、熱処理によって形成されたものである。即ち、ｐ型バルク基板１０１とｐ型中間層１０２との界面付近に位置していた窒素原子（Ｎ）とアンチモン原子（Ｓｂ）とが、熱処理に基づく熱拡散作用によって置換されて形成された部位である。
測定装置ｑは、可変電圧の直流電源と電圧計と電流計から成る。この測定装置ｑは、半導体チップ１００の２つの電極１０３の間に印加された電圧と、その時にｐ型バルク基板１０１を通る電流との関係を調べるためのものである。

以下、この半導体チップ１００の製造手順について説明する。
図２−Ａ〜Ｆは、上記の半導体チップ１００の製造手順を示す半導体の断面図である。ｐ型バルク基板１０１では、そのキャリア密度を４．４×１０¹⁷ｃｍ^-3とし、その結晶ｃ面を主面に選んだ。そして、このｐ型バルク基板１０１を、アセトン中で５分間、ＩＰＡ中で３分間、更に超純水中で３分間、それぞれ超音波洗浄した（図２−Ａ）。

次に、フォトリソグラフィーによって、ｐ型バルク基板１０１上にパターンｆｒ１を形成した（図２−Ｂ）。
その後、加熱器のタングステン（Ｗ）ボードの上に粉末状のＧａＳｂを配置し、抵抗加熱法に基づく真空蒸着によって、上記のパターンｆｒ１を有するｐ型バルク基板１０１の主面に対して、前述のｐ型中間層１０２を約１００ｎｍ積層した（図２−Ｃ）。

その後、リフトオフ法によって、パターンｆｒ１を除去し、そのサンプルを熱処理装置に移して、約５００℃のアルゴン（Ａｒ）雰囲気中にて約２時間熱処理した。その結果、図２−Ｄのサンプルを得た。符号Ｍで示す部位が、この熱処理によって生成されたｐ型のＧａＮＳｂから成る上記の混晶部である。また、この時のｐ型中間層１０２のキャリア密度は、３．５×１０¹⁹ｃｍ^-3程度であった。

その後、再度、フォトリソグラフィーによって、ｐ型バルク基板１０１上にパターンｆｒ２を形成し（図２−Ｅ）、その上からＴｉを真空蒸着することによって厚さ約５０ｎｍの金属層からなる電極１０３を形成した（図２−Ｆ）。図１の半導体チップ１００は、この図２−Ｆのチップから、リフトオフ法によってパターンｆｒ２を除去することによって得られたものである。

図３に、図１の測定装置ｑを使用して得られたこの半導体チップ１００のオーミック特性を例示する。ただし、比較のために上記の熱処理を、別途４００℃で実施して得られた半導体チップのオーミック特性と、上記の熱処理を実施せずに得られた半導体チップのオーミック特性をグラフ中にそれぞれ併記して示した。このグラフから、例えば５００℃程度の適当な温度で上記の加熱処理を実施することによって、電極１０３のオーミック特性が劇的に改善されることが分かる。例えば、熱処理温度５００℃にて得られた半導体チップ１００の図３の原点における微分抵抗値は、約１．２×１０³ Ωであり、これに対する接触抵抗の換算値は、約１０^-3Ω・ｃｍ² であった。

図４−Ａは上記の熱処理を４００℃にて実施した際のｐ型中間層１０２近傍のバンドギャップ構造を推定したグラフであり、図４−Ｂは上記の熱処理を５００℃にて実施した際のｐ型中間層１０２近傍のバンドギャップ構造を推定したグラフである。
上記のｐ型中間層１０２を導入すること（図４−Ａ，−Ｂ）によって、ショットキーバリアが２箇所に分散されると同時に、更に、５００℃程度の適当な熱処理に基づくＮ，Ｓｂの熱拡散作用によって、図４−Ｂに示す様に、ｐ型中間層１０２とｐ型バルク基板１０１との界面のＳＢＨが非常に効果的に低減するものと考えられる。

また、この様なＳＢＨの低減作用は、上記のｐ型中間層１０２とｐ型バルク基板１０１との界面近傍の該界面に垂直な方向における窒素（Ｎ）及びアンチモン（Ｓｂ）の濃度分布が、上記のＮ，Ｓｂの熱拡散作用によって、それぞれ略単調かつ連続的に変化したことによって、混晶部Ｍ中の充満帯の上部のエネルギー準位Ｅ_v が、鋭いショットキー形状ではなくなったためだと考えられる。
これらの作用により、電極１０３の接触抵抗は大幅に低下するので、この様な電極を半導体デバイスに用いることにより、中間層の上下両界面でそれぞれ界面抵抗が低くなり、よって、その半導体デバイスの高信頼化や高性能化を図ることができる。

図５は、本実施例２の発光ダイオード１０の積層構成を示す該チップの模式的な断面図である。サファイア基板１の上には窒化アルミニウム（ＡｌＮ）から成る膜厚約２５ｎｍのバッファ層２が設けられ、その上にはシリコン( Ｓｉ) ドープのＧａＮから成る膜厚約４.0μｍのｎ型コンタクト層３（ｎ型の高キャリア濃度層）が形成されている。

そして、ｎ型コンタクト層３の上に、ノンドープのＧａＮから成る膜厚１０５Åのｎ型クラッド層４（低キャリア濃度層）が形成されている。更に、その上には、膜厚約３５ÅのＩｎ_0.30Ｇａ_0.70Ｎから成る井戸層５１と膜厚約７０ÅのＧａＮから成るバリア層５２とが交互に合計５層積層されたＭＱＷ構造の活性層５が形成されている。また、この活性層５の上には、Ｍｇドープのｐ型Ａｌ_0.15Ｇａ_0.85Ｎから成る膜厚約５０ｎｍのｐ型クラッド層６が形成されている。更に、ｐ型クラッド層６の上にはＭｇドープのｐ型ＧａＮから成る膜厚約１００ｎｍのｐ型コンタクト層７が形成されている。

また、ｐ型コンタクト層７の上に積層されたｐ型中間層８は、ｐ型のＧａＳｂから形成された層で、ＣＶＤ装置を用いたスパッタリングによって約１００ｎｍの膜厚に形成されたものである。そして、このｐ型中間層８の上には正電極９２が、ｎ型コンタクト層３上には負電極９１が形成されている。負電極９１は膜厚約２０0 Åのバナジウム（Ｖ）と膜厚約1.８μｍのアルミニウム( Ａｌ) 又はＡｌ合金で構成されている。
一方、上記の正電極９２は、チタン（Ｔｉ）をｐ型中間層８上に真空蒸着することによって成膜された約５０ｎｍの金属層で構成されている。

次に、この発光ダイオード１０の製造方法について説明する。
上記発光ダイオード１０は、有機金属気相成長法（以下「ＭＯＶＰＥ」と略す）による気相成長により製造された。用いられたガスは、アンモニア(NH₃) 、キャリアガス( Ｈ₂ , Ｎ₂ ) 、トリメチルガリウム( Ｇａ(CH₃)₃) （以下「ＴＭＧ」と記す）、トリメチルアルミニウム( Ａｌ(CH₃)₃) （以下「ＴＭＡ」と記す）、トリメチルインジウム( Ｉｎ(CH₃)₃) （以下「ＴＭＩ」と記す）、シラン( ＳｉH₄) とシクロペンタジエニルマグネシウム( Ｍｇ(C₅H₅)₂)（以下「ＣＰ₂ Ｍｇ」と記す）である。

まず、有機洗浄及び熱処理により洗浄したａ面を主面とした単結晶のサファイア基板１をＭＯＶＰＥ装置の反応室に載置されたサセプタに装着する。次に、常圧でＨ₂ を流速２リットル／分で約30分間反応室に流しながら温度１１００℃でサファイア基板１をベーキングした。

次に、温度を４０0 ℃まで低下させて、Ｈ₂ を２０リットル／分、ＮＨ₃ を１０リットル／分、ＴＭＡを1.8 ×１０^-5モル／分で供給してＡｌＮから成るバッファ層２を約２５ｎｍの膜厚に形成した。
次に、サファイア基板１の温度を１１５０℃に保持し、Ｈ₂ を２０リットル／分、ＮＨ₃ を１０リットル／分、ＴＭＧを1.7 ×１０^-4モル／分、Ｈ₂ ガスにより0.86ppm に希釈されたシランを２×１０^-7モル／分で供給し、膜厚約４.0μｍ、電子濃度２×１０¹⁸／ｃｍ³ 、Ｓｉ濃度4 ×１０¹⁸／ｃｍ³ のＧａＮから成るｎ型コンタクト層３を形成した。

その後、サファイア基板１の温度を１１５０℃に保持して、Ｈ₂ を２０リットル／分、ＮＨ₃ を１０リットル／分、ＴＭＧを1.7 ×１０^-4モル／分で供給し、ノンドープのＧａＮから成る膜厚１０５Åのｎ型クラッド層４（低キャリア濃度層）を形成した。

そして、上記のｎ型クラッド層４を形成した後、合計５層から成る前記のＭＱＷ構造（図１）の活性層５を形成した。
即ち、まず最初に、サファイア基板１の温度を７３０℃まで低下させ、それと同時にＨ₂ からＮ₂ にキャリアガスを変更し、このキャリアガスとＮＨ₃ の供給量を維持しながら、ＴＭＧを３.1×１０^-6モル／分、ＴＭＩを0.７×１０^-6モル／分で供給することにより、膜厚約３５ÅのＩｎ_0.30Ｇａ_0.70Ｎから成る井戸層５１をｎ型クラッド層４の上に形成した。

次に、サファイア基板１の温度を８８５℃にまで昇温し、上記の井戸層５１上に、Ｎ₂ を２０リットル／分、ＮＨ₃ を１０リットル／分、ＴＭＧを1.２×１０^-5モル／分で供給して、膜厚約７０ÅのＧａＮから成るバリア層５２を形成した。
以下、これを繰り返して、井戸層５１とバリア層５２とを交互に積層し、合計５層（井戸層５１、バリア層５２、井戸層５１、バリア層５２、最後の井戸層５１）から成る前記の活性層５を形成した。

（ｐ型クラッド層６の結晶成長）
その後、サファイア基板１の温度を８９０℃に昇温し、Ｎ₂ を１０リットル／分、ＴＭＧを1.６×１０^-5モル／分、ＴＭＡを６×１０^-6モル／分、ＣＰ₂ Ｍｇを４×１０^-7モル／分で供給して、膜厚約２００Å、濃度５×１０¹⁹／ｃｍ³ のマグネシウム（Ｍｇ）をドープしたｐ型Ａｌ_0.15Ｇａ_0.85Ｎから成るｐ型クラッド層６を形成した。

（ｐ型コンタクト層７の結晶成長）
最後に、サファイア基板１の温度を１０００℃に昇温し、同時にキャリアガスを再びＨ₂ に変更し、Ｈ₂ を２０リットル／分、ＮＨ₃ を１０リットル／分、ＴＭＧを1.２×１０^-4モル／分、ＣＰ₂ Ｍｇを２×１０^-5モル／分で供給して、膜厚約８５ｎｍ、濃度５×１０¹⁹／ｃｍ³ のＭｇをドープしたｐ型ＧａＮから成るｐ型コンタクト層７を形成した。
以上に示した工程が、 III族窒化物系化合物半導体から成る各半導体層の結晶成長工程である。

（ｐ型中間層８の積層）
以上の結晶成長工程の後、上記のｐ型コンタクト層７の上に、真空蒸着法に基づき、真空蒸着装置を用いて、ＧａＳｂを蒸着することにより、膜厚１００ｎｍのｐ型中間層８を得た。

（負電極９１の形成）
その後、このｐ型中間層８の上にエッチングマスクを形成し、所定領域のエッチングマスクを除去して、エッチングマスクで覆われていない部分のｐ型中間層８、ｐ型コンタクト層７、ｐ型クラッド層６、活性層５、ｎ型クラッド層４、及びｎ型コンタクト層３の一部を塩素を含むガスによる反応性イオンエッチングによって浸食して、ｎ型コンタクト層３を露出させた。

次に、エッチングマスクを残した状態で、全面にフォトレジストを塗布し、フォトリソグラフィによりｎ型コンタクト層３の露出面上の所定領域に窓を形成し、１０^-4Ｐａオーダ以下の高真空に排気した後、膜厚約２００Åのバナジウム(V) と膜厚約1.8 μｍのＡｌを蒸着することによって、負電極９１を形成した。この後、上記のフォトレジスト及びエッチングマスクを除去した。

（正電極９２の形成）
続いて、該チップの表面上にフォトレジストを塗布し、フォトリソグラフによりｐ型中間層８上の電極形成領域のフィトレジストを除去して、電極成膜用の窓を形成することによって、ｐ型中間層８の上面を露出させる。次に、該チップを真空蒸着装置の中に配置し、その室内を１０^-4Ｐａオーダ以下の高真空に排気した後、露出させたこのｐ型中間層８の表面上にＴｉを約５０ｎｍ成膜した。次に、該チップを蒸着装置から取り出し、リフトオフ法によりフォトレジスト等を除去することによって、図５の正電極９２を得た。

（熱処理：混晶部Ｍの生成）
その後、熱処理装置内に配置された該チップの雰囲気を真空ポンプで排気し、Ｏ₂ ガスを供給して圧力３Paとし、その状態で雰囲気温度を約５２０℃にして、凡そ１００分程度加熱し、ｐ型コンタクト層７、ｐ型クラッド層６をｐ型低抵抗化させた。この時同時に、ｐ型中間層８とｐ型コンタクト層７との間では、ｐ型中間層８の構成元素であるＳｂとｐ型コンタクト層７の構成元素である窒素（Ｎ）との置換が、この熱処理の熱拡散作用に基づいて順調に進んだ。その結果、ｐ型中間層８とｐ型コンタクト層７との間には、前述の実施例１と同様に、混晶部Ｍが良好に生成された。

更に、この熱処理によって、ｐ型中間層８と正電極９２との合金化や、ｎ型コンタクト層３と負電極９１との合金化も同時に順調に進んだ。このようにして、ｎ型コンタクト層３に良好に接続された負電極９１とｐ型中間層８に良好に接続された正電極９２を形成することができた。
例えばこの様に、本発明の熱処理は、ｐ型半導体層の低抵抗化のためや、電極とコンタクト層の合金化のためなどに実施される従来のその他の熱処理と、兼ね合わせて同時に実行することも可能である。言い換えれば、本発明の熱処理は、該当する電極の積層前に実施しても良いし、その電極の積層後に実施しても良い。

〔その他の変形例〕
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。

例えば、上記の実施例１では、正電極の金属層にチタン（Ｔｉ）を用いたが、必ずしもその必要はなく、任意の電極材料に対して本発明の作用・効果を得ることができる。
また、上記の正電極には、単層構造の金属層を用いても多層構造の金属層を用いても良い。正電極を多層構造にする場合、例えば、その一部を構成するチタン（Ｔｉ）から成る金属層の上に、後からその他の任意の適当な単層または複層の金属層を蒸着する様にすると良い。
なお、上記の中間層中には、Ｖ族のその他の半金属である燐（Ｐ）、砒素（Ａｓ）またはビスマス（Ｂｉ）が若干含まれていても特段差し支えない。

上記の実施例ではＬＥＤに対する本発明の適用態様を例示したが、本発明は、その他にも例えば半導体レーザーやＦＥＴなどのあらゆる半導体デバイスに対して適用することができるものである。

本発明の電極の形成形態を例示する半導体チップ１００の断面図。 半導体チップ１００の製造手順を示す半導体の断面図。 半導体チップ１００の製造手順を示す半導体の断面図。 半導体チップ１００の製造手順を示す半導体の断面図。 半導体チップ１００の製造手順を示す半導体の断面図。 半導体チップ１００の製造手順を示す半導体の断面図。 半導体チップ１００の製造手順を示す半導体の断面図。 半導体チップ１００のオーミック特性を例示するグラフ。 ｐ型中間層１０２近傍のバンドギャップ構造を示すグラフ（熱処理温度４００℃）。 ｐ型中間層１０２近傍のバンドギャップ構造を示すグラフ（熱処理温度５００℃）。 実施例２の発光ダイオード１０の積層構成を示す該チップの断面図。

符号の説明

１００ ： 半導体チップ
１０１ ： ｐ型バルク基板（ｐ−ＧａＮ）
１０２ ： ｐ型中間層（ｐ−ＧａＳｂ）
１０３ ： 電極（Ｔｉ金属層）
Ｍ ： 混晶部（ｐ−ＧａＮＳｂ）
１０ ： 発光ダイオード
１ ： サファイア基板
２ ： バッファ層
３ ： ｎ型コンタクト層（ｎ型の高キャリア濃度層）
４ ： ｎ型クラッド層（ノンドープ低キャリア濃度層）
５ ： 活性層
５１： 井戸層
５２： バリア層
６ ： ｐ型クラッド層
７ ： ｐ型コンタクト層
８ ： ｐ型中間層（ｐ−ＧａＳｂ）
９１： 負電極
９２： 正電極

Claims (6)

1. 基板上に III族窒化物系化合物半導体からなる半導体層を積層して形成される半導体デバイスにおいて、
   III族窒化物系化合物半導体からなるｐ型半導体層と、金属層からなる電極との間に、ｐ型のガリウムアンチモン（ＧａＳｂ）からなる中間層を有する
   ことを特徴とする半導体デバイス。
2. 前記中間層と前記ｐ型半導体層との界面近傍の該界面に垂直な方向における窒素（Ｎ）及びアンチモン（Ｓｂ）の濃度分布は、それぞれ単調かつ連続的に変化している
   ことを特徴とする請求項１に記載の半導体デバイス。
3. 前記ｐ型半導体層は、
   ｐ型のＩｎ_x Ａｌ_y Ｇａ_1-x-y Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）から成る半導体結晶から形成されている
   ことを特徴とする請求項１または請求項２に記載の半導体デバイス。
4. 前記金属層は、
   チタン（Ｔｉ）から成るか、または、
   少なくとも前記ｐ型半導体層との界面近傍にチタン（Ｔｉ）を含んでいる
   ことを特徴とする請求項１乃至請求項３の何れか１項に記載の半導体デバイス。
5. 基板上に III族窒化物系化合物半導体からなる半導体層を積層して形成される半導体デバイスの電極の製造方法であって、
   III族窒化物系化合物半導体からなるｐ型半導体層と、金属層からなる電極との間に、ｐ型のガリウムアンチモン（ＧａＳｂ）からなる中間層を積層する中間層積層工程を有し、
   前記中間層積層工程において、
   ガリウムアンチモン（ＧａＳｂ）の真空蒸着またはスパッタリングによって前記中間層を積層する
   ことを特徴とする半導体デバイスの電極の製造方法。
6. 少なくとも前記中間層と前記ｐ型半導体層とが積層された前記基板を４００℃よりも高く１２００℃よりも低い温度で熱処理する
   ことを特徴とする請求項５に記載の半導体デバイスの電極の製造方法。

Images