JP2007006436A - 歪補償増幅器 - Google Patents
歪補償増幅器 Download PDFInfo
- Publication number
- JP2007006436A JP2007006436A JP2005319025A JP2005319025A JP2007006436A JP 2007006436 A JP2007006436 A JP 2007006436A JP 2005319025 A JP2005319025 A JP 2005319025A JP 2005319025 A JP2005319025 A JP 2005319025A JP 2007006436 A JP2007006436 A JP 2007006436A
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- amplifier
- signal
- distortion compensation
- coupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】増幅対象となる信号を増幅器B1〜Bnで増幅する際に発生する歪を補償する歪補償増幅器において、増幅器から構成される歪発生手段13により前記増幅対象となる信号に歪を発生させる歪発生部1と、前記歪発生部1により歪が発生させられた信号を複数の並列な増幅器B1〜Bnにより増幅する増幅部2を備え、そして、前記歪発生部1の前記歪発生手段13を構成する増幅器と前記増幅部2の増幅器B1〜Bnを同一の増幅素子から構成した、ことを特徴とする歪補償増幅器。
【選択図】 図1
Description
歪補償の方式としては、フィードフォワード歪補償方式やプリディストーション歪補償方式が知られている。フィードフォワード歪補償方式では高い補償量が得られるが効率と経済性が十分ではないという特徴があり、プリディストーション歪補償方式では経済的で効率は良いが補償量が低いという特徴がある。
本例のフィードフォワード歪補償増幅器では、入力端子A21から入力された信号(主信号)が方向性結合器51により2分配され、一方の分配信号が主増幅器52により増幅されて方向性結合器54に入力され、他方の分配信号が遅延線53を介して方向性結合器54に入力される。方向性結合器54において、主増幅器52からの入力信号は遅延線55を介して方向性結合器57へ出力され、また、当該入力信号の一部と遅延線53からの入力信号とが結合されることで主増幅器52で発生した歪の成分が検出されて副増幅器56へ出力される。当該検出された歪の成分は副増幅器56により増幅されて方向性結合器57に入力され、方向性結合器57において2つの入力信号が結合されることで得られる歪補償後の信号(主信号の増幅信号から歪の成分が除去されたもの)が出力端子A22から出力される。このような構成において、主増幅器52に入力される信号のベクトル調整が行われることで歪検出の精度が高められ、副増幅器56に入力される信号のベクトル調整が行われることで歪補償(歪除去)の精度が高められる。
ここで、出力端子A22からの出力レベルをPとする。主増幅器52から遅延線55を経由して出力端子A22までの損失は1.5dB程度であるため、主増幅器52からの出力レベルは1.41Pとなる。副増幅器56からの歪を用いて打ち消す(キャンセルする)ためには、副増幅器56としては主増幅器52の概ね1/10から1/4の能力を有する素子が必要である。主増幅器52と副増幅器56は、多段で増幅素子を従属しており、各々の終段で使用している効率は7〜10dBバックオフ点で20パーセント(%)である。また、ドライブで使用している電力は1/10であるとする。
(1)主増幅器52の終段での消費電力=7.05P
((1.41P)/終段での消費電力=電源効率0.2)
(2)主増幅器52のドライブでの消費電力=0.705P
(3)副増幅器56の終段での消費電力=1.175P
(ここでは、主増幅器52の1/6とし、つまり、主増幅器52の終段での消費電力/6)
(4)副増幅器56のドライブでの消費電力=0.1175P
(5)以上の計=9.0475P
(6)フィードフォワード歪補償方式の効率=P/9.0475P≒0.11=11パーセント(%)
本例のプリディストーション歪補償増幅器では、主増幅器62の前段に歪発生器61が設けられており、入力端子A31から入力された信号(主信号)に対して歪発生器61により主増幅器62で発生する歪の逆特性を有する歪(逆歪)が予め発生させられ、逆歪が付加された主信号が主増幅器62に入力されて増幅されることで、歪の無い信号が出力端子A32から出力される。
ここで、出力端子A32からの出力レベルをPとする。主増幅器62は多段で増幅素子を従属しており、終段で使用している効率は7〜10dBバックオフ点で20パーセント(%)である。また、ドライブで使用している電力は1/10であるとする。
この場合、次のようにして、効率が計算される。
(1)主増幅器62の終段での消費電力=5P
(P/終段での消費電力=電源効率0.2)
(2)主増幅器62のドライブでの消費電力=0.5P
(なお、歪発生器61での消費電力は小さいためドライブに含めた)
(3)以上の計=5.5P
(4)プリディストーション歪補償方式の効率=P/5.5P≒0.18=18パーセント(%)
このように、効率については、フィードフォワード歪補償方式よりプリディストーション歪補償方式の方が優れている。
本発明は、このような従来の事情に鑑み為されたもので、高歪補償性及び高効率性を有する歪補償増幅器を提供することを目的とする。更に、経済的な歪補償増幅器の実現も可能とする。
すなわち、増幅器から構成される歪発生手段により前記増幅対象となる信号に歪を発生させる歪発生部と、前記歪発生部により歪が発生させられた信号を複数の並列な増幅器により増幅する増幅部を備えた。そして、前記歪発生部の前記歪発生手段を構成する増幅器と、前記増幅部の増幅器を、同一の増幅素子から構成した。ここで、前記増幅部の複数の増幅器は、それぞれ、同一の増幅素子から構成される。
なお、同一の増幅素子としては、実際には、通常は完全に同一とすることはできないため、例えば、実用上で有効な程度で、製造誤差などの誤差があってもよい。
一構成例として、歪発生部の歪発生手段を構成する増幅器と増幅部の増幅器について、増幅素子の周辺回路も同一とした。増幅素子の周辺回路としては、例えば、整合回路や、バイアス回路がある。
なお、同一の回路としては、実際には、通常は完全に同一とすることはできないため、例えば、実用上で有効な程度で、製造誤差などの誤差があってもよい。
一構成例として、任意の増幅器の前段に、ドライブ増幅器が設けられる。
一例として、増幅対象となる信号を増幅器で増幅する際に発生する歪を補償する歪補償増幅器において、
前記増幅対象となる信号に歪を発生させる歪発生部と、前記歪発生部により歪が発生させられた信号を増幅器により増幅する増幅部を備え、
前記歪発生部は、前記増幅対象となる信号を分配する分配手段と、一方の分配信号に歪を発生させる歪発生手段と、前記歪発生手段により歪が発生させられた信号と他方の分配信号とを合成する第1の合成手段と、前記第1の合成手段による合成結果の信号を増幅する合成結果増幅手段と、前記合成結果増幅手段による増幅信号と前記歪発生手段により歪が発生させられた信号とを合成する第2の合成手段を有し、
前記増幅部は、前記歪発生部の前記第2の合成手段による合成結果の信号を増幅器により増幅する増幅手段を有し、
前記歪発生部が有する前記歪発生手段と前記増幅部が有する前記増幅手段を同一の増幅素子から構成した、ことを特徴とする。
なお、増幅部を複数の増幅器から構成することで総じて出力レベルを大きくすることが可能であるが、例えば、増幅部を1つの増幅器から構成することも可能である。
図1には、本発明の一実施例に係る歪補償増幅器の構成例を示してある。
本例の歪補償増幅器は、入力端子A1と出力端子A2との間に、歪発生部1と増幅部2を設けて構成されている。
歪発生部1は、分配器11と、信号の振幅や位相を調整するベクトル調整を行うベクトル調整器12と、例えば増幅器から構成される歪発生器13と、遅延線14と、分配合成器15と、遅延線16と、信号の振幅や位相を調整するベクトル調整を行うベクトル調整器17と、増幅器18と、合成器19を備えている。
増幅部2は、分配器21と、並列に並べられた複数であるn個の増幅器B1〜Bn(増幅器群)と、合成器22を備えている。
本例では、歪発生部1に備えられた歪発生器13と、増幅部2に備えられたそれぞれの増幅器B1〜Bnは同一構成であり、同一の増幅素子から構成されており、更に、整合回路やバイアス回路も同一のものが使用されている。
入力端子A1から入力された信号(主信号)は、歪発生部1の分配器11に入力される。
歪発生部1では、入力信号が分配器11により2分配され、一方の分配信号がベクトル調整器12及び歪発生器13を有する経路へ出力され、他方の分配信号が遅延線14を有する経路へ出力される。一方の分配信号については、ベクトル調整器12によりベクトル調整が行われ、歪発生器13により歪が発生させられ、その後、分配合成器15に入力される。他方の分配信号については、遅延線14を介して分配合成器15に入力される。
増幅部2では、歪発生部1の合成器19から入力された信号が分配器21によりn分配され、それぞれの分配信号がそれぞれの増幅器B1〜Bnにより増幅され、これらn個の増幅器B1〜Bnから出力される増幅信号が合成器22により合成されて、当該合成結果の信号が出力端子A2から出力される。
図4に示される構成では、歪発生部1aにおいて、図1に示されるのと同様なベクトル調整器12と歪発生器13との間に、信号を増幅する前段ドライブ増幅器31が備えられている。この場合、前段ドライブ増幅器31で発生する歪を無視することができるバックオフで使用すれば、その影響を無くすことができる。また、前段ドライブ増幅器31の使用領域はAM−PM変換が少ない領域となるため、位相特性を持たないことから、前段ドライブ増幅器31についてはプリディストーション歪補償方式により容易に歪補償することができる。なお、従来のプリディストーション歪補償方式における歪発生では、AM−PM変換まで増幅器と同じにすることが困難であったために限界があった。
図2(a)〜(e)には、それぞれ、図1に示されるa〜eの点における信号のスペクトラムの一例を示してある。
図2(a)のスペクトラムは、歪発生部1の分配合成器15から遅延線16へ出力される信号のスペクトラムであり、主信号の成分と歪の成分を含む。
図2(b)のスペクトラムは、歪発生部1の分配合成器15からベクトル調整器17へ出力される信号のスペクトラムであり、この例では、歪の成分のみが取り出されている。
図2(c)のスペクトラムは、歪発生部1の増幅器18から合成器19へ出力される信号のスペクトラムであり、ベクトル調整器17による振幅や位相の調整により、図2(b)のスペクトラムに対して、歪の成分が反転して、逆相となっている。
図2(e)のスペクトラムは、増幅部2の合成器22から出力端子A2へ出力される信号のスペクトラムであり、図2(d)に示されるように歪の成分が反転したスペクトラムが増幅器B1〜Bn(増幅器群)に入力されることで、これらの増幅器B1〜Bn(増幅器群)で発生した歪と打ち消されて、主信号のみで歪の無いものとなっている。
なお、一般的なプリディストーション歪補償方式では、歪発生器としては、主増幅器で使用している増幅素子よりできるだけ電力を消費しないような小さい出力素子を使用していた。また、例えば、主増幅器の増幅素子と同じプロセスの小さな増幅素子を使用しただけでは、増幅素子における歪発生が周辺回路により大幅に異なることから、プリディストーション歪補償方式における限界があった。一般的に知られるように、増幅素子における歪は当該増幅素子から見た負荷インピーダンスに依存することや、増幅素子におけるメモリ効果は周辺バイアス回路の周波数特性などに依存することから、増幅素子における歪の量は周辺の回路が変わることにより大幅に変わる。
ここで、出力端子A2からの出力レベルをPとする。この条件は、上記した背景技術においてフィードフォワード歪補償方式やプリディストーション歪補償方式の効率を計算した場合と同じであるため、これらの結果と本例の結果とを比較することができる。
また、本例では、歪発生器13に対する前段のドライブ増幅器や各増幅器B1〜Bnに対する前段のドライブ増幅器が有る場合と無い場合について示す。
また、増幅部2に備えられた合成器22の合成損失を0.2dBとすると、各増幅器B1〜Bnからの出力は1.047P/nとなる。なお、図6に示されるフィードフォワード歪補償方式においても、高出力にすると複数の増幅器からの出力を合成することになるが、上記した背景技術ではこの合成損失については考慮していない。
(1)主増幅器(増幅部2)の終段での消費電力=5.235P
((1.047P/n×n)/終段での消費電力)=電源効率0.2)
(増幅器B1〜Bnの終段での効率が20パーセント(%)であるとした)
(2)主増幅器(増幅部2)のドライブでの消費電力=0.5235P
(ドライブで使用している電力が1/10であるとした)
(なお、ドライブ増幅器を使用しない場合もある)
(3)歪発生器13の終段での消費電力=1.047P
(n=5、効率20%で計算)
(4)歪発生器13のドライブでの消費電力=0.1047P
(ドライブで使用している電力が1/10であるとした)
(なお、ドライブ増幅器を使用しない場合もある)
(5)増幅器18の終段での消費電力=0.26175P
(歪発生器13の1/4とし、つまり、歪発生器13の終段での消費電力/4)
(6)増幅器18のドライブでの消費電力≒0.06543P
(増幅器18の1/4とし、つまり、増幅器18の終段での消費電力/4)
或いは、以上の計(歪発生器13及び主増幅器(増幅部2)にドライブ増幅器が無い場合)≒6.61P
(8)本例の歪補償方式における効率(歪発生器13及び主増幅器(増幅部2)にドライブ増幅器が有る場合)=P/7.237P≒0.138=13.8パーセント(%)
或いは、本例の歪補償方式における効率(歪発生器13及び主増幅器(増幅部2)にドライブ増幅器が無い場合)=P/6.61P≒0.151=15.1パーセント(%)
なお、経済性から考慮すると、背景技術で計算したフィードフォワード歪補償方式における主増幅器52からの消費電力は7.05Pであり、本例の主増幅器(増幅部2)からの消費電力は5.235Pであるため、比率は5.235P/7.05P≒0.742となり、本例の主増幅器(増幅部2)では、例えば、極めて高価な最終段の増幅素子(本例では、増幅器B1〜Bnの最終段の増幅素子)を26パーセント(%)程度も少なくすることができる。
ここで、図2(d)に示される主信号の振幅を1とし、歪信号の振幅をRとし、主信号と歪信号との位相角を(180度(°)−θ)とする。図3(a)には、このような主信号と歪信号がベクトル表示されている。
また、増幅部2におけるAM−AM変換特性及びAM−PM変換特性が、主信号の振幅を1とし、歪信号の振幅をRとし、主信号と歪信号との位相角をθとするものであるとする。図3(b)には、このような特性がベクトル表示されている。
すると、図3(c)に示されるように、増幅部2からは、歪信号が打ち消された主信号のみが出力される。
そこで、各増幅器B1〜Bnの歪特性がばらついた時を考察する。主信号の振幅を1とし、歪信号の振幅をR±ΔRとし、位相をθ±Δθとすると、ベクトル合成して正規化すれば(つまり、信号を1とすれば)、最悪でも歪の振幅をR±ΔRとすることができ、位相をθ±Δθとすることができる。
例えば、同一の増幅器を生産する場合には、歪振幅偏差を±1dBとし、位相偏差を±5以内にすることが可能であるため、18dBも歪を打ち消すことができる。実際上は、偏差が片側にずれることはないため、20dB以上は打ち消すことができる。
また、ベクトル調整器17と増幅器18により歪の振幅と位相角を変えることができるため、更なる改善を行うことも可能である。
また、本例の歪補償増幅器では、更に、増幅器群を構成する増幅器B1〜Bnと同一の整合回路と、同一のバイアス回路と、同一の増幅素子を、歪発生部1の歪発生器13に使用した。
また、本例の歪補償増幅器では、歪を発生させる歪発生部1は、フィードフォワード方式により歪を検出し、更に増幅された信号と検出された歪とを振幅や位相の調整の後に合成することで、増幅器群で増幅する対象となる主信号と、増幅器群で発生する歪の逆特性を有する歪(逆歪)を取得する。
また、本例の歪補償増幅器では、歪発生器13の前にドライブ増幅器31を実装して当該歪補償増幅器を高ゲイン化するとともに、当該ドライブ増幅器31で発生する歪をプリディストーション回路により補償する。
また、本例の歪補償増幅器の増幅部2では、複数の増幅器B1〜Bnの機能により増幅手段が構成されている。また、分配器21の機能により増幅対象信号の分配手段が構成されており、合成器22の機能により増幅信号の合成手段が構成されている。
図5には、本発明の一実施例に係る歪補償増幅器の構成例を示してある。
本例の歪補償増幅器は、入力端子A11と出力端子A12との間に、結合器41と、可変増幅器42と、歪発生部1と、結合器43と、可変減衰器44と、増幅部(増幅器群)2と、結合器45を設けて構成されている。また、本例の歪補償増幅器は、制御部46を備えている。
ここで、歪発生部1や増幅部2の構成や動作は、例えば、図1に示されるものと同様であり、本例では詳しい図示や説明を省略する。なお、図4に示されるようにドライブ増幅器を設けた歪発生部1aが用いられてもよい。
制御部46では、これらの結合器41、43、45から入力される信号に基づいて、可変増幅器42の利得や、可変減衰器44の減衰率や、歪発生部1に備えられたベクトル調整器17によるベクトル調整(例えば、振幅の変化量や、位相の変化量)を制御する。
例えば、制御部46は、出力側の結合器45から入力される信号に基づいて歪成分のレベルを検出して、当該検出した歪成分のレベルが小さくなるように、歪発生部1のベクトル調整器17を動作制御する。
なお、歪発生部1の信号ゲインは、フィードフォワード動作のため、分配器11から遅延線14、分配合成器15、遅延線16を通って合成器19まではパッシブ部品であり、変動がなく安定である。
また、例えば、制御部46は、増幅器全体のゲインを合わせるために、入力側の結合器41から入力される信号と出力側の結合器45から入力される信号とのレベル比を指定された値に保つように、可変増幅器42の利得(ゲイン)を調整する。
なお、これらの制御(調整)は、例えば、予め設定された条件に従って、自動的に行われてもよい。また、例えば、これらの制御と共に、バイアス制御も連動させて行われてもよい。
また、例えば、可変増幅器42の代わりに可変減衰器を使用する構成や、可変減衰器44の代わりに可変増幅器を使用する構成も可能である。
図8には、本発明の一実施例に係る歪補償増幅器の構成例を示してある。
本例の歪補償増幅器は、入力端子と出力端子との間に、カプラ(カプラA)71と、ベクトル調整器72と、遅延線73と、カプラ(カプラB)74と、遅延線75と、ベクトル調整器76と、電界効果トランジスタ(FET:Field Effect Transistor)から構成された前段増幅器77と、FETから構成されて出力レベルがPである終段と同じ増幅器78と、例えば可変減衰器から構成された減衰器79と、カプラ(カプラC)80と、カプラ(カプラD)81と、増幅器82と、主増幅回路83を備えている。
主増幅回路83は、FETから構成されて出力レベルがPである複数(本例では、m個)の終段の増幅器C1〜Cmを並列に配置して構成されている。
また、図8には、各ルートA〜Fを示してあり、また、各波形1〜8を示してある。
なお、本例では、装置(歪補償増幅器)の最終段で使用する増幅器C1〜Cmのことを終段の増幅器と言っており、その規定出力をP[dBm]としている。
入力端子から歪補償増幅器に入力された信号(波形1)は、カプラ71によりルートAとルートBに分配される。ルートAは無歪遅延経路であり、ルートBは歪作成経路である。
ルートAに分配された信号はベクトル調整器72によりベクトル調整され、当該ベクトル調整後の信号(波形2)が遅延線73を介してカプラ81に入力される。
ここで、主信号について、ルートCからカプラ80に入力される信号がルートDからカプラ80に入力される信号と同じ振幅で逆の位相(同振幅逆位相)となるようにベクトル調整器76と減衰器79で調整することが行われ、これにより、これら2つの信号がカプラ80で合成されて、逆位相の歪成分のみ(波形5)が抽出されて、当該歪成分がルートEによりカプラ81に入力される。この歪成分の特性は、主増幅器群(本例では、主増幅回路83)で使用する増幅器単体(本例では、FET単体)の歪特性と同一であるため、終段と同じ増幅器78はプリディストーション用の歪発生器として最良である。
ルートFでは、カプラ81からの信号が増幅器82により規定の出力レベルまで増幅されて主増幅回路83に入力される。
主増幅回路83では、増幅器82からの信号がm個に分配され、それぞれの分配信号がそれぞれの増幅器C1〜Cmにより増幅され、これらm個の増幅信号が合成されて出力端子へ出力される。主増幅回路83だけを考えると(波形7)に示されるように終段の増幅器C1〜Cmで相互変調歪(IMD:Intermodulation Distortion)が発生するが、本例では、終段と同じ増幅器78を歪発生器として用いて、信号源に予め逆位相の歪(波形6)を発生させてあるため、主増幅回路83で発生するIMDを低減させることができ、高出力且つ低歪な出力信号(波形8)を得ることができる。
まず、対比例として、終段でFETを8合成しているフィードフォワード方式の増幅器を考える。この増幅器の規定出力をPa[dBm]とし、各FETの規定出力をP[dBm]とすると、式1が成り立つ。
(数1)
P[dBm]+9[dB]−1.0[dB]−1.2[dB]
=Pa[dBm]
・・(式1)
ここで、式1において、左辺の第2項目(+9[dB])は8合成することで得られる増加量であり、左辺の第3項目(−1.0[dB])は8合成の際に発生する合成損失であり、左辺の第4項目(−1.2[dB])はカプラ及び遅延ユニットで発生する損失(例えば、図10では、カプラ(カプラB)105及びルートCでの損失)である。
式1から式2が成り立つ。
(数2)
P=Pa−6.8[dBm]
・・(式2)
本例の構成では、カプラ及び遅延ユニットがなくなるため、式1における左辺の第4項目(−1.2[dB])の損失が無くなる。このため、合成するFETの数を減らすことができる。
本例の構成において、合成で得られる増加量をX[dB]とすると、式3が成り立つ。
(数3)
P[dBm]+X[dB]−1.0[dB]
=Pa[dBm]
・・(式3)
(数4)
X=7.8[dB]
・・(式4)
式4におけるXの値は、6合成に相当する。
従って、上記した対比例に係る増幅器では終段でFETを8合成するのに対して、本例の構成では、終段のFETの数を6個に減らすことができる。
また、例えば、前記増幅回路と前記歪発生器とで、同一の増幅素子を使用するばかりでなく、同一の整合回路や、同一のバイアス回路を使用すると、更に好ましい。
本例の歪発生部では、フィードフォワード方式により歪を検出し、更に、入力信号と検出された歪とを位相や振幅を調整して合成して、前記増幅回路における増幅素子群により信号を増幅する際に発生する歪に対して逆の歪を生成する。
増幅器は、入力信号を高出力且つ高精度(低歪)に増幅する装置であるが、増幅器で用いられる増幅素子(例えば、FET)は非線形特性を有するため、高出力時において相互変調歪(IMD)が発生してしまう。
ここで、図9には、増幅素子91で発生するIMDの一例を示してある。
このようなIMDに対処するために、増幅器では、歪補償を行うことによりIMDを除去して、高出力且つ低歪を実現している。
歪補償方式としては、一般に、フィードフォワード歪補償方式やプリディストーション歪補償方式が知られている。フィードフォワード歪補償方式では高い歪補償量が得られるが効率と経済性が不十分であり、これとは逆に、プリディストーション歪補償方式では高効率且つ経済的であるが歪補償量が不十分であるという特徴がある。
動作の概略としては、入力信号(波形1)をカプラ101で分配して、分配信号をベクトル調整器102及び主増幅器103を有するルートAにより規定出力レベルの信号(波形2)へ増幅する。増幅した信号(波形2)にはIMDが発生している。ルートAからの信号と遅延線104を有するルートBからの信号(波形3)とをカプラ105で合成して、歪成分のみ(波形4)を抽出する。抽出した歪成分をベクトル調整器107及び誤差増幅器108を有するルートDにより主信号のIMDと同振幅逆位相になるように増幅する。ルートDからの歪成分の信号(波形5)と遅延ユニット106を有するルートCからの信号(波形6)とをカプラ109で合成して、IMDが除去された高出力且つ低歪の信号(波形7)を得る。
動作の概略としては、歪発生回路111を用いて信号源に予め逆位相のIMDを発生させておく。この状態で増幅すると、逆位相のIMDの分だけ、発生するIMDの残留分(打ち消された後の結果)が小さくなる。
このようなプリディストーション歪補償増幅器の長所は、遅延ユニット及び誤差増幅器が無いためコスト面と効率で優れていることであり、また、短所は、フィードフォワード歪補償方式のように主増幅器で発生したIMDを歪補償に使用するものではないため、歪補償量に限界があることである。通常、プリディストーション歪補償方式では、フィードフォワード歪補償方式と比較して、歪補償量が少ない。
本例の歪補償増幅器は、カプラ(カプラA)121と、ルートAが有するベクトル調整器122、FETから構成された前段増幅器123、終段と同じFETから構成されて出力レベルがPである増幅器124と、ルートBが有する遅延線125と、カプラ(カプラB)126と、ルートCが有する遅延線127と、ルートDが有するベクトル調整器128、FETから構成されたレベル調整用の増幅器129と、カプラ(カプラC)130と、FETから構成されて出力レベルがPである複数(本例では、n個)の並列な終段の増幅器D1〜Dnを備えている。
また、本発明に係る歪補償増幅器などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
71、74、80、81、101、105、109、121、126、130・・カプラ、 72、76、102、107、122、128・・ベクトル調整器、 73、75、104、125、127・・遅延線、 77、123・・前段増幅器、 78、82、124、129、C1〜Cm、D1〜Dn・・増幅器、 79・・減衰器、 83・・主増幅回路、 91、112・・増幅素子、 103・・主増幅器、 106・・遅延ユニット、 108・・誤差増幅器(副増幅器)、 111・・歪発生回路、
Claims (1)
- 増幅対象となる信号を増幅器で増幅する際に発生する歪を補償する歪補償増幅器において、
増幅器から構成される歪発生手段により前記増幅対象となる信号に歪を発生させる歪発生部と、前記歪発生部により歪が発生させられた信号を複数の並列な増幅器により増幅する増幅部を備え、
前記歪発生部の前記歪発生手段を構成する増幅器と前記増幅部の増幅器を同一の増幅素子から構成した、
ことを特徴とする歪補償増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005319025A JP2007006436A (ja) | 2005-05-24 | 2005-11-02 | 歪補償増幅器 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005150522 | 2005-05-24 | ||
JP2005319025A JP2007006436A (ja) | 2005-05-24 | 2005-11-02 | 歪補償増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007006436A true JP2007006436A (ja) | 2007-01-11 |
Family
ID=37691559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005319025A Pending JP2007006436A (ja) | 2005-05-24 | 2005-11-02 | 歪補償増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007006436A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019003617A1 (ja) * | 2017-06-29 | 2019-01-03 | 三菱電機株式会社 | 歪補償装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0327605A (ja) * | 1988-10-31 | 1991-02-06 | American Teleph & Telegr Co <Att> | 電力増幅器用歪補償回路 |
JP2003503867A (ja) * | 1999-06-30 | 2003-01-28 | ハリス コーポレイション | 増幅器を直線化する方法及び装置 |
WO2003084056A1 (en) * | 2002-03-26 | 2003-10-09 | Motorola, Inc. | Power amplifier array with same type predistortion amplifier |
-
2005
- 2005-11-02 JP JP2005319025A patent/JP2007006436A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0327605A (ja) * | 1988-10-31 | 1991-02-06 | American Teleph & Telegr Co <Att> | 電力増幅器用歪補償回路 |
JP2003503867A (ja) * | 1999-06-30 | 2003-01-28 | ハリス コーポレイション | 増幅器を直線化する方法及び装置 |
WO2003084056A1 (en) * | 2002-03-26 | 2003-10-09 | Motorola, Inc. | Power amplifier array with same type predistortion amplifier |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019003617A1 (ja) * | 2017-06-29 | 2019-01-03 | 三菱電機株式会社 | 歪補償装置 |
JP6448881B1 (ja) * | 2017-06-29 | 2019-01-09 | 三菱電機株式会社 | 歪補償装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4896424B2 (ja) | 歪補償増幅器 | |
JP4792273B2 (ja) | 増幅器 | |
US8339196B2 (en) | Combined cell doherty power amplification apparatus and method | |
US20190379339A1 (en) | Doherty amplifier | |
US8965454B2 (en) | Amplifier system for cell sites and other suitable applications | |
JP2015002538A (ja) | 増幅装置 | |
US6127889A (en) | Nested feed forward distortion reduction system | |
US7196578B2 (en) | Amplifier memory effect compensator | |
US20130082774A1 (en) | Linearity power amplification device | |
EP2642660A2 (en) | Linearization circuit and related techniques | |
US6720829B2 (en) | Distortion-compensated amplifying circuit | |
US8803607B2 (en) | Power amplifier | |
JP2007006436A (ja) | 歪補償増幅器 | |
KR100309720B1 (ko) | 지연보상을 위한 증폭기를 가지는 피드포워드 방식의 선형 전력증폭기 | |
US6654591B1 (en) | Low distortion signal amplifier system and method | |
JP4500671B2 (ja) | 歪生成器及び低歪増幅器 | |
JP4628175B2 (ja) | 増幅器 | |
KR20150042504A (ko) | 광대역 고선형 증폭기 | |
JP2006203271A (ja) | 歪み発生回路および高周波回路 | |
KR20040011848A (ko) | 피드포워드 구조를 가진 사전왜곡 방식의 선형 전력 증폭기 | |
JPH06224650A (ja) | 歪補償増幅器 | |
JP5010542B2 (ja) | 高周波電力増幅器、および増幅方法 | |
JP2008154288A (ja) | 歪補償増幅器 | |
KR20020015183A (ko) | 전력증폭기의 전치 왜곡기 | |
KR20000009734U (ko) | 전력증폭기의 다중 선형화 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070928 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071023 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101214 |